JPH11260955A - 多層回路基板 - Google Patents
多層回路基板Info
- Publication number
- JPH11260955A JPH11260955A JP10059150A JP5915098A JPH11260955A JP H11260955 A JPH11260955 A JP H11260955A JP 10059150 A JP10059150 A JP 10059150A JP 5915098 A JP5915098 A JP 5915098A JP H11260955 A JPH11260955 A JP H11260955A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- lands
- land
- core substrate
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】
【課題】 多層回路基板を構成する配線層の層数を減ら
し、製造歩留りを上げ、信頼性の高い製品を提供する。 【解決手段】 コア基板の一方の面に形成される配線層
で、コア基板に設けるビア間隔以上の間隔を有しかつ最
も多くのランドが選択できる配置で選択したビア接続用
のランドと、これらのビア接続用のランド以外の、配線
が接続される引き出し用のランドとを選択し、記ランド
が配列される領域で外周に位置するランドについては引
き出し用のランドとビア接続用のランドからともに配線
を引き出すとともに、前記領域の内側に配列される引き
出し用のランドについては、隣接するランド間に少なく
とも1本の配線を通して前記領域の対角線位置およびそ
の近傍に配置されるランドを優先して引き出すことによ
り、すべての引き出し用のランドから配線を引き出して
コア基板を貫通するビアと電気的に接続し、一方の面に
形成される配線層で配線が引き出されていないビア接続
用のランドについては、コア基板を貫通するビアと電気
的に接続する。
し、製造歩留りを上げ、信頼性の高い製品を提供する。 【解決手段】 コア基板の一方の面に形成される配線層
で、コア基板に設けるビア間隔以上の間隔を有しかつ最
も多くのランドが選択できる配置で選択したビア接続用
のランドと、これらのビア接続用のランド以外の、配線
が接続される引き出し用のランドとを選択し、記ランド
が配列される領域で外周に位置するランドについては引
き出し用のランドとビア接続用のランドからともに配線
を引き出すとともに、前記領域の内側に配列される引き
出し用のランドについては、隣接するランド間に少なく
とも1本の配線を通して前記領域の対角線位置およびそ
の近傍に配置されるランドを優先して引き出すことによ
り、すべての引き出し用のランドから配線を引き出して
コア基板を貫通するビアと電気的に接続し、一方の面に
形成される配線層で配線が引き出されていないビア接続
用のランドについては、コア基板を貫通するビアと電気
的に接続する。
Description
【0001】
【発明の属する技術分野】本発明は接続電極を格子状に
平面配列した半導体チップあるいは外部接続端子を格子
状に平面配列した半導体装置等の電子部品を搭載する多
層回路基板に関する。
平面配列した半導体チップあるいは外部接続端子を格子
状に平面配列した半導体装置等の電子部品を搭載する多
層回路基板に関する。
【0002】
【従来の技術】図6はフリップチップ接続により半導体
チップ4を回路基板5に搭載した半導体装置の構成を示
す。この半導体装置では半導体チップ4の電極形成面に
設けられた接続電極6を回路基板5上に設けたランド8
に接合し、各々のランド8から配線7を引き出してい
る。半導体チップ4の搭載領域から外側に引き出された
配線7は半導体装置を実装するためのはんだボールある
いはリードピン等の外部接続端子に電気的に接続され
る。
チップ4を回路基板5に搭載した半導体装置の構成を示
す。この半導体装置では半導体チップ4の電極形成面に
設けられた接続電極6を回路基板5上に設けたランド8
に接合し、各々のランド8から配線7を引き出してい
る。半導体チップ4の搭載領域から外側に引き出された
配線7は半導体装置を実装するためのはんだボールある
いはリードピン等の外部接続端子に電気的に接続され
る。
【0003】ところで、半導体チップあるいは半導体装
置等の電子部品では、高集積、高密度化に対応して、半
導体チップの電極形成面あるいは半導体装置の実装面の
全体に格子状に接続電極あるいははんだボール等の外部
接続端子を配列した製品が製造されるようになってき
た。このような製品では単一層のみですべての接続電極
あるいは外部接続端子から配線を引き出すことができな
くなるから、配線層を多層化し、配線が干渉しないよう
に各配線層での配線パターンを決めるようにしている。
置等の電子部品では、高集積、高密度化に対応して、半
導体チップの電極形成面あるいは半導体装置の実装面の
全体に格子状に接続電極あるいははんだボール等の外部
接続端子を配列した製品が製造されるようになってき
た。このような製品では単一層のみですべての接続電極
あるいは外部接続端子から配線を引き出すことができな
くなるから、配線層を多層化し、配線が干渉しないよう
に各配線層での配線パターンを決めるようにしている。
【0004】このように配線層を多層化する場合は、配
線層を支持するコア基板を使用し、コア基板上に所定の
配線パターンを設けた配線層を形成する方法が一般的で
ある。図7にコア基板10上に配線層12a、12bを
設けた半導体装置の構成を示す。コア基板10の両面に
設けた配線層12a、12bのうち、半導体チップ4を
搭載した一方の面に設けた配線層12aは半導体チップ
の接続電極6と電気的に接続する配線7を引き出した層
であり、コア基板10の他方の面に設けた配線層12b
はコア基板10の一方の面に設けた配線層12aと同じ
層数に積層して形成し半導体装置が反らないようにした
ものである。
線層を支持するコア基板を使用し、コア基板上に所定の
配線パターンを設けた配線層を形成する方法が一般的で
ある。図7にコア基板10上に配線層12a、12bを
設けた半導体装置の構成を示す。コア基板10の両面に
設けた配線層12a、12bのうち、半導体チップ4を
搭載した一方の面に設けた配線層12aは半導体チップ
の接続電極6と電気的に接続する配線7を引き出した層
であり、コア基板10の他方の面に設けた配線層12b
はコア基板10の一方の面に設けた配線層12aと同じ
層数に積層して形成し半導体装置が反らないようにした
ものである。
【0005】半導体チップ4の接続電極6とコア基板1
0の他方の面に設ける外部接続端子14とはコア基板1
0を貫通して設けたビア16を介して電気的に導通され
る。ビア16はコア基板10の貫通穴を加工して形成す
る関係上、ある程度以上の間隔をあけて配置する必要が
あり、また外部接続端子14も一定の間隔をおいて配置
する必要がある。前記配線7はこのようなビア16ある
いは外部接続端子14の配置を考慮してパターンが形成
されるものである。製品によってはコア基板10の他方
の面に設ける配線層12bに、外部接続端子14とビア
16とを電気的に接続する導体部の他に共通に使用する
接地層を設けるといったことがある。
0の他方の面に設ける外部接続端子14とはコア基板1
0を貫通して設けたビア16を介して電気的に導通され
る。ビア16はコア基板10の貫通穴を加工して形成す
る関係上、ある程度以上の間隔をあけて配置する必要が
あり、また外部接続端子14も一定の間隔をおいて配置
する必要がある。前記配線7はこのようなビア16ある
いは外部接続端子14の配置を考慮してパターンが形成
されるものである。製品によってはコア基板10の他方
の面に設ける配線層12bに、外部接続端子14とビア
16とを電気的に接続する導体部の他に共通に使用する
接地層を設けるといったことがある。
【0006】
【発明が解決しようとする課題】図7に示すように、電
極形成面に格子状配列で多数個の接続電極を配列した半
導体チップを搭載する回路基板は必然的に配線層を多層
化する必要があり、それとともに製造上の技術的困難さ
が増大する。半導体チップの接続電極と電気的に接続し
て多層で配線を形成する方法としては、ビルドアップ法
等があるがこれらの多層形成の製造プロセスにはきわめ
て高精度が要求され、多層回路基板を量産するプロセス
では製造歩留り、信頼性を向上させる点で問題があっ
た。
極形成面に格子状配列で多数個の接続電極を配列した半
導体チップを搭載する回路基板は必然的に配線層を多層
化する必要があり、それとともに製造上の技術的困難さ
が増大する。半導体チップの接続電極と電気的に接続し
て多層で配線を形成する方法としては、ビルドアップ法
等があるがこれらの多層形成の製造プロセスにはきわめ
て高精度が要求され、多層回路基板を量産するプロセス
では製造歩留り、信頼性を向上させる点で問題があっ
た。
【0007】とくに、配線層を6〜10層といったよう
に多層に積層して形成する場合は、そのうちの1つの層
に不良があっても製品全体が不良になることから、製造
工程における技術的困難さがきわめて増大する。したが
って、このような多層回路基板の製造では配線層の数を
減少させることが製造歩留りを向上させ、信頼性の高い
製品として提供する上できわめて有効になる。また、半
導体装置の反り等を防止するため、コア基板10の両面
に同数ずつ配線層を設けるから、一方の面で配線層の数
が増えると半導体装置全体として配線層の数が必然的に
増大してしまうという問題もある。本発明はこのような
多層回路基板の製造における問題点を解消し、製造歩留
りを向上させ、信頼性の高い製品として提供することを
可能にする多層回路基板を提案する。
に多層に積層して形成する場合は、そのうちの1つの層
に不良があっても製品全体が不良になることから、製造
工程における技術的困難さがきわめて増大する。したが
って、このような多層回路基板の製造では配線層の数を
減少させることが製造歩留りを向上させ、信頼性の高い
製品として提供する上できわめて有効になる。また、半
導体装置の反り等を防止するため、コア基板10の両面
に同数ずつ配線層を設けるから、一方の面で配線層の数
が増えると半導体装置全体として配線層の数が必然的に
増大してしまうという問題もある。本発明はこのような
多層回路基板の製造における問題点を解消し、製造歩留
りを向上させ、信頼性の高い製品として提供することを
可能にする多層回路基板を提案する。
【0008】
【課題を解決するための手段】本発明は上記目的を達成
するため次の構成を備える。すなわち、コア基板の電子
部品を搭載する一方の面に、格子状配列で多数個の接続
電極が配列された前記電子部品の前記接続電極と同一の
配置で形成され、ビアを介して層間で電気的に接続され
たランドと、一端が前記ランドに接続され他端が前記ラ
ンドが配列された領域内から外側に引き出されて形成さ
れた配線とを有する複数の配線層が積層され、前記コア
基板の他方の面に、前記コア基板を貫通して設けられた
ビアを介して前記一方の面の配線層に形成された配線と
コア基板の実装面に装着される外部接続端子とを電気的
に接続する配線が設けられた配線層が、前記一方の面に
形成された配線層と同数積層して形成された多層回路基
板において、前記一方の面に形成される配線層で、前記
コア基板に設けるビア間隔以上の間隔を有しかつ最も多
くのランドが選択できる配置で選択したビア接続用のラ
ンドと、これらのビア接続用のランド以外の、配線が接
続される引き出し用のランドとを選択し、前記ランドが
配列される領域で外周に位置するランドについては前記
引き出し用のランドと前記ビア接続用のランドからとも
に配線を引き出すとともに、前記領域の内側に配列され
る前記引き出し用のランドについては、隣接するランド
間に少なくとも1本の配線を通して前記領域の対角線位
置およびその近傍に配置されるランドを優先して引き出
すことにより、すべての前記引き出し用のランドから配
線を引き出して前記コア基板を貫通するビアと電気的に
接続し、前記一方の面に形成される配線層で前記配線が
引き出されていないビア接続用のランドについては、前
記コア基板を貫通するビアと電気的に接続することを特
徴とする。また、前記ビア接続用のランドが、格子状に
配列されたランドの配列から一つおきに選択したスタッ
ガー配列に配置されていることを特徴とする。
するため次の構成を備える。すなわち、コア基板の電子
部品を搭載する一方の面に、格子状配列で多数個の接続
電極が配列された前記電子部品の前記接続電極と同一の
配置で形成され、ビアを介して層間で電気的に接続され
たランドと、一端が前記ランドに接続され他端が前記ラ
ンドが配列された領域内から外側に引き出されて形成さ
れた配線とを有する複数の配線層が積層され、前記コア
基板の他方の面に、前記コア基板を貫通して設けられた
ビアを介して前記一方の面の配線層に形成された配線と
コア基板の実装面に装着される外部接続端子とを電気的
に接続する配線が設けられた配線層が、前記一方の面に
形成された配線層と同数積層して形成された多層回路基
板において、前記一方の面に形成される配線層で、前記
コア基板に設けるビア間隔以上の間隔を有しかつ最も多
くのランドが選択できる配置で選択したビア接続用のラ
ンドと、これらのビア接続用のランド以外の、配線が接
続される引き出し用のランドとを選択し、前記ランドが
配列される領域で外周に位置するランドについては前記
引き出し用のランドと前記ビア接続用のランドからとも
に配線を引き出すとともに、前記領域の内側に配列され
る前記引き出し用のランドについては、隣接するランド
間に少なくとも1本の配線を通して前記領域の対角線位
置およびその近傍に配置されるランドを優先して引き出
すことにより、すべての前記引き出し用のランドから配
線を引き出して前記コア基板を貫通するビアと電気的に
接続し、前記一方の面に形成される配線層で前記配線が
引き出されていないビア接続用のランドについては、前
記コア基板を貫通するビアと電気的に接続することを特
徴とする。また、前記ビア接続用のランドが、格子状に
配列されたランドの配列から一つおきに選択したスタッ
ガー配列に配置されていることを特徴とする。
【0009】
【発明の実施の形態】以下、本発明に係る多層回路基板
の実施形態について、添付図面とともに詳細に説明す
る。図1は多層回路基板の一実施形態の概略構成を示
す。本実施形態の半導体装置は図7に示す半導体装置と
同様にコア基板10の両面に複数層で積層した配線層1
2a、12bを設け、コア基板10を貫通してビア16
を設け、フリップチップ接続によって半導体チップ4の
接続電極6と外部接続端子14とを電気的に接続したも
のである。
の実施形態について、添付図面とともに詳細に説明す
る。図1は多層回路基板の一実施形態の概略構成を示
す。本実施形態の半導体装置は図7に示す半導体装置と
同様にコア基板10の両面に複数層で積層した配線層1
2a、12bを設け、コア基板10を貫通してビア16
を設け、フリップチップ接続によって半導体チップ4の
接続電極6と外部接続端子14とを電気的に接続したも
のである。
【0010】従来例と同様に半導体装置の反り防止のた
め、コア基板10の一方の面に形成する配線層12aと
他方の面に形成する配線層12bの層数は同じになって
いる。半導体チップ4を搭載する側の配線層12aに
は、一端が半導体チップ4の接続電極6に接続され他端
が接続電極6が配列された領域から外側に引き出された
配線7が形成されている。本実施形態の半導体装置と図
7に示す従来の半導体装置の構成上の相違点は、コア基
板10の一方の面に引き出し用の配線7を設けると同時
に、コア基板10の他方の面にも外部接続端子14と電
気的に接続する配線を設けたことにあり、いわばコア基
板10の両面で配線を分担することによって半導体装置
を構成する全体の配線層の数を減少させることにある。
め、コア基板10の一方の面に形成する配線層12aと
他方の面に形成する配線層12bの層数は同じになって
いる。半導体チップ4を搭載する側の配線層12aに
は、一端が半導体チップ4の接続電極6に接続され他端
が接続電極6が配列された領域から外側に引き出された
配線7が形成されている。本実施形態の半導体装置と図
7に示す従来の半導体装置の構成上の相違点は、コア基
板10の一方の面に引き出し用の配線7を設けると同時
に、コア基板10の他方の面にも外部接続端子14と電
気的に接続する配線を設けたことにあり、いわばコア基
板10の両面で配線を分担することによって半導体装置
を構成する全体の配線層の数を減少させることにある。
【0011】本発明は、このようにコア基板10の両面
で配線を分担して配線層12a、12bの層数をできる
だけ少なくするための配線7の配置に係るものである。
以下では、まず、コア基板10の一方の面の配線層12
aでの配線7について説明する。
で配線を分担して配線層12a、12bの層数をできる
だけ少なくするための配線7の配置に係るものである。
以下では、まず、コア基板10の一方の面の配線層12
aでの配線7について説明する。
【0012】図2〜5は30×30の格子状にランドが
配列された領域内から配線7を引き出す配置例を示す。
ランドは、ランド径130μm、ランドピッチ350μ
mで配列され、配線7は配線幅70μm、配線間間隔7
0μmの配線規則にしたがって引き出したものである。
図2は半導体チップ4を接合する第1層の配線層でのラ
ンドと配線7の引き出し、図3〜5は第2〜4層に設け
るランドと配線7の引き出し方法を示す。なお、図では
30×30の格子状に配列されているランド領域を十字
に4分割した一つを示し、他の領域を省略している。図
示した以外の他の領域のランドと配線7の配置は図示し
た配置と対称配置となる。
配列された領域内から配線7を引き出す配置例を示す。
ランドは、ランド径130μm、ランドピッチ350μ
mで配列され、配線7は配線幅70μm、配線間間隔7
0μmの配線規則にしたがって引き出したものである。
図2は半導体チップ4を接合する第1層の配線層でのラ
ンドと配線7の引き出し、図3〜5は第2〜4層に設け
るランドと配線7の引き出し方法を示す。なお、図では
30×30の格子状に配列されているランド領域を十字
に4分割した一つを示し、他の領域を省略している。図
示した以外の他の領域のランドと配線7の配置は図示し
た配置と対称配置となる。
【0013】図2に示す第1層の配線層では半導体チッ
プ4のすべての接続電極6とランドが接続されるから、
各ランドは接続電極6と一対一に対応し、ランドの数お
よびランド配置間隔は接続電極6の数および配置間隔と
合致している。各配線層に設けられるランドはその上層
のランドと同一の間隔で配置されており、隣接層間では
ビアを介して電気的に導通される。ただし、当該層で配
線7が引き出されたランドは、引き出し端側でコア基板
10に設けたビア16と電気的に接続され、次層では当
該ランドと対応するランドを形成する必要がない。図2
〜5に示すように、第1層から第4層に進むにしたがっ
て、各層でのランドの数が減っていくのは、引き出し済
みのランドについては次層でランドを形成しないためで
ある。
プ4のすべての接続電極6とランドが接続されるから、
各ランドは接続電極6と一対一に対応し、ランドの数お
よびランド配置間隔は接続電極6の数および配置間隔と
合致している。各配線層に設けられるランドはその上層
のランドと同一の間隔で配置されており、隣接層間では
ビアを介して電気的に導通される。ただし、当該層で配
線7が引き出されたランドは、引き出し端側でコア基板
10に設けたビア16と電気的に接続され、次層では当
該ランドと対応するランドを形成する必要がない。図2
〜5に示すように、第1層から第4層に進むにしたがっ
て、各層でのランドの数が減っていくのは、引き出し済
みのランドについては次層でランドを形成しないためで
ある。
【0014】本実施形態の多層回路基板は半導体チップ
4を搭載した平面領域内においてもコア基板10に設け
たビア16とランドとを電気的に接続するようにするか
ら、一方の配線層12aでの配線7を考える際には、ま
ずこれらの半導体チップ4を搭載した平面領域内に配置
されるビア16と電気的に接続させるビア接続用のラン
ドを選択し、これらのビア接続用のランド16の配置に
基づいて配線7の引き出し方法を決めるようにする。ビ
ア接続用のランド16以外のランドは、配線7を接続す
る引き出し用のランドとなる。
4を搭載した平面領域内においてもコア基板10に設け
たビア16とランドとを電気的に接続するようにするか
ら、一方の配線層12aでの配線7を考える際には、ま
ずこれらの半導体チップ4を搭載した平面領域内に配置
されるビア16と電気的に接続させるビア接続用のラン
ドを選択し、これらのビア接続用のランド16の配置に
基づいて配線7の引き出し方法を決めるようにする。ビ
ア接続用のランド16以外のランドは、配線7を接続す
る引き出し用のランドとなる。
【0015】コア基板10には通常樹脂基板が使用され
るが、樹脂基板にビア16を形成する際にはドリルで孔
あけ加工をしたりするから、ビア16の設置間隔として
は最低でも400〜500μm程度確保する必要があ
る。本実施形態でのランドピッチは350μmであるか
ら、格子状に配列されたランドのうち、半導体チップ4
を搭載する領域内でビア16に接続するランドを選択す
る場合は、少なくとも400μm程度の間隔を確保でき
るように選択する必要がある。
るが、樹脂基板にビア16を形成する際にはドリルで孔
あけ加工をしたりするから、ビア16の設置間隔として
は最低でも400〜500μm程度確保する必要があ
る。本実施形態でのランドピッチは350μmであるか
ら、格子状に配列されたランドのうち、半導体チップ4
を搭載する領域内でビア16に接続するランドを選択す
る場合は、少なくとも400μm程度の間隔を確保でき
るように選択する必要がある。
【0016】図2で示す第1層の配線層で、黒丸で示し
たランド20はランドを配列した領域内でビア16に接
続するビア接続用のランドとして選んだものであり、白
丸で示したランド22は配線7を引き出す引き出し用の
ランドとして選択したものである。実施形態のランドピ
ッチは350μmであるから、格子状に配列されたラン
ドを一つおきに選択することによって、ビア16を形成
するに十分な設置間隔を確保することができる。実施形
態のビア接続用のランドは格子状配列からランドを一つ
おきに選択したスタッガー配置にしたものである。
たランド20はランドを配列した領域内でビア16に接
続するビア接続用のランドとして選んだものであり、白
丸で示したランド22は配線7を引き出す引き出し用の
ランドとして選択したものである。実施形態のランドピ
ッチは350μmであるから、格子状に配列されたラン
ドを一つおきに選択することによって、ビア16を形成
するに十分な設置間隔を確保することができる。実施形
態のビア接続用のランドは格子状配列からランドを一つ
おきに選択したスタッガー配置にしたものである。
【0017】各配線層で配線7を引き出す際にはこれら
のビア接続用のランド20を除いた引き出し用のランド
22から配線7を効率的に引き出すようにすればよい。
図2は第1層での配線7の引き出し例であるが、配線7
を引き出す場合には、図のように、ビア接続用のランド
20として選択したものであってもランド配置領域の外
周に配置されているビア接続用のランド20aについて
はビア接続用とせず、配線7を引き出すランドとして配
線7を配置するようにする。これは、配線7を引き出す
際に、ビア接続用のランド20が外周列に残っている
と、内側の引き出し用のランド22から配線7を引き出
す妨げとなり、全体としては効率的な配線7の引き出し
ができなくなるからである。
のビア接続用のランド20を除いた引き出し用のランド
22から配線7を効率的に引き出すようにすればよい。
図2は第1層での配線7の引き出し例であるが、配線7
を引き出す場合には、図のように、ビア接続用のランド
20として選択したものであってもランド配置領域の外
周に配置されているビア接続用のランド20aについて
はビア接続用とせず、配線7を引き出すランドとして配
線7を配置するようにする。これは、配線7を引き出す
際に、ビア接続用のランド20が外周列に残っている
と、内側の引き出し用のランド22から配線7を引き出
す妨げとなり、全体としては効率的な配線7の引き出し
ができなくなるからである。
【0018】また、配線7は隣接するランド間に通すこ
とによって内側の引き出し用のランド22からも引き出
すことができるが、内側の引き出し用のランド22から
配線7を引き出す際には、半導体チップ4の対角線の近
傍に配列されている引き出し用のランド22bから優先
的に配線7を引き出すようにする。内側の引き出し用の
ランド22から配線7を引き出す際に、対角線位置にあ
るランド22bとその近傍のランド22bから優先的に
配線7を引き出す理由は、外周側から順に配線7を引き
出す従来の引き出し方法では対角線方向の中心側にラン
ドが多く残ることから、ランドが残りやすい対角線近傍
のランドからの引き出しを優先させることで全体として
の配線の引き出し効率を上げられるようにするためであ
る。
とによって内側の引き出し用のランド22からも引き出
すことができるが、内側の引き出し用のランド22から
配線7を引き出す際には、半導体チップ4の対角線の近
傍に配列されている引き出し用のランド22bから優先
的に配線7を引き出すようにする。内側の引き出し用の
ランド22から配線7を引き出す際に、対角線位置にあ
るランド22bとその近傍のランド22bから優先的に
配線7を引き出す理由は、外周側から順に配線7を引き
出す従来の引き出し方法では対角線方向の中心側にラン
ドが多く残ることから、ランドが残りやすい対角線近傍
のランドからの引き出しを優先させることで全体として
の配線の引き出し効率を上げられるようにするためであ
る。
【0019】図3に示す第2層での配線7の引き出し方
法も上述した方法にならうものである。すなわち、第1
層で引き出されたランドを除いて残っている引き出し用
のランド22のうち、外周側に配置されている引き出し
用のランド22については配線7を引き出すとともに、
ビア接続用のランド20のうち最外周に位置するビア接
続用のランド20aについても配線7を引き出すように
する。内側の引き出し用のランド22については、対角
線近傍部分を優先的に引き出しする。
法も上述した方法にならうものである。すなわち、第1
層で引き出されたランドを除いて残っている引き出し用
のランド22のうち、外周側に配置されている引き出し
用のランド22については配線7を引き出すとともに、
ビア接続用のランド20のうち最外周に位置するビア接
続用のランド20aについても配線7を引き出すように
する。内側の引き出し用のランド22については、対角
線近傍部分を優先的に引き出しする。
【0020】図4に示す第3層での配線7の引き出し方
法も同様で、最外周にある引き出し用のランド22とビ
ア接続用のランド20から配線7を引き出すとともに、
内側の引き出し用のランド22については対角線近傍に
あるランドから優先的に引き出している。このように配
線7を配置することにより、中心部側にはビア接続用の
ランド20が多く残るようになっていく。
法も同様で、最外周にある引き出し用のランド22とビ
ア接続用のランド20から配線7を引き出すとともに、
内側の引き出し用のランド22については対角線近傍に
あるランドから優先的に引き出している。このように配
線7を配置することにより、中心部側にはビア接続用の
ランド20が多く残るようになっていく。
【0021】図5は第4層での配線7の配置を示す。第
4層では配線7を引き出す引き出し用のランド22の残
りは僅かであり、これらの引き出し用のランド22のす
べてから配線7が引き出されている。なお、第4層でも
最外周にあるビア接続用のランド20については配線7
を引き出している。こうして、本実施形態の多層回路基
板でコア基板10の一方の面に設ける配線層12aにつ
いては、図2〜5に示す配線パターンにより4層構成に
よって配線7の引き出しが完了している。
4層では配線7を引き出す引き出し用のランド22の残
りは僅かであり、これらの引き出し用のランド22のす
べてから配線7が引き出されている。なお、第4層でも
最外周にあるビア接続用のランド20については配線7
を引き出している。こうして、本実施形態の多層回路基
板でコア基板10の一方の面に設ける配線層12aにつ
いては、図2〜5に示す配線パターンにより4層構成に
よって配線7の引き出しが完了している。
【0022】図5に示す第4層に形成されているランド
のうち、配線7が接続されていないランドはビア接続用
のランド20であり、これらのランド20については、
コア基板10に設けられているビア16と電気的に接続
され、コア基板10の他方の面に設けられる配線層12
bのランドおよび配線と電気的に接続される。コア基板
10の他方の面に設ける配線層12bについての配線
は、第4層で残っているランド20からのみ配線7を引
き出して外部接続端子14と電気的に接続するようにす
ればよく、これらのランド20はビア16と同間隔に配
置されていて隣接するランド20間の間隔は配線7を引
き出すのに十分な間隔があるから、配線層12bでの配
線の引き出しは容易である。
のうち、配線7が接続されていないランドはビア接続用
のランド20であり、これらのランド20については、
コア基板10に設けられているビア16と電気的に接続
され、コア基板10の他方の面に設けられる配線層12
bのランドおよび配線と電気的に接続される。コア基板
10の他方の面に設ける配線層12bについての配線
は、第4層で残っているランド20からのみ配線7を引
き出して外部接続端子14と電気的に接続するようにす
ればよく、これらのランド20はビア16と同間隔に配
置されていて隣接するランド20間の間隔は配線7を引
き出すのに十分な間隔があるから、配線層12bでの配
線の引き出しは容易である。
【0023】なお、本実施形態の場合も、コア基板10
の他方の面に設ける配線層12bについては配線が複雑
になることはないから、外部接続端子14と接続するた
めの引き出し用の配線の他に、共通に利用する接地層や
電源層をつくり込むことは可能である。
の他方の面に設ける配線層12bについては配線が複雑
になることはないから、外部接続端子14と接続するた
めの引き出し用の配線の他に、共通に利用する接地層や
電源層をつくり込むことは可能である。
【0024】コア基板10の他方の面に設ける配線層1
2bは、コア基板10の一方の面に設ける配線層12a
と同じ層数とする。本実施形態では一方の面の配線層1
2aが4層構成であるから他方の面の配線層12bも4
層構成とする。これによって、コア基板10の両面での
層数を考慮すれば、本実施形態の半導体装置は4+2+
4の10層構成によって完成することになる。本実施形
態での30×30の格子状のランド配列で従来の配線方
法による場合は、コア基板の片面で7層の配線層が必要
であり、したがって従来方法では7+2+7の16層構
成が必要であることと比較して、本実施形態の方法によ
れば全体の層数を大きく減少させることが可能となる。
2bは、コア基板10の一方の面に設ける配線層12a
と同じ層数とする。本実施形態では一方の面の配線層1
2aが4層構成であるから他方の面の配線層12bも4
層構成とする。これによって、コア基板10の両面での
層数を考慮すれば、本実施形態の半導体装置は4+2+
4の10層構成によって完成することになる。本実施形
態での30×30の格子状のランド配列で従来の配線方
法による場合は、コア基板の片面で7層の配線層が必要
であり、したがって従来方法では7+2+7の16層構
成が必要であることと比較して、本実施形態の方法によ
れば全体の層数を大きく減少させることが可能となる。
【0025】前述したように、ビルドアップ法等で配線
層を多層に形成することは技術的に相当の困難を伴うも
のであるから、上述したように、コア基板10の両面に
設ける配線層12a、12bで配線を各々展開する構成
とすることによって、配線層12a、12bの総数を減
らすことは、製品の不良発生を抑え、信頼性の高い半導
体装置を得る上できわめて有効である。上記実施形態で
は30×30のランド配列の場合を例に説明したが、本
発明の考え方はランド径、ランドピッチ、配線幅、配線
間隔等が異なる種々のパターンのランド配列について適
用可能である。また、上記実施形態では隣接するランド
間に1本の配線を通す例であるが、隣接するランド間に
2本以上の配線を通すことができるような場合にも同様
に適用することが可能である。
層を多層に形成することは技術的に相当の困難を伴うも
のであるから、上述したように、コア基板10の両面に
設ける配線層12a、12bで配線を各々展開する構成
とすることによって、配線層12a、12bの総数を減
らすことは、製品の不良発生を抑え、信頼性の高い半導
体装置を得る上できわめて有効である。上記実施形態で
は30×30のランド配列の場合を例に説明したが、本
発明の考え方はランド径、ランドピッチ、配線幅、配線
間隔等が異なる種々のパターンのランド配列について適
用可能である。また、上記実施形態では隣接するランド
間に1本の配線を通す例であるが、隣接するランド間に
2本以上の配線を通すことができるような場合にも同様
に適用することが可能である。
【0026】
【発明の効果】本発明に係る多層回路基板は、上述した
ように、ビア接続用のランドと引き出し用のランドとを
選択し、配線を効率的に引き出すことによって、コア基
板の両面に複数の配線層を積層して成る多層回路基板の
配線層の数を減少させることができ、これによって多層
回路基板の不良発生を抑えて製造歩留りを向上させるこ
とができるとともに、製造コストを抑え、かつ信頼性の
高い製品として提供可能とする等の著効を奏する。
ように、ビア接続用のランドと引き出し用のランドとを
選択し、配線を効率的に引き出すことによって、コア基
板の両面に複数の配線層を積層して成る多層回路基板の
配線層の数を減少させることができ、これによって多層
回路基板の不良発生を抑えて製造歩留りを向上させるこ
とができるとともに、製造コストを抑え、かつ信頼性の
高い製品として提供可能とする等の著効を奏する。
【図1】本発明に係る多層回路基板の断面構成を示す説
明図である。
明図である。
【図2】実施形態の多層回路基板で第1層での配線を示
す説明図である。
す説明図である。
【図3】実施形態の多層回路基板で第2層での配線を示
す説明図である。
す説明図である。
【図4】実施形態の多層回路基板で第3層での配線を示
す説明図である。
す説明図である。
【図5】実施形態の多層回路基板で第4層での配線を示
す説明図である。
す説明図である。
【図6】フリップチップ接続により半導体チップを搭載
する方法を示す説明図である。
する方法を示す説明図である。
【図7】コア基板を有する多層回路基板の従来の構成を
示す説明図である。
示す説明図である。
【図8】従来の配線の引き出し方法を示す説明図であ
る。
る。
4 半導体チップ 5 回路基板 6 接続電極 7 配線 8 ランド 10 コア基板 12a、12b 配線層 14 外部接続端子 16 ビア 20、20a ビア接続用のランド 22、22a、22b 引き出し用のランド
───────────────────────────────────────────────────── フロントページの続き (72)発明者 田窪 知章 神奈川県横浜市磯子区新磯子町33番地 株 式会社東芝生産技術研究所内
Claims (2)
- 【請求項1】 コア基板の電子部品を搭載する一方の面
に、格子状配列で多数個の接続電極が配列された前記電
子部品の前記接続電極と同一の配置で形成され、ビアを
介して層間で電気的に接続されたランドと、一端が前記
ランドに接続され他端が前記ランドが配列された領域内
から外側に引き出されて形成された配線とを有する複数
の配線層が積層され、 前記コア基板の他方の面に、前記コア基板を貫通して設
けられたビアを介して前記一方の面の配線層に形成され
た配線とコア基板の実装面に装着される外部接続端子と
を電気的に接続する配線が設けられた配線層が、前記一
方の面に形成された配線層と同数積層して形成された多
層回路基板において、 前記一方の面に形成される配線層で、前記コア基板に設
けるビア間隔以上の間隔を有しかつ最も多くのランドが
選択できる配置で選択したビア接続用のランドと、これ
らのビア接続用のランド以外の、配線が接続される引き
出し用のランドとを選択し、 前記ランドが配列される領域で外周に位置するランドに
ついては前記引き出し用のランドと前記ビア接続用のラ
ンドからともに配線を引き出すとともに、前記領域の内
側に配列される前記引き出し用のランドについては、隣
接するランド間に少なくとも1本の配線を通して前記領
域の対角線位置およびその近傍に配置されるランドを優
先して引き出すことにより、すべての前記引き出し用の
ランドから配線を引き出して前記コア基板を貫通するビ
アと電気的に接続し、 前記一方の面に形成される配線層で前記配線が引き出さ
れていないビア接続用のランドについては、前記コア基
板を貫通するビアと電気的に接続することを特徴とする
多層回路基板。 - 【請求項2】 前記ビア接続用のランドが、格子状に配
列されたランドの配列から一つおきに選択したスタッガ
ー配列に配置されていることを特徴とする請求項1記載
の多層回路基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10059150A JPH11260955A (ja) | 1998-03-11 | 1998-03-11 | 多層回路基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10059150A JPH11260955A (ja) | 1998-03-11 | 1998-03-11 | 多層回路基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11260955A true JPH11260955A (ja) | 1999-09-24 |
Family
ID=13105040
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10059150A Pending JPH11260955A (ja) | 1998-03-11 | 1998-03-11 | 多層回路基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11260955A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002076160A (ja) * | 2000-09-01 | 2002-03-15 | Rohm Co Ltd | 半導体装置および基板 |
| US7356790B2 (en) | 2004-07-01 | 2008-04-08 | Nec Corporation | Device, method and program for estimating the number of layers BGA component mounting substrate |
| KR101033169B1 (ko) | 2004-02-20 | 2011-05-11 | 신꼬오덴기 고교 가부시키가이샤 | 다층 배선 기판 |
-
1998
- 1998-03-11 JP JP10059150A patent/JPH11260955A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002076160A (ja) * | 2000-09-01 | 2002-03-15 | Rohm Co Ltd | 半導体装置および基板 |
| KR101033169B1 (ko) | 2004-02-20 | 2011-05-11 | 신꼬오덴기 고교 가부시키가이샤 | 다층 배선 기판 |
| US7356790B2 (en) | 2004-07-01 | 2008-04-08 | Nec Corporation | Device, method and program for estimating the number of layers BGA component mounting substrate |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3380151B2 (ja) | 多層回路基板 | |
| JP3386977B2 (ja) | 多層回路基板 | |
| JPWO2009048154A1 (ja) | 半導体装置及びその設計方法 | |
| JPH11150158A (ja) | 多層回路基板 | |
| US20120241208A1 (en) | Signal routing Optimized IC package ball/pad layout | |
| US6407343B1 (en) | Multilayer wiring board | |
| JP3577421B2 (ja) | 半導体装置用パッケージ | |
| JP2019114677A (ja) | プリント配線板 | |
| JP3730625B2 (ja) | フリップチップボンディングのための有機基板 | |
| JP2000174153A (ja) | 多層配線基板 | |
| US6372543B1 (en) | Wrap-around interconnect for fine pitch ball grid array | |
| US6946738B2 (en) | Semiconductor packaging substrate and method of producing the same | |
| JP2503725B2 (ja) | 多層配線基板 | |
| JP2005166794A (ja) | 部品パッケージとプリント配線基板および電子機器 | |
| CN1913747B (zh) | 利用微通孔的行/列在bga互连栅格上建立pcb布线通道(微通孔通道) | |
| KR102555243B1 (ko) | 다층 연성 회로 기판을 갖는 마이크로 엘이디 모듈 | |
| JP2000312075A (ja) | プリント配線板への接続方法および構造 | |
| JPH11260955A (ja) | 多層回路基板 | |
| JP2001035950A (ja) | 多層回路基板及び半導体装置 | |
| JP2009135375A (ja) | 多層配線基板および半導体装置 | |
| JP4429760B2 (ja) | 多層配線基板 | |
| US20080251286A1 (en) | Method For Increasing a Routing Density For a Circuit Board and Such a Circuit Board | |
| JPH11297885A (ja) | 多層回路基板 | |
| CN103943585A (zh) | 主板及其芯片封装模块和母板 | |
| JP3462385B2 (ja) | 多層回路基板 |