JPH11297885A - 多層回路基板 - Google Patents
多層回路基板Info
- Publication number
- JPH11297885A JPH11297885A JP10264698A JP10264698A JPH11297885A JP H11297885 A JPH11297885 A JP H11297885A JP 10264698 A JP10264698 A JP 10264698A JP 10264698 A JP10264698 A JP 10264698A JP H11297885 A JPH11297885 A JP H11297885A
- Authority
- JP
- Japan
- Prior art keywords
- lands
- circuit board
- land
- circuit
- circuit pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
- H10W70/65—Shapes or dispositions of interconnections
- H10W70/654—Top-view layouts
- H10W70/655—Fan-out layouts
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
Abstract
(57)【要約】
【課題】 格子状に接続電極を配列した電子部品を搭載
する多層回路基板の積層数を減らし、多層回路基板の製
造を容易にして歩留りを向上させる。 【解決手段】 電子部品を搭載する第１層目の回路基板
について、ランド１０が配列された領域で最外周に配置
されたすべてのランド１０ａと、前記領域の対角線上に
配置されたランド１０および対角線近傍に配置されたラ
ンドから回路パターンを引き出し、第２層目以降の回路
基板について、ランドが配列された領域で最外周に配置
されたすべてのランド１０ａと、上層で回路パターンが
引き出されて対角線方向に形成された空きスペースの側
縁上に配置されたランド１０ｅから回路パターンを引き
出す。
する多層回路基板の積層数を減らし、多層回路基板の製
造を容易にして歩留りを向上させる。 【解決手段】 電子部品を搭載する第１層目の回路基板
について、ランド１０が配列された領域で最外周に配置
されたすべてのランド１０ａと、前記領域の対角線上に
配置されたランド１０および対角線近傍に配置されたラ
ンドから回路パターンを引き出し、第２層目以降の回路
基板について、ランドが配列された領域で最外周に配置
されたすべてのランド１０ａと、上層で回路パターンが
引き出されて対角線方向に形成された空きスペースの側
縁上に配置されたランド１０ｅから回路パターンを引き
出す。
Description
【０００１】
【発明の属する技術分野】本発明は格子状に配列された
接続電極を有する半導体チップあるいはエリアアレイ状
に外部接続端子が配列された半導体装置等の電子部品を
搭載するための多層回路基板に関する。
接続電極を有する半導体チップあるいはエリアアレイ状
に外部接続端子が配列された半導体装置等の電子部品を
搭載するための多層回路基板に関する。
【０００２】
【従来の技術】最近の半導体装置ではロジックデバイス
の高機能化、高密度化が進み、入出力数が増大してい
る。このため半導体チップの電極形成面に格子状に多数
個の電極を配置することによって、接続電極を配置する
スペースの不足を補う製品が提供されるようになってき
た。図１８は通常のフリップチップ接続により半導体チ
ップ４を回路基板５に搭載した例である。この半導体チ
ップ４は電極形成面の周縁にのみ電極６を配列したもの
で、回路パターン７を１層設けるだけですべての電極６
と回路パターン７とを接続している。
の高機能化、高密度化が進み、入出力数が増大してい
る。このため半導体チップの電極形成面に格子状に多数
個の電極を配置することによって、接続電極を配置する
スペースの不足を補う製品が提供されるようになってき
た。図１８は通常のフリップチップ接続により半導体チ
ップ４を回路基板５に搭載した例である。この半導体チ
ップ４は電極形成面の周縁にのみ電極６を配列したもの
で、回路パターン７を１層設けるだけですべての電極６
と回路パターン７とを接続している。
【０００３】図１９は半導体チップを搭載する回路基板
に設けたランド８と回路パターン７の形成例である。こ
の例ではランド８を２列に配列し、内側のランド８に接
続する回路パターン７を外側の隣接するランド８の中間
から引き出すことにより一平面ですべてのランド８から
回路パターン７を引き出している。しかしながら、電極
形成面にエリアアレイ状の配置で多数列に電極を配列し
たような場合には、ランド間隔やランド数にもよるが一
つの平面内ですべてのランドから配線を引き出すことが
できなくなる。
に設けたランド８と回路パターン７の形成例である。こ
の例ではランド８を２列に配列し、内側のランド８に接
続する回路パターン７を外側の隣接するランド８の中間
から引き出すことにより一平面ですべてのランド８から
回路パターン７を引き出している。しかしながら、電極
形成面にエリアアレイ状の配置で多数列に電極を配列し
たような場合には、ランド間隔やランド数にもよるが一
つの平面内ですべてのランドから配線を引き出すことが
できなくなる。
【０００４】このような問題を解決する方法として、半
導体チップを搭載する回路基板を多層に形成し、積層す
る各回路基板で回路パターンを適宜配置することによっ
て半導体チップのすべての電極に回路パターンを接続す
る方法がある。図２０は多層回路基板に格子状配列で多
数個の電極６を配列した半導体チップ４を搭載した例で
ある。このような多層回路基板を用いれば半導体チップ
４のすべての電極６と回路パターン７、７ａとを電気的
に接続して外部接続端子９と電極６とを電気的に接続す
ることができる。同図で７ａは内層の回路パターン、５
ａ〜５ｄは第１層〜第４層の回路基板である。
導体チップを搭載する回路基板を多層に形成し、積層す
る各回路基板で回路パターンを適宜配置することによっ
て半導体チップのすべての電極に回路パターンを接続す
る方法がある。図２０は多層回路基板に格子状配列で多
数個の電極６を配列した半導体チップ４を搭載した例で
ある。このような多層回路基板を用いれば半導体チップ
４のすべての電極６と回路パターン７、７ａとを電気的
に接続して外部接続端子９と電極６とを電気的に接続す
ることができる。同図で７ａは内層の回路パターン、５
ａ〜５ｄは第１層〜第４層の回路基板である。
【０００５】
【発明が解決しようとする課題】上記のように、半導体
チップを回路基板に搭載する場合、電極の数がそれほど
多くない場合は回路基板を２層程度積層した多層回路基
板ですむのであるが、３０×３０ピン、４０×４０ピン
といったきわめて多くの電極を配列した半導体チップを
搭載する場合には、回路基板を６〜１０層といった多数
層に積層しなければならない。
チップを回路基板に搭載する場合、電極の数がそれほど
多くない場合は回路基板を２層程度積層した多層回路基
板ですむのであるが、３０×３０ピン、４０×４０ピン
といったきわめて多くの電極を配列した半導体チップを
搭載する場合には、回路基板を６〜１０層といった多数
層に積層しなければならない。
【０００６】高密度に回路パターンが形成された回路基
板を積層して多層回路基板を構成するにはビルドアップ
法等の高密度配線方法が使用される。しかし、多層回路
基板の製造では製品の歩留り、信頼性、製造コストの点
で大きな問題がある。すなわち、回路基板を多層に形成
する場合には層ごとに回路パターンを形成するとともに
ビアにより層間で回路パターンを電気的に接続して順次
積層するようにするから、その製造プロセスにはきわめ
て高精度が要求され、現在でも製品の信頼性は必ずしも
高くない。そして、多層に積層する場合はすべての層で
不良がないことが必要であるため、技術的な困難さが一
層増大する。
板を積層して多層回路基板を構成するにはビルドアップ
法等の高密度配線方法が使用される。しかし、多層回路
基板の製造では製品の歩留り、信頼性、製造コストの点
で大きな問題がある。すなわち、回路基板を多層に形成
する場合には層ごとに回路パターンを形成するとともに
ビアにより層間で回路パターンを電気的に接続して順次
積層するようにするから、その製造プロセスにはきわめ
て高精度が要求され、現在でも製品の信頼性は必ずしも
高くない。そして、多層に積層する場合はすべての層で
不良がないことが必要であるため、技術的な困難さが一
層増大する。
【０００７】このような理由から、多層回路基板を歩留
りよく製造するために配線層の層数を減らすことはきわ
めて有効である。本発明は実装面側に３０×３０ピンあ
るいは４０×４０ピンといった多ピンで格子状に電極を
配置した半導体チップ、あるいは実装面側に格子状に電
極を配置した半導体装置等の電子部品を搭載する多層回
路基板に関するものであり、これらの半導体チップある
いは半導体装置等を搭載する多層回路基板の層数を減ら
し、これによって多層回路基板の製造歩留りを向上さ
せ、信頼性の高い製品として提供できるようにすること
を目的としている。
りよく製造するために配線層の層数を減らすことはきわ
めて有効である。本発明は実装面側に３０×３０ピンあ
るいは４０×４０ピンといった多ピンで格子状に電極を
配置した半導体チップ、あるいは実装面側に格子状に電
極を配置した半導体装置等の電子部品を搭載する多層回
路基板に関するものであり、これらの半導体チップある
いは半導体装置等を搭載する多層回路基板の層数を減ら
し、これによって多層回路基板の製造歩留りを向上さ
せ、信頼性の高い製品として提供できるようにすること
を目的としている。
【０００８】
【課題を解決するための手段】本発明は上記目的を達成
するため次の構成を備える。すなわち、搭載される電子
部品の実装面側に格子状に配列された多数個の接続電極
と同一の配置で形成されるとともにビアを介して層間の
回路パターンと電気的に接続されたランドと、一端が前
記ランドに接続され他端が前記ランドが配列された領域
内から外側に引き出されて形成された回路パターンとを
有する回路基板が積層された多層回路基板において、前
記電子部品が搭載される第１層目の回路基板について、
ランドが配列された領域で最外周に配置されたすべての
ランドと、前記領域の対角線上に配置されたランドおよ
び対角線近傍に配置されたランドから回路パターンが引
き出され、第２層目以降の回路基板について、ランドが
配列された領域で最外周に配置されたすべてのランド
と、上層で回路パターンが引き出されて対角線方向に形
成された空きスペースの側縁上に配置されたランドから
回路パターンが引き出されていることを特徴とする。
するため次の構成を備える。すなわち、搭載される電子
部品の実装面側に格子状に配列された多数個の接続電極
と同一の配置で形成されるとともにビアを介して層間の
回路パターンと電気的に接続されたランドと、一端が前
記ランドに接続され他端が前記ランドが配列された領域
内から外側に引き出されて形成された回路パターンとを
有する回路基板が積層された多層回路基板において、前
記電子部品が搭載される第１層目の回路基板について、
ランドが配列された領域で最外周に配置されたすべての
ランドと、前記領域の対角線上に配置されたランドおよ
び対角線近傍に配置されたランドから回路パターンが引
き出され、第２層目以降の回路基板について、ランドが
配列された領域で最外周に配置されたすべてのランド
と、上層で回路パターンが引き出されて対角線方向に形
成された空きスペースの側縁上に配置されたランドから
回路パターンが引き出されていることを特徴とする。
【０００９】また、前記第１層目の回路基板で、前記領
域の対角線上に配置されたランドと、当該対角線の一方
側で対角線と平行な１つの列上に配置されたランドから
回路パターンが引き出されていることを特徴とする。ま
た、前記ランドが配列された領域の各辺の中央位置の近
傍で外周側に配置されるランドから優先的に回路パター
ンが引き出されていることを特徴とする。
域の対角線上に配置されたランドと、当該対角線の一方
側で対角線と平行な１つの列上に配置されたランドから
回路パターンが引き出されていることを特徴とする。ま
た、前記ランドが配列された領域の各辺の中央位置の近
傍で外周側に配置されるランドから優先的に回路パター
ンが引き出されていることを特徴とする。
【００１０】また、搭載される電子部品の実装面側に格
子状に配列された多数個の接続電極と同一の配置で形成
されるとともにビアを介して層間の回路パターンと電気
的に接続されたランドと、一端が前記ランドに接続され
他端が前記ランドが配列された領域内から外側に引き出
されて形成された回路パターンとを有する回路基板が積
層された多層回路基板において、前記電子部品が搭載さ
れる第１層目の回路基板について、ランドが配列された
領域で最外周に配置されたすべてのランドと、前記角部
近傍で対角線の近傍に配置されたランドから回路パター
ンが引き出され、第２層目以降の回路基板について、ラ
ンドが配列された領域で最外周に配置されたすべてのラ
ンドと、上層で回路パターンが引き出されて角部近傍に
形成された空きスペースの近傍に配置されたランドか
ら、前記空きスペースを回路パターンの引き出しスペー
スとして回路パターンが引き出されていることを特徴と
する。
子状に配列された多数個の接続電極と同一の配置で形成
されるとともにビアを介して層間の回路パターンと電気
的に接続されたランドと、一端が前記ランドに接続され
他端が前記ランドが配列された領域内から外側に引き出
されて形成された回路パターンとを有する回路基板が積
層された多層回路基板において、前記電子部品が搭載さ
れる第１層目の回路基板について、ランドが配列された
領域で最外周に配置されたすべてのランドと、前記角部
近傍で対角線の近傍に配置されたランドから回路パター
ンが引き出され、第２層目以降の回路基板について、ラ
ンドが配列された領域で最外周に配置されたすべてのラ
ンドと、上層で回路パターンが引き出されて角部近傍に
形成された空きスペースの近傍に配置されたランドか
ら、前記空きスペースを回路パターンの引き出しスペー
スとして回路パターンが引き出されていることを特徴と
する。
【００１１】
【実施例】以下、本発明に係る多層回路基板の実施例に
ついて、添付図面とともに詳細に説明する。回路基板で
ランドを配置した領域内から回路パターンを引き出す際
は、隣接するランド間を通して回路パターンを引き出す
ようにする。隣接するランド間に少なくとも１本の回路
パターンを通すことができる条件は、ランドのピッチ
（中心間距離）ｐ、回路パターンの線幅ｗ、回路パター
ンの間隔ｓ、ランドの径ｃとして、ｐ＞ ｗ＋２ｓ＋ｃ
を満足することである。本発明に係る多層回路基板は、
各層を構成する回路基板のランドピッチ、回路パターン
の線幅等がこの条件を満たすものであることが前提であ
る。
ついて、添付図面とともに詳細に説明する。回路基板で
ランドを配置した領域内から回路パターンを引き出す際
は、隣接するランド間を通して回路パターンを引き出す
ようにする。隣接するランド間に少なくとも１本の回路
パターンを通すことができる条件は、ランドのピッチ
（中心間距離）ｐ、回路パターンの線幅ｗ、回路パター
ンの間隔ｓ、ランドの径ｃとして、ｐ＞ ｗ＋２ｓ＋ｃ
を満足することである。本発明に係る多層回路基板は、
各層を構成する回路基板のランドピッチ、回路パターン
の線幅等がこの条件を満たすものであることが前提であ
る。
【００１２】（実施例１）図１〜５は多層回路基板の第
１の実施例を示す。本実施例は３０×３０ピンで正規格
子状にランド１０を配列した場合の回路パターン７の引
き出し例を示す。 ランドピッチ ２４０μｍ、 ランド径 １１０μｍ、 回路パターンの線幅 ４３μｍ、 回路パターンの間隔 ４３μｍ
１の実施例を示す。本実施例は３０×３０ピンで正規格
子状にランド１０を配列した場合の回路パターン７の引
き出し例を示す。 ランドピッチ ２４０μｍ、 ランド径 １１０μｍ、 回路パターンの線幅 ４３μｍ、 回路パターンの間隔 ４３μｍ
【００１３】図１は電子部品が接合される第１層目の回
路基板でのランド１０の配置と回路パターン７の引き出
し例を示す。なお、第１層目の回路基板に設けられるラ
ンド１０の配置は多層回路基板に搭載する電子部品の接
続電極の配置と一致する。図１に示す回路パターン７の
引き出し方法で特徴的な構成は、ランド１０が配置され
ている矩形領域で最外周に位置するランド１０ａのすべ
てから回路パターン７を引き出すとともに、矩形領域の
対角線上に配置されるランド１０ｂと、対角線の一方側
で対角線に平行な１つの列上に配置されるランド１０ｃ
から優先的に回路パターン７を引き出すことにある。
路基板でのランド１０の配置と回路パターン７の引き出
し例を示す。なお、第１層目の回路基板に設けられるラ
ンド１０の配置は多層回路基板に搭載する電子部品の接
続電極の配置と一致する。図１に示す回路パターン７の
引き出し方法で特徴的な構成は、ランド１０が配置され
ている矩形領域で最外周に位置するランド１０ａのすべ
てから回路パターン７を引き出すとともに、矩形領域の
対角線上に配置されるランド１０ｂと、対角線の一方側
で対角線に平行な１つの列上に配置されるランド１０ｃ
から優先的に回路パターン７を引き出すことにある。
【００１４】回路パターン７が引き出されるランド１０
ｂ、１０ｃで矩形領域の中央部側に位置するランドにつ
いては、図１に示すように、隣接するランド１０の間を
通してランド１０の配置領域の外側まで直線的に回路パ
ターン７が引き出される。これによって、ランド配置領
域の外側での回路パターン７の配置は、ランド配置領域
の最外周に配置したランド１０ａから引き出される回路
パターン７と、ランド配置領域の内側から引き出される
回路パターン７とが交互に配置されるようになる。
ｂ、１０ｃで矩形領域の中央部側に位置するランドにつ
いては、図１に示すように、隣接するランド１０の間を
通してランド１０の配置領域の外側まで直線的に回路パ
ターン７が引き出される。これによって、ランド配置領
域の外側での回路パターン７の配置は、ランド配置領域
の最外周に配置したランド１０ａから引き出される回路
パターン７と、ランド配置領域の内側から引き出される
回路パターン７とが交互に配置されるようになる。
【００１５】なお、ランド配置領域の角部近傍に配置さ
れているランドについては、上記の対角線上に配置され
ているランド１０ｂとこれに平行な列上のランド１０ｃ
以外のランドからも回路パターン７を引き出すことがで
きる。図１で１０ｄは上記ランド以外で回路パターン７
を引き出したランドである。ランド配置領域の角部近傍
部分については回路パターン７が引き出しやすくなって
いることによるものである。
れているランドについては、上記の対角線上に配置され
ているランド１０ｂとこれに平行な列上のランド１０ｃ
以外のランドからも回路パターン７を引き出すことがで
きる。図１で１０ｄは上記ランド以外で回路パターン７
を引き出したランドである。ランド配置領域の角部近傍
部分については回路パターン７が引き出しやすくなって
いることによるものである。
【００１６】図２は第２層目の回路基板でのランド１０
の配置と回路パターン７の引き出しを示す。なお、第１
層目で回路パターン７が引き出されたランドについては
第２層目にランド１０を配置する必要がない。したがっ
て、第２層目に配置されているランド１０は第１層目の
回路基板で回路パターン７が引き出されていないランド
である。第２層目に配置されているランド１０と第１層
目のランド１０とはビアにより層間で電気的に接続され
ている。
の配置と回路パターン７の引き出しを示す。なお、第１
層目で回路パターン７が引き出されたランドについては
第２層目にランド１０を配置する必要がない。したがっ
て、第２層目に配置されているランド１０は第１層目の
回路基板で回路パターン７が引き出されていないランド
である。第２層目に配置されているランド１０と第１層
目のランド１０とはビアにより層間で電気的に接続され
ている。
【００１７】第２層目の回路基板での回路パターン７の
引き出し方法は、第１層目の回路基板での回路パターン
７の引き出し方法と同様にランド配置領域の最外周に位
置するランド１０ａについてはすべて回路パターン７を
引き出し、ランド配置領域の内側部分については第１層
で対角線上に配置されたランド１０ｂと対角線に平行な
列上に配置されたランド１０ｃを引き出したことにより
対角線方向に形成された空きスペースの側縁上に配置さ
れたランド１０ｅから優先的に回路パターン７を引き出
すことにある。
引き出し方法は、第１層目の回路基板での回路パターン
７の引き出し方法と同様にランド配置領域の最外周に位
置するランド１０ａについてはすべて回路パターン７を
引き出し、ランド配置領域の内側部分については第１層
で対角線上に配置されたランド１０ｂと対角線に平行な
列上に配置されたランド１０ｃを引き出したことにより
対角線方向に形成された空きスペースの側縁上に配置さ
れたランド１０ｅから優先的に回路パターン７を引き出
すことにある。
【００１８】第１層目の回路基板で対角線上に配置され
たランド１０ｂと対角線に平行な列上に配置されたラン
ド１０ｃから回路パターン７を引き出したことにより、
第２層目の回路基板では対角線方向に空きスペースが形
成される。第２層目でこの空きスペースの側縁上に配置
されるランド１０ｅから回路パターン７を引き出すとい
うことは、いわば回路基板に配置されているランド配置
領域で対角線方向の空きスペースを広げるように回路パ
ターン７を引き出すランドを選択するということであ
る。なお、第２層目においても、ランド配置領域で角部
近傍に配置されるランド１０ｄについては優先的に引き
出している。
たランド１０ｂと対角線に平行な列上に配置されたラン
ド１０ｃから回路パターン７を引き出したことにより、
第２層目の回路基板では対角線方向に空きスペースが形
成される。第２層目でこの空きスペースの側縁上に配置
されるランド１０ｅから回路パターン７を引き出すとい
うことは、いわば回路基板に配置されているランド配置
領域で対角線方向の空きスペースを広げるように回路パ
ターン７を引き出すランドを選択するということであ
る。なお、第２層目においても、ランド配置領域で角部
近傍に配置されるランド１０ｄについては優先的に引き
出している。
【００１９】図３は第３層目の回路基板でのランド１０
の配置と回路パターン７の引き出しを示す。この第３層
目でもランド配置領域の最外周のランド１０ａについて
はすべて回路パターン７を引き出し、ランド配置領域の
内側部分については対角線方向に形成される空きスペー
スの側縁上に配置されるランド１０ｅから優先的に回路
パターン７を引き出している。
の配置と回路パターン７の引き出しを示す。この第３層
目でもランド配置領域の最外周のランド１０ａについて
はすべて回路パターン７を引き出し、ランド配置領域の
内側部分については対角線方向に形成される空きスペー
スの側縁上に配置されるランド１０ｅから優先的に回路
パターン７を引き出している。
【００２０】図４は第４層目の回路基板でのランド１０
の配置と回路パターン７の引き出しを示す。この第４層
目でもランド配置領域の最外周のランド１０ａについて
はすべて回路パターン７を引き出し、ランド配置領域の
内側部分については対角線方向に形成される空きスペー
スの側縁上に配置されるランド１０ｅから優先的に回路
パターン７を引き出している。第４層目では対角線方向
に広く形成される空きスペース部分を通過して回路パタ
ーン７を引き出している。
の配置と回路パターン７の引き出しを示す。この第４層
目でもランド配置領域の最外周のランド１０ａについて
はすべて回路パターン７を引き出し、ランド配置領域の
内側部分については対角線方向に形成される空きスペー
スの側縁上に配置されるランド１０ｅから優先的に回路
パターン７を引き出している。第４層目では対角線方向
に広く形成される空きスペース部分を通過して回路パタ
ーン７を引き出している。
【００２１】図５は第５層目の回路基板でのランド１０
の配置と回路パターン７の引き出しを示す。第５層目に
残っているランド１０は僅かであるから、すべてのラン
ド１０から簡単に回路パターン７を引き出すことがで
き、回路パターン７を引き出すデザインも適宜選択する
ことができる。
の配置と回路パターン７の引き出しを示す。第５層目に
残っているランド１０は僅かであるから、すべてのラン
ド１０から簡単に回路パターン７を引き出すことがで
き、回路パターン７を引き出すデザインも適宜選択する
ことができる。
【００２２】本実施例の多層回路基板によれば、５層の
回路基板によってすべてのランド１０から回路パターン
７を引き出すことができる。ランド配置領域の外周から
２列ずつ回路パターンを引き出す従来方法によると７層
必要であるのに対して、本実施例の方法によれば有効に
回路基板の積層数を減らすことができる。
回路基板によってすべてのランド１０から回路パターン
７を引き出すことができる。ランド配置領域の外周から
２列ずつ回路パターンを引き出す従来方法によると７層
必要であるのに対して、本実施例の方法によれば有効に
回路基板の積層数を減らすことができる。
【００２３】（実施例２）図６〜１０は多層回路基板の
第２の実施例を示す。本実施例も実施例１と同様に３０
×３０ピンで正規格子状にランド１０を配列した場合の
回路パターン７の引き出し例である。 ランドピッチ ３５０μｍ、 ランド径 １２０μｍ、 回路パターンの線幅 ５０μｍ、 回路パターンの間隔 ５０μｍ
第２の実施例を示す。本実施例も実施例１と同様に３０
×３０ピンで正規格子状にランド１０を配列した場合の
回路パターン７の引き出し例である。 ランドピッチ ３５０μｍ、 ランド径 １２０μｍ、 回路パターンの線幅 ５０μｍ、 回路パターンの間隔 ５０μｍ
【００２４】図６は第１層目の回路基板でのランド１０
の配置と回路パターン７の引き出し例を示す。本実施例
で特徴とする構成は、ランド配置領域の対角線上に配置
されるランド１０から優先的に回路パターン７を引き出
すとともに、ランド配置領域の角部近傍で対角線方向の
近傍に配置されるランド１０ｆから回路パターン７を引
き出しすることにある。すなわち、ランド配置領域の対
角線方向に配置されるランド１０から優先的に回路パタ
ーン７を引き出しする考え方を基礎におき、ランド配置
領域の角部からより優先的に回路パターン７を引き出し
するものである。
の配置と回路パターン７の引き出し例を示す。本実施例
で特徴とする構成は、ランド配置領域の対角線上に配置
されるランド１０から優先的に回路パターン７を引き出
すとともに、ランド配置領域の角部近傍で対角線方向の
近傍に配置されるランド１０ｆから回路パターン７を引
き出しすることにある。すなわち、ランド配置領域の対
角線方向に配置されるランド１０から優先的に回路パタ
ーン７を引き出しする考え方を基礎におき、ランド配置
領域の角部からより優先的に回路パターン７を引き出し
するものである。
【００２５】図７は第２層目の回路基板でのランド１０
の配置と回路パターン７の引き出しを示す。第２層目に
おいても、最外周のランド１０ａについてはすべてのラ
ンド１０ａから回路パターン７を引き出すとともに、ラ
ンド配置領域の角部近傍に配置されるランドで対角線上
に配置されるランドとその両側近傍に配置されるランド
１０ｆから優先的に回路パターン７を引き出している。
の配置と回路パターン７の引き出しを示す。第２層目に
おいても、最外周のランド１０ａについてはすべてのラ
ンド１０ａから回路パターン７を引き出すとともに、ラ
ンド配置領域の角部近傍に配置されるランドで対角線上
に配置されるランドとその両側近傍に配置されるランド
１０ｆから優先的に回路パターン７を引き出している。
【００２６】図８は第３層目の回路基板でのランド１０
の配置と回路パターン７の引き出し、図９は第４層目の
回路基板でのランド１０の配置と回路パターン７の引き
出しを示す。いずれの回路基板でも、ランド配置領域の
うち角部近傍で対角線方向に配置されているランドを優
先的に引き出している。
の配置と回路パターン７の引き出し、図９は第４層目の
回路基板でのランド１０の配置と回路パターン７の引き
出しを示す。いずれの回路基板でも、ランド配置領域の
うち角部近傍で対角線方向に配置されているランドを優
先的に引き出している。
【００２７】図７、８、９に示す回路パターン７の引き
出し方法を見てわかるように、本実施例の場合には、上
層で回路パターン７を引き出したことによって空いたス
ペースを当該層で回路パターン７を引き出すスペースと
して利用できるという利点がある。すなわち、ランド配
置領域の角部近傍で対角線近傍のランド１０ｆから優先
的に回路パターン７を引き出すことにより、ランド配置
領域の角部での空きスペースが広がり、この空きスペー
スが回路パターン７を引き出す際に無駄なく利用され
る。
出し方法を見てわかるように、本実施例の場合には、上
層で回路パターン７を引き出したことによって空いたス
ペースを当該層で回路パターン７を引き出すスペースと
して利用できるという利点がある。すなわち、ランド配
置領域の角部近傍で対角線近傍のランド１０ｆから優先
的に回路パターン７を引き出すことにより、ランド配置
領域の角部での空きスペースが広がり、この空きスペー
スが回路パターン７を引き出す際に無駄なく利用され
る。
【００２８】図１０は第５層目のランド１０の配置と回
路パターン７の引き出しを示す。本実施例の場合も、実
施例１と同様に５層によって構成されるが、実施例１と
くらべて第５層目に残っているランド１０は僅かであ
り、ほぼ第４層目までで回路パターン７の引き出しが終
わっている。図１０に示すように、回路基板内でランド
１０および回路パターン７の占める領域以外の空きスペ
ースが広い場合には、空きスペース部分に電源層や接地
層といった共通に使用する層を形成して利用することが
できる。
路パターン７の引き出しを示す。本実施例の場合も、実
施例１と同様に５層によって構成されるが、実施例１と
くらべて第５層目に残っているランド１０は僅かであ
り、ほぼ第４層目までで回路パターン７の引き出しが終
わっている。図１０に示すように、回路基板内でランド
１０および回路パターン７の占める領域以外の空きスペ
ースが広い場合には、空きスペース部分に電源層や接地
層といった共通に使用する層を形成して利用することが
できる。
【００２９】（実施例３）図１１、１２多層回路基板の
第３の実施例を示す。本実施例も実施例１、２と同様に
同様に３０×３０ピンで正規格子状にランド１０を配列
した場合の回路パターン７の引き出し例である。ただ
し、本実施例では回路パターン７の配線幅および配線間
隔が上記例よりも狭い場合であり、隣接するランド１０
間に３本の回路パターン７を通すことができる場合の例
である。 ランドピッチ ３５０μｍ、 ランド径 １００μｍ、 回路パターンの線幅 ２５μｍ、 回路パターンの間隔 ２５μｍ
第３の実施例を示す。本実施例も実施例１、２と同様に
同様に３０×３０ピンで正規格子状にランド１０を配列
した場合の回路パターン７の引き出し例である。ただ
し、本実施例では回路パターン７の配線幅および配線間
隔が上記例よりも狭い場合であり、隣接するランド１０
間に３本の回路パターン７を通すことができる場合の例
である。 ランドピッチ ３５０μｍ、 ランド径 １００μｍ、 回路パターンの線幅 ２５μｍ、 回路パターンの間隔 ２５μｍ
【００３０】図１１は第１層目の回路基板でのランド１
０の配置と回路パターン７の引き出しを示す。本実施例
での回路パターン７の引き出し方法も上記実施例と同様
で、ランド配置領域で最外周のランド１０ａについてす
べて回路パターン７を引き出し、さらにランド配置領域
で角部近傍に配置されているランド１０と、ランド配置
領域の対角線上およびその近傍に配置されているランド
１０を優先的に引き出したものである。
０の配置と回路パターン７の引き出しを示す。本実施例
での回路パターン７の引き出し方法も上記実施例と同様
で、ランド配置領域で最外周のランド１０ａについてす
べて回路パターン７を引き出し、さらにランド配置領域
で角部近傍に配置されているランド１０と、ランド配置
領域の対角線上およびその近傍に配置されているランド
１０を優先的に引き出したものである。
【００３１】本実施例では隣接するランド１０の間に３
本の回路パターン７を通すことが可能であるから、ラン
ド配置領域の対角線上に配置されるランド１０とその両
側で複数列のランド１０から回路パターン７を引き出す
ことができている。図１２は第２層目の回路基板でのラ
ンド１０の配置と回路パターン７の引き出しを示す。本
実施例では第２層ですべてのランド１０から回路パター
ン７が引き出されている。
本の回路パターン７を通すことが可能であるから、ラン
ド配置領域の対角線上に配置されるランド１０とその両
側で複数列のランド１０から回路パターン７を引き出す
ことができている。図１２は第２層目の回路基板でのラ
ンド１０の配置と回路パターン７の引き出しを示す。本
実施例では第２層ですべてのランド１０から回路パター
ン７が引き出されている。
【００３２】本実施例と同一条件で、従来の回路パター
ンの引き出し方法によって回路パターンを引き出した場
合は回路基板は３層必要とする。これに対して、本実施
例では回路基板は２層ですますことができ、回路基板の
積層数を減少させる上で有効である。なお、本実施例の
場合に回路基板の両面に配線を設ければ回路基板を積層
する必要がなくなる。
ンの引き出し方法によって回路パターンを引き出した場
合は回路基板は３層必要とする。これに対して、本実施
例では回路基板は２層ですますことができ、回路基板の
積層数を減少させる上で有効である。なお、本実施例の
場合に回路基板の両面に配線を設ければ回路基板を積層
する必要がなくなる。
【００３３】（実施例４）図１３〜１７は多層回路基板
の第４の実施例を示す。本実施例は４２×４２ピンで正
規格子状配列のランドから中央部の２２×２２ピンの正
規格子状配列のランドを除いたロの字形のランド配置領
域を有する場合の回路パターン７の引き出し例を示す。 ランドピッチ ２４０μｍ、 ランド径 １１０μｍ、 回路パターンの線幅 ４３μｍ、 回路パターンの間隔 ４３μｍ
の第４の実施例を示す。本実施例は４２×４２ピンで正
規格子状配列のランドから中央部の２２×２２ピンの正
規格子状配列のランドを除いたロの字形のランド配置領
域を有する場合の回路パターン７の引き出し例を示す。 ランドピッチ ２４０μｍ、 ランド径 １１０μｍ、 回路パターンの線幅 ４３μｍ、 回路パターンの間隔 ４３μｍ
【００３４】本実施例ではランド配置領域で最外周のラ
ンド１０ａから回路パターン７を引き出すとともに、ラ
ンド配置領域で対角線上に配置されるランド１０ｂおよ
びその近傍のランド１０ｅから優先的に回路パターン７
を引き出し、さらにランド配置領域の各辺の中央位置の
近傍で外周側に配置されるランド１０ｇから優先的に回
路パターン７を引き出している。
ンド１０ａから回路パターン７を引き出すとともに、ラ
ンド配置領域で対角線上に配置されるランド１０ｂおよ
びその近傍のランド１０ｅから優先的に回路パターン７
を引き出し、さらにランド配置領域の各辺の中央位置の
近傍で外周側に配置されるランド１０ｇから優先的に回
路パターン７を引き出している。
【００３５】図１３は第１層目の回路基板でのランド１
０の配置と回路パターン７の引き出し、図１４は第２層
目の回路基板でのランド１０の配置と回路パターン７の
引き出しを示す。ランド配置領域で対角線方向から引き
出すランドについては、対角線方向に形成される空きス
ペースの側縁上に配置されるランド１０ｅから回路パタ
ーン７が引き出されている。
０の配置と回路パターン７の引き出し、図１４は第２層
目の回路基板でのランド１０の配置と回路パターン７の
引き出しを示す。ランド配置領域で対角線方向から引き
出すランドについては、対角線方向に形成される空きス
ペースの側縁上に配置されるランド１０ｅから回路パタ
ーン７が引き出されている。
【００３６】図１５は第３層目の回路基板でのランド１
０の配置と回路パターン７の引き出し、図１６は第４層
目の回路基板でのランド１０の配置と回路パターン７の
引き出しを示す。ランド配置領域の対角線方向とランド
配置領域の各辺上で中央部近傍のランドから優先的に回
路パターン７が引き出されている様子がわかる。
０の配置と回路パターン７の引き出し、図１６は第４層
目の回路基板でのランド１０の配置と回路パターン７の
引き出しを示す。ランド配置領域の対角線方向とランド
配置領域の各辺上で中央部近傍のランドから優先的に回
路パターン７が引き出されている様子がわかる。
【００３７】図１７は第５層目の回路基板でのランド１
０の配置と回路パターン７の引き出しを示す。第５層目
まで残っているランドはごく僅かであり、ほとんど第４
層まででランドからの回路パターンの引き出しは終了し
ている。ランド配置領域の外周から２列ずつ回路パター
ンを引き出す従来方法を本実施例の条件に適用すると回
路基板は５層必要になる。これに対して、本実施例の方
法によれば、ほぼ４層でほとんどの回路パターンの引き
出しが完了する点で回路パターンの引き出しが効率的に
なされているということができる。
０の配置と回路パターン７の引き出しを示す。第５層目
まで残っているランドはごく僅かであり、ほとんど第４
層まででランドからの回路パターンの引き出しは終了し
ている。ランド配置領域の外周から２列ずつ回路パター
ンを引き出す従来方法を本実施例の条件に適用すると回
路基板は５層必要になる。これに対して、本実施例の方
法によれば、ほぼ４層でほとんどの回路パターンの引き
出しが完了する点で回路パターンの引き出しが効率的に
なされているということができる。
【００３８】
【発明の効果】本発明に係る多層回路基板は、上述した
ように、ランドを配列した領域内から効率的に回路パタ
ーンを引き出すことを可能とし、これによって、多層回
路基板の層数を減らすことができ、多層回路基板の製造
歩留りを向上させるとともに、信頼性の高い多層回路基
板として提供することを可能とする。また、本発明に係
る多層回路基板は、ランドの外側から順次内側に向けて
回路パターンを引き出す方法によるものであり、従来の
配線順序を大きく変えることなく効率的な回路パターン
の引き出しが可能となる等の著効を奏する。
ように、ランドを配列した領域内から効率的に回路パタ
ーンを引き出すことを可能とし、これによって、多層回
路基板の層数を減らすことができ、多層回路基板の製造
歩留りを向上させるとともに、信頼性の高い多層回路基
板として提供することを可能とする。また、本発明に係
る多層回路基板は、ランドの外側から順次内側に向けて
回路パターンを引き出す方法によるものであり、従来の
配線順序を大きく変えることなく効率的な回路パターン
の引き出しが可能となる等の著効を奏する。
【図１】多層回路基板の第１実施例における第１層目の
回路基板でのランドおよび回路パターンの配置を示す説
明図である。
回路基板でのランドおよび回路パターンの配置を示す説
明図である。
【図２】多層回路基板の第１実施例における第２層目の
回路基板でのランドおよび回路パターンの配置を示す説
明図である。
回路基板でのランドおよび回路パターンの配置を示す説
明図である。
【図３】多層回路基板の第１実施例における第３層目の
回路基板でのランドおよび回路パターンの配置を示す説
明図である。
回路基板でのランドおよび回路パターンの配置を示す説
明図である。
【図４】多層回路基板の第１実施例における第４層目の
回路基板でのランドおよび回路パターンの配置を示す説
明図である。
回路基板でのランドおよび回路パターンの配置を示す説
明図である。
【図５】多層回路基板の第１実施例における第５層目の
回路基板でのランドおよび回路パターンの配置を示す説
明図である。
回路基板でのランドおよび回路パターンの配置を示す説
明図である。
【図６】多層回路基板の第２実施例における第１層目の
回路基板でのランドおよび回路パターンの配置を示す説
明図である。
回路基板でのランドおよび回路パターンの配置を示す説
明図である。
【図７】多層回路基板の第２実施例における第２層目の
回路基板でのランドおよび回路パターンの配置を示す説
明図である。
回路基板でのランドおよび回路パターンの配置を示す説
明図である。
【図８】多層回路基板の第２実施例における第３層目の
回路基板でのランドおよび回路パターンの配置を示す説
明図である。
回路基板でのランドおよび回路パターンの配置を示す説
明図である。
【図９】多層回路基板の第２実施例における第４層目の
回路基板でのランドおよび回路パターンの配置を示す説
明図である。
回路基板でのランドおよび回路パターンの配置を示す説
明図である。
【図１０】多層回路基板の第２実施例における第５層目
の回路基板でのランドおよび回路パターンの配置を示す
説明図である。
の回路基板でのランドおよび回路パターンの配置を示す
説明図である。
【図１１】多層回路基板の第３実施例における第１層目
の回路基板でのランドおよび回路パターンの配置を示す
説明図である。
の回路基板でのランドおよび回路パターンの配置を示す
説明図である。
【図１２】多層回路基板の第３実施例における第２層目
の回路基板でのランドおよび回路パターンの配置を示す
説明図である。
の回路基板でのランドおよび回路パターンの配置を示す
説明図である。
【図１３】多層回路基板の第４実施例における第１層目
の回路基板でのランドおよび回路パターンの配置を示す
説明図である。
の回路基板でのランドおよび回路パターンの配置を示す
説明図である。
【図１４】多層回路基板の第４実施例における第２層目
の回路基板でのランドおよび回路パターンの配置を示す
説明図である。
の回路基板でのランドおよび回路パターンの配置を示す
説明図である。
【図１５】多層回路基板の第４実施例における第３層目
の回路基板でのランドおよび回路パターンの配置を示す
説明図である。
の回路基板でのランドおよび回路パターンの配置を示す
説明図である。
【図１６】多層回路基板の第４実施例における第４層目
の回路基板でのランドおよび回路パターンの配置を示す
説明図である。
の回路基板でのランドおよび回路パターンの配置を示す
説明図である。
【図１７】多層回路基板の第４実施例における第５層目
の回路基板でのランドおよび回路パターンの配置を示す
説明図である。
の回路基板でのランドおよび回路パターンの配置を示す
説明図である。
【図１８】フリップチップ接続により半導体チップを搭
載する方法を示す説明図である。
載する方法を示す説明図である。
【図１９】従来の回路パターンの引き出し方法を示す説
明図である。
明図である。
【図２０】多層回路基板に半導体チップを搭載した構成
を示す断面図である。
を示す断面図である。
４ 半導体チップ ５ 回路基板 ６ 電極 ７ 回路パターン １０、１０ａ、１０ｂ、１０ｃ、１０ｄ、１０ｅ、１０
ｆ ランド
ｆ ランド
Claims (4)
- 【請求項１】 搭載される電子部品の実装面側に格子状
に配列された多数個の接続電極と同一の配置で形成され
るとともにビアを介して層間の回路パターンと電気的に
接続されたランドと、一端が前記ランドに接続され他端
が前記ランドが配列された領域内から外側に引き出され
て形成された回路パターンとを有する回路基板が積層さ
れた多層回路基板において、 前記電子部品が搭載される第１層目の回路基板につい
て、ランドが配列された領域で最外周に配置されたすべ
てのランドと、前記領域の対角線上に配置されたランド
および対角線近傍に配置されたランドから回路パターン
が引き出され、 第２層目以降の回路基板について、ランドが配列された
領域で最外周に配置されたすべてのランドと、上層で回
路パターンが引き出されて対角線方向に形成された空き
スペースの側縁上に配置されたランドから回路パターン
が引き出されていることを特徴とする多層回路基板。 - 【請求項２】 前記第１層目の回路基板で、前記領域の
対角線上に配置されたランドと、当該対角線の一方側で
対角線と平行な１つの列上に配置されたランドから回路
パターンが引き出されていることを特徴とする請求項１
記載の多層回路基板。 - 【請求項３】 前記ランドが配列された領域の各辺の中
央位置の近傍で外周側に配置されるランドから優先的に
回路パターンが引き出されていることを特徴とする請求
項１または２記載の多層回路基板。 - 【請求項４】 搭載される電子部品の実装面側に格子状
に配列された多数個の接続電極と同一の配置で形成され
るとともにビアを介して層間の回路パターンと電気的に
接続されたランドと、一端が前記ランドに接続され他端
が前記ランドが配列された領域内から外側に引き出され
て形成された回路パターンとを有する回路基板が積層さ
れた多層回路基板において、 前記電子部品が搭載される第１層目の回路基板につい
て、ランドが配列された領域で最外周に配置されたすべ
てのランドと、前記角部近傍で対角線の近傍に配置され
たランドから回路パターンが引き出され、 第２層目以降の回路基板について、ランドが配列された
領域で最外周に配置されたすべてのランドと、上層で回
路パターンが引き出されて角部近傍に形成された空きス
ペースの近傍に配置されたランドから、前記空きスペー
スを回路パターンの引き出しスペースとして回路パター
ンが引き出されていることを特徴とする多層回路基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10264698A JPH11297885A (ja) | 1998-04-14 | 1998-04-14 | 多層回路基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10264698A JPH11297885A (ja) | 1998-04-14 | 1998-04-14 | 多層回路基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11297885A true JPH11297885A (ja) | 1999-10-29 |
Family
ID=14333014
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10264698A Pending JPH11297885A (ja) | 1998-04-14 | 1998-04-14 | 多層回路基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11297885A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1006577A3 (en) * | 1998-12-01 | 2001-05-16 | Shinko Electric Industries Co. Ltd. | Multilayer wiring board |
| US7256354B2 (en) | 2000-06-19 | 2007-08-14 | Wyrzykowska Aneta O | Technique for reducing the number of layers in a multilayer circuit board |
| US7259336B2 (en) | 2000-06-19 | 2007-08-21 | Nortel Networks Limited | Technique for improving power and ground flooding |
| US7281326B1 (en) | 2000-06-19 | 2007-10-16 | Nortel Network Limited | Technique for routing conductive traces between a plurality of electronic components of a multilayer signal routing device |
| US7394026B2 (en) | 2004-02-20 | 2008-07-01 | Shinko Electric Industries Co., Ltd. | Multilayer wiring board |
-
1998
- 1998-04-14 JP JP10264698A patent/JPH11297885A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1006577A3 (en) * | 1998-12-01 | 2001-05-16 | Shinko Electric Industries Co. Ltd. | Multilayer wiring board |
| US6335493B1 (en) | 1998-12-01 | 2002-01-01 | Shinko Electric Industries, Co., Ltd. | Multilayer wiring board |
| US7256354B2 (en) | 2000-06-19 | 2007-08-14 | Wyrzykowska Aneta O | Technique for reducing the number of layers in a multilayer circuit board |
| US7259336B2 (en) | 2000-06-19 | 2007-08-21 | Nortel Networks Limited | Technique for improving power and ground flooding |
| US7281326B1 (en) | 2000-06-19 | 2007-10-16 | Nortel Network Limited | Technique for routing conductive traces between a plurality of electronic components of a multilayer signal routing device |
| US7394026B2 (en) | 2004-02-20 | 2008-07-01 | Shinko Electric Industries Co., Ltd. | Multilayer wiring board |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3386977B2 (ja) | 多層回路基板 | |
| JP3380151B2 (ja) | 多層回路基板 | |
| JP3466443B2 (ja) | 多層回路基板 | |
| KR101218011B1 (ko) | 플립 칩 인터커넥션 패드 레이아웃 반도체 패키지 및 그 생산 방법 | |
| JPWO2009048154A1 (ja) | 半導体装置及びその設計方法 | |
| JP2003007750A (ja) | 半導体装置 | |
| US6335493B1 (en) | Multilayer wiring board | |
| JP2001053437A (ja) | 多層回路基板 | |
| JPH07153869A (ja) | 半導体装置 | |
| US20090057001A1 (en) | Integrated circuit package and manufacturing method thereof | |
| KR100650767B1 (ko) | 패드 재배열 칩과, 그 제조방법 및 패드 재배열 칩을이용한 적층형 패키지 | |
| JP2005166794A (ja) | 部品パッケージとプリント配線基板および電子機器 | |
| JPH11297885A (ja) | 多層回路基板 | |
| JP3610262B2 (ja) | 多層回路基板及び半導体装置 | |
| JP4429760B2 (ja) | 多層配線基板 | |
| JP2009135375A (ja) | 多層配線基板および半導体装置 | |
| JP3462385B2 (ja) | 多層回路基板 | |
| JP2007520888A (ja) | 回路基板のための経路指定密度を増大する方法及びそのような回路基板 | |
| JPH11260955A (ja) | 多層回路基板 | |
| JP3008887U (ja) | Ｉｃピッチ変換基板 | |
| JP2001144207A (ja) | 多層配線基板及び半導体装置 | |
| US7143509B2 (en) | Circuit board and processing method thereof | |
| US20110074042A1 (en) | Electronic device | |
| CN118431181A (zh) | 封装载板及其制作方法与芯片封装结构 | |
| JP2007027217A (ja) | 配線基板およびそれを用いた半導体装置 |