JPH11261075A - 半導体装置およびその作製方法 - Google Patents

半導体装置およびその作製方法

Info

Publication number
JPH11261075A
JPH11261075A JP8294898A JP8294898A JPH11261075A JP H11261075 A JPH11261075 A JP H11261075A JP 8294898 A JP8294898 A JP 8294898A JP 8294898 A JP8294898 A JP 8294898A JP H11261075 A JPH11261075 A JP H11261075A
Authority
JP
Japan
Prior art keywords
layer
region
aluminum
semiconductor device
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP8294898A
Other languages
English (en)
Other versions
JPH11261075A5 (ja
Inventor
Shunpei Yamazaki
舜平 山崎
Hisashi Otani
久 大谷
Hideto Onuma
英人 大沼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP8294898A priority Critical patent/JPH11261075A/ja
Priority to US09/210,781 priority patent/US6369410B1/en
Publication of JPH11261075A publication Critical patent/JPH11261075A/ja
Priority to US10/101,830 priority patent/US6613614B2/en
Publication of JPH11261075A5 publication Critical patent/JPH11261075A5/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Thin Film Transistor (AREA)

Abstract

(57)【要約】 【課題】 ゲート電極としてアルミ材料を用いたTFT
を高い歩留りで実現するための技術を提供する。 【解決手段】 ゲート電極をタンタル層110とアルミ
ニウム層105との積層膜で形成した後、活性層にリン
元素をドーピングして450℃〜700℃の熱処理を加
えることにより、不純物元素(主にニッケル)のゲッタ
リングを行う。この構造ではタンタル層110がストッ
パーとなり、450℃〜700℃の温度範囲であっても
アルミニウム原子がゲート絶縁膜中へ侵入するのを防ぐ
ことができる。また、タンタル層110の端部はタンタ
ルオキサイド112となり、LDD領域を形成する上で
ゲート絶縁膜へのイオン注入ダメージを低減する効果を
持つ。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本願発明は半導体薄膜を利用
した薄膜トランジスタ(以下、TFTと略記する)の構
造及びその作製方法に関する技術である。
【0002】
【従来の技術】近年、絶縁性を有する基板上に形成され
たTFTでもって画素マトリクス回路及び駆動回路を構
成したアクティブマトリクス型液晶表示装置(以下、A
MLCDと略記する)が注目を浴びている。
【0003】絶縁性を有する基板としては、工業上の点
から石英基板のような高価な基板を用いるより、安価な
ガラス基板を用いることが望まれている。
【0004】この様なAMLCDは 0.5〜2インチ程度
のプロジェクター向けのものから10〜20インチ程度のノ
ートパソコン向けのものまであり、主に小型から中型ま
での表示ディスプレイとして利用されている。
【0005】AMLCDが中型化すると画像表示部とな
る画素マトリクス回路の面積は大きくなり、ソース配線
やゲート配線等が長くなる。さらに微細化のため配線幅
を細くする必要から、配線抵抗の増大が問題になってい
る。また、ソース配線やゲート配線等の配線には、画素
毎にTFTが接続され、大きな寄生容量が接続される。
従って、一般的にはゲート配線とゲート電極は同時に形
成されているため、パネルの大面積化にともないゲート
信号の遅延も問題となっていた。
【0006】そのため、配線としてアルミニウムまたは
アルミニウムを主成分とする材料(以下、アルミニウム
材料と略記する)を用いることが有力視されている。ア
ルミニウム材料は、低抵抗性という長所を有している一
方、耐熱性が低いという短所を有している。
【0007】また、TFTの活性層としては、非晶質珪
素膜よりも移動度の高い結晶性珪素膜を用いることが有
力視されている。従来、加熱処理により結晶性珪素膜を
得るには、高い歪点を有する石英基板を用いる必要があ
った。
【0008】そこで、本出願人らは、非晶質珪素膜に微
量の金属元素を導入し、しかる後に加熱処理を行うこと
により結晶化珪素膜を得る技術(特開平6−23205
9号公報、特開平7−321339号公報)を開発し
た。結晶化を助長する金属元素としては、Fe、Co、
Ni、Ru、Rh、Pd、Os、Ir、Pt、Cu、A
uから選ばれた一種または複数種類のものを用いてい
る。この技術を用いることにより、ガラス基板が耐えう
るような温度でのプロセス(低温プロセス)で結晶性珪
素膜を作製することが可能となった。
【0009】しかし、この技術の問題点は、結晶化に利
用した金属元素が結晶性珪素膜中に残留することであ
り、TFTの素子特性(特に信頼性、均一性等)に悪影
響を及ぼしていた。そこで、さらに、本出願人らは、ア
ルミニウム材料を用いた配線を形成後、結晶性珪素膜中
の金属元素をゲッタリングする技術(特願平8−330
602号公報)も開発した。
【0010】しかしながら、上記ゲッタリング技術で
は、耐熱性が低いアルミニウム材料を配線に用いている
ため、温度範囲(約300〜450℃)内での加熱処理
にとどまっていた。
【0011】また、上記温度範囲は、結晶性珪素膜中の
金属元素を十分にゲッタリングする温度としては低いた
め、長時間の処理時間を必要としていたが、アルミニウ
ム材料の耐熱性が低いため長時間の加熱は避けられてい
た。また、温度範囲(約300〜450℃)の加熱処理
であってもアルミニウム原子がゲート絶縁膜中に拡散し
てチャネル形成領域に到達し、TFTの動作不良やTF
T特性の低下を引き起こしていた。
【0012】また、同様に、上記温度範囲の加熱処理で
あっても、熱処理によりアルミニウム材料から生ずるヒ
ロック、ウィスカー等の突起物がゲート絶縁膜を突き抜
けてチャネル形成領域へ到達して、TFTの動作不良を
起こしていた。
【0013】加えて、同様に、上記温度範囲の加熱処理
であっても、ゲート絶縁膜にピンホールが存在し、熱処
理の際にアルミニウム原子が流動してピンホール内に入
り込み、チャネル形成領域へ到達してしまっていた。
【0014】このように、TFT(配線としてアルミニ
ウム材料使用)の動作不良の要因として、様々な要因が
考えられるが、主に加熱処理(300℃以上)によりゲ
ート電極/チャネル形成領域間においてショート(短
絡)が生じている可能性が高いことに着目した。
【0015】
【発明が解決しようとする課題】本願発明はゲート電極
としてアルミニウム材料を用いたTFTを高い歩留りで
実現するための技術を提供することを課題とする。
【0016】そのために、ゲート電極と活性層(特にチ
ャネル形成領域)とのショートを防ぐための技術を提供
することを課題とする。また、アルミニウム材料を用い
た配線を形成後、加熱処理を加えた場合において、アル
ミニウム原子がゲート絶縁膜中に拡散しないTFTの作
製方法を提供することを課題とする。
【0017】
【課題を解決するための手段】本明細書で開示する発明
の第1の構成は、同一基板上に形成された複数のTFT
を有する半導体回路を含む半導体装置であって、前記T
FTは、バルブ金属層とアルミニウムまたはアルミニウ
ムを主成分とする材料層とを積層してなるゲート電極
と、前記ゲート電極と接するゲート絶縁膜と、前記ゲー
ト絶縁膜に接するチャネル形成領域と、前記チャネル形
成領域に接する高抵抗領域と、前記高抵抗領域に接する
ソース領域またはドレイン領域とを有し、前記ソース領
域または前記ドレイン領域には珪素の結晶化を助長する
金属元素が高濃度に含まれており、前記高抵抗領域には
前記金属元素が低濃度に含まれていることを特徴とする
半導体装置。
【0018】本願発明の主旨は、従来アルミニウム材料
のみで構成されていたゲート電極をタンタル/アルミ積
層膜(タンタルが下層)とすることでアルミニウム原子
がゲート絶縁膜中へと侵入するのを防ぐことにある。即
ち、下層に設けられたタンタル層を耐熱性の低いアルミ
ニウム原子のブロッキング層として利用する。このよう
な構成とすることで配線形成後、300℃以上、好まし
くは450℃以上の加熱処理を施すことが可能となっ
た。
【0019】そこで、本発明は、配線形成後、ソース領
域またはドレイン領域にリン元素をドーピングして、4
50℃以上の加熱処理を施し、結晶性珪素膜中の金属元
素を低減させることを特徴としている。こうしてチャネ
ル形成領域における金属元素の濃度は、1×1017atom
s /cm3 、代表的にはSIMSの検出不可能なレベル、
1×1015atoms /cm3 程度まで低減されていると推測
される。一方、ソース領域またはドレイン領域の金属元
素の濃度は、5×1018atoms /cm3 以上、代表的には
1×1019atoms /cm3 以上である。なお、リン元素以
外にも砒素、アンチモン等の他の15族元素を用いるこ
とも可能であるが、リン元素が最もゲッタリング効果が
得られた。また、結晶化を助長する金属元素としてはニ
ッケルを用いることが望ましい。
【0020】上記タンタル以外のブロッキング層として
は、アルミニウムよりも耐熱性(融点等)が高い金属元
素を主成分とする金属膜もしくは合金膜、または無機膜
(窒化珪素膜、窒化酸化珪素膜、酸化珪素膜)を利用す
ることが可能である。加えて、それらの積層膜を使用す
ることも可能である。なお、好ましくは、バルブ金属と
呼ばれるニオブ(Nb)、ハフニウム(Hf)、ジルコ
ニウム(Zr)、チタン(Ti)等を用いることが望ま
しい。また、タンタルは、バルブ金属の一つである。
【0021】なお、タンタル層の膜厚はアルミニウム原
子の移動に対して十分に障壁として機能しうる程度に厚
くなければならない。本発明人らは、膜厚に関する実験
を行い、その実験結果を図19に示した。図19は、ア
ルミニウム層を用いた配線の形成後、550℃、2時間
の処理を行った後の状態を観察した顕微鏡写真である。
なお、減圧CVD法によるシリコン膜を活性層に用いた
場合と、プラズマCVD法によるシリコン膜を活性層に
用いた場合の両方で行った。
【0022】アルミニウム単層(タンタル層=0nm)
とした場合〔従来の構成〕の図19(a)には、アルミ
ニウムが拡散している(しみだしている)ことが確認で
きた。また、アルミニウム積層(下層にタンタル層=20
nm、50nm)とした場合図19(b)、(c)には、アル
ミニウムが拡散しておらず、十分なブロッキング効果が
得られていることが確認できた。本発明者らの知見では
1nm厚以上、好ましくは5nm厚以上のタンタル層が必要
である。これ以下ではブロッキング効果を期待できな
い。
【0023】また、上限としては400nm 、好ましくは20
0nm 程度と考えている。これ以上ではゲート電極のトー
タル膜厚を抑える(段差低減のため)ためにアルミニウ
ム材料層を薄くしなければならず、アルミニウムの低抵
抗性という特徴を活かすことができない。
【0024】以上の事からタンタル層の膜厚は1 〜400
nm(好ましくは1 〜200 nm、さらに好ましくは5 〜50 n
m )の範囲から選択することが好ましいと言える。
【0025】なお、タンタル層等のバルブ金属層はアル
ミニウム層と同じ電解溶液で陽極酸化処理を行いやすい
という特徴があり、さらに陽極酸化層の形成形態(酸化
層の形成過程の進行方向など)もアルミニウム膜のそれ
に近いことから本願発明に用いるに好適な材料である。
加えて、積層ゲート電極はそれぞれの陽極酸化膜で被覆
する構成とすると、絶縁性が向上されると共に、耐熱性
が向上する。
【0026】また、他の発明の第2の構成は、 同一基
板上に形成された複数のTFTを有する半導体回路を含
む半導体装置の作製方法であって、珪素の結晶化を助長
する金属元素を含む結晶性珪素膜を用いて活性層を形成
する第1の工程と、ゲート絶縁膜を形成する第2の工程
と、タンタル層とアルミニウムまたはアルミニウムを主
成分とする材料層とが順次積層形成されたゲート電極を
形成する第3の工程と、前記アルミニウムまたはアルミ
ニウムを主成分とする材料層を選択的に陽極酸化して多
孔質状アルミナ層を形成する第4の工程と、再度の陽極
酸化により前記アルミニウムまたはアルミニウムを主成
分とする材料層の表面に無孔質状アルミナ層を形成する
と同時に、前記多孔質状アルミナ層の下に位置するタン
タル層の全部又は一部をタンタルオキサイド層に変成さ
せる第5の工程と、TFTのソース領域またはドレイン
領域となるべき領域にリン元素のドーピングを行う第6
の工程と、加熱処理を施し前記金属元素をゲッタリング
させる第7の工程とを有することを特徴とする。
【0027】上記構成において、前記第7の工程におけ
る加熱処理は450〜700℃で行うことを特徴として
いる。
【0028】また、他の発明の第3の構成は、同一基板
上に形成された複数のTFTを有する半導体回路を含む
半導体装置の作製方法であって、珪素の結晶化を助長す
る金属元素を含む結晶性珪素膜を用いて活性層を形成す
る第1の工程と、ゲート絶縁膜を形成する第2の工程
と、タンタル層とアルミニウムまたはアルミニウムを主
成分とする材料層とが順次積層形成されたゲート電極を
形成する第3の工程と、前記アルミニウムまたはアルミ
ニウムを主成分とする材料層を選択的に第1の陽極酸化
を行い、多孔質状アルミナ層を形成する第4の工程と、
第2の陽極酸化を行い、前記アルミニウムまたはアルミ
ニウムを主成分とする材料層の表面に無孔質状アルミナ
層を形成すると同時に、前記多孔質状アルミナ層の下に
位置するタンタル層の一部をタンタルオキサイド層に変
成させる第5の工程と、前記多孔質状アルミナ層を除去
する第6の工程と、第3の陽極酸化を行い、前記アルミ
ニウムまたはアルミニウムを主成分とする材料層の表面
に無孔質状アルミナ層を形成すると同時に、前記多孔質
状アルミナ層の下に位置するタンタル層の全部をタンタ
ルオキサイド層に変成させる第7の工程と、前記ゲート
電極、タンタルオキサイド層及びゲート絶縁膜をマスク
としてリン元素をドーピングする第8の工程と、加熱処
理を施し、前記金属元素をゲッタリングさせる第9の工
程と、を有することを特徴とする。
【0029】上記構成において、前記無孔質状アルミナ
層及び前記多孔質状アルミナ層をマスクとしてゲート絶
縁膜をエッチングする工程を有することを特徴としてい
る。
【0030】上記構成において、前記第4の工程はシュ
ウ酸を主成分とする溶液中で行われることを特徴として
いる。
【0031】上記構成において前記第5の工程は酒石酸
を主成分とする溶液中で行われることを特徴としてい
る。
【0032】上記構成において、前記第9の工程におけ
る加熱処理は450〜700℃で行うことを特徴として
いる。
【0033】また、他の発明の第4の構成は、同一基板
上に形成された複数のNチャネル型TFTと複数のPチ
ャネル型TFTを有する半導体回路を含む半導体装置で
あって、前記Nチャネル型TFTと前記Pチャネル型T
FTは、バルブ金属層とアルミニウムまたはアルミニウ
ムを主成分とする材料層とを積層してなるゲート電極
と、前記ゲート電極と接するゲート絶縁膜と、前記ゲー
ト絶縁膜に接するチャネル形成領域と、前記チャネル形
成領域に接する高抵抗領域と、前記高抵抗領域に接する
ソース領域またはドレイン領域とを有し、前記Nチャネ
ル型TFT及び前記Pチャネル型TFTの前記ソース領
域または前記ドレイン領域にはリン元素が含まれ、前記
Pチャネル型TFTのソース領域またはドレイン領域に
は、P型の導電性を付与する不純物が前記リン元素の濃
度と比較して高濃度含まれていることを特徴とする半導
体装置である。
【0034】また、他の発明の第5の構成は、同一基板
上に形成された複数のNチャネル型TFTと複数のPチ
ャネル型TFTで構成される半導体回路を構成に含む半
導体装置の作製方法であって、珪素の結晶化を助長する
金属元素を利用した結晶性珪素膜を用いて活性層を形成
する第1の工程と、ゲート絶縁膜を形成する第2の工程
と、バルブ金属層とアルミニウムまたはアルミニウムを
主成分とする材料層とが順次積層形成されたゲート電極
を形成する第3の工程と、前記アルミニウムまたはアル
ミニウムを主成分とする材料層を選択的に陽極酸化して
多孔質状アルミナ層を形成する第4の工程と、再度の陽
極酸化により前記アルミニウムまたはアルミニウムを主
成分とする材料層の表面に無孔質状アルミナ層を形成す
ると同時に、前記多孔質状アルミナ層の下に位置するバ
ルブ金属層の全部又は一部を陽極酸化層に変成させる第
5の工程と、前記Nチャネル型TFT及び前記Pチャネ
ル型TFTのソース領域またはドレイン領域となるべき
領域にリン元素のドーピングを行う第6の工程と、加熱
処理を施し、前記金属元素をゲッタリングさせる第7の
工程と、前記Pチャネル型TFTのソース領域またはド
レイン領域となるべき領域にP型の導電性を付与する不
純物のドーピングを前記リン元素の濃度と比較して高濃
度に行う第6の工程と、を有することを特徴とする半導
体装置の作製方法である。
【0035】また、他の発明の第6の構成は、同一基板
上に形成された複数のTFTを有する半導体回路を含む
半導体装置であって、前記TFTは、アルミニウムまた
はアルミニウムを主成分とする材料層からなるゲート電
極と、前記ゲート電極と接するブロッキング層と、前記
ブロッキング層に接するゲート絶縁膜と、前記ゲート絶
縁膜に接するチャネル形成領域と、前記チャネル形成領
域に接する高抵抗領域と、前記高抵抗領域に接するソー
ス領域またはドレイン領域とを有し、前記ソース領域ま
たは前記ドレイン領域には珪素の結晶化を助長する金属
元素が高濃度に含まれており、前記高抵抗領域には前記
金属元素が低濃度に含まれていることを特徴とする半導
体装置である。
【0036】上記第6の構成において、前記ブロッキン
グ層は、窒化酸化珪素膜、窒化珪素膜、酸化珪素膜、ま
たはそれらの積層であることを特徴としている。
【0037】
【発明の実施の形態】本願発明の実施形態について図1
を用いて説明する。図1(A)は本願発明を利用したチ
ャネル形成領域方向(キャリアが移動する方向)に沿っ
たTFTの断面図の一例である。なお、図1は、一つの
TFTしか図示していないが、基板101上には複数の
TFTで構成された半導体回路を形成している。ただ
し、ゲート電極を覆う層間絶縁膜やソース/ドレイン電
極等は省略してある。
【0038】図1(A)において、101は基板、10
2は下地膜(絶縁性珪素膜)である。下地膜を設ける場
合、基板101はガラス(結晶化ガラスも含む)、シリ
コンウェハ、セラミックス、石英などを用いることがで
きる。石英を用いる場合には下地膜がなくても構わな
い。
【0039】また、TFTの活性層は、半導体薄膜(代
表的には多結晶ポリシリコン膜)を島状にパターン形成
して得られる。本願発明は活性層としてどの様な半導体
薄膜を用いても構わないが、特に結晶化を助長する金属
元素(代表的にはニッケル元素)を用いて結晶化する技
術(特開平6−232059号公報、特開平7−321
339号公報等)を利用した結晶性珪素膜を用いた場合
に顕著な効果が得られる。
【0040】活性層の上にはゲート絶縁膜104を介し
てゲート電極が配置されている。ゲート電極はアルミニ
ウム層105と、バルブ金属層(代表的にはタンタル
層)との積層で構成され、アルミニウム材料の低抵抗性
を活かして信号遅延の小さいTFTが実現される。本願
発明はバルブ金属層がブロッキング層としての役目を果
たしているため、300℃以上、好ましくは450℃以
上の加熱処理が可能となった。
【0041】ここで106で示される点線で囲まれた領
域の拡大図を図1(B)に示す。図1(B)に示す様
に、活性層103はチャネル形成領域107、LDD
(Lightly Doped Drain )領域108、ドレイン(又は
ソース)領域109で構成され、チャネル形成領域10
7及びLDD領域108上にゲート絶縁膜104が設け
られている。厳密に言えば、チャネル形成領域とLDD
領域の間にはオフセット領域が形成されているが、幅が
小さいとオフセット効果はほとんど得られない。なお、
本明細書中では、低濃度不純物領域(LDD領域を含
む)やオフセット領域を高抵抗領域としている。
【0042】本発明において、LDD領域やオフセット
領域等の高抵抗領域をチャネル形成領域に隣接して配置
した構造において、ソース領域及びドレイン領域(少な
くとも一方の領域)に、代表的にはリン元素をド─ピン
グし、ゲッタリングサイトとする。そして、代表的には
300〜700℃、好ましくは450〜600℃の加熱
処理を施すことにより、チャネル形成領域及び高抵抗領
域における金属元素濃度を、代表的にはSIMS(2次
イオン分析方法)で1×1016atoms /cm3以下、好
ましくはSIMSで1×1018atoms /cm3 以下に低
下させる。なお、リンのドーズ量としては1×1013io
ns/cm2 以上であれば十分金属元素濃度(代表的にはニ
ッケル)を1×1018atoms /cm3 以下にまで低減で
きる。
【0043】上記加熱処理を加えると、高抵抗領域及び
チャネル形成領域における金属元素濃度は、ソース領域
及びドレイン領域における金属元素濃度よりも低減され
る。上記加熱処理後の結晶性珪素膜中における金属元素
濃度の濃度分布と、結晶性珪素膜中におけるリン元素の
濃度分布とを図18に示した。
【0044】また、上記加熱処理の温度が高いほど良好
なゲッタリング効果が得られ、処理時間は長いほど好ま
しい。しかしながら、低温プロセスを生かすという本発
明の目的を考慮すると、上限温度は700℃とすること
が望ましく、製造工程のスループットを考慮すると、上
限時間は24時間(好ましくは1〜12時間、代表的に
は2〜8時間)とすることが望ましい。
【0045】なお、Pチャネル型TFT(PTFT)を
作製する場合、PTFTのソース及びドレイン領域に
は、リン元素がドーピングされ、さらに、リン元素の濃
度を越える濃度でP型の導電性を付与する不純物(代表
的にはB(ボロン))がドーピングされる。
【0046】なお、ゲート絶縁膜104は酸化珪素膜、
窒化珪素膜、窒化酸化珪素膜(SiOx N y で表される)
またはそれらの積層膜で構成される。
【0047】特に、窒化珪素膜はイオンブロッキング効
果が高いのでゲート絶縁膜の一部として用いることは有
効である。また、窒化酸化珪素膜は酸化珪素膜と窒化珪
素膜の両者の物性を併せ持つためゲート絶縁膜として適
している。
【0048】また、積層構造は二層に限らず複数層でも
構わない。例えば、酸化珪素/窒化珪素/酸化珪素の三
層構造からなる積層膜(ONO膜と呼ばれる)は信頼性
が高いので本願発明のゲート絶縁膜として好適である。
【0049】また、ゲート電極はバルブ金属層(タンタ
ル層)110、アルミニウム層105の順に積層され、
陽極酸化処理によってアルミニウム層105の一部は無
孔質状アルミナ層111となり、バルブ金属層(タンタ
ル層)110の一部はバルブ金属層の陽極酸化層(タン
タルオキサイド層)112となっている。
【0050】なお、上述の陽極酸化の際、アルミニウム
層105及び無孔質状アルミナ層111と重ならないタ
ンタル層のみが陽極酸化され、図1(B)に示す様に、
アルミニウム層105の外側に突出した様な形でバルブ
金属層の陽極酸化層(タンタルオキサイド層)が形成さ
れる。
【0051】また、ソース/ドレイン領域を形成する際
はバルブ金属層の陽極酸化層(タンタルオキサイド層)
112をマスクとして利用してその下の不純物濃度を意
図的に低くし、LDD領域108を形成することができ
る。従って、ドレイン(又はソース)領域109とLD
D領域108との接合部(ソース又はドレイン接合部)
の位置は、バルブ金属層の陽極酸化層(タンタルオキサ
イド層)の端部(突出した端部)によって自己整合的に
画定される。
【0052】以上の構成からなる本願発明の構成につい
て、以下に記載する実施例でもって詳細な説明を行うこ
ととする。
【0053】
【実施例】〔実施例1〕本願発明を利用したTFTの作
製工程について図2を用いて説明する。なお、本実施例
においては、Nチャネル型TFT(NTFT)を作製し
た例を示した。また、本願発明はゲート電極の形成から
ソース領域及びドレイン領域の形成までに特徴があり、
その他の部分は公知の技術を利用できる。従って、本願
発明は本実施例の作製工程に限定されるものではない。
【0054】まず、基板201としてガラス基板(コー
ニング1737;歪点=667℃)を用意し、その上に
下地膜202として酸化珪素(酸化シリコン)膜を 200
nm厚に形成した。そして、その上に公知の手段により膜
厚45nmの活性層203を形成した。活性層203の膜厚
は10〜100 nm(好ましくは15〜75nm、さらに好ましくは
20〜45nm)とする。(図2(A))
【0055】活性層203は、珪素の結晶化を助長する
金属元素を用いて結晶性珪素膜を得る技術(特開平6−
232059号公報、特開平7−321339号公報
等)を用いた多結晶シリコン膜(ポリシリコン膜)を用
いた。なお、本実施例では、結晶化を助長する金属元素
としてニッケルを用いた。
【0056】こうして図2(A)の状態が得られたら窒
化酸化珪素膜からなるゲート絶縁膜204を形成し、さ
らに50nm厚のタンタル層205、 350nm厚のアルミニウ
ム層206を順次積層形成した。なお、本実施例ではア
ルミニウム層206として2wt% のスカンジウムを含有
させたアルミニウム層を利用した。
【0057】また、タンタル層205、アルミニウム層
206は気相法(代表的にはスパッタリング法)で形成
すれば良い。( 図2(B))
【0058】次に、タンタル層205及びアルミニウム
層206をドライエッチング法またはウェットエッチン
グ法によりエッチングして後のゲート電極の原型となる
積層パターン207を形成した。
【0059】ドライエッチング用のエッチングガスとし
てはアルミニウム層のエッチングには塩素系ガス、タン
タル層のエッチングにはフッ素系ガスという様に使い分
ければ連続的に処理することが可能である。なお、タン
タル層が50nm程度と薄い場合には塩素系ガスでアルミニ
ウム層とタンタル層とを一括でエッチングできることが
確認されている。(図2(C))
【0060】また、積層パターン207のパターニング
にはレジストマスク(図示せず)を利用しているが、レ
ジストマスクを形成する前にアルミニウム層の表面を薄
い陽極酸化膜で覆っておくと密着性が向上する。
【0061】次に、レジストマスクを残したまま3%シ
ュウ酸水溶液中で到達電圧8Vの陽極酸化処理を行い、
600〜800 nm厚の多孔質状アルミナ層208を形成し
た。この溶液中ではタンタル層は陽極酸化されずに残
り、アルミニウム層のみが選択的に陽極酸化された。
(図2(D))
【0062】さらに、図示しないレジストマスクを除去
した後、3%の酒石酸を含むエチレングリコール溶液中
で到達電圧80Vの陽極酸化処理を行った。この処理では
アルミニウム層とタンタル層との両方が陽極酸化され
た。(図2(E))
【0063】タンタル層205の方は多孔質状アルミナ
層208に接する部分だけが陽極酸化されてタンタルオ
キサイド層209を形成した。これはその部分だけが多
孔質状アルミナ層208の内部を浸透してきた電解溶液
に触れるためである。
【0064】また、アルミニウム層206の方はその表
面(多孔質状アルミナ層の内側)に100〜120 nm厚の無
孔質状アルミナ層210が形成された。無孔質状アルミ
ナ層210の膜厚は到達電圧によって決定される。
【0065】ここで、図2(E)に示す状態を示すSE
M写真を図16(A)に示した。なお、図16(A)は
図2(E)の構造を実験的に再現したサンプルを4万倍
に拡大したSEM写真であり、多孔質状アルミナ層付近
の様子を示している。
【0066】また、図16(A)の模式図を図16
(B)に示した。図16(B)において、10は酸化珪
素膜でなる下地、11はタンタル層、12はアルミニウ
ム層、13はタンタルオキサイド層、14は無孔質状ア
ルミナ層、15は多孔質状アルミナ層である。
【0067】図16(B)に示す様に、アルミニウム層
12の表面は無孔質状アルミナ層14で覆われ、その外
側に多孔質状アルミナ層15が形成されている。そし
て、タンタル層11の端部(多孔質状アルミナ層の下)
にはタンタルオキサイド層13が形成されている。この
タンタルオキサイド層は、後の工程で得られるLDD領
域を保護する役目を果たしている。
【0068】なお、図16(A)に示す写真で見る限
り、タンタル層は陽極酸化処理によってタンタルオキサ
イド層に変成する際に約2倍程度に体積が膨張して、膜
厚が2〜4倍(代表的には3倍)程度に厚くなる様であ
る。
【0069】この様な構造が得られたら、次にゲート電
極及び多孔質状アルミナ層をマスクとしてドライエッチ
ング法によりゲート絶縁膜204のエッチングを行っ
た。エッチングガスとしてはCHF3 ガスを55sccmの流
量で用い、圧力55mTorr 、供給電力 800Wの条件で行っ
た。
【0070】この工程によりゲート絶縁膜204が自己
整合的にエッチングされ、211で示される様な島状の
パターンに加工された。この時、ゲート絶縁膜の端部
(GI端部)212はゲート電極よりも外側に突出した
様な形で残った。また、後にソース/ドレイン領域とな
る活性層が露出した状態となる。
【0071】このエッチング工程が終了したら、マスク
として利用した多孔質状アルミナ層208を45℃に保温
したアルミ混酸(リン酸、酢酸、硝酸、水の混合液)溶
液を用いて除去した。
【0072】この時、多孔質状アルミナ層208とタン
タルオキサイド層209の選択比が大きいので、タンタ
ルオキサイド層209はエッチングされない。この様子
は図17に示すSEM写真からも明らかである。
【0073】図17に示すSEM写真は、図16(A)
に示す状態から多孔質状アルミナ層15のみを除去した
状態を示している。この写真からはタンタルオキサイド
層がひさし状に残っていることが確認できる。
【0074】こうして図3(A)の状態が得られたら、
1回目の不純物イオン注入工程をイオンインプランテー
ション法またはプラズマドーピング法によって行った。
なお、本実施例においては、Nチャネル型TFT(NT
FT)を作製する例であり、N型の導電性を付与する不
純物イオンとして、P(リン)を用いた。いずれにせ
よ、このド─ピング工程は、N型の導電性を付与する不
純物元素をイオン化し、それを電気的に加速注入する方
法であれば特に限定されない。まず、1回目は加速電圧
を60〜90keV と高くして行った。ドーズ量は1×1013
〜8×1015atoms /cm3 とすればよい。(図3
(B))
【0075】この工程は加速電圧が高いためタンタルオ
キサイド層209とGI端部212を通過して不純物イ
オンが注入される。即ち、GI端部等で覆われた領域の
下にも不純物が添加された。
【0076】そして、この工程においてGI端部212
の下に打ち込まれた不純物は後にLDD領域の不純物濃
度を決定することになる。従って、イオン注入時のドー
ズ量はLDD領域が所望の濃度の不純物を含む様に実施
者が最適値を設定する必要がある。本実施例では、ソー
ス領域及びドレイン領域にはリンが1×1020〜8×1
21atoms /cm3 ほど注入された。またGI端部212
の下には 1×1016〜 1×1017atoms /cm3 の濃度で不純
物元素(リン)が添加される様に調節した。
【0077】以上に示した様な不純物イオン注入工程を
行うことで、低濃度不純物領域213、214が形成さ
れる。リン元素のドーズ量は、被ドーピング領域をソー
ス及びドレイン領域とする条件で行った。また、このド
ーピング濃度は、ゲッタリング後の金属元素(代表的に
はニッケル)の濃度よりも大きくなる条件で行うことが
好ましい。こうすることで、後の工程において、金属元
素のゲッタリングをより効果的に行うことができる。
【0078】この時、GI端部212の上にはタンタル
オキサイド層209が存在するため、イオン注入時のダ
メージが直接ゲート絶縁膜に到達しないという利点があ
る。即ち、ゲート絶縁膜中に余計なトラップ準位が発生
するのを抑制できる。
【0079】次に、5 〜10keV と低い加速電圧で2回目
のイオン注入工程を行った。この工程では加速電圧が低
いためGI端部212が完全にマスクとして機能する
(タンタルオキサイド層も存在するため特開平7-135318
号公報記載の技術よりもマスク効果が向上している)。
【0080】そのため、この工程では215、216で
示される領域(ソース領域又はドレイン領域)のみに不
純物イオンが添加される。本実施例では 1×1020〜 1×
1021atoms/cm3 の濃度でリンが添加される様に調節し
た。
【0081】また同時に、GI端部212の下には1回
目のイオン注入工程で形成された不純物領域がそのまま
残り、LDD領域217となる。従って、ソース又はド
レイン領域215、216とLDD領域217との接合
部はGI端部(タンタルオキサイド層の端部)によって
画定する。
【0082】さらに、1回目と2回目の不純物イオン注
入工程において全く不純物が注入されなかった領域21
8は、後にキャリアの移動経路となる真性または実質的
に真性なチャネル形成領域となる。
【0083】なお、真性とは電子と正孔が完全に釣り合
って完全に中性な領域を指し、実質的に真性な領域と
は、しきい値制御が可能な濃度範囲( 1×1015〜 1×10
17atoms /cm3 )でN型またはP型を付与する不純物を
含む領域、または意図的に逆導電型不純物を添加するこ
とにより導電型を相殺させた領域を指す。
【0084】以上の様にしてソース及びドレイン領域へ
のイオン注入工程が終了したら、次に、不活性ガス雰囲
気中において加熱処理を施す。
【0085】従来(アルミニウム材料の単層)では、ア
ルミニウム材料の耐熱性が低かったため短時間、且つ、
450℃程度の加熱処理しか施せなかった。加えて、従
来の構成では、450℃程度の加熱処理であってもアル
ミニウム原子がゲート絶縁膜や活性層に拡散している可
能性が大きく、TFT特性の低下、バラツキを招いてい
る可能性が高かった。
【0086】それに対して、本実施例は、下層に設けら
れたタンタル層を耐熱性が低く拡散し易いアルミニウム
原子のブロッキング層として利用したため、長時間、且
つ、450℃以上、好ましくは500〜650℃の加熱
処理を施すことが可能となった。本実施例においては、
窒素雰囲気中において、550℃、2時間の加熱処理を
施した。(図4(A))
【0087】上記加熱工程により、金属元素が図4
(A)の矢印で示した方向に拡散する過程で、リン元素
にゲッタリングされる。219は金属元素を高濃度含む
ソース領域、220は金属元素を高濃度含むドレイン領
域である。その結果、チャネル形成領域及び高抵抗領域
の金属元素濃度を低減することができた。なお、従来の
温度範囲(300〜450℃)は、ゲッタリングを行う
のに不十分な温度であった。
【0088】結晶化を助長する金属元素としてニッケル
を用いた場合、リンとニッケルは、NiP、NiP2
NiP3 、・・・というような多様な化合物の形態をな
す。また、その結合状態は極めて安定なものであるた
め、本実施例では、結晶化を助長するための金属元素と
してニッケル、ゲッタリングのための元素としてリンを
用いた。図18に、加熱処理後のニッケル元素とリン元
素の分布状態を示した。
【0089】また、上記加熱処理の段階において、不純
物イオンの加速注入によって結晶性が破壊された領域2
15、216、217の結晶性の改善が進行する。これ
は、領域215、216、217にニッケル元素が集中
することに大きく関係する。即ち、ニッケル元素が集中
した領域219、220は、それだけニッケル元素の作
用による結晶化が強く促進され、リン元素のドーピング
時に生じた結晶構造の損傷が回復される。
【0090】加えて、上記加熱処理でゲッタリングと同
時に、ソース領域219及びドレイン領域220におけ
る不純物の活性化が行われる。従来では、アルミニウム
材料の耐熱性が低かったために450℃程度の加熱処理
しか施せなかったので、ドーパント(リン)の活性化率
は低いものであった。
【0091】従来では、イオン注入時に生じた結晶構造
のダメージを回復する工程や不純物の活性化工程として
別の工程(レーザーアニール、強光アニール等)を加
え、施していた。なお、本実施例においても、加熱処理
と同時に、表面または裏面照射のレーザーアニール、強
光アニール等を行う構成としてもよい。または、別の工
程として表面または裏面照射のレーザーアニール、強光
アニール等を加え、さらに良好な活性層を得る構成とし
てもよい。
【0092】即ち、本実施例におけるドーピング後の加
熱工程では、 1)チャネル形成領域及び高抵抗領域の金属元素濃度を
低減するゲッタリング処理 2)ソース及びドレイン領域における不純物の活性化処
理 3)イオン注入時に生じた結晶構造のダメージを回復す
るアニール処理 が同時に行われる。
【0093】次に、層間絶縁膜221を形成する。層間
絶縁膜221としては酸化珪素膜、窒化珪素膜、窒化酸
化珪素膜、有機性樹脂膜またはそれらの積層膜を用いる
ことができる。なお、有機性樹脂膜としてはポリイミ
ド、ポリアミド、ポリイミドアミド、アクリル等が挙げ
られる。
【0094】層間絶縁膜221を形成したら、コンタク
トホールを形成してソース電極222、ドレイン電極2
23を形成する。本実施例ではこれら電極材料としてチ
タン/アルミ/チタンからなる積層導電層を用いる。
【0095】最後に水素雰囲気中において 350℃2時間
程度の水素化処理を行い、TFT全体の水素終端処理を
行う。こうして図4(C)に示す様な構造のTFTが完
成する。こうして作製されたTFTは、ゲート電極とゲ
ート絶縁膜との間にタンタル層が存在するため、作製途
中の熱処理によってアルミニウム原子の拡散等を防ぐこ
とができる。
【0096】そのため、非常に高い歩留りでTFTを作
製することが可能となり、同一基板上に百万個以上もの
TFTを作製するAMLCDを作製においても高い良品
率を確保することができる。そして、それに伴って液晶
モジュールやそれを搭載した製品(電子機器)の製造コ
ストを低減することが可能である。
【0097】〔実施例2〕実施例1ではNTFTを作製
する場合を例にとって説明したが、本願発明をPTFT
に対して適用できることは言うまでもない。なお、簡略
にPチャネル型TFT(PTFT)の作製工程及び条件
の1例を以下に示す。
【0098】まず、リンイオンを注入したソース及びド
レイン領域にP型の導電性を付与する不純物イオン(ボ
ロン)を注入する。ドーピングガスとして、水素で5%
に希釈されたジボランを用いる。加速電圧は60〜90
kV、ドーズ量は1×1013〜8×1015atoms /cm
3 とする。なお、ソース及びドレイン領域に注入された
ボロンの濃度の最大値からリンイオンの濃度の最大値を
引いた濃度が3×10 19〜3×1021atoms /cm3
なるようにドーズ量を調節することが重要である。この
結果、ソース及びドレイン領域の導電型が反転してP型
の不純物領域を形成することができる。なお、LDD領
域の導電型も反転する工程としてもよい。
【0099】また、公知のCMOS技術を用いれば、N
TFTとPTFTとを相補的に組み合わせたCMOS回
路を構成することも容易である。
【0100】本実施例では同一基板上にCMOS回路で
構成された駆動回路とNTFTで構成された画素マトリ
クス回路とを形成したアクティブマトリクス基板を作製
した例を図5に示す。
【0101】図5において、NTFT501、PTFT
502はCMOS回路503を構成している。前述の様
に公知のCMOS技術を用いれば実施例1とほぼ同様の
工程で容易に実現できる。
【0102】また、画素マトリクス回路を構成する画素
TFT(本実施例ではNTFT)504は実施例1で説
明した作製工程に多少の工程を足せば実現できる。
【0103】まず、実施例1の工程に従って図4(B)
の構造を得る。次に、図5に示す様に第1の平坦化膜5
0を形成する。本実施例では窒化珪素(50nm)/酸化珪
素(25nm)/アクリル(1μm)の積層構造を第1の平
坦化膜として利用する。
【0104】なお、アクリルやポリイミドといった有機
性樹脂膜はスピンコート法で形成する溶液塗布型絶縁膜
なので厚い膜を容易に形成できる上、非常に平坦な面を
得ることが可能である。そのため、1μm程度の膜厚を
高いスループットで形成することが可能であり、良好な
平坦面が得られる。
【0105】次に、第1の平坦化膜50上に遮光性導電
膜でなるブラックマスク51を形成する。また、ブラッ
クマスク51を形成するに先立って、第1の平坦化膜5
0をエッチングして、最下層の窒化珪素膜のみを残した
凹部を形成しておく。
【0106】この様にしておくことで、凹部を形成した
部分ではドレイン電極とブラックマスクとが窒化珪素膜
のみを介して近接し、そこで補助容量52を形成する。
窒化珪素は比誘電率が高く、しかも膜厚が薄いので大容
量を確保しやすい。
【0107】こうしてブラックマスク51を形成すると
同時に補助容量52を形成したら、第2の平坦化膜53
を 1.5μm厚のアクリルで形成する。補助容量52を形
成した部分は大きな段差を生じるが、その様な段差も十
分に平坦化できる。
【0108】最後に、第1の平坦化膜50及び第2の平
坦化膜53にコンタクトホールを形成し、透明導電膜
(代表的にはITO)からなる画素電極54を形成す
る。こうして図5に示す様な画素TFT504を作製す
ることができる。
【0109】なお、画素電極として反射性の高い導電
膜、代表的にはアルミニウムまたはアルミニウムを主成
分とする材料を用いれば、反射型AMLCD用のアクテ
ィブマトリクス基板を作製することもできる。
【0110】また、図5では画素TFTのゲート電極を
ダブルゲート構造としているが、シングルゲート構造で
も良いし、トリプルゲート構造等のマルチゲート構造と
しても構わない。
【0111】また、アクティブマトリクス基板の構造は
本実施例の構造に限定されるものではない。本願発明の
特徴はゲート電極の構成にあるので、それ以外の構成に
ついては実施者が適宜決定すれば良い。
【0112】〔実施例3〕本実施例では、実施例1と異
なる工程でLDD領域を形成する場合の例について図6
を用いて説明する。なお、本実施例の構成を実施例2の
構成に利用することは可能である。
【0113】まず、実施例1と同様の工程に従って図2
(D)の状態を得る。そして、多孔質状アルミナ層20
8を選択的に除去して図6(A)の状態を得る。この状
態ではタンタルオキサイド層209が露出する。
【0114】次に、高加速電圧による不純物イオンの注
入工程を行う。この工程は実施例1で説明した様に後の
LDD領域を形成するための工程である。従って、低濃
度不純物領域601、602の不純物濃度は 1×1017
1×1018atoms/cm3 程度となる様に調節する。
【0115】なお、実施例1で説明した図3(B)に示
す工程と図6(B)に示す工程とは後のソース/ドレイ
ン領域上におけるゲート絶縁膜の有無が異なるのみであ
る。本実施例の場合、活性層には全てゲート絶縁膜を介
したスルードープによって不純物イオンが注入される。
【0116】スルードープの利点としては工程の短縮化
(ゲート絶縁膜のエッチング工程を省略できる)と活性
層に直接イオン注入時のダメージを与えない点にある。
【0117】次に、図6(C)に示す様に低加速電圧に
よる不純物イオンの注入工程を行う。この工程ではタン
タルオキサイド層609の存在する領域がマスクとして
機能するのでその下には前述の低濃度不純物領域が残
る。
【0118】その結果、ソース領域603、ドレイン領
域604、LDD領域605、チャネル形成領域606
が形成される。この場合もLDD領域605の上にはタ
ンタルオキサイド層209が存在するため、その部分で
はGIの受けるイオン注入時のダメージが低減される。
【0119】その後は、実施例1と同様に加熱処理(5
50℃、2時間)を行い、チャネル形成領域及び高抵抗
領域における金属元素の低減とドーパントの活性化と結
晶構造の回復の効果が同時に得られる。(図6(D))
【0120】そして、実施例1と同様に層間絶縁膜60
7、ソース電極608、ドレイン電極609を形成し
て、最後に水素化工程を行うことで図6(E)に示す様
なTFTが完成する。
【0121】〔実施例4〕本実施例では実施例1におい
て、LDD領域の代わりにオフセット領域を設けた場合
の例について図7を用いて説明する。
【0122】まず、実施例1の工程に従って図3(A)
と同様の状態を得る。そして、実施例1に示した1回目
の不純物イオン注入工程は行わず、図3(C)を用いて
説明した様な低加速電圧によるイオン注入工程を行う。
(図7(A))
【0123】この注入工程ではタンタルオキサイド層及
びゲート絶縁膜がマスクとして機能するので 1×1020
1×1021atoms/cm3 の濃度の不純物(リン)を含むソー
ス領域701、ドレイン領域702が形成される。
【0124】また、603で示される領域は不純物(リ
ン)イオンが添加されないので真性または実質的に真性
な状態を保持し、且つ、ゲート電圧が印加されないので
単なる高抵抗領域として機能する。この様な領域703
をオフセット領域と呼ぶ。
【0125】実施例1〜3で示したLDD領域がドレイ
ン接合部における電界緩和に効果があるのに対し、オフ
セット領域はむしろオフ電流(TFTがオフ時に流れる
電流)またはリーク電流の低減に効果がある。
【0126】この場合においてもタンタルオキサイド層
209がゲート絶縁膜がイオン注入時に受けるダメージ
の低減という効果を有している。
【0127】以上の様にしてソース及びドレイン領域へ
のイオン注入工程が終了したら、次に実施例1と同様
に、不活性ガス雰囲気中において加熱処理を施す。本実
施例では、温度600℃、12時間の加熱処理を施し
た。この加熱工程により、金属元素が図7(B)の矢印
で示した方向に拡散する過程で、703、704をゲッ
タリングサイトとしてリンにゲッタリングされる。その
結果、チャネル形成領域及び高抵抗領域の金属元素濃度
を低減することができた。
【0128】その後は、実施例1と同様に層間絶縁膜7
07、ソース電極708、ドレイン電極709を形成し
て、最後に水素化工程を行うことでTFTが完成する。
(図7(C))
【0129】加えて、本実施例では、不純物イオン注入
工程を1回のみとしたため、スループットを向上させる
ことができた。また、本実施例の低加速電圧によるイオ
ン注入工程に代えて、高加速電圧によるイオン注入工程
を行う工程としても、スループットを向上させることが
できる。ただし、不純物イオンのドーズ量は、ソース領
域及びドレイン領域として機能するよう調節する。
【0130】また、ゲート絶縁膜を活性層全面に残し
て、リンのスルードープを1回施し、ソース領域、ドレ
イン領域を形成し、加熱処理を行う工程を施す構成とし
てもよい。
【0131】なお、本実施例を実施例2の構成に適用す
ることは容易である。
【0132】〔実施例5〕本実施例では、実施例1と異
なる工程でTFTを形成する場合の例について図8〜1
0を用いて説明する。なお、本実施例の構成を実施例2
の構成、及び実施例4の構成に利用することは可能であ
る。
【0133】まず、実施例1とは図2(D)の状態の工
程までは同一であるためその記載は省略する。なお、図
2(D)は図8(D)と対応している。そして、絶縁膜
204を選択的に除去して図8(E)の状態を得る。こ
の状態ではゲート絶縁膜811に接していない活性層2
03の領域が露出する。
【0134】次に、3%の酒石酸を含むエチレングリコ
ール溶液中で到達電圧10〜20Vの陽極酸化処理を行
う。この処理ではアルミニウム層とタンタル層との両方
が陽極酸化され、膜厚の薄い陽極酸化膜が形成される。
(図9(A))
【0135】タンタル層205の方は多孔質状アルミナ
層208に接する部分だけが陽極酸化されて薄いタンタ
ルオキサイド層809aを形成する。
【0136】また、アルミニウム層206の方はその表
面(多孔質状アルミナ層の内側)に10〜30nmの膜
厚の薄い無孔質状アルミナ層810aが形成される。無
孔質状アルミナ層810aの膜厚は到達電圧によって決
定される。
【0137】そして、多孔質状アルミナ層208を選択
的に除去して図9(B)の状態を得る。この状態ではタ
ンタル層が露出する。
【0138】次に、再度、3%の酒石酸を含むエチレン
グリコール溶液中で到達電圧80Vの陽極酸化処理を行
う。この処理ではアルミニウム層とタンタル層との両方
が陽極酸化され、膜厚の厚い陽極酸化膜810b、80
9bが形成される。(図9(C))
【0139】このように、本実施例では3回の陽極酸化
を行うが、3回目の陽極酸化を行う際に、タンタル層を
露出させ、タンタルオキサイド層に変成し易くして、膜
厚が2〜4倍(代表的には3倍)程度に厚くすることを
特徴としている。
【0140】このような構成として、後のLDD領域の
上方に存在しているタンタル層を完全にタンタルオキサ
イド層(809b)に変成し、TFTとして正常な動作
を行う構造とすることが好ましい。
【0141】次に、図9(D)に示す様に高加速電圧に
よる不純物イオンの注入工程を行う。この工程は実施例
1で説明した様に後のLDD領域を形成するための工程
である。従って、低濃度不純物領域813、814の不
純物(リン元素)濃度は 1×1016〜 1×1017atoms/cm3
程度となる様に調節する。
【0142】次に、図9(E)に示す様に低加速電圧に
よる不純物イオンの注入工程を行う。本実施例では 1×
1020〜 1×1021atoms/cm3 の濃度でリンがソース領域又
はドレイン領域に添加される様に調節した。この工程で
はタンタルオキサイド層809bの存在する領域がマス
クとして機能するのでその下には前述の低濃度不純物領
域が残る。
【0143】その結果、ソース領域815、ドレイン領
域816、LDD領域817、チャネル形成領域818
が形成される。この場合もLDD領域817の上にはタ
ンタルオキサイド層809bが存在するため、その部分
ではGIの受けるイオン注入時のダメージが低減され
る。なお、図18と同様の濃度分布が得られた。
【0144】その後は、実施例1と同様に加熱処理(5
50℃、2時間)を行い、ゲッタリングと同時に活性化
と結晶構造の回復を行う。(図10(A))なお、81
9は高濃度の金属元素を含むソース領域、820は高濃
度の金属元素を含むドレイン領域である。
【0145】そして、実施例1と同様に層間絶縁膜82
1、ソース電極822、ドレイン電極823を形成し
て、最後に水素化工程を行うことで図10(B)に示す
様なTFTが完成する。
【0146】また、他の構成としてゲート絶縁膜を活性
層全面に残して、ソース領域、ドレイン領域を形成し、
加熱処理を行う工程を施す構成としてもよい。
【0147】〔実施例6〕本実施例では、石英基板を用
い、該基板上に特開平8−335152号公報の技術を
用いた結晶性珪素膜を利用した例を示す。なお、前記公
報では、結晶性珪素膜を得る段階でゲッタリングを行っ
ている。
【0148】また、前記公報では、歪点の高い石英基板
を用いた作製方法においても、アルミニウム材料を用い
た配線形成後、アルミニウム材料の耐熱性を考慮した温
度での熱処理に制限されていた。それに対し、本発明の
構造(アルミニウム材料/タンタル層)とすることで、
配線形成後、450℃〜700℃、好ましくは600℃
程度の加熱処理を施すことが可能となった。
【0149】本実施例では、結晶性珪素膜を形成する過
程において、ゲッタリングが既に行われているが、配線
形成後、リン元素のドーピングされたソース領域及びド
レイン領域に不純物の活性化熱処理(600℃程度)を
数時間(2〜3時間)施した。
【0150】こうすることにより、不純物の活性化と、
結晶構造の回復が行われ、より均一性の高いTFTを得
ることができた。なお、不純物の活性化と、結晶構造の
回復と同時に2回目のゲッタリングが施された。
【0151】その後は、実施例1と同様に層間絶縁膜、
ソース電極、ドレイン電極を形成して、最後に水素化工
程を行うことでTFTが完成する。
【0152】なお、本実施例の構成を実施例2の構成に
利用することは可能である。
【0153】また、他の構成としてゲート絶縁膜を活性
層全面に残して、ソース領域、ドレイン領域を形成し、
加熱処理を行う工程を施す構成としてもよい。
【0154】〔実施例7〕本実施例では、上記各実施例
で示した2層ゲート電極構造(アルミニウム材料層/タ
ンタル層)とした配線を形成し、リンをドーピングし、
加熱処理を加えた工程〔代表的には図4(A)〕後、シ
リサイド層を構成した例を図11に示した。以下に、簡
単に作製方法を記す。
【0155】まず、上記各実施例と同様にしてソース領
域及びドレイン領域を得る。次に、シリコンとシリサイ
ド反応する金属膜を成膜する。この金属膜としては、5
00〜600℃程度の加熱温度でシリサイド反応する金
属膜であればよく、例えばTa、Cr、Mn、Nb、M
o、Tiのいずれか一種の金属膜を用いることができ
る。金属膜は活性層のうち、ソース領域及びドレイン領
域のみと接している。
【0156】加熱処理(450〜700℃)によって、
接しているシリコンと金属膜が反応して、シリサイド層
232、233が形成される。なお、ソース領域及びド
レイン領域を全てシリサイド化してもよい。
【0157】その後、未反応の金属膜をエッチングによ
り除去する。この時ゲート絶縁膜は、陽極酸化膜で保護
されている。なお、加熱処理は電気炉内での加熱や赤外
ランプを用いたRTAを用いればよい。本実施例におい
ては、シリサイド層を設けたことで、ソース領域及びド
レイン領域のシート抵抗の低抵抗化が図れた。
【0158】その後は、実施例1と同様に層間絶縁膜、
ソース電極、ドレイン電極を形成して、最後に水素化工
程を行うことでTFTが完成する。
【0159】また、他の構成として、リンをドーピング
した直後に、金属膜を成膜し、450℃〜700℃の加
熱処理を加える構成としてもよい。この場合には、リン
のゲッタリングとシリサイド化とを同時に行い、工程を
短縮化することができる。
【0160】〔実施例8〕本実施例では、上記各実施例
で示した2層ゲート電極構造(アルミニウム材料層/タ
ンタル層)とした配線を形成し、リンをドーピングして
加熱処理を加えた工程後において、引き出し配線とのコ
ンタクト形成方法を例示する。
【0161】従来のゲート電極構造(アルミニウム材料
単層)では、無孔質アルミナ層を除去するために、アル
ミ混酸(リン酸、酢酸、硝酸、水を体積%で85:5:
5:5の比で混合した酸)とクロム酸溶液とを混合した
酸(ここではクロム混酸と呼ぶ)を用いている。クロム
混酸を用いた場合には、下地膜を構成する酸化珪素膜と
の選択比がとれず、下地膜までエッチングされていた。
なお、クロム混酸とは、上記のアルミ混酸10リットル
に対してクロム酸溶液(クロム酸300g、水150g
を混合した溶液)550gを混合した酸である。
【0162】本実施例では、図12に示したような2層
ゲート電極構造としたことにより、タンタル層205を
エッチングストッパーとして利用し、コンタクトホール
を形成した。そして、引き出し配線224を形成して、
コンタクトホールの底面に露出したタンタル層と良好な
コンタクトを取ることができた。なお、図12では、活
性層上にコンタクトホールを形成した例を示したが、2
層構造ゲート配線と引き出し配線とのコンタクトであれ
ば特に限定されない。
【0163】〔実施例9〕上記各実施例では、ゲート電
極において、下層のブロッキング層として、タンタル層
を用いた例を示したが、本実施例においては、タンタル
層の代わりに、ブロッキング効果の高い窒化珪素膜を用
いた。なお、図13に本実施例の構造を示した。
【0164】窒化珪素膜を用いる場合には、窒化珪素膜
はアルミニウム層との界面でストレスが発生し易いた
め、窒化珪素膜230とアルミニウム層との界面には窒
化酸化珪素膜231を成膜するとよい。
【0165】本実施例では、厚さ5〜30nmの窒化珪
素膜230と、厚さ1〜10nmの窒化酸化珪素膜23
1でなる積層膜を設ける構成とした。
【0166】積層膜を得た後は、上記各実施例と同様に
層間絶縁膜、ソース電極、ドレイン電極を形成して、最
後に水素化工程を行うことでTFTが完成する。
【0167】〔実施例10〕本実施例では実施例1〜9
に示したTFT構成を用いてAMLCDを構成した場合
の例について説明する。ここで本実施例のAMLCDの
外観を図14に示す。
【0168】図14(A)において、901はアクティ
ブマトリクス基板であり、画素マトリクス回路902、
ソース側駆動回路903、ゲイト側駆動回路904が形
成されている。駆動回路はN型TFTとP型TFTとを
相補的に組み合わせたCMOS回路で構成することが好
ましい。また、905は対向基板である。
【0169】図14(A)に示すAMLCDはアクティ
ブマトリクス基板901と対向基板905とが端面を揃
えて貼り合わされている。ただし、ある一部だけは対向
基板905を取り除き、露出したアクティブマトリクス
基板に対してFPC(フレキシブル・プリント・サーキ
ット)906を接続してある。このFPC906によっ
て外部信号を回路内部へと伝達する。
【0170】また、FPC906を取り付ける面を利用
してICチップ907、908が取り付けられている。
これらのICチップはビデオ信号の処理回路、タイミン
グパルス発生回路、γ補正回路、メモリ回路、演算回路
など、様々な回路をシリコン基板上に形成して構成され
る。図14(A)では2個取り付けられているが、1個
でも良いし、さらに複数個であっても良い。
【0171】また、図14(B)の様な構成もとりう
る。図14(B)において図14(A)と同一の部分は
同じ符号を付してある。ここでは図14(A)でICチ
ップが行っていた信号処理を、同一基板上にTFTでも
って形成されたロジック回路909によって行う例を示
している。この場合、ロジック回路909も駆動回路9
03、904と同様にCMOS回路を基本として構成さ
れる。
【0172】また、本実施例のAMLCDはブラックマ
スクをアクティブマトリクス基板に設ける構成(BM o
n TFT)を採用するが、それに加えて対向側にブラッ
クマスクを設ける構成とすることも可能である。
【0173】また、カラーフィルターを用いてカラー表
示を行っても良いし、ECB(電界制御複屈折)モー
ド、GH(ゲストホスト)モードなどで液晶を駆動し、
カラーフィルターを用いない構成としても良い。
【0174】また、特開昭8-15686 号公報に記載された
技術の様に、マイクロレンズアレイを用いる構成にして
も良い。
【0175】〔実施例11〕本願発明の構成は、AML
CD以外にも他の様々な電気光学装置や半導体回路に適
用することができる。
【0176】AMLCD以外の電気光学装置としてはE
L(エレクトロルミネッセンス)表示装置やイメージセ
ンサ等を挙げることができる。
【0177】また、半導体回路としては、ICチップで
構成されるマイクロプロセッサの様な演算処理回路、携
帯機器の入出力信号を扱う高周波モジュール(MMIC
など)が挙げられる。
【0178】この様に本願発明は絶縁ゲイト型TFTで
構成される回路によって機能する全ての半導体装置に対
して適用することが可能である。
【0179】〔実施例12〕実施例10に示したAML
CDは、様々な電子機器のディスプレイとして利用され
る。なお、本実施例に挙げる電子機器とは、アクティブ
マトリクス型液晶表示装置を搭載した製品と定義する。
【0180】その様な電子機器としては、ビデオカメ
ラ、スチルカメラ、プロジェクター、プロジェクション
TV、ヘッドマウントディスプレイ、カーナビゲーショ
ン、パーソナルコンピュータ(ノート型を含む)、携帯
情報端末(モバイルコンピュータ、携帯電話等)などが
挙げられる。それらの一例を図15に示す。
【0181】図15(A)は携帯電話であり、本体20
01、音声出力部2002、音声入力部2003、表示
装置2004、操作スイッチ2005、アンテナ200
6で構成される。本願発明は音声出力部2002、音声
入力部2003、表示装置2004等に適用することが
できる。
【0182】図15(B)はビデオカメラであり、本体
2101、表示装置2102、音声入力部2103、操
作スイッチ2104、バッテリー2105、受像部21
06で構成される。本願発明は表示装置2102、音声
入力部2103、受像部2106に適用することができ
る。
【0183】図15(C)はモバイルコンピュータ(モ
ービルコンピュータ)であり、本体2201、カメラ部
2202、受像部2203、操作スイッチ2204、表
示装置2205で構成される。本願発明は受像部220
3、表示装置2205等に適用できる。
【0184】図15(D)はヘッドマウントディスプレ
イであり、本体2301、表示装置2302、バンド部
2303で構成される。本発明は表示装置2302に適
用することができる。
【0185】図15(E)はリア型プロジェクターであ
り、本体2401、光源2402、表示装置2403、
偏光ビームスプリッタ2404、リフレクター240
5、2406、スクリーン2407で構成される。本発
明は表示装置2403に適用することができる。
【0186】図15(F)はフロント型プロジェクター
であり、本体2501、光源2502、表示装置250
3、光学系2504、スクリーン2505で構成され
る。本発明は表示装置2503に適用することができ
る。
【0187】以上の様に、本願発明の適用範囲は極めて
広く、あらゆる分野の電子機器に適用することが可能で
ある。また、他にも電光掲示盤、宣伝公告用ディスプレ
イなどにも活用することができる。
【0188】
【発明の効果】本願発明を利用することでゲート電極と
してアルミニウムまたはアルミニウムを主成分とする材
料を用いるTFTにおいても、ゲート電極と活性層との
間で生じるショートなどの不良を防止することができ
る。特に、ゲート電極からのアルミニウム原子の拡散を
防ぎ、TFT特性の低下を抑えた。
【0189】また、ゲート絶縁膜に余計なダメージを与
えることなくLDD領域やオフセット領域を形成できる
ため、TFTの長期信頼性も向上する。
【0190】また、アルミ材料を用いた配線を形成後、
十分ゲッタリング可能な温度(600℃程度)の加熱処
理を施し、処理時間の制限を受けることなく結晶性珪素
膜中の金属元素をゲッタリングするTFTの作製方法を
得ることができる。また、同時にドーパントの活性化
と、結晶構造の損傷を回復させることができる。この加
熱処理により、素子特性の均一性が向上する。
【0191】また、ニッケル元素をTFTの動作に影響
が及ばないソース領域およびドレイン領域に固定してい
るので、高い特性を安定して得ることができる。また、
多数のTFTを同時に作製した場合であっても特性のバ
ラツキを少ないものとすることができる。
【0192】本発明の構造とした場合におけるドーピン
グ後の加熱工程(代表的には450〜700℃)では、 1)チャネル形成領域及び高抵抗領域の金属元素濃度を
低減するゲッタリング処理 2)ソース及びドレイン領域における不純物の活性化処
理 3)イオン注入時に生じた結晶構造のダメージを回復す
るアニール処理 が同時に行われる。
【0193】その結果、 ・大幅な工程の簡略化 ・耐圧やリーク電流特性の向上 ・信頼性の向上 ・素子毎におけるバラツキの低減 といった効果を得ることができる。
【0194】このように、本発明は高い歩留りで信頼性
の高いTFTを作製することができ、その様なTFTで
構成される半導体回路で機能する電気光学装置並びにそ
の様な半導体回路や電気光学装置を搭載した電子機器の
歩留り向上が実現する。
【図面の簡単な説明】
【図1】 TFTのゲート電極付近の構成を示す図。
【図2】 TFTの作製工程を示す図。
【図3】 TFTの作製工程を示す図。
【図4】 TFTの作製工程を示す図。
【図5】 アクティブマトリクス基板の構成を示す
図。
【図6】 実施例3におけるTFTの作製工程を示す
図。
【図7】 実施例4におけるTFTの作製工程を示す
図。
【図8】 実施例5におけるTFTの作製工程を示す
図。
【図9】 実施例5におけるTFTの作製工程を示す
図。
【図10】 実施例5におけるTFTの作製工程を示
す図。
【図11】 実施例7におけるTFTの構造を示す
図。
【図12】 実施例8におけるTFTの構造を示す
図。
【図13】 実施例9におけるTFTの構造を示す
図。
【図14】 AMLCDの構成を示す図。
【図15】 電子機器の構成を示す図。
【図16】 ゲート電極付近の構造を示すSEM写真。
【図17】 ゲート電極付近の構造を示すSEM写真。
【図18】 TFTの活性層中におけるニッケルとリン
の濃度分布を示す図
【図19】 加熱処理におけるアルミニウムの拡散状態
を示す顕微鏡写真
【符号の説明】
101 基板 102 下地膜 104 ゲート絶縁膜 105 アルミニウム層 106 拡大領域 107 チャネル形成領域 108 LDD領域 109 ドレイン領域(またはソース領域) 110 バルブ金属層(タンタル層) 111 無孔質状アルミナ層 112 バルブ金属層の陽極酸化層(タンタルオキ
サイド層)

Claims (15)

    【特許請求の範囲】
  1. 【請求項1】同一基板上に形成された複数のTFTを有
    する半導体回路を含む半導体装置であって、 前記TFTは、バルブ金属層とアルミニウムまたはアル
    ミニウムを主成分とする材料層とを積層してなるゲート
    電極と、前記ゲート電極と接するゲート絶縁膜と、前記
    ゲート絶縁膜に接するチャネル形成領域と、前記チャネ
    ル形成領域に接する高抵抗領域と、前記高抵抗領域に接
    するソース領域またはドレイン領域とを有し、前記ソー
    ス領域または前記ドレイン領域には珪素の結晶化を助長
    する金属元素が高濃度に含まれており、前記高抵抗領域
    には前記金属元素が低濃度に含まれていることを特徴と
    する半導体装置。
  2. 【請求項2】請求項1において、前記ソース領域または
    前記ドレイン領域にはリン元素がドーピングされている
    ことを特徴とする半導体装置。
  3. 【請求項3】請求項1または2において、前記バルブ金
    属層はタンタルまたはタンタルを主成分とする材料層か
    らなり、その膜厚は1〜200 nmであることを特徴とする
    半導体装置。
  4. 【請求項4】請求項1乃至請求項3のいずれかにおい
    て、前記珪素の結晶化を助長する金属元素はニッケルで
    あることを特徴とする半導体装置。
  5. 【請求項5】同一基板上に形成された複数のTFTを有
    する半導体回路を含む半導体装置の作製方法であって、 珪素の結晶化を助長する金属元素を含む結晶性珪素膜を
    用いて活性層を形成する第1の工程と、ゲート絶縁膜を
    形成する第2の工程と、 バルブ金属層とアルミニウムまたはアルミニウムを主成
    分とする材料層とが順次積層形成されたゲート電極を形
    成する第3の工程と、 前記アルミニウムまたはアルミニウムを主成分とする材
    料層を選択的に陽極酸化して多孔質状アルミナ層を形成
    する第4の工程と、 再度の陽極酸化により前記アルミニウムまたはアルミニ
    ウムを主成分とする材料層の表面に無孔質状アルミナ層
    を形成すると同時に、前記多孔質状アルミナ層の下に位
    置するバルブ金属層の全部又は一部を陽極酸化層に変成
    させる第5の工程と、 TFTのソース領域またはドレイン領域となるべき領域
    にリン元素のドーピングを行う第6の工程と、 加熱処理を施し、前記金属元素をゲッタリングさせる第
    7の工程と、を有することを特徴とする半導体装置の作
    製方法。
  6. 【請求項6】請求項5において、前記第7の工程におけ
    る加熱処理は450〜700℃で行うことを特徴とする
    半導体装置の作製方法。
  7. 【請求項7】同一基板上に形成された複数のTFTを有
    する半導体回路を含む半導体装置の作製方法であって、 珪素の結晶化を助長する金属元素を含む結晶性珪素膜を
    用いて活性層を形成する第1の工程と、ゲート絶縁膜を
    形成する第2の工程と、 バルブ金属層とアルミニウムまたはアルミニウムを主成
    分とする材料層とが順次積層形成されたゲート電極を形
    成する第3の工程と、 前記アルミニウムまたはアルミニウムを主成分とする材
    料層のみを選択的に第1の陽極酸化を行い、多孔質状ア
    ルミナ層を形成する第4の工程と、 第2の陽極酸化を行い、前記アルミニウムまたはアルミ
    ニウムを主成分とする材料層の表面に無孔質状アルミナ
    層を形成すると同時に、前記多孔質状アルミナ層の下に
    位置するバルブ金属層の一部を陽極酸化層に変成させる
    第5の工程と、前記多孔質状アルミナ層を除去する第6
    の工程と、 第3の陽極酸化を行い、前記アルミニウムまたはアルミ
    ニウムを主成分とする材料層の表面に無孔質状アルミナ
    層を形成すると同時に、前記多孔質状アルミナ層の下に
    位置するバルブ金属層の全部を陽極酸化層に変成させる
    第7の工程と、 前記ゲート電極、陽極酸化層及びゲート絶縁膜をマスク
    としてリン元素をドーピングする第8の工程と、 加熱処理を施し、前記金属元素をゲッタリングさせる第
    9の工程と、を有することを特徴とする半導体装置の作
    製方法。
  8. 【請求項8】請求項5乃至請求項7のいずれかにおい
    て、前記無孔質状アルミナ層及び前記多孔質状アルミナ
    層をマスクとしてゲート絶縁膜をエッチングする工程を
    有することを特徴とする半導体装置の作製方法。
  9. 【請求項9】請求項5乃至請求項8のいずれかにおい
    て、前記第4の工程はシュウ酸を主成分とする溶液中で
    行われることを特徴とする半導体装置の作製方法。
  10. 【請求項10】請求項5乃至請求項9のいずれかにおい
    て、前記第5の工程は酒石酸を主成分とする溶液中で行
    われることを特徴とする半導体装置の作製方法。
  11. 【請求項11】請求項7乃至請求項9のいずれかにおい
    て、前記第9の工程における加熱処理は450〜700
    ℃で行うことを特徴とする半導体装置の作製方法。
  12. 【請求項12】同一基板上に形成された複数のNチャネ
    ル型TFTと複数のPチャネル型TFTを有する半導体
    回路を含む半導体装置であって、 前記Nチャネル型TFTと前記Pチャネル型TFTは、
    バルブ金属層とアルミニウムまたはアルミニウムを主成
    分とする材料層とを積層してなるゲート電極と、前記ゲ
    ート電極と接するゲート絶縁膜と、前記ゲート絶縁膜に
    接するチャネル形成領域と、前記チャネル形成領域に接
    する高抵抗領域と、前記高抵抗領域に接するソース領域
    またはドレイン領域とを有し、前記Nチャネル型TFT
    及び前記Pチャネル型TFTの前記ソース領域または前
    記ドレイン領域にはリン元素が含まれ、前記Pチャネル
    型TFTのソース領域またはドレイン領域には、P型の
    導電性を付与する不純物が前記リン元素の濃度と比較し
    て高濃度含まれていることを特徴とする半導体装置。
  13. 【請求項13】同一基板上に形成された複数のNチャネ
    ル型TFTと複数のPチャネル型TFTを有する半導体
    回路を含む半導体装置の作製方法であって、 珪素の結晶化を助長する金属元素を含む結晶性珪素膜を
    用いて活性層を形成する第1の工程と、ゲート絶縁膜を
    形成する第2の工程と、 バルブ金属層とアルミニウムまたはアルミニウムを主成
    分とする材料層とが順次積層形成されたゲート電極を形
    成する第3の工程と、 前記アルミニウムまたはアルミニウムを主成分とする材
    料層を選択的に陽極酸化して多孔質状アルミナ層を形成
    する第4の工程と、 再度の陽極酸化により前記アルミニウムまたはアルミニ
    ウムを主成分とする材料層の表面に無孔質状アルミナ層
    を形成すると同時に、前記多孔質状アルミナ層の下に位
    置するバルブ金属層の全部又は一部を陽極酸化層に変成
    させる第5の工程と、 前記Nチャネル型TFT及び前記Pチャネル型TFTの
    ソース領域またはドレイン領域となるべき領域にリン元
    素のドーピングを行う第6の工程と、 加熱処理を施し、前記金属元素をゲッタリングさせる第
    7の工程と、 前記Pチャネル型TFTのソース領域またはドレイン領
    域となるべき領域にP型の導電性を付与する不純物のド
    ーピングを前記リン元素の濃度と比較して高濃度に行う
    第6の工程と、 を有することを特徴とする半導体装置の作製方法。
  14. 【請求項14】同一基板上に形成された複数のTFTを
    有する半導体回路を含む半導体装置であって、 前記TFTは、アルミニウムまたはアルミニウムを主成
    分とする材料層からなるゲート電極と、前記ゲート電極
    と接するブロッキング層と、前記ブロッキング層に接す
    るゲート絶縁膜と、前記ゲート絶縁膜に接するチャネル
    形成領域と、前記チャネル形成領域に接する高抵抗領域
    と、前記高抵抗領域に接するソース領域またはドレイン
    領域とを有し、前記ソース領域または前記ドレイン領域
    には珪素の結晶化を助長する金属元素が高濃度に含まれ
    ており、前記高抵抗領域には前記金属元素が低濃度に含
    まれていることを特徴とする半導体装置。
  15. 【請求項15】請求項14において、前記ブロッキング
    層は、窒化酸化珪素膜、窒化珪素膜、酸化珪素膜、また
    はそれらの積層であることを特徴とする半導体装置。
JP8294898A 1997-12-15 1998-03-13 半導体装置およびその作製方法 Withdrawn JPH11261075A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP8294898A JPH11261075A (ja) 1998-03-13 1998-03-13 半導体装置およびその作製方法
US09/210,781 US6369410B1 (en) 1997-12-15 1998-12-15 Semiconductor device and method of manufacturing the semiconductor device
US10/101,830 US6613614B2 (en) 1997-12-15 2002-03-21 Semiconductor device and method of manufacturing the semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8294898A JPH11261075A (ja) 1998-03-13 1998-03-13 半導体装置およびその作製方法

Publications (2)

Publication Number Publication Date
JPH11261075A true JPH11261075A (ja) 1999-09-24
JPH11261075A5 JPH11261075A5 (ja) 2005-07-28

Family

ID=13788453

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8294898A Withdrawn JPH11261075A (ja) 1997-12-15 1998-03-13 半導体装置およびその作製方法

Country Status (1)

Country Link
JP (1) JPH11261075A (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002057165A (ja) * 2000-05-29 2002-02-22 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US6759678B2 (en) 2000-03-06 2004-07-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7218361B2 (en) 2000-03-27 2007-05-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device and manufacturing method thereof
KR100792780B1 (ko) * 2006-06-09 2008-01-14 학교법인 포항공과대학교 저전압 구동의 플렉서블 유기 박막 트랜지스터 및 이의제조방법
JP2008311649A (ja) * 2007-06-13 2008-12-25 Samsung Sdi Co Ltd 薄膜トランジスタ、その製造方法、及びこれを含む有機電界発光表示装置
JP2009049419A (ja) * 2007-08-22 2009-03-05 Samsung Sdi Co Ltd 薄膜トランジスタ、これを具備した有機電界発光表示装置、およびこれらの製造方法
JP2012080110A (ja) * 2011-11-18 2012-04-19 Semiconductor Energy Lab Co Ltd 半導体装置
US8283668B2 (en) 2007-08-23 2012-10-09 Samsung Display Co., Ltd. Thin film transistor, method of fabricating the same, and organic light emitting diode display device including the same
US8318523B2 (en) 2008-04-11 2012-11-27 Samsung Display Co., Ltd. Thin film transistor, method of fabricating the same and organic light emitting diode display device having the same
US8436360B2 (en) 2008-03-27 2013-05-07 Samsung Display Co., Ltd. Thin film transistor, method of fabricating the same, and organic lighting emitting diode display device including the same
JPWO2011142088A1 (ja) * 2010-05-14 2013-07-22 パナソニック株式会社 フレキシブル半導体装置およびその製造方法ならびに画像表示装置
CN103474471A (zh) * 2013-08-29 2013-12-25 京东方科技集团股份有限公司 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置
US8790967B2 (en) 2007-05-31 2014-07-29 Samsung Display Co., Ltd. Method of fabricating polycrystalline silicon layer, TFT fabricated using the same, method of fabricating TFT, and organic light emitting diode display device having the same

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6759678B2 (en) 2000-03-06 2004-07-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7112817B2 (en) 2000-03-06 2006-09-26 Semiconductor Energy Laboratory Co., Ltd. Electronic appliance including transistor having LDD region
KR100767612B1 (ko) * 2000-03-06 2007-10-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 제조 방법
US9601515B2 (en) 2000-03-06 2017-03-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8124973B2 (en) 2000-03-06 2012-02-28 Semiconductor Energy Laboratory Co., Ltd. Electronic appliance including transistor having LDD region
US8772778B2 (en) 2000-03-06 2014-07-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7218361B2 (en) 2000-03-27 2007-05-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device and manufacturing method thereof
US7486344B2 (en) 2000-03-27 2009-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device and manufacturing method thereof
JP2002057165A (ja) * 2000-05-29 2002-02-22 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
KR100792780B1 (ko) * 2006-06-09 2008-01-14 학교법인 포항공과대학교 저전압 구동의 플렉서블 유기 박막 트랜지스터 및 이의제조방법
US8790967B2 (en) 2007-05-31 2014-07-29 Samsung Display Co., Ltd. Method of fabricating polycrystalline silicon layer, TFT fabricated using the same, method of fabricating TFT, and organic light emitting diode display device having the same
JP2008311649A (ja) * 2007-06-13 2008-12-25 Samsung Sdi Co Ltd 薄膜トランジスタ、その製造方法、及びこれを含む有機電界発光表示装置
US8513669B2 (en) 2007-08-22 2013-08-20 Samsung Display Co., Ltd. Thin film transistor including metal or metal silicide structure in contact with semiconductor layer and organic light emitting diode display device having the thin film transistor
JP2009049419A (ja) * 2007-08-22 2009-03-05 Samsung Sdi Co Ltd 薄膜トランジスタ、これを具備した有機電界発光表示装置、およびこれらの製造方法
US8283668B2 (en) 2007-08-23 2012-10-09 Samsung Display Co., Ltd. Thin film transistor, method of fabricating the same, and organic light emitting diode display device including the same
US8436360B2 (en) 2008-03-27 2013-05-07 Samsung Display Co., Ltd. Thin film transistor, method of fabricating the same, and organic lighting emitting diode display device including the same
US8318523B2 (en) 2008-04-11 2012-11-27 Samsung Display Co., Ltd. Thin film transistor, method of fabricating the same and organic light emitting diode display device having the same
JPWO2011142088A1 (ja) * 2010-05-14 2013-07-22 パナソニック株式会社 フレキシブル半導体装置およびその製造方法ならびに画像表示装置
JP2012080110A (ja) * 2011-11-18 2012-04-19 Semiconductor Energy Lab Co Ltd 半導体装置
CN103474471A (zh) * 2013-08-29 2013-12-25 京东方科技集团股份有限公司 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置
US9455324B2 (en) 2013-08-29 2016-09-27 Boe Technology Group Co., Ltd. Thin film transistor and method of fabricating the same, array substrate and method of fabricating the same, and display device

Similar Documents

Publication Publication Date Title
JP4030193B2 (ja) 半導体装置の作製方法
US6613614B2 (en) Semiconductor device and method of manufacturing the semiconductor device
JP3592535B2 (ja) 半導体装置の作製方法
US7420211B2 (en) Wiring line and manufacture process thereof, and semiconductor device and manufacturing process thereof
US6396147B1 (en) Semiconductor device with metal-oxide conductors
US6936844B1 (en) Semiconductor device having a gate wiring comprising laminated wirings
US20020094612A1 (en) Method of manufacturing semiconductor device
US6542205B2 (en) Display device
US20020139980A1 (en) Semiconductor device
JP4907003B2 (ja) アクティブマトリクス型表示装置およびそれを用いた電気器具
JP4896314B2 (ja) 表示装置
JPH11261075A (ja) 半導体装置およびその作製方法
JP2000216399A (ja) 半導体装置およびその作製方法
JP2003084687A (ja) 半導体装置およびその作製方法
JP4739510B2 (ja) 半導体装置およびその作製方法
JP2000269512A (ja) 半導体装置およびその作製方法
JP4536186B2 (ja) 半導体装置の作製方法
JPH11261076A (ja) 半導体装置およびその作製方法
JP4459990B2 (ja) 半導体装置
JP2000252473A (ja) 配線およびその作製方法、半導体装置およびその作製方法
JP5046445B2 (ja) 半導体装置の作製方法
JP2000058848A (ja) 半導体素子からなる半導体回路を備えた半導体装置およびその作製方法
JPH11177105A (ja) 半導体装置およびその作製方法
JP4562868B2 (ja) 半導体装置の作製方法
JP4700510B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041215

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041215

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061226

A131 Notification of reasons for refusal

Effective date: 20070109

Free format text: JAPANESE INTERMEDIATE CODE: A131

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20070222