JPH11261076A - 半導体装置およびその作製方法 - Google Patents

Abstract

(57)【要約】 【課題】 アルミニウムでなるゲート配線を用いた絶縁
ゲート型トランジスタに、サリサイド工程によってシリ
サイド層を形成する。 【解決手段】 ゲート電極２０００は、ゲート絶縁膜１
３００に接して形成された金属層２１１０と、アルミニ
ウム層２２００との積層導電膜を有し、これらの積層導
電膜は金属層２１１０の側面に形成された金属層の及び
アルミニウム層２２００表面を陽極酸化したアルミナ層
を有する。この構成により、上記の積層導電膜はそれぞ
れの陽極酸化物層２１１０、２２１０で被覆される。金
属層２１１０はアルミニウムよりも融点が高い金属材料
で形成されるため、ゲート絶縁膜１３００にアルミニウ
ムが拡散されることを防止するバリア層として機能す
る。よってゲート電極２０００形成以後に５００〜６５
０℃での加熱が可能になり、サリサイド工程によってシ
リサイド層１１１１、１１２１を形成できる。

Description

【発明の詳細な説明】

【０００１】

【発明が属する技術分野】本発明は半導体薄膜を利用し
た薄膜トランジスタ等の絶縁ゲート型トランジスタを複
数備えた半導体回路をその構成に含む半導体装置の構造
及びその作製方法に関する。本発明の半導体装置は、ア
クティブマトリクス型液晶表示装置やイメージセンサ
等、絶縁ゲート型トランジスタでなる半導体回路を有す
る電子機器をも含むものである。

【０００２】

【従来の技術】近年、絶縁性を有する基板上に形成され
た薄膜トランジスタ（以下、ＴＦＴと略記する）により
画素マトリクス回路及び駆動回路を構成したアクティブ
マトリクス型液晶ディスプレイが注目を浴びている。液
晶ディスプレイは０．５〜２インチ程度のプロジェクタ
ー向けのものや、１０〜２０インチ程度のノートパソコ
ン向けのものまであり、主に小型から中型までの表示デ
ィスプレイとして利用されている。

【０００３】近年、液晶ディスプレイの大面積化が求め
られているが、大面積化すると画像表示部となる画素マ
トリクス回路の面積も大きくなり、これに伴ってマトリ
クス状に配列されたソース配線及びゲート配線等が長く
なるため、配線抵抗が増大する。更に微細化の要求のた
めに配線を細くする必要があり、配線抵抗の増大がより
顕在化される。また、ソース配線及びゲート配線には、
画素ごとにＴＦＴが接続され、画素数が増大するため寄
生容量の増大も問題となる。液晶ディスプレイでは、一
般的にゲート配線とゲート電極は一体的に形成されてお
り、パネルの大面積化に伴ってゲート信号の遅延が顕在
化してくる。

【０００４】そのため、ゲート配線として比抵抗の低い
アルミニウムを主成分とする材料が用られている。アル
ミニウムを主成分とする材料でゲート配線、ゲート電極
を形成することで、ゲート遅延時間を低くすることがで
き、高速動作させることができる。

【０００５】また高速動作のためには、ソース／ドレイ
ン領域と、これら領域に接続されるソース／ドレイン配
線とのシート抵抗を減少する必要がある。ソース／ドレ
イン領域の低抵抗化のために、ソース／ドレイン領域表
面にＴａやＴｉ等の高融点金属とのシリサイド層を形成
することが行われている。

【０００６】

【発明が解決しようとする課題】アルミニウム材料は、
低抵抗性という長所を有している一方、耐熱性が低いと
いう短所を有している。そのため、アルミニウムを主成
分とする材料でゲート電極・ゲート配線を形成した場合
には、ソース／ドレイン領域表面をシリサイド化するの
に、サリサイド(salicide,self-aligned silicide)工程
を利用することが困難である。

【０００７】アルミニウムは加熱処理をするとヒロック
やウィスカーが発生しやすいため、ゲート電極・ゲート
配線を形成以後の工程では、そのプロセス温度の上限は
３００〜４５０℃の範囲に制限される。、

【０００８】しかしながら、アルミニウム配線を用いた
ＴＦＴでは３００〜４５０℃範囲の加熱温度であって
も、ゲート電極で生ずるヒロック、ウィスカー等の突起
物がゲート絶縁膜を突き抜けてチャネル形成領域へ到達
したことや、アルミニウム原子がゲート絶縁膜中に拡散
したことが原因と考えられる、ゲート電極とチャネル間
のショート（短絡）による、薄膜トランジスタの動作不
良が確認された。

【０００９】一方、ソース／ドレイン領域のシリサイド
化には４００℃を越える温度の熱処理が必要になる。Ｌ
ＳＩの分野でソース／ドレイン領域のシート抵抗の減少
を目的として、チタンシリサイドが主に利用されている
が、チタン（Ｔｉ）膜とシリコンとを反応させてチタン
シリサイドを形成するには、５００〜６００℃程度での
加熱処理が必要となる。

【００１０】従来では、アルミニウム配線の耐熱性、Ｔ
ＦＴの信頼性の観点から、アルミニウムでなるゲート電
極・配線を形成後に、シリサイド化工程を行うことがで
きなかった。

【００１１】本発明は上記の問題点を解消して、ゲート
電極、ゲート配線材料としてアルミニウム材料を用いて
ゲート電極・配線の低抵抗化と、ソース／ドレイン領域
の表面にシリサイド層を形成して、ソース／ドレイン領
域のシート抵抗の低抵抗化を同時に実現した、高速動作
可能な絶縁ゲート型トランジスタ、及びその作製方法を
提供することを課題とする。

【００１２】特に、アルミニウム材料を用いた配線を形
成後に加熱処理工程を加えても、アルミニウム原子がゲ
ート絶縁膜中に拡散しない技術を提供することを課題と
し、絶縁ゲート型トランジスタを高い歩留りで作製する
ことを可能にする。

【００１３】

【課題を解決するための手段】上述した課題を解消する
ために、同一基板上に形成された複数の絶縁ゲート型ト
ランジスタで構成された半導体回路を含む半導体装置で
あって、前記絶縁ゲート型のゲート電極は、前記ゲート
絶縁膜に密接して形成され、アルミニウムよりも融点が
高く陽極酸化可能な金属材料を主成分とする金属層と、
前記金属層の側面に形成された前記金属材料の陽極酸化
層と、前記金属層上に接して形成されたアルミニウム層
またはアルミニウムを主成分とする材料層と、前記アル
ミニウム層またはアルミニウムを主成分とする材料層の
表面に形成されたアルミニウムを陽極酸化したアルミナ
層と、を有し、前記ソース領域、前記ドレイン領域に
は、少なくとも前記ソース電極、前記ドレイン電極との
接続部にシリサイド層が形成されていることを特徴とす
る。

【００１４】半導体装置の他の構成は、同一基板上に形
成された複数の薄膜トランジスタで構成される半導体回
路を含む半導体装置であって、前記薄膜トランジスタの
ゲート電極は前記ゲート絶縁膜上に密接して形成された
タンタル層と、前記タンタル層の側面に形成されたタン
タルオキサイド層と、前記タンタル層上に密接して形成
されたアルミニウム層またはアルミニウムを主成分とす
る材料層と、前記アルミニウム層またはアルミニウムを
主成分とする材料層の表面に形成されたアルミナ層と、
を有し、前記ソース領域、前記ドレイン領域には、少な
くとも前記ソース電極、前記ドレイン電極との接続部に
シリサイド層が形成されていることを特徴とする。

【００１５】更に、本発明の同一基板上に形成された複
数の薄膜トランジスタで構成される半導体回路を構成に
含む半導体装置の作製方法の構成は、シリコンを主成分
とする材料でなる活性層と、該活性層に密接したゲート
絶縁膜とを形成する第１の工程と、前記ゲート絶縁膜に
密接してタンタル層を形成する第２の工程と、前記タン
タル層に密接してアルミニウムまたはアルミニウムを主
成分とする材料層を形成する第３の工程と、第１の陽極
酸化処理によって、前記アルミニウムまたはアルミニウ
ムを主成分とする材料層を選択的に陽極酸化して、その
側面に多孔質状アルミナ層を形成する第４の工程と、第
２の陽極酸化処理によって、前記アルミニウム層または
アルミニウムを主成分とする材料層を陽極酸化して、そ
の表面に無孔質状アルミナ層を形成すると同時に、前記
タンタル層を陽極酸化して、その側面にタンタルオキサ
イド層を形成する第５の工程と、前記ゲート絶縁膜をパ
ターニングして、前記活性層のソース、ドレイン領域の
表面を露出させる第６の工程と、前記多孔質アルミナ層
を除去する第７の工程と、前記ソース及びドレイン領域
に導電性を付与する不純物を添加する第８の工程と、前
記ソース、ドレイン領域の少なくとも表面をシリサイド
化する第９の工程と、を有することを特徴とする。

【００１６】

【実施の形態】 本発明の実施の形態を図１３を用いて
説明する。

【００１７】図１３は、本発明の構成を説明するため模
式図であり、薄膜トランジスタの断面図を示す。図１３
には１つの薄膜トランジスタしか図示していないが、基
板１０００上に複数の薄膜トランジスタが形成されて半
導体回路を構成している。

【００１８】薄膜トランジスタは、絶縁表面を有する基
板１０００上に形成されたシリコンを主成分とする活性
層１１００と、ゲート絶縁膜１２００と、ゲート電極２
０００とソース電極１４１０と、ドレイン電極１４２０
とを有する。ゲート電極２０００とソース／ドレイン電
極１４１０、１４２０は層間絶縁膜１３００によって電
気的に絶縁されている。

【００１９】活性層１１００は、ソース領域１１１０、
ドレイン領域１１２０、チャネル形成領域１１３０を有
し、ソース領域１１１０、ドレイン領域１１２０の表面
はシリサイド化されて、シリサイド層１１１１、１１２
１が形成されている。

【００２０】前記ゲート電極２０００は、ゲート絶縁膜
１３００に接して形成された金属層２１１０と、前記金
属層２１１０上に接して形成されたアルミニウム層２２
００との積層導電膜を有し、さらに金属層２１１０の側
面に形成された金属層の陽極酸化物層２１１０及びアル
ミニウム層２２００表面を陽極酸化したアルミナ層を有
する。この構成により、上記の積層導電膜はそれぞれの
陽極酸化膜で被覆されるため、絶縁性が高められると共
に、アルミニウム層２２００の耐熱性も向上される。

【００２１】本発明では、金属層２１１０は陽極酸化可
能であると共に、アルミニウムよりも融点が高い金属材
料で形成して、ゲート絶縁膜１３００にアルミニウムが
拡散されることを防止するバリア層として機能させるた
め、ゲート電極２０００形成以後に４００℃以上の加熱
処理が可能になり、加熱温度を５００〜６００℃程度ま
で上げることができる。

【００２２】このような金属層２２１０としてバルブ金
属を用いることができ、Ｔａ、Ｎｂ、Ｈｆ、Ｔｉ、Ｃｒ
のいずれか一種金属元素もしくはこれらの合金、又はＭ
ｏとＴａの合金を用いればよい。またアルミニウム層２
０００は純アルミニウムだけでなく、Ｓｉ、Ｓｃ等を数
重量％添加し耐熱性を向上させても良い。

【００２３】本発明では、ゲート電極２０００形成以後
に、５００〜６５０℃の温度で加熱することができるよ
うになったため、サリサイド工程によってソース／ドレ
イン領域にシリサイド層１１１１、１１２１を形成する
ことができる。

【００２４】図１３の薄膜トランジスタの作製方法の１
例を以下に説明する。絶縁表面を有する基板１０００上
にシリコンを主成分とする活性層１１００を形成する。
活性層１１００としては、非晶質シリコン薄膜を結晶化
した多結晶シリコン薄膜を用いればよい。結晶化には、
基板の耐熱性を考慮して、加熱処理、レーザやそれと同
等な強光を照射する方法等を適宜に選択すればよい。そ
して活性層１１００上にゲート絶縁膜１２００を構成す
る絶縁被膜を形成する。

【００２５】次にゲート電極２０００を形成する。金属
層２１００、アルミニウム層２２００を成膜し所定の形
状にパターニングする。それぞれ陽極酸化して、陽極酸
化物層２１１０と２１２０を形成する。これによってゲ
ート電極２０００を完成する。本発明では、ゲート電極
２０００において、主に信号、電流の経路としてアルミ
ニウム層２２００を用いるため、その膜厚は４００〜６
５０ｎｍ程度とする。また、金属層は後述するようにバ
リア層をして機能すれば良く、その膜厚は１０〜１００
ｎｍ程度とする。

【００２６】次にゲート電極２０００をマスクにして前
記絶縁被膜をパターニングして自己整合的にゲート絶縁
膜１３００を形成する。さらに、ゲート電極２０００を
マスクにして、活性層１１００に導電性を付与する不純
物を添加して、ソース／ドレイン領域１１１０、１１２
０とチャネル形成領域１１３０を自己整合的に形成す
る。

【００２７】次に、ソース／ドレイン領域１１００、１
２００にシリサイド層１１１１、１１２１を形成する。
先ず、シリコンとシリサイド反応する金属膜を成膜す
る。この金属膜としては、５００〜６００℃程度の加熱
温度でシリサイド反応する金属膜であれば良く、例えば
Ｔａ、Ｃｒ、Ｍｎ、Ｎｂ、Ｍｏ、Ｔｉのいずれか一種の
金属膜を用いることができる。金属膜は活性層１１００
のうちソース／ドレイン領域１１１０と１１２０のみ接
しており、加熱処理によってソース／ドレイン領域１１
１０、１１２０のシリコンと金属が反応して、シリサイ
ド層１１１１、１１２１が形成される。なお、ソース／
ドレイン領域１１１０、１１２０を完全にシリサイド化
しても良い。

【００２８】シリサイド化の後、未反応の金属膜をエッ
チングで除去する。このとき、ゲート電極２０００の金
属層２１００とアルミニウム層２２００はそれぞれの陽
極酸化層２１１０と２２１０で被覆されているため、エ
ッチングで除去されるようなことがない。なお、シリサ
イド化の加熱処理は電気炉内での加熱や赤外ランプを用
いたＲＴＡを用いればよい。

【００２９】そして、層間絶縁膜１３００を形成し、こ
こにコンタクトホールを形成しソース／ドレイン電極１
４１０、１４２０を形成する。

【００３０】本発明においては、ゲート電極２０００に
アルミニウム層２２００を用い、ソース／ドレイン電極
１４１０、１４２０との接続部にシリサイド層１１１１
と１１２１を形成しため、動作速度が向上され、また省
電力化が図れる。なお、ここでは、絶縁ゲート型トラン
ジスタの例として薄膜トランジスタを示したが、本発明
は、シリコン基板内にソース／ドレイン領域を有するＭ
ＯＳ型トランジスタに適用することもできる。

【００３１】

【実施例】 図１〜１２を用いて、本発明の実施例を詳
細に説明する。

【００３２】〔実施例１〕本実施例では、半導体回路を
構成するＴＦＴの作製方法を示す。図１（Ａ）に本実施
例のＴＦＴの模式的な断面構成図を示す。また、図１
（Ｂ）に図１（Ａ）の１５０で示す矩形の領域の拡大図
を示す。

【００３３】基板１００表面には下地膜１０１が形成さ
れている。ＴＦＴは、下地膜１０１上に形成された活性
層１０３と、ゲート絶縁膜１０９と、ゲート電極と、層
間絶縁膜１０３と、ソース／ドレイン領域に接続された
ソース電極１４１、ドレイン電極１４２を有する。

【００３４】活性層１０３は多結晶シリコン薄膜でな
り、ソース領域１０４、ドレイン領域１０５、チャネル
形成領域１０６と、高抵抗領域１０７と１０８が形成さ
れ、ソース領域１０４とドレイン領域１０５表面には、
それぞれシリサイド層１０４ａと１０５ａが形成されて
いる。

【００３５】ゲート絶縁膜１０９は、活性層１０３表面
を熱酸化した熱酸化膜１０９ｂと、気相法（ＣＶＤ）で
堆積された堆積絶縁膜１０９ａで形成される。また、ゲ
ート電極は、タンタル層１１０とアルミニウム層１２０
と、タンタル層１１０とアルミニウム層１２０はそれぞ
れ陽極酸化したタンタルオキサイド層１１１、無孔質状
アルミナ層１２１とを有する。

【００３６】以下、図２〜図４を用いて、ＴＦＴの作製
方法を説明する。まず、耐熱性の高い基板（本実施例で
は石英基板）１００を用意する。基板１００表面に下地
膜１０１として３００ｎｍ厚の絶縁性珪素膜１０２を形
成する。絶縁性珪素膜とは、酸化珪素膜（ＳｉＯ_x ）、
窒化珪素膜（Ｓｉ_x Ｎ_y ）、酸化窒化珪素膜（ＳｉＯ_x
Ｎ_y ）のいずれか若しくはそれらの積層膜である。

【００３７】基板１００の耐熱温度は、後の熱酸化工程
に耐え得る温度であればよい。歪点が７５０℃以上であ
ればガラス基板（代表的には結晶化ガラス、ガラスセラ
ミクス等と呼ばれる材料）を利用することもできる。そ
の場合には下地膜を減圧熱ＣＶＤ法で形成して基板全面
を絶縁性珪素膜で囲むようにすると、ガラス基板からの
成分物質の拡散を抑えられて効果的である。

【００３８】また、下地膜１０１としては、基板１００
全面を非晶質珪素膜で覆い、それを完全に熱酸化膜に変
成させた絶縁膜を用いることもできる。シリコン基板を
用いる場合には、下地膜１０１はシリコン基板表面を熱
酸化して形成する。

【００３９】こうして絶縁表面を有する基板が準備でき
たら、減圧熱ＣＶＤ法により非晶質珪素膜２０１を形成
する。非晶質珪素膜２０１の膜厚は２０〜１００ｎｍ
（好ましくは４０〜７５ｎｍ）とすれば良い。本実施例
では成膜膜厚を６５ｎｍとする。なお、減圧熱ＣＶＤ法
で形成した非晶質珪素膜と同等の膜質が得られるのであ
ればプラズマＣＶＤ法を用いても良い。（図２（Ａ））

【００４０】次に、非晶質珪素膜２０１上に１２０ｎｍ
厚の酸化珪素膜でなるマスク絶縁膜２０１を形成する。
マスク絶縁膜２０２にはパターニングによって開口部２
０２ａを設けておく。

【００４１】次に、特開平８−７８３２９号公報記載の
技術に従って、結晶化を助長する触媒元素の添加工程を
行う。本実施例では触媒元素としてニッケルを選択し、
重量換算で１０ppm のニッケルを含むニッケル酢酸塩を
エタノール溶液に溶かした溶液をスピンコート法により
塗布する。

【００４２】勿論、ニッケル以外にもコバルト（Ｃ
ｏ）、鉄（Ｆｅ）、パラジウム（Ｐｄ）、白金（Ｐ
ｔ）、銅（Ｃｕ）、金（Ａｕ）、ゲルマニウム（Ｇ
ｅ）、鉛（Ｐｂ）から選ばれた一種または複数種を用い
ることもできる。

【００４３】こうして、マスク絶縁膜２０２の表面には
ニッケル含有層２０３が形成される。この時、ニッケル
はマスク絶縁膜２０２に設けられた開口部２０２ａにお
いて非晶質珪素膜２０１を接するような状態となる。
（図２（Ｂ））

【００４４】次に、４５０℃、１時間程度加熱して水素
出し処理した後、不活性雰囲気、水素雰囲気または酸素
雰囲気において５００〜７００℃（代表的には５５０〜
６５０℃、好ましくは570 ℃）の温度で４〜２４時間の
加熱処理を加えて非晶質珪素膜２０１の結晶化を行う。
本実施例では５７０℃、１４時間の加熱処理を行い、結
晶化を進行させる。（図２（Ｃ））

【００４５】非晶質珪素膜２０１の結晶化はニッケルを
添加した領域（ニッケル添加領域）２０４で発生した核
から優先的に進行し、基板１００の基板面に対してほぼ
平行に成長した結晶領域（ここでは横成長領域とよぶ）
２０５、２０６が形成される。横成長領域２０５、２０
６は比較的揃った状態で個々の結晶粒が集合しているた
め、全体的な結晶性に優れるという利点がある。

【００４６】結晶化工程が終了したら、そのままマスク
絶縁膜２０２をマスクとして活用してＰ（リン）を添加
してリン添加領域２０７を形成する。リンは添加領域２
０７に１×１０¹⁹〜１×１０²¹atoms/cm³ の濃度（ニッ
ケルの約１０倍）で含まれるように添加することが好ま
しい。（図２（Ｄ））

【００４７】本実施例では横成長領域２０５、２０６に
残存するニッケルを除去するためにリンのゲッタリング
能力を利用する。リン以外にも砒素、アンチモン等の他
の１５族元素を用いることもできるが、リンがゲッタリ
ング能力が高かった。

【００４８】本実施例ではリンの添加工程にプラズマド
ーピング法を用いたが、他にイオンインプランテーショ
ン法又はプラズマドーピング法等のイオン打ち込み法、
気相からの拡散を用いる方法、固相からの拡散を用いる
方法のいずれかの手段を利用できる。また、リンの添加
工程でマスクとして活用するマスク絶縁膜２０２は、再
度パターニングして新たな開口部を設けても良いが、マ
スク絶縁膜２０２をそのまま用いることでスループット
の向上を図ることができる。

【００４９】そして、リン添加領域２０７を形成した
後、５００〜８００℃（好ましくは６００〜６５０℃）
で２〜２４時間（好ましくは８〜１５時間）の加熱処理
を行い、横成長領域２０５、２０６中のニッケルをリン
添加領域２０７へと移動させる（移動方向は矢印で示
す。）こうしてニッケルが５×１０¹⁷atoms/cm³ 以下
（好ましくは２×１０¹⁷atoms/cm³ 以下）にまで低減さ
れた横成長領域２０５’、２０６’が得られる。（図２
（Ｅ））

【００５０】なお、現状ではＳＩＭＳ（質量二次イオン
分析）による検出下限が２×１０¹⁷atoms/cm³ 程度であ
るため、それ以下の濃度を調べることはできない。しか
しながら、本実施例に示すゲッタリング工程を行えば、
横成長領域２０５’、２０６’内のニッケル濃度は少な
くとも１×１０¹⁴〜１×１０¹⁵atoms/cm³ 程度にまで低
減されるものと推定される。

【００５１】こうしてニッケルのゲッタリング工程が終
了したら、マスク絶縁膜２０２を除去した後、図２
（Ｆ）に示すように横成長領域２０５’、２０６’のみ
を利用して活性層１０３を形成する。この時、ニッケル
をゲッタリングした領域２０７は完全に除去してしまう
ことが望ましい。こうすることでニッケルが再び活性層
１０３内へと逆拡散することを防ぐことができる。なお
説明のため図面では活性層１０３を１つだけ図示した
が、半導体回路を構成するＴＦＴに合わせて複数の活性
層が基板１００上に同時に形成されている。

【００５２】次に、てプラズマＣＶＤ法または減圧熱Ｃ
ＶＤ法により、絶縁性珪素膜でなる堆積絶縁膜１０９ａ
を活性層１０３を覆うように形成する。この絶縁膜１０
９ａの膜厚は５０〜１５０ｎｍとすれば良い。絶縁性珪
素膜としては酸化珪素膜、窒化珪素膜、窒化酸化珪素膜
を形成すればよい。

【００５３】そして、図３（Ｇ）に示すように堆積絶縁
膜１０９ａを形成した後、酸化性雰囲気において８００
〜１１００℃（好ましくは９５０〜１０５０℃）で加熱
処理を行い、活性層１０３表面を酸化して、活性層１０
３と堆積絶縁膜１０９ａの界面に熱酸化膜１０９ｂを形
成する。

【００５４】なお、酸化性雰囲気はドライＯ₂ 雰囲気、
ウェットＯ₂ 雰囲気又はハロゲン元素（代表的には塩化
水素）を含む雰囲気とすれば良い。ハロゲン元素を含ま
せた場合、活性層１０３上の絶縁膜１０９ａが薄ければ
ハロゲン元素によるニッケルのゲッタリング効果も期待
できる。

【００５５】また、熱酸化工程の温度と時間は、熱酸化
膜の膜厚とスループットを鑑みて最適な条件を決定すれ
ば良い。本実施例では５０ｎｍの熱酸化膜１０９ａを形
成する条件（９５０℃、３０分）とする。また、同時に
２５ｎｍの活性層が減り、最終的に活性層の膜厚は４０
ｎｍとなる。

【００５６】堆積絶縁膜１０９ａを形成してから熱酸化
するという構成は、リンの気相中からの拡散を防ぐ効果
がある。このリンとはゲッタリング工程に先立って添加
されたリン（ここでは下地膜に含まれるリンを指す）で
あり、それが熱酸化工程の雰囲気中に拡散して活性層１
０３に再添加される（リンのオートドーピングとも呼ば
れる）ことを防ぐことができる。

【００５７】勿論、活性層１０３と堆積絶縁膜１０９ａ
との界面を熱酸化することで界面準位を大幅に低減し、
界面特性を飛躍的に向上させることも兼ねる。また、Ｃ
ＶＤ法で形成された堆積絶縁膜１０９ａの膜質の向上も
図れるし、活性層１０３を薄膜化されるため光リーク電
流の低減も期待でき、活性層１０３を構成する多結晶シ
リコンの結晶粒内欠陥も低減される。

【００５８】こうして図３（Ｇ）の状態が得られたら、
スパッタ法にて５０ｎｍ厚のタンタル層１１０、４００
ｎｍ厚のアルミニウム層１２０を順次積層形成する。ア
ルミニウム層１２０として２wt% のスカンジウムを含有
させたアルミニウム材料を利用した。タンタル層１１０
の膜厚は２０ｎｍあればバリア層として機能するが、あ
まり厚いとＴＦＴの凹凸が大きくなるため、２０〜１０
０ｎｍ程度の厚さにすればよい。（図３（Ｈ））

【００５９】次にフォトレジストマスク２０９を形成
し、タンタル層１１０及びアルミニウム層１２０をドラ
イエッチング法またはウェットエッチング法によりエッ
チングして、後のゲート電極の原型となる積層パターン
２１０を形成した。本実施例ではゲート電極とゲート電
極に信号を入力するゲート配線は一体的に形成されてい
る。図面ではＴＦＴの活性層と交差しているゲート電極
をのみを示しているが、積層２１０パターンはゲート電
極およびゲート配線のパターンに合わせて形成されてい
る。

【００６０】ドライエッチング用のエッチングガスとし
てはアルミニウム層１２０のエッチングには塩素系ガ
ス、タンタル層１１０のエッチングにはフッ素系ガスと
いうように使い分ければ連続的に処理することが可能で
ある。なお、タンタル層１１０が５０ｎｍ程度と薄い場
合には塩素系ガスでアルミニウム層１２０とタンタル層
１１０とを一括してエッチングできることが確認されて
いる。（図３（Ｉ））

【００６１】また、積層パターン２１０のパターニング
にはレジストマスク２０９を利用しているが、レジスト
マスク２０９を形成する前にあたって、アルミニウム層
１２０の表面を極薄く陽極酸化してアルミナ膜を形成
し、レジストマスク２０９の密着性を向上させる。

【００６２】次に、レジストマスク２０９を残した状態
で、３％シュウ酸水溶液中で到達電圧８Ｖの陽極酸化処
理を行い、６００〜８００ｎｍ厚の多孔質状アルミナ層
２１１を形成する。この溶液中ではタンタル層１１０は
陽極酸化されず、アルミニウム層１２０のみが選択的に
陽極酸化されて、多孔質状アルミナ層２１１が形成され
る。（図３（Ｊ））

【００６３】レジストマスク２０９を除去した後、さら
に、３％の酒石酸を含むエチレングリコール溶液中で到
達電圧80Ｖの陽極酸化処理を行う。この処理ではアルミ
ニウム層１２０とタンタル層１１０との両方が陽極酸化
される。（図３（Ｋ））

【００６４】タンタル層１１０は多孔質状アルミナ層２
１１に接する部分だけが陽極酸化されてタンタルオキサ
イド層１１１に変成された。これはその部分だけが多孔
質状アルミナ層２１１の内部を浸透してきた電解溶液に
触れるためである。

【００６５】また、アルミニウム層１２０も多孔質状ア
ルミナ層２１１の内部を浸透した電解溶液に触れた部分
が酸化されて、その表面（多孔質状アルミナ層２１１の
内側）に１００〜１２０ｎｍ厚の無孔質状アルミナ層１
２１が形成される。無孔質状アルミナ層１２１の膜厚は
到達電圧によって決定される。

【００６６】ここで、図３（Ｋ）に示す状態を示すＳＥ
Ｍ写真を図１１（Ａ）に示した。なお、図１１（Ａ）は
図３（Ｋの構造を実験的に再現したサンプルを４万倍に
拡大したＳＥＭ写真であり、多孔質状アルミナ層２１１
付近の様子を示している。

【００６７】また、図１１（Ａ）の模式図を図１１
（Ｂ）に示した。図１１（Ｂ）において、１０は酸化珪
素膜でなる下地、１１はタンタル層、１２はアルミニウ
ム層、１３はタンタルオキサイド層、１４は無孔質状ア
ルミナ層、１５は多孔質状アルミナ層である。

【００６８】図１１（Ｂ）に示すように、アルミニウム
層１２の表面は無孔質状アルミナ層１４で覆われ、その
外側に多孔質状アルミナ層１５が形成されている。そし
て、タンタル層１１の端部（多孔質状アルミナ層の下）
にはタンタルオキサイド層１３が形成されている。

【００６９】なお、図３ではタンタル層１１０とタンタ
ルオキサイド層１１１の膜厚は同じになっているが、図
１１（Ａ）に示す写真で見る限り、タンタル層は陽極酸
化処理によってタンタルオキサイド層に変成する際に約
２倍程度に体積が膨張して、膜厚が２〜４倍（代表的に
は３倍）程度に厚くなるようである。また、タンタルオ
キサイド層１３はアルミナ層１５の端部よりも外側に突
出していた。また１５で示す部分は完全にタンタルオキ
サイドだけでなくタンタルも混在していることも予想さ
れる。

【００７０】図３（Ｋ）に示す構成が得られたら、次に
ゲート電極部（タンタル層１１０、タンタルオキサイド
層１１１、アルミニウム層１２０、アルミナ層１２１）
及び多孔質状アルミナ層２１１をマスクとしてドライエ
ッチング法により堆積絶縁膜１０９ａと熱酸化膜１０９
ｂをエッチングして、ゲート絶縁膜１０９をパターニン
グした。エッチングガスとしてはＣＨＦ₃ガスを５５scc
mの流量で用い、圧力５５mtorr、供給電力８００Ｗの条
件で行った。

【００７１】この工程により堆積絶縁膜１０９ａと熱酸
化膜１０９ｂが自己整合的にエッチングされ、ゲート絶
縁膜１０９は島状のパターンに加工された。この時、図
１１を用いて説明したように、ゲート電極ではタンタル
オキサイド層１１１が最も外側に突出しているため、ゲ
ート絶縁膜の端面はタンタルオキサイド層１１１の端面
で画定される。また、活性層１０３において、後にソー
ス／ドレイン領域となる領域が露出した状態となる。
（図４（Ｌ））

【００７２】このパターニング工程が終了したら、マス
クとして利用した多孔質状アルミナ層２１１を４５℃に
保温したアルミ混酸（リン酸、酢酸、硝酸、水を体積％
で８５：５：５：５の比で混合した）溶液を用いて除去
した。多孔質状アルミナ層２１１とタンタルオキサイド
層１１の選択比が大きいので、タンタルオキサイド層１
１１はエッチングされない。この様子は図１２に示すＳ
ＥＭ写真からも明らかである。

【００７３】図１２に示すＳＥＭ写真は、図１１（Ａ）
に示す状態から多孔質状アルミナ層１５のみを除去した
状態を示している。この写真からはタンタルオキサイド
層１１がひさし状に残っていることが確認できる。

【００７４】次に、１回目の不純物添加工程を行った。
なお、本実施例ではプラズマドーピング法を用いた。ま
たＮチャネル型ＴＦＴ（ＮＴＦＴ）を作製するため、Ｎ
型の導電性を付与する不純物イオンとして、Ｐ（リン）
またはＡｓ（砒素）を選ぶ。ここではリンを添加した。
まず、１回目は加速電圧を７０〜８５keV と高くして行
った。この時、ゲート絶縁膜１０９表面にはタンタルオ
キサイド層１１１が存在するため、イオン注入時のダメ
ージが直接ゲート絶縁膜に到達しないため、ゲート絶縁
膜１０９中にトラップ準位が発生するのを抑制できる。

【００７５】加速電圧が高いためタンタルオキサイド層
１１１とゲート絶縁膜１０９をリンイオンが通過して、
活性層１０３に添加される。この結果Ｎ型の不純物領域
２１２、２１３が形成される。また、活性層１０３にお
いてアルミニウム層１２０、アルミナ層１２１が上部に
存在する領域には、リンイオンが添加されなかった。
（図４（Ｍ））

【００７６】この工程において領域２１２、２１３の不
純物濃度は後に高抵抗領域の抵抗値を決定することにな
る。従って、イオン注入時のドーズ量は領域２１２、２
１３が所望の濃度の不純物を含むように実施者が最適値
を設定する必要がある。本実施例では、不純物領域２１
２、２１３のリン濃度が１×１０¹⁷〜１×１０¹⁸atoms/
cm³ になるようにした。

【００７７】次に、５〜１０keV と低い加速電圧で２回
目の不純物添加工程を行った。この工程では加速電圧が
低いため、ゲート絶縁膜１０９が完全にマスクとして機
能する（タンタルオキサイド層１１１も存在するため特
開平7-135318号公報記載の技術よりもマスク効果が向上
している）。この工程ではＮ型不純物領域２１２、２１
３のうち、その表面が露出されている領域１０４、１０
５のみにリンイオンが添加される。本実施例では、この
領域１０４、１０５に１×１０²⁰〜１×１０²¹atoms/cm
³ の濃度でリンが添加されるようにした。

【００７８】１回目と２回目の不純物添加工において、
２度ともリンが添加された領域１０４、１０５はそれぞ
れソース領域、ドレイン領域となる。また１回目の不純
物添加工程でのみ不純物が添加された領域は、ソース／
ドレイン領域１０４、１０５よりも抵抗が高い、高抵抗
領域１０７、１０８となる。従って、ソース／ドレイン
領域１０４、１０５と高抵抗領域１０７、１０８との接
合部はゲート絶縁膜１０９（タンタルオキサイド層１１
１の端部）によって画定する。また全くリンが添加され
なかった領域１０６は、後にキャリアの移動経路となる
真性または実質的に真性なチャネル形成領域となる。
（図４（Ｎ））

【００７９】なお、真性とは電子と正孔が完全に釣り合
って完全に中性な領域を指し、実質的に真性な領域と
は、しきい値制御が可能な濃度範囲（１×１０¹⁵〜１×
１０¹⁷atoms/cm³）でＮ型またはＰ型を付与する不純物
を含む領域、または意図的に逆導電型不純物を添加する
ことにより導電型を相殺させた領域を指す。

【００８０】また、本実施例の高抵抗領域１０７、１０
８はソース／ドレイン領域１０４、１０５よりもリン濃
度が低くく、ＬＤＤ領域又は低濃度不純物領域に対応す
る。なお、不純物添加工程の加速電圧や、ゲート絶縁膜
１０９及びタンタルオキサイド層１１１の膜厚によっ
て、領域１０７、１０８にリンを添加させないようにす
ることができる。この場合は、高抵抗領域１０７、１０
８はオフセット領域として機能する。

【００８１】また、同一基板上にＰチャネル型ＴＦＴも
作製する場合には、Ｎチャネル型ＴＦＴの活性層をフォ
トレジストで覆い、残りの活性層にボロンを添加すれば
よい。添加されるボロンの濃度はソース／ドレイン領域
１０４、１０５や高抵抗領域１０７、１０８の導電型が
Ｎ型からＰ型に反転するように調節する。

【００８２】以上のようにして活性層１０３への導電性
を付与する不純物の添加工程が終了したら、次に、不活
性ガス雰囲気中において加熱処理もしくは、エキシマレ
ーザを照射して、活性層に添加した不純物を活性化す
る。この工程は、次に行うシリサイド化の加熱処理と兼
用しても良い。

【００８３】次に、ソース／ドレイン領域１０４、１０
５の表面をシリサイド化する。本実施例ではチタンシリ
サイド層を形成する。先ずチタン（Ｔｉ）膜２１５をス
パッタ法にて成膜した。膜厚は１０〜１００ｎｍここで
は、５０ｎｍの厚さにする。この状態では、活性層１０
３はソース／ドレイン領域１０４、１０５だけでチタン
膜２１５と接している。そして、５００〜６５０℃の温
度、ここでは５５０℃に加熱して、チタン膜２１５と、
チタン膜２１５に接している活性層１０３とを反応させ
てシリサイド化した。この結果ソース／ドレイン領域１
０４、１０５の表面には、チタンシリサイド層１０４
ａ、１０５ａが自己整合的に形成される。（図４
（Ｏ））

【００８４】従来では、アルミニウム材料の耐熱性が低
かったため、ゲート電極を形成した以後の工程では、４
５０℃程度の加熱処理しか施せなかったが、本実施例に
おいては、下層に設けられたタンタル層１１１を耐熱性
の低いアルミニウム層１２０のブロッキング層として利
用したため、４５０℃以上、５００〜６５０℃の加熱処
理を施すことが可能となった。よって、ゲート電極をマ
スクに利用したサリサイド工程によって、シリサイド層
１０４ａ、１０５ａを形成することが可能となった。

【００８５】なお、図４（Ｏ）では、シリサイド層１０
４ａ、１０５ａで示すように、ソース／ドレイン領域１
０４、１０５の表層のみをシリサイド化しているが、活
性層１０３の膜厚、及び加熱時間によって、ソース／ド
レイン領域１０４、１０５を全てシリサイド化すること
もできる。また、前述のようにシリサイド化工程の加熱
処理によって、活性層に添加された不純物を活性化でき
るため、シリサイド化工程前の活性化工程は省略するこ
とも可能である。

【００８６】次に、シリサイド化工程で未反応のチタン
膜２１５を除去する。ここでは過酸化水素溶液ととアン
モニア溶液を混合したエッチャントを用いて、チタン膜
２１５のみを選択的に除去した。そして図１に示すよう
に層間絶縁膜１３０を形成する。層間絶縁膜１３０とし
ては酸化珪素膜、窒化珪素膜、酸化窒化珪素膜、有機性
樹脂膜またはそれらの積層膜を用いることができる。な
お、有機性樹脂膜としてはポリイミド、ポリアミド、ポ
リイミドアミド、アクリル等が挙げられる。

【００８７】層間絶縁膜１３０を形成したら、コンタク
トホールを形成してソース電極１４１、ドレイン電極１
４２を形成する。本実施例ではこれら電極材料としてチ
タン／アルミ／チタンからなる積層導電層を用いる。最
後に水素雰囲気中において 350℃２時間程度の水素化処
理を行い、ＴＦＴ全体の水素終端処理を行う。こうして
図１に示すような構造のＴＦＴが完成する。

【００８８】本実施例のＴＦＴは、ゲート電極を抗せす
るアルミニウム層とゲート絶縁膜との間にタンタル層が
存在するため、作製途中の熱処理によって、アルミニウ
ムがゲート絶縁膜に拡散することが防止できる。そのた
め、サリサイド工程を利用してソース／ドレイン領域表
面をシリサイド化することができる。よって、ゲート電
極をアルミニウム材料で形成してゲート電極の低抵抗化
を実現すると共に、ソース／ドレイン領域のシート抵抗
の低抵抗化が可能になり、高速動作に好適なＴＦＴを得
ることができる。

【００８９】更に、アルミニウム拡散による短絡を防げ
るため、非常に高い歩留りでＴＦＴを作製することが可
能となり、同一基板上に百万個以上ものＴＦＴを作製す
るＡＭＬＣＤを作製においても高い良品率を確保するこ
とができる。そして、それに伴って液晶モジュールやそ
れを搭載した製品（電子機器）の製造コストを低減する
ことが可能である。また、本実施例では、ＴＦＴの例を
示したが、シリコン基板内にソース／ドレイン領域を形
成するＭＯＳ型トランジスタに、本実施例のゲート電極
の作製工程、及びシリサイド工程を応用できることは明
らかである。

【００９０】〔実施例２〕 図５を用いて本実施例を説
明する。本実施例は、本発明をアクティブマトリクス型
液晶表示装置（ＡＭＬＣＤ）を構成するアクティブマト
リクス基板の例である。アクティブマトリクス基板は同
一基板上にＣＭＯＳ回路で構成された駆動回路とＮＴＦ
Ｔで構成された画素マトリクス回路とが作製されてい
る。なお、簡略にＰチャネル型ＴＦＴ（ＰＴＦＴ）の作
製工程及び条件の１例を以下に示す。

【００９１】まず、リンイオンを注入したソース及びド
レイン領域にＰ型の導電性を付与する不純物イオン（ボ
ロン）を注入する。ドーピングガスとして、水素で５％
に希釈されたジボランを用いる。加速電圧は６０〜９０
ｋＶ、ドーズ量は１×１０¹³〜８×１０¹⁹atoms/cm³ と
する。なお、ソース及びドレイン領域に注入されたボロ
ンの濃度の最大値からリンの濃度の最大値を引いた濃度
が３×１０¹⁹〜３×１０²¹ atoms/cm³ となるようにド
ーズ量を調節することが重要である。この結果、ソース
及びドレイン領域の導電型が反転してＰ型の不純物領域
を形成することができる。なお、高抵抗領域の導電型も
反転する工程としてもよい。

【００９２】図５において、ＮＴＦＴ３０１、ＰＴＦＴ
３０２はＣＭＯＳ回路３０３を構成している。前述の様
に公知のＣＭＯＳ技術を用いれば実施例１とほぼ同様の
工程で容易に実現できる。

【００９３】また、画素マトリクス回路を構成する画素
ＴＦＴ（本実施例ではＮＴＦＴ）３０４は実施例１で説
明した作製工程に多少の工程を足せば実現できる。

【００９４】まず、実施例１の工程に従って、画素ＴＦ
Ｔ３０４及びＣＭＯＳ回路３０３を複数形成する。次
に、図５に示す様に第１の平坦化膜３１０を形成する。
本実施例では窒化珪素（５０ｎｍ）／酸化珪素（２５ｎ
ｍ）／アクリル（１μｍ）の積層構造を第１の平坦化膜
３１０として利用する。

【００９５】なお、アクリルやポリイミドといった有機
性樹脂膜はスピンコート法で形成する溶液塗布型絶縁膜
なので、厚い膜を容易に形成できる上、非常に平坦な面
を得ることが可能である。そのため、１μｍ程度の膜厚
を高いスループットで形成することが可能であり、良好
な平坦面が得られる。

【００９６】次に、第１の平坦化膜３１０上に遮光性導
電膜でなるブラックマスク３１１を形成する。またブラ
ックマスク３１１を形成するに先立って、第１の平坦化
膜３１０をエッチングして、最下層の窒化珪素膜のみを
残した凹部を形成しておく。

【００９７】このようにしておくことで、凹部を形成し
た部分では画素ＴＦＴ３０４のドレイン電極とブラック
マスク３１１とが窒化珪素膜のみを介して近接し、そこ
で補助容量３１２を形成する。窒化珪素は比誘電率が高
く、しかも膜厚が薄いので大容量を確保しやすい。

【００９８】ブラックマスク３１１を形成すると同時に
補助容量３１２を形成したら、第２の平坦化膜３１３を
１．５μｍ厚のアクリルで形成する。補助容量５２を形
成した部分は大きな段差を生じるが、その様な段差も十
分に平坦化できる。

【００９９】最後に、第１の平坦化膜３１０及び第２の
平坦化膜３１３にコンタクトホールを形成し、透明導電
膜（代表的にはＩＴＯ）からなる画素電極３１４を形成
する。こうして図５に示すアクティブマトリクス基板を
作製することができる。

【０１００】なお、画素電極３１４として反射性の高い
導電膜、代表的にはアルミニウムまたはアルミニウムを
主成分とする材料を用いれば、反射型ＡＭＬＣＤ用のア
クティブマトリクス基板を作製することもできる。

【０１０１】また、図５では画素ＴＦＴのゲート電極を
ダブルゲート構造としているが、シングルゲート構造で
も良いし、トリプルゲート構造等のマルチゲート構造と
しても構わない。

【０１０２】また、アクティブマトリクス基板の構造は
本実施例の構造に限定されるものではない。本発明の特
徴はゲート電極の構成およびソース／ドレイン領域のシ
リサイド化にあるので、それ以外の構成は本発明を限定
するものではなく、実施者が適宜決定すれば良い。

【０１０３】〔実施例３〕図６を用いて本実施例を説明
する。本実施例では、実施例１と異なる工程でＴＦＴを
形成する場合の例であり、実施例１の陽極酸化工程の変
形例である。なお、本実施例の構成を他の実施例の構成
に利用することは可能である。

【０１０４】ここでは、実施例１とは図３（Ｊ）の状態
の工程までは同一の工程であるためその記載は省略す
る。図３（Ｊ）を得たら、図６（Ａ）に示すようにゲー
ト絶縁膜のパターニングを行う。図６（Ａ）において、
４００は基板、４０１は下地膜、４０３は活性層、４０
９ａは堆積絶縁膜、４０９ｂは熱酸化膜、４１０はタン
タル層、４２０はアルミニウム層、４１はアルミニウム
層を陽極酸化した多孔質状アルミナ層である。図３
（Ｊ）の状態を得たら、アルミニウム層４２０およびア
ルミナ層４１をマスクにして、堆積絶縁膜４０９ａと熱
酸化膜４０９ｂをエッチングして、ゲート絶縁膜４０９
をパターニングする。

【０１０５】次に、３％の酒石酸を含むエチレングリコ
ール溶液中で陽極酸化処理を行う。この処理ではとの両
方が陽極酸化されそれぞれ、膜厚の薄い陽極酸化物層が
形成される。（図６（Ｂ））

【０１０６】タンタル層４１０は多孔質状アルミナ層４
１に接する部分だけが陽極酸化されて、薄いタンタルオ
キサイド層４３に変成される。アルミニウム層４２０は
その表面（多孔質状アルミナ層４１の内側）に膜厚の薄
い無孔質状アルミナ層４２が形成される。ここでは到達
電圧を１〜２０Ｖ程度として、無孔質状アルミナ層４２
の膜厚が１０〜３０ｎｍとなるようにした。

【０１０７】そして、多孔質状アルミナ層４１を選択的
に除去して図６（Ｃ）の状態を得る。この状態ではタン
タル層４１０が露出する。

【０１０８】再度、３％の酒石酸を含むエチレングリコ
ール溶液中で到達電圧８０Ｖの陽極酸化処理を行う。こ
の処理ではアルミニウム層４２０とタンタル層４１０と
の両方が陽極酸化され、そ膜厚の厚いアルミナ層４２
１、膜厚の厚いタンタルオキサイド層４１１が形成され
る。この工程で先に形成された薄いアルミナ層４２、タ
ンタルオキサイド層４３はそれぞれ厚いアルミナ層４２
１、タンタルオキサイド層４１１と一体化される。（図
６（Ｄ））

【０１０９】実施例１の図３（Ｋ）の工程と異なり、本
実施例ではタンタル層４１０を陽極酸化するために、タ
ンタル層４１０を露出させた状態にして、タンタルオキ
サイド層４１１に変成しやすくさせており、タンタルオ
キサイド層４１１の膜厚がタンタル層４１０の２〜４倍
（代表的には３倍）程度に厚くなるようにする。このよ
うな構成とすることにより、後の高抵抗領域の上方に存
在しているタンタル層をタンタルオキサイド層４１１に
完全に変成し、ＴＦＴとして正常な動作を行う構造とす
る。

【０１１０】次に、活性層４０３に不純物イオンを添加
する。この工程は実施例１で説明した工程でおこえはよ
く、図６（Ｅ）に示すように活性層４０３にソース領域
４０４、ドレイン領域４０５、チャネル形成領域４０
６、高抵抗領域４０７、４０８が形成される。これ以降
は、実施例１と同様に、シリサイド化工程等を行いＴＦ
Ｔを完成させればよい。

【０１１１】〔実施例４〕本実施例を図７を用いて説明
する。本実施例は、実施例１のＴＦＴにおいて、金属層
（タンタル層１１０）と、アルミニウム層１２０でなる
２層ゲート電極、配線と他の配線の接続方法について説
明する。なお、図７に示すＴＦＴは図１と同じ構成であ
り、符号を省略した。

【０１１２】従来のアルミニウム単層のゲート電極構造
では、無孔質アルミナ層を除去するために、アルミ混酸
（リン酸、酢酸、硝酸、水を体積％で８５：５：５：５
の比で混合した酸）とクロム酸溶液とを混合した酸（こ
こではクロム混酸と呼ぶ）を用いている。クロム混酸を
用いた場合には、ゲート絶縁膜や下地膜を構成する酸化
珪素膜との選択比がとれず、ゲート絶縁膜や下地膜まで
エッチングされてしまっていた。なお、クロム混酸と
は、上記のアルミ混酸１０・に対してクロム酸溶液（ク
ロム酸３５０ｇと水１５０ｇを混合した溶液）５５０ｇ
を混合した酸である。

【０１１３】本実施例では、図７に示すように、クロム
混酸に対して選択比を有するタンタルをゲート電極・配
線の下層に形成したことにより、タンタル層１１０がエ
ッチングストッパとして機能し、また、引出配線１６０
と電気的な接続をとることもできる。なお図７ではゲー
ト配線が活性層と交差するゲート電極部で引出配線１６
０との接続を行ったが、他の部分でゲート配線と引出配
線１６０とのコンタクトをとっても良い。

【０１１４】〔実施例５〕 図８を用いて本実施例を説
明する。本実施例は実施例１の変形例であり、ソース／
ドレイン領域のソース／ドレイン電極との接続部上にコ
ンタクトバッドを形成する例を示す。

【０１１５】実施例３で説明したように、画素ＴＦＴの
層間絶縁膜は平坦な表面を得るために、８００ｎｍ〜１
μｍのように比較的厚く形成される。また、本発明では
ソース／ドレイン領域の表面をシリサイド化、もしくは
ソース／ドレイン領域を全てシリサイド化してしまうた
め、ソース／ドレイン電極との接続をとるために、上記
のように厚い層間絶縁膜にコンタクトホールを形成する
には問題が生ずる。

【０１１６】コンタクトホール形成のために、フッ酸に
よってウエットエッチングをした場合には、チタンシリ
サイド層がエッチングされてしまう。また、フッ素系ガ
スによってドライエッチングを用いた場合には、下地膜
やゲート絶縁膜に利用されている酸化珪素膜や窒化珪素
膜と選択比がとれないため、層間絶縁膜が厚いとエッチ
ングに時間がかかるため、下地膜やゲート絶縁膜がエッ
チングされてしまう危惧がある。

【０１１７】本実施例は上述した問題を解消したもので
ある。以下、図８を用いてコンタクトホールの形成工程
を説明する。先ず実施例１で説明した作製方法に従っ
て、図４（Ｏ）に示す状態を得る。図８（Ａ）は図４
（Ｏ）に対応しており、５００は基板、５０１は下地膜
である。多結晶シリコンでなる活性層には、ソース領域
５０４、ドレイン領域５０５、チャネル形成領域５０
６、高抵抗領域５０７、５０８が自己整合的に形成さ
れ、ソース／ドレイン領域５０５、５０４には、チタン
膜５１５との反応によってシリサイド層５０４ａ、５０
５ａが形成されている。５０９は熱酸化膜と堆積絶縁膜
とでなるゲート絶縁膜である。ゲート電極は、タンタル
層１１０、アルミニウム層５２０とでなる導電層を有
し、また当該導電膜の陽極酸化物であるタンタルオキサ
イド層１１１と、アルミナ層１２１とで被覆されてい
る。

【０１１８】本実施例では、ソース／ドレイン領域５０
４、５０５の表面をシリサイド化した後、未反応のチタ
ン膜５１５を残存させたまま、スッパッタ法によりアル
ミニウム膜５５０を厚さ６００〜１０００ｎｍの厚さに
成膜する。（図８（Ｂ））

【０１１９】次に、アルミニウム膜５５０のみをパター
ニングして、ソース／ドレイン電極とのコンタクトパッ
ド５５１、５５２を構成するアルミニウム層５５１ａ、
５５２ａを形成する。パターニングにはチタン膜５１５
とのエッチング選択比をとっるため、実施例１で示した
アルミ混酸を用いたウエットエッチングを用いる。（図
８（Ｃ））

【０１２０】次に、アルミニウム層５５１ａ、５５２ａ
をマスクにしてチタン膜５１５をパターニングし、コン
タクトパッド５５１、５５２を構成するチタン層５５１
ｂ、５５２ｂを形成する。パターニングにはここでは過
酸化水素溶液ととアンモニア溶液を混合したエッチャン
トを用いて、チタン膜５１５のみを選択的にパターニン
グした。以上の工程によって、アルミニウム層５５１
ａ、５５２ａとチタン層５５１ｂ、５５２ｂの積層導電
膜で構成されたコンタクトパッド５５１と５５２が形成
される。（図８（Ｄ））

【０１２１】次に、層間絶縁膜５３０を形成する。ここ
ではＴＥＯＳガスと酸素ガスを原料ガスに用いて、プラ
ズマＣＶＤ法にて、厚さ９００ｎｍの酸化珪素膜を成膜
した。そして、層間絶縁膜５３０にソース／ドレイン電
極のコンタクトホールを形成する。ここでは、フッ酸に
よるウエットエッチングを行った。本実施例では、コン
タクトホールの開口部に形成されたコンタクトパッド５
５１と５５２がエッチングストッパとして機能するた
め、シリサイド層５０４ａ、５０５ａがエッチングされ
るのを防ぐことができる。そして、スパッタ法でチタン
／アルミニウム／チタンでなる積層膜を連続成膜し、パ
ターニングしてソース電極５４１、ドレイン電極５４２
を形成する。（図８（Ｅ））

【０１２２】本実施例では、シリサイド工程で残存した
未反応のチタン膜をコンタクトパッド５５１、５５２と
して形成することによって、コンタクトホール形成時に
シリサイド層５０４ａ、５０５ａがエッチングされるこ
とを防ぐことができる。また、コンタクトパッド５５
１、５５２のソース／ドレイン電極との接続部にチタン
よりも低抵抗なアルミニウム層５５１ａ、５５２ａする
ことで、ソース／ドレイン電極との接続抵抗を下げるこ
とができる。本実施例ではチタンシリサイド層を形成す
る。先ずチタン（Ｔｉ）膜２１５をスパッタ法にて成膜
した。膜厚は１０〜１００ｎｍここでは、５０ｎｍの厚
さにする。この状態では、活性層１０３はソース／ドレ
イン領域１０４、１０５だけでチタン膜２１５と接して
いる。そして、５００〜６５０℃の温度、ここでは５５
０℃に加熱して、チタン膜２１５と、チタン膜２１５に
接している活性層１０３とを反応させてシリサイド化し
た。この結果ソース／ドレイン領域１０４、１０５の表
面には、チタンシリサイド層１０４ａ、１０５ａが自己
整合的に形成される。（図４（Ｏ））

【０１２３】〔実施例６〕 実施例１〜５では、ゲート
電極において、下層に設けられたタンタル層１１１を耐
熱性の低いアルミニウム層１２０のブロッキング層とし
て利用したが、タンタル層１１１を形成する代りに、ゲ
ート絶縁膜に、ブロッキング効果の高い窒化珪素膜を形
成するようにしても良い。この場合には、窒化珪素膜は
アルミニウム層との界面でストレスが発生し易いため、
ゲート絶縁膜とアルミニウム層との界面には窒化酸化珪
素膜を成膜すると良い。

【０１２４】本実施例ではゲート絶縁膜を形成する場合
には（図３（Ｇ）参照）堆積絶縁膜として、厚さ５〜３
０ｎｍの窒化珪素膜と厚さ１〜１０ｎｍの窒化酸化珪素
膜でなる積層膜をプラズマＣＶＤ法で連続成膜し、そし
て活性層を熱酸化して、窒化珪素膜との界面に熱酸化膜
を形成すればよい。なお、基板の耐熱性のため、熱酸化
工程が実施できない場合には、プラズマＣＶＤ法で酸化
珪素膜、窒化珪素膜、窒化酸化珪素膜を連続成膜すれば
よい。

【０１２５】〔実施例７〕 実施例１〜６に示した構成
を含むアクティブマトリクス基板（素子形成側基板）を
用いてＡＭＬＣＤを構成した場合の例について説明す
る。ここで本実施例のＡＭＬＣＤの外観を図９に示す。

【０１２６】図９（Ａ）において、８０１はアクティブ
マトリクス基板であり、画素マトリクス回路８０２、ソ
ース側駆動回路８０３、ゲート側駆動回路８０４が形成
されている。駆動回路はＮ型ＴＦＴとＰ型ＴＦＴとを相
補的に組み合わせたＣＭＯＳ回路で構成することが好ま
しい。また、８０５は対向基板である。

【０１２７】図９（Ａ）に示すＡＭＬＣＤはアクティブ
マトリクス基板８０１と対向基板８０５とが端面を揃え
て貼り合わされている。ただし、ある一部だけは対向基
板８０５を取り除き、露出したアクティブマトリクス基
板に対してＦＰＣ（フレキシブル・プリント・サーキッ
ト）８０６を接続してある。このＦＰＣ８０６によって
外部信号を回路内部へと伝達する。

【０１２８】また、ＦＰＣ８０６を取り付ける面を利用
してＩＣチップ８０７、８０８が取り付けられている。
これらのＩＣチップはビデオ信号の処理回路、タイミン
グパルス発生回路、γ補正回路、メモリ回路、演算回路
など、様々な回路をシリコン基板上に形成して構成され
る。図９（Ａ）では２個取り付けられているが、１個で
も良いし、さらに複数個であっても良い。

【０１２９】また、図９（Ｂ）の様な構成もとりうる。
図９（Ｂ）において図９（Ａ）と同一の部分は同じ符号
を付してある。ここでは図９（Ａ）でＩＣチップが行っ
ていた信号処理を、同一基板上にＴＦＴでもって形成さ
れたロジック回路８０９によって行う例を示している。
この場合、ロジック回路８０９も駆動回路８０３、８０
４と同様にＣＭＯＳ回路を基本として構成される。

【０１３０】また、本実施例のＡＭＬＣＤはブラックマ
スクをアクティブマトリクス基板に設ける構成（ＢＭ o
n ＴＦＴ）を採用するが、それに加えて対向側にブラッ
クマスクを設ける構成とすることも可能である。

【０１３１】また、カラーフィルターを用いてカラー表
示を行っても良いし、ＥＣＢ（電界制御複屈折）モー
ド、ＧＨ（ゲストホスト）モードなどで液晶を駆動し、
カラーフィルターを用いない構成としても良い。

【０１３２】また、特開平8-15686 号公報に記載された
技術の様に、マイクロレンズアレイを用いる構成にして
も良い。

【０１３３】〔実施例８〕本願発明の構成は、ＡＭＬＣ
Ｄ以外にも他の様々な電気光学装置や半導体回路に適用
することができる。

【０１３４】ＡＭＬＣＤ以外の電気光学装置としてはＥ
Ｌ（エレクトロルミネッセンス）表示装置やイメージセ
ンサ等を挙げることができる。

【０１３５】また、半導体回路としては、ＩＣチップで
構成されるマイクロプロセッサの様な演算処理回路、携
帯機器の入出力信号を扱う高周波モジュール（ＭＭＩＣ
など）が挙げられる。

【０１３６】このように本発明は絶縁ゲート型トランジ
スタで構成される回路によって機能する全ての半導体装
置に対して適用することが可能である。

【０１３７】〔実施例９〕実施例２に示したＡＭＬＣＤ
は、様々な電子機器のディスプレイとして利用される。
なお、本実施例に挙げる電子機器とは、アクティブマト
リクス型液晶表示装置を搭載した製品と定義する。

【０１３８】その様な電子機器としては、ビデオカメ
ラ、スチルカメラ、プロジェクター、プロジェクション
ＴＶ、ヘッドマウントディスプレイ、カーナビゲーショ
ン、パーソナルコンピュータ（ノート型を含む）、携帯
情報端末（モバイルコンピュータ、携帯電話等）などが
挙げられる。それらの一例を図１０に示す。

【０１３９】図１０（Ａ）は携帯電話であり、本体３０
０１、音声出力部３００２、音声入力部３００３、表示
装置３００４、操作スイッチ２００５、アンテナ３００
６で構成される。本願発明は音声出力部３００２、音声
入力部３００３、表示装置３００４等に適用することが
できる。

【０１４０】図１０（Ｂ）はビデオカメラであり、本体
３１０１、表示装置３１０２、音声入力部３１０３、操
作スイッチ３１０４、バッテリー３１０５、受像部３１
０６で構成される。本願発明は表示装置３１０２、音声
入力部３１０３、受像部３１０６に適用することができ
る。

【０１４１】図１０（Ｃ）はモバイルコンピュータ（モ
ービルコンピュータ）であり、本体３２０１、カメラ部
３２０２、受像部３２０３、操作スイッチ３２０４、表
示装置３２０５で構成される。本願発明は受像部３２０
３、表示装置３２０５等に適用できる。

【０１４２】図１０（Ｄ）はヘッドマウントディスプレ
イであり、本体３３０１、表示装置３３０２、バンド部
３３０３で構成される。本発明は表示装置３３０２に適
用することができる。

【０１４３】図１０（Ｅ）はリア型プロジェクターであ
り、本体３４０１、光源３４０２、表示装置３４０３、
偏光ビームスプリッタ３４０４、リフレクター３４０
５、３４０６、スクリーン３４０７で構成される。本発
明は表示装置３４０３に適用することができる。

【０１４４】図１０（Ｆ）はフロント型プロジェクター
であり、本体３５０１、光源３５０２、表示装置３５０
３、光学系３５０４、スクリーン３５０５で構成され
る。本発明は表示装置３５０３に適用することができ
る。

【０１４５】以上の様に、本発明の適用範囲は極めて広
く、あらゆる分野の電子機器に適用することが可能であ
る。また、他にも電光掲示盤、宣伝公告用ディスプレイ
などにも活用することができる。

【０１４６】

【発明の効果】本発明を利用することで絶縁ゲート型ト
ランジスタにおいて、ゲート電極としてアルミニウムま
たはアルミニウムを主成分とする材料を用いても、加熱
処理によってゲート電極と活性層との間で生じるショー
トなどの不良を防止することができる。よって、シリサ
イド化工程を用いることができるようになるため、ゲー
ト電極の低抵抗化とソース／ドレイン領域のシート抵抗
の低抵抗化が図れる

【０１４７】また、高い歩留りで信頼性の高い絶縁ゲー
ト型トランジスタを作製することができ、そのようなト
ランジスタで構成される半導体回路で機能する電気光学
装置や電気光学装置を搭載した電子機器の歩留り向上が
実現できる。

【図面の簡単な説明】

【図１】 実施例１のＴＦＴの断面構成図。

【図２】 ＴＦＴの作製工程を示す図。

【図３】 ＴＦＴの作製工程を示す図。

【図４】 ＴＦＴの作製工程を示す図。

【図５】 実施例２のアクティブマトリクス基板の断面
構成図。

【図６】 実施例３のＴＦＴの作製工程を示す図。

【図７】 実施例４のＴＦＴの断面構成図。。

【図８】 実施例５のＴＦＴの作製工程を示す図。

【図９】 実施例７のＡＭＬＣＤの構成を示す図。

【図１０】実施例９の電子機器の構成を示す図。

【図１１】実施例１のゲート電極付近の構造を示すＳＥ
Ｍ写真及びその模式図。

【図１２】 実施例１のゲート電極付近の構造を示すＳ
ＥＭ写真。

【図１３】 本発明の構成を説明するためのＴＦＴの断
面構成図。

【符号の簡単な説明】

１００ 基板 １０３ 活性層 １０４ ソース領域 １０４ａ シリサイド層 １０５ ドレイン領域 １０５ａ シリサイド層 １１０ タンタル層 １１１ タンタルオキサイド層（陽極酸化物層） １２０ アルミニウム層 １２１ アルミナ層（陽極酸化物層） １４１ ソース電極 １４２ ドレイン電極

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号 ＦＩ Ｈ０１Ｌ 29/78 ６１７Ｍ

Claims (13)

【特許請求の範囲】
1. 【請求項１】 同一基板上に形成された複数の絶縁ゲー
   ト型トランジスタで構成された半導体回路を含む半導体
   装置であって、 前記絶縁ゲート型トランジスタは、チャネル形成領域、
   ソース領域及びドレイン領域を有するシリコンを主成分
   とする活性層と、ゲート絶縁膜と、ゲート電極と、前記
   ソース領域に電気的に接続されたソース電極と、前記ド
   レイン領域に電気的に接続されたドレイン電極と、を有
   し、前記ゲート電極は、 前記ゲート絶縁膜に密接して形成され、アルミニウムよ
   りも融点が高く陽極酸化可能な金属材料を主成分とする
   金属層と、 前記金属層の側面に形成された前記金属材料の陽極酸化
   層と、 前記金属層上に接して形成されたアルミニウム層または
   アルミニウムを主成分とする材料層と、 前記アルミニウム層またはアルミニウムを主成分とする
   材料層の表面に形成されたアルミニウムを陽極酸化した
   アルミナ層と、を有し、 前記ソース領域、前記ドレイン領域には、少なくとも前
   記ソース電極、前記ドレイン電極との接続部にシリサイ
   ド層が形成されていることを特徴とする半導体装置。
2. 【請求項２】 前記金属層は、Ｔａ、Ｎｂ、Ｈｆ、Ｔ
   ｉ、Ｃｒのいずれか一種金属元素もしくはこれらの合
   金、又はＭｏとＴａの合金で形成されることを特徴とす
   る半導体装置。
3. 【請求項３】 前記シリサイド層は、Ｔａ、Ｃｒ、Ｍ
   ｎ、Ｎｂ、Ｍｏ、Ｔｉのいずれか一種の金属とシリコン
   との化合物であることを特徴とする半導体装置。
4. 【請求項４】 前記半導体層は、多結晶シリコン薄膜で
   形成されていることを特徴とする半導体装置。
5. 【請求項５】 同一基板上に形成された複数の薄膜トラ
   ンジスタで構成される半導体回路を含む半導体装置であ
   って、 前記薄膜トランジスタは、シリコンを主成分としチャネ
   ル形成領域、ソース領域及びドレイン領域を有する活性
   層と、ゲート絶縁膜と、ゲート電極と、前記ソース領域
   に電気的に接続されたソース電極と、前記ドレイン領域
   に電気的に接続されたドレイン電極と、を有し、前記ゲ
   ート電極は、 前記ゲート絶縁膜上に密接して形成されたタンタル層
   と、 前記タンタル層の側面に形成されたタンタルオキサイド
   層と、 前記タンタル層上に密接して形成されたアルミニウム層
   またはアルミニウムを主成分とする材料層と、 前記アルミニウム層またはアルミニウムを主成分とする
   材料層の表面に形成されたアルミナ層と、を有し、 前記ソース領域、前記ドレイン領域には、少なくとも前
   記ソース電極、前記ドレイン電極との接続部にシリサイ
   ド層が形成されていることを特徴とする半導体装置。
6. 【請求項６】 請求項５において、前記タンタル層の膜
   厚は５〜２００ｎｍであることを特徴とする半導体装
   置。
7. 【請求項７】 請求項５又は６において、前記タンタル
   オキサイド層の端部は前記アルミナ層よりも外側に突出
   していることを特徴とする半導体装置。
8. 【請求項８】 請求項５乃至請求項７のいずれかにおい
   て、前記タンタルオキサイド層の膜厚は前記タンタル層
   の膜厚の２〜４倍であることを特徴とする半導体装置。
9. 【請求項９】 同一基板上に形成された複数の薄膜トラ
   ンジスタで構成される半導体回路を構成に含む半導体装
   置の作製方法であって、 活性層と、該活性層に密接したゲート絶縁膜とを形成す
   る第１の工程と、 前記ゲート絶縁膜に密接してタンタル層を形成する第２
   の工程と、 前記タンタル層に密接してアルミニウム層またはアルミ
   ニウムを主成分とする材料層を形成する第３の工程と、 第１の陽極酸化処理によって、前記アルミニウム層また
   はアルミニウムを主成分とする材料層を選択的に陽極酸
   化して、その側面に多孔質状アルミナ層を形成する第４
   の工程と、 第２の陽極酸化処理によって、前記アルミニウム層また
   はアルミニウムを主成分とする材料層を陽極酸化して、
   その表面に無孔質状アルミナ層を形成すると同時に、前
   記タンタル層を陽極酸化して、その側面にタンタルオキ
   サイド層を形成する第５の工程と、 前記ゲート絶縁膜をパターニングして、前記活性層のソ
   ース、ドレイン領域の表面を露出させる第６の工程と、 前記多孔質アルミナ層を除去する第７の工程と、 前記ソース及びドレイン領域に導電性を付与する不純物
   を添加する第８の工程と、 前記ソース領域、前記ドレイン領域の少なくとも表面を
   シリサイド化する第９の工程と、 を有することを特徴とする半導体装置の作製方法。
10. 【請求項１０】 請求項９において、前記第６の工程
    は、前記多孔質状アルミナ層をマスクにして、前記ゲー
    ト絶縁膜をパターニングすることを特徴とする半導体装
    置の作製方法。
11. 【請求項１１】 請求項９において、前記第１の陽極酸
    化処理はシュウ酸を主成分とする溶液を電解溶液に用い
    ることを特徴とする半導体装置の作製方法。
12. 【請求項１２】 請求項９において、前記第２の陽極酸
    化処理は、酒石酸を主成分とする溶液を電解溶液に用い
    ることを特徴とする半導体装置の作製方法。
13. 【請求項１３】 同一基板上に形成された複数の絶縁ゲ
    ート型トランジスタで構成された半導体回路を含む半導
    体装置であって、 前記絶縁ゲート型トランジスタは、チャネル形成領域、
    ソース領域及びドレイン領域を有する活性層と、ゲート
    絶縁膜と、ゲート電極と、前記ソース領域に電気的に接
    続されたソース電極と、前記ドレイン領域に電気的に接
    続されたドレイン電極と、を有し、前記ゲート電極は、 前記ゲート絶縁膜上に接して形成されたアルミニウム層
    またはアルミニウムを主成分とする材料層と、前記アル
    ミニウム層またはアルミニウムを主成分とする材料層の
    表面に形成されたアルミニウムを陽極酸化したアルミナ
    層と、を有し、前記ゲート絶縁膜は窒化珪素層を有し、
    前記ソース領域、前記ドレイン領域には、少なくとも前
    記ソース電極、前記ドレイン領域との接続部にシリサイ
    ド層が形成されていることを特徴とする半導体装置。