JPH11261348A - Voltage amplifier - Google Patents

Voltage amplifier

Info

Publication number
JPH11261348A
JPH11261348A JP10057676A JP5767698A JPH11261348A JP H11261348 A JPH11261348 A JP H11261348A JP 10057676 A JP10057676 A JP 10057676A JP 5767698 A JP5767698 A JP 5767698A JP H11261348 A JPH11261348 A JP H11261348A
Authority
JP
Japan
Prior art keywords
resistor
operational amplifier
offset
input terminal
resistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10057676A
Other languages
Japanese (ja)
Inventor
Masayuki Higuchi
雅之 樋口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP10057676A priority Critical patent/JPH11261348A/en
Publication of JPH11261348A publication Critical patent/JPH11261348A/en
Pending legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)

Abstract

(57)【要約】 【課題】 オフセット電圧による電圧設定分解能が倍率
に依存しない電圧増幅器を得ることを目的とする。 【解決手段】 第2の抵抗5と並列にオフセット抵抗補
正回路23を設け、第2のオペアンプ3の帰還抵抗値を
倍率制御信号22によって設定することによって、オフ
セット電圧を補正し、オフセット可変による電圧設定分
解能を一定に保つ。
(57) [Problem] To provide a voltage amplifier whose voltage setting resolution by an offset voltage does not depend on a magnification. SOLUTION: An offset resistance correction circuit 23 is provided in parallel with a second resistor 5, and a feedback resistance value of a second operational amplifier 3 is set by a magnification control signal 22, thereby correcting an offset voltage and changing a voltage by variable offset. Keep the setting resolution constant.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は、倍率とオフセッ
ト電圧を可変できる電圧増幅器に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a voltage amplifier capable of changing a magnification and an offset voltage.

【0002】[0002]

【従来の技術】図3は従来の倍率オフセット可変型電圧
増幅器を示すもので、図において、1は入力端子、2は
第1の演算増幅器、3は第2の演算増幅器、4は第1の
抵抗、5は第2の抵抗、6はオフセット抵抗可変回路、
7は第1のオフセット可変用抵抗、8は第1のオフセッ
ト可変抵抗切替えスイッチ、9は第nのオフセット可変
用抵抗、10は第nのオフセット可変抵抗切替えスイッ
チ、11は定電圧発生回路、12は第3の抵抗、13は
倍率抵抗可変回路、14は第1の倍率可変用抵抗、15
は第1の倍率可変抵抗切替えスイッチ、16は第mの倍
率可変用抵抗、17は第mの倍率可変抵抗切替えスイッ
チ、18は第3の演算増幅器、19は第4の抵抗、20
は出力端子、21はオフセット制御信号、22は倍率制
御信号である。なお、上記演算増幅器を以下オペアンプ
と呼ぶこととする。
2. Description of the Related Art FIG. 3 shows a conventional variable-magnification offset voltage amplifier, in which 1 is an input terminal, 2 is a first operational amplifier, 3 is a second operational amplifier, and 4 is a first operational amplifier. A resistor, 5 is a second resistor, 6 is an offset resistance variable circuit,
7 is a first offset variable resistor, 8 is a first offset variable resistor switch, 9 is an nth offset variable resistor, 10 is an nth offset variable resistor switch, 11 is a constant voltage generating circuit, 12 Is a third resistance, 13 is a variable magnification resistance circuit, 14 is a first magnification variable resistance, 15
Is a first magnification variable resistance changeover switch, 16 is an m-th magnification variable resistance switch, 17 is an m-th magnification variable resistance changeover switch, 18 is a third operational amplifier, 19 is a fourth resistance, 20
Is an output terminal, 21 is an offset control signal, and 22 is a magnification control signal. Note that the above operational amplifier is hereinafter referred to as an operational amplifier.

【0003】次に、動作について説明する。入力端子1
に入力された電圧Vinは第1のオペアンプ2によって
増幅されるのと同時に、第2のオペアンプ3から出力さ
れるオフセット電圧Voffによってオフセットがかか
る。その後、第3のオペアンプ18によって再度増幅さ
れ出力端子20から出力される。ここでオフセット電圧
Voffは、第2のオペアンプ3、オフセット抵抗可変
回路6、第1の抵抗4、第2の抵抗5、定電圧発生回路
11によって生成される。
Next, the operation will be described. Input terminal 1
Is amplified by the first operational amplifier 2 and at the same time is offset by the offset voltage Voff output from the second operational amplifier 3. Thereafter, the signal is amplified again by the third operational amplifier 18 and output from the output terminal 20. Here, the offset voltage Voff is generated by the second operational amplifier 3, the offset resistance variable circuit 6, the first resistance 4, the second resistance 5, and the constant voltage generation circuit 11.

【0004】具体的には、 Voff=(R2/Rto+1)Vo (1) R2 :第2の抵抗5の抵抗値 Rto:第1の抵抗4の抵抗値とオフセット抵抗可変回
路6の抵抗値の合成抵抗 Vo :定電圧発生回路11の出力電圧 である。
More specifically, Voff = (R2 / Rto + 1) Vo (1) R2: resistance value of second resistance 5 Rto: synthesis of resistance value of first resistance 4 and resistance value of offset resistance variable circuit 6 Resistance Vo: output voltage of constant voltage generation circuit 11.

【0005】また、Rtoは第1〜第nのオフセット可
変抵抗切替えスイッチ8、10のオン、オフによって変
動し、また、第nのオフセット可変用抵抗9の抵抗値が
第1のオフセット可変用抵抗7の抵抗値の2n-1 倍にす
ると、 1/Rto=(1/R1)+((SWo1/Ro)+ … +(SWon/(2n-1 ×Ro))) (2) R1:第1の抵抗4の抵抗値 SWo1:第1のオフセット可変抵抗切替えスイッチ8
がオン→1、オフ→0 SWon:第nのオフセット可変抵抗切替えスイッチ1
0がオン→1、オフ→0 Ro:第1のオフセット可変用抵抗7の抵抗値 2n-1 ×Ro:第nのオフセット可変用抵抗9の抵抗値 となる。
Further, Rto varies depending on whether the first to n-th offset variable resistance changeover switches 8 and 10 are turned on and off, and the resistance value of the n-th offset variable resistance 9 is changed to the first offset variable resistance. Assuming that the resistance value is 2 n -1 times, the following equation is obtained: 1 / Rto = (1 / R1) + ((SWo1 / Ro) +... + (SWon / ( 2n-1 × Ro))) (2) R1: Resistance value SWo1: first offset variable resistance changeover switch 8 of first resistance 4
ON → 1, OFF → 0 SWon: nth offset variable resistance changeover switch 1
0: ON → 1, OFF → 0 Ro: resistance value of the first offset variable resistor 7 2 n-1 × Ro: resistance value of the n- th offset variable resistor 9

【0006】第1〜第nのオフセット可変抵抗切替えス
イッチ8、10は外部からのnbitのオフセット制御
信号21によってオン、オフが切り替えられ、オンオフ
の組み合わせは2n 通りできる。第1〜第nのオフセッ
ト可変抵抗切替えスイッチ8、10が全てオフの時、つ
まり、SWo1〜SWonが全て0の時、1/Rtoは
最小となり、逆に第1〜第nのオフセット可変抵抗切替
えスイッチ8、10が全てオンの時、つまり、SWo1
〜SWonが全て1の時、1/Rtoは最大となる。式
で表すと、 1/Rto=(1/R1)〜(1/R1)+(1/Ro)+ … +(1/(2n-1 ×Ro)) =(1/R1)〜(1/R1) +((2n −1)/(2n-1 ×Ro)) (3) の範囲となる。ここで、式(1)、(3)よりVoff
は、 Voff=(R2/R1+1)Vo 〜(R2/R1+R2×(2n−1)/(2n-1×Ro)+1)Vo (4) の範囲となる。また、オフセット制御信号21を切り替
えることによるVoffの設定分解能ΔVoffは、 ΔVoff=(R2/(2n-1 ×Ro))×Vo) (5) で一定となる。
The first to n-th offset variable resistance changeover switches 8 and 10 are turned on and off by an external n-bit offset control signal 21, and there are 2 n possible combinations of on and off. When the first to n-th offset variable resistance changeover switches 8 and 10 are all off, that is, when SWo1 to SWon are all 0, 1 / Rto becomes minimum, and conversely, the first to n-th offset variable resistance changeover switches When the switches 8 and 10 are all on, that is, SWo1
When ~ SWon are all 1, 1 / Rto becomes the maximum. When expressed by an equation, 1 / Rto = (1 / R1) to (1 / R1) + (1 / Ro) +... + (1 / (2 n-1 × Ro)) = (1 / R1) to (1 / R1) + ((2 n -1) / (2 n-1 × Ro)) in the range of (3). Here, Voff is obtained from equations (1) and (3).
Is in the range of: Voff = (R2 / R1 + 1) Vo to (R2 / R1 + R2 × (2 n -1) / (2 n-1 × Ro) +1) Vo (4) Further, the setting resolution ΔVoff of Voff by switching the offset control signal 21 is constant as follows: ΔVoff = (R2 / (2 n−1 × Ro)) × Vo) (5)

【0007】次に、第3のオペアンプ18の部分の動作
について考える。第1のオペアンプ2から出力された電
圧Vainは、第3の抵抗12、倍率抵抗可変回路1
3、第3のオペアンプ18、第4の抵抗19によって増
幅され、出力電圧Voutは、 Vout=−(R4/Rta)Vain (6) R4 :第4の抵抗19の抵抗値 Rta:第3の抵抗12の抵抗値と倍率抵抗可変回路1
3の抵抗値の合成抵抗となる。
Next, the operation of the third operational amplifier 18 will be considered. The voltage Vain output from the first operational amplifier 2 is applied to the third resistor 12 and the variable-magnification variable circuit 1.
3, amplified by the third operational amplifier 18 and the fourth resistor 19, the output voltage Vout is: Vout = − (R4 / Rta) Vain (6) R4: resistance value of the fourth resistor 19 Rta: third resistor 12 resistance value and magnification resistance variable circuit 1
3 is a combined resistance.

【0008】また、Rtaは第1〜第mの倍率可変抵抗
切替えスイッチ15、17のオン、オフによって変動
し、また、第mの倍率可変用抵抗16の抵抗値が第1の
倍率可変用抵抗14の抵抗値の2m-1 倍にすると、 1/Rta=(1/R3)+((SWa1/Ra)+ … +(SWam/(2m-1 ×Ra))) (7) R3:第3の抵抗12の抵抗値 SWa1:第1の倍率可変抵抗切替えスイッチ15がオ
ン→1、オフ→0 SWam:第mの倍率可変抵抗切替えスイッチ17がオ
ン→1、オフ→0 Ra:第1の倍率可変用抵抗14の抵抗値 2m-1 ×Ra:第mの倍率可変用抵抗16の抵抗値 となる。
Further, Rta varies depending on whether the first to m-th magnification variable resistance changeover switches 15 and 17 are on or off, and the resistance value of the m-th magnification variable resistance 16 is the first magnification variable resistance. If the resistance value is 2 m -1 times the resistance value of No. 14, 1 / Rta = (1 / R3) + ((SWa1 / Ra) +... + (SWam / (2m -1 × Ra))) (7) R3: Resistance value of third resistor 12 SWa1: first magnification variable resistance changeover switch 15 is on → 1, off → 0 SWam: mth magnification variable resistance changeover switch 17 is on → 1, off → 0 Ra: first 2 m -1 × Ra: the resistance value of the m- th scale variable resistor 16.

【0009】第1〜第mの倍率可変抵抗切替えスイッチ
15、17は外部からのmbitの倍率制御信号22に
よってオン、オフが切り替えられ、オンオフの組み合わ
せは2m 通りできる。第1〜第mの倍率可変抵抗切替え
スイッチ15、17が全てオフの時、つまり、SWa1
〜SWamが全て0の時、1/Rtaは最小となり、逆
に第1〜第mの倍率可変抵抗切替えスイッチ15、17
が全てオンの時、つまり、SWo1〜SWonが全て1
の時、1/Rtaは最大となる。式で表すと、 1/Rta=(1/R3)〜(1/R3) +(1/Ra)+ … +(1/(2m-1 ×Ra)) =(1/R3) 〜(1/R3)+((2m −1)/(2m-1 ×Ra)) (8) の範囲となる。式(6)、(8)よりVoutは、 Vout=−(R4/R3)Vain 〜−((R4/R3)+(R4×(2m−1)/(2m-1×Ra))) Vain (9) の範囲となる。また、倍率制御信号22を切り替えるこ
とによるVoutの設定分解能ΔVoutaは、 ΔVouta=(R4/(2m-1 ×Ra))Vain (10) で一定となる。
The first to mth magnification variable resistance changeover switches 15 and 17 are turned on and off by an external mbit magnification control signal 22, and there are 2 m combinations of on and off. When all of the first to m-th magnification variable resistance changeover switches 15 and 17 are off, that is, SWa1
When SWam is 0, 1 / Rta becomes minimum, and conversely, 1st to mth magnification variable resistance changeover switches 15, 17
Are all on, that is, SWo1 to SWon are all 1
In this case, 1 / Rta becomes maximum. When expressed by the formula, 1 / Rta = (1 / R3) to (1 / R3) + (1 / Ra) +... + (1 / (2 m-1 × Ra)) = (1 / R3) to (1 / R3) + ((2 m -1) / (2 m-1 × Ra)) in the range of (8). From Expressions (6) and (8), Vout is as follows: Vout = − (R4 / R3) Vin 〜 − ((R4 / R3) + (R4 × (2 m −1) / (2 m−1 × Ra))) Vain (9). Further, the setting resolution ΔVouta of Vout by switching the magnification control signal 22 is fixed as follows: ΔVouta = (R4 / (2 m−1 × Ra)) Vain (10)

【0010】入力端子1から入力される電圧値をVin
とすると、 Vain=−A×Vin+(A+1)Voff (11) A:第1のオペアンプ2の倍率である。式(6),(1
1)より、 Vout=(R4/Rta)A・Vin −(R4/Rta)・(A+1)Voff (12) となり、入力電圧Vinと出力電圧Voutの関係式が
得られる。
The voltage value input from the input terminal 1 is Vin
Then, Vain = −A × Vin + (A + 1) Voff (11) A: The magnification of the first operational amplifier 2. Equations (6), (1
From 1), Vout = (R4 / Rta) A · Vin− (R4 / Rta) · (A + 1) Voff (12), and the relational expression between the input voltage Vin and the output voltage Vout is obtained.

【0011】次に、この回路の入出力条件を説明する。
図4のように入力端子1から入力される電圧値の範囲V
inH〜VinLが、周囲の環境の変化などの要因で変
動するものとする。一方、出力端子20に出力する電圧
値の範囲VoutH〜VoutLは常に一定に保たねば
ならない。このような入出力条件の場合、入力された電
圧の範囲VinH〜VinLに対して、オフセット抵抗
可変回路6と倍率抵抗可変回路13の抵抗値をぞれぞれ
外部からのオフセット制御信号21と倍率制御信号22
によって可変させることによって、オフセット電圧Vo
ffと倍率抵抗可変回路13の抵抗値Rtaを変化さ
せ、出力端子20に出力させる電圧値の範囲VoutH
〜VoutLを一定に保つことができる。
Next, the input / output conditions of this circuit will be described.
As shown in FIG. 4, the range V of the voltage value input from the input terminal 1
It is assumed that inH to VinL fluctuate due to factors such as changes in the surrounding environment. On the other hand, the range of the voltage value output to the output terminal 20 VoutH to VoutL must always be kept constant. In the case of such input / output conditions, the resistance values of the offset resistance variable circuit 6 and the magnification resistance variable circuit 13 are set to be different from the external offset control signal 21 and the magnification for the input voltage range VinH to VinL, respectively. Control signal 22
The offset voltage Vo
ff and the resistance value Rta of the magnification resistance variable circuit 13 are changed to output a voltage value range VoutH to the output terminal 20.
~ VoutL can be kept constant.

【0012】[0012]

【発明が解決しようとする課題】従来の倍率オフセット
可変型電圧増幅器は、以上のように構成されていたた
め、例えばオフセット制御信号21を切り替えることに
よる出力電圧Voutの設定分解能ΔVoutoは式
(12)でVoffが変動した場合の分解能であるの
で、 ΔVouto=(R4/Rta)・(A+1)・Voff (13) となり、このΔVoutoがオフセット可変による出力
電圧設定の分解能である。式(5)よりΔVoffは一
定であるが、式(13)より、オフセット可変による出
力電圧設定分解能は、Rtaつまり倍率抵抗可変回路1
3の抵抗値に依存する。つまりRtaが小さくなるにつ
れて設定分解能が悪くなり、所望の出力電圧値に設定し
にくくなるという欠点があった。
Since the conventional variable magnification offset type voltage amplifier is configured as described above, the setting resolution ΔVout of the output voltage Vout by switching the offset control signal 21, for example, is given by the following equation (12). Since Voff is the resolution in the case of fluctuation, ΔVout = (R4 / Rta) · (A + 1) · Voff (13), where ΔVout is the resolution of the output voltage setting by variable offset. From equation (5), ΔVoff is constant, but from equation (13), the output voltage setting resolution by variable offset is Rta, that is, the variable magnification resistance circuit 1
3 depending on the resistance value. That is, as Rta becomes smaller, the setting resolution becomes worse, and it is difficult to set a desired output voltage value.

【0013】この発明は、上記のような課題を解消する
ためになされたものであり、倍率抵抗可変回路13の抵
抗値の変動をキャンセルするような回路を設け、オフセ
ット電圧による出力電圧値設定分解能が倍率抵抗可変回
路に依存しない電圧増幅器を得ることを目的とする。
SUMMARY OF THE INVENTION The present invention has been made to solve the above-described problem, and has a circuit for canceling a change in the resistance value of the variable magnification resistance circuit 13, and has an output voltage setting resolution by an offset voltage. To obtain a voltage amplifier that does not depend on a variable magnification resistance circuit.

【0014】[0014]

【課題を解決するための手段】第1の発明による電圧増
幅器は、第2の抵抗と並列にオフセット抵抗補正回路を
設け、オペアンプの帰還抵抗値を倍率制御信号によって
設定することによって、オフセット電圧を補正し、オフ
セット可変による電圧設定分解能を一定に保つ。
A voltage amplifier according to a first aspect of the present invention includes an offset resistance correction circuit provided in parallel with a second resistor, and sets an offset voltage by setting a feedback resistance value of the operational amplifier by a magnification control signal. Correct and maintain constant voltage setting resolution by variable offset.

【0015】また、第2の発明による電圧増幅器は、第
2のオペアンプの正側入力に入力する電圧を、倍率制御
信号によって制御することによって、オフセット電圧を
補正し、オフセット可変による電圧設定分解能を一定に
保つ。
Further, the voltage amplifier according to the second invention corrects the offset voltage by controlling the voltage input to the positive input of the second operational amplifier by a magnification control signal, and increases the voltage setting resolution by variable offset. Keep constant.

【0016】[0016]

【発明の実施の形態】実施の形態1.図1は、この発明
の実施の形態1を示す図であり、図において1〜22は
図3と同一のものである。23はオフセット抵抗補正回
路、24は第1のオフセット補正用抵抗、25は第1の
オフセット補正抵抗切替えスイッチ、26は第mのオフ
セット補正用抵抗、27は第mのオフセット補正抵抗切
替えスイッチである。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiment 1 FIG. 1 is a diagram showing a first embodiment of the present invention, in which 1 to 22 are the same as those in FIG. 23 is an offset resistance correction circuit, 24 is a first offset correction resistance, 25 is a first offset correction resistance changeover switch, 26 is an mth offset correction resistance changeover, and 27 is an mth offset correction resistance changeover switch. .

【0017】次に、実施の形態1の詳細な動作説明を行
う。基本的な動作は図3と同じである。ここで、倍率抵
抗可変回路13と抵抗値および回路構成が同じであるオ
フセット抵抗補正回路23を第2の抵抗5と並列に設
け、更に第2の抵抗5の抵抗値を第3の抵抗12の抵抗
値R3と同じにすると、式(1)は以下のように変形さ
れる。 Voff=(Rta/Rto+1)Vo (14) よって、式(3),(14)より、 Voff=(Rta/R1+1)Vo 〜(Rta/R1+Rta・(2n −1)/(2n-1 ×Ro)+1) ・Vo (15) の範囲となり、オフセット制御信号21を切り替えるこ
とによるVoffの設定分解能ΔVoffは、 ΔVoff=(Rta/(2n-1 ×Ro))×Vo (16) となる。これは、出力電圧での変動量ΔVoutoに換
算すると、式(13),(16)より、 ΔVouto=(R4/(2n-1 ×Ro))・(A+1)・Vo (17) となり、倍率抵抗可変回路13の抵抗値Rtaに依存せ
ず、また、R4,Ro,A,Voは固定値であるので一
定となる。よって、オフセット可変による電圧設定の分
解能を一定に保つことが可能となる。
Next, the operation of the first embodiment will be described in detail. The basic operation is the same as in FIG. Here, an offset resistance correction circuit 23 having the same resistance value and circuit configuration as the magnification resistance variable circuit 13 is provided in parallel with the second resistor 5, and the resistance value of the second resistor 5 Assuming that the resistance value is equal to R3, equation (1) is modified as follows. Voff = (Rta / Rto + 1) Vo (14) Therefore, from the equations (3) and (14), Voff = (Rta / R1 + 1) Vo to (Rta / R1 + Rta · (2 n −1) / (2 n−1 ×) Ro) +1) · Vo (15), and the setting resolution ΔVoff of Voff by switching the offset control signal 21 is as follows: ΔVoff = (Rta / (2 n−1 × Ro)) × Vo (16) This is, when converted into the variation amount ΔVout in the output voltage, from Expressions (13) and (16), ΔVout = (R4 / (2 n−1 × Ro)) · (A + 1) · Vo (17) It does not depend on the resistance value Rta of the variable resistance circuit 13, and R4, Ro, A, and Vo are fixed values and are constant. Therefore, it is possible to keep the resolution of the voltage setting by the offset variable constant.

【0018】実施の形態2.図2は、この発明の実施の
形態2を示す図であり、図において1〜22は図3と同
一のもの、23〜27は図1と同一のものである。28
は第4のオペアンプ、29は第5の抵抗、30は第6の
抵抗である。
Embodiment 2 FIG. FIG. 2 is a view showing a second embodiment of the present invention, in which 1 to 22 are the same as those in FIG. 3, and 23 to 27 are the same as those in FIG. 28
Is a fourth operational amplifier, 29 is a fifth resistor, and 30 is a sixth resistor.

【0019】次に、実施の形態2の詳細な動作説明を行
う。基本的な動作は図3と同じである。ここで、オフセ
ット抵抗可変回路23の回路構成および抵抗値を倍率抵
抗可変回路13と同じとし、第6の抵抗30の抵抗値を
第3の抵抗12の抵抗値R3と同じとすると、オフセッ
ト抵抗補正回路23と第6の抵抗30の合成抵抗値はR
taとなる。また、第4のオペアンプ28の出力電圧V
oは、 Vo=−Vos・Rta/R5 (18) Vos:定電圧発生回路11の出力電圧R5 :第5の
抵抗29の抵抗値となる。よって、式(1)は以下のよ
うに変形される。 Voff=−(R2/Rto+1)・Vos・Rta/R5 (19) よって、式(3),(19)より、 Voff=−[(R2/R1+1) 〜(R2/R1+R2・(2n −1)/(2n-1 ×Ro)+1)] Vos・Rta/R5 (20) の範囲となり、オフセット制御信号21を切り替えるこ
とによるVoffの設定分解能ΔVoffは、 ΔVoff=(R2/(2n-1 ×Ro))×Vos・Rta/R5 (21) となる。これは、出力電圧での変動量ΔVoutoに換
算すると、式(13),(21)より、 ΔVouto=(R4/R5)・(A+1)・R2/(2n-1 ×Ro) (22) となり、倍率抵抗可変回路13の抵抗値Rtaに依存せ
ず、また、R4,R5,Ro,R2,Aは固定値である
ので一定となる。よって、オフセット可変による電圧設
定の分解能を一定に保つことが可能となる。
Next, the operation of the second embodiment will be described in detail. The basic operation is the same as in FIG. Here, assuming that the circuit configuration and the resistance value of the offset resistance variable circuit 23 are the same as those of the magnification resistance variable circuit 13 and the resistance value of the sixth resistor 30 is the same as the resistance value R3 of the third resistor 12, offset resistance correction is performed. The combined resistance value of the circuit 23 and the sixth resistor 30 is R
ta. Also, the output voltage V of the fourth operational amplifier 28
o: Vo = −Vos · Rta / R5 (18) Vos: output voltage R5 of the constant voltage generation circuit 11: resistance value of the fifth resistor 29. Therefore, equation (1) is modified as follows. Voff = − (R2 / Rto + 1) · Vos · Rta / R5 (19) Therefore, according to equations (3) and (19), Voff = − [(R2 / R1 + 1) to (R2 / R1 + R2 · (2 n −1)) / (2 n-1 × Ro) +1)] Vos · Rta / R5 (20), and the setting resolution ΔVoff of Voff by switching the offset control signal 21 is ΔVoff = (R2 / (2 n−1 × Ro)) × Vos · Rta / R5 (21) This is converted into a variation ΔVout in the output voltage, and from Expressions (13) and (21), ΔVout = (R4 / R5) · (A + 1) · R2 / (2 n−1 × Ro) (22) , R4, R5, Ro, R2, and A are constant, independent of the resistance value Rta of the variable magnification resistance circuit 13. Therefore, it is possible to keep the resolution of the voltage setting by the offset variable constant.

【0020】[0020]

【発明の効果】第1の発明によれば、第2の抵抗と並列
にオフセット抵抗補正回路を設け、オペアンプの帰還抵
抗値を倍率制御信号によって設定できるようにしたた
め、後段で倍率が変動した場合にもオフセット電圧を補
正することができ、オフセット可変による電圧設定分解
能を一定に保つことができる効果がある。
According to the first aspect, the offset resistance correction circuit is provided in parallel with the second resistor so that the feedback resistance value of the operational amplifier can be set by the magnification control signal. Also, the offset voltage can be corrected, and the voltage setting resolution by the variable offset can be kept constant.

【0021】また、第2の発明によれば、第2のオペア
ンプの正側入力に入力する電圧を倍率制御信号によって
制御できるようにしたため、後段で倍率が変動した場合
にもオフセット電圧を補正することができ、オフセット
可変による電圧設定分解能を一定に保つことができる効
果がある。
According to the second aspect of the present invention, the voltage input to the positive input of the second operational amplifier can be controlled by the magnification control signal, so that the offset voltage is corrected even when the magnification changes in the subsequent stage. Thus, there is an effect that the voltage setting resolution by the variable offset can be kept constant.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 この発明による電圧増幅器の実施の形態1を
示す図である。
FIG. 1 is a diagram showing Embodiment 1 of a voltage amplifier according to the present invention.

【図2】 この発明による電圧増幅器の実施の形態2を
示す図である。
FIG. 2 is a diagram showing Embodiment 2 of a voltage amplifier according to the present invention.

【図3】 従来の電圧増幅器を示す図である。FIG. 3 is a diagram illustrating a conventional voltage amplifier.

【図4】 入出力電圧条件を示す図である。FIG. 4 is a diagram showing input / output voltage conditions.

【符号の説明】[Explanation of symbols]

1 入力端子、2 第1のオペアンプ、3 第2のオペ
アンプ、4 第1の抵抗、5 第2の抵抗、6 オフセ
ット抵抗可変回路、7 第1のオフセット可変用抵抗、
8 第1のオフセット可変抵抗切替えスイッチ、9 第
nのオフセット可変用抵抗、10 第nのオフセット可
変抵抗切替えスイッチ、11 定電圧発生回路、12
第3の抵抗、13 倍率抵抗可変回路、14 第1の倍
率可変用抵抗、15 第1の倍率可変抵抗切替えスイッ
チ、16 第mの倍率可変用抵抗、17 第mの倍率可
変抵抗切替えスイッチ、18 第3のオペアンプ、19
第4の抵抗、20 出力端子、21 オフセット制御信
号、22 倍率制御信号、23 オフセット抵抗補正回
路、24 第1のオフセット補正用抵抗、25第1のオ
フセット補正抵抗切替えスイッチ、26 第mのオフセ
ット補正用抵抗、27 第mのオフセット補正抵抗切替
えスイッチ、28 第4のオペアンプ、29 第5の抵
抗、30 第6の抵抗。
DESCRIPTION OF SYMBOLS 1 Input terminal, 2 1st operational amplifier, 3 2nd operational amplifier, 4 1st resistance, 5 2nd resistance, 6 offset resistance variable circuit, 7 1st offset variable resistance,
8 first offset variable resistance changeover switch, 9 nth offset variable resistance changer, 10 nth offset variable resistance changeover switch, 11 constant voltage generation circuit, 12
3rd resistor, 13 magnification variable resistance circuit, 14 first magnification variable resistance, 15 first magnification variable resistance changeover switch, 16 mth magnification variable resistance, 17 mth magnification variable resistance changeover switch, 18 3rd operational amplifier, 19
4th resistor, 20 output terminals, 21 offset control signal, 22 magnification control signal, 23 offset resistance correction circuit, 24 first offset correction resistor, 25 first offset correction resistance changeover switch, 26 m offset correction Resistance, 27 m-th offset correction resistance changeover switch, 28 4th operational amplifier, 29 5th resistance, 30 6th resistance.

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 入力端子と、この入力端子と負側入力端
子が接続された第1の演算増幅器(オペアンプ)と、こ
の第1の演算増幅器の正側入力端子と出力端子が接続さ
れた第2の演算増幅器と、この第2の演算増幅器の負側
入力端子に一端が接続され他端が接地されている第1の
抵抗と、この第1の抵抗の一端に接続された第1〜第n
(nは2以上の整数)のオフセット可変用抵抗、この第
1〜第nのオフセット可変用抵抗の他端に一端が接続さ
れ他端が前記第2の抵抗の他端に接続され、かつ外部か
らのオフセット制御信号によって開閉する第1〜第nの
オフセット可変抵抗切替えスイッチによって構成された
オフセット抵抗可変回路と、前記第2の演算増幅器の出
力端子に一端が接続され他端が前記第2の演算増幅器の
負側入力端子に接続された第2の抵抗と、この第2の抵
抗の一端に接続された第1〜第m(mは2以上の整数)
のオフセット補正用抵抗、この第1〜第mのオフセット
補正用抵抗の他端に一端が接続され他端が前記第2の抵
抗の他端に接続され、かつ外部からの倍率制御信号によ
って開閉する第1〜第mのオフセット補正抵抗切替えス
イッチによって構成されたオフセット抵抗補正回路と、
前記第2の演算増幅器の正側入力端子に接続された定電
圧発生回路と、前記第1の演算増幅器の出力端子に一端
が接続された第3の抵抗と、この第3の抵抗の他端に負
側入力端子が接続され正側入力端子が接地された第3の
演算増幅器と、前記第3の抵抗の一端に接続された第1
〜第mの倍率可変用抵抗、この第1〜第mの倍率可変用
抵抗の他端に一端が接続され他端が前記第3の抵抗の他
端に接続され、かつ前記倍率制御信号によって開閉する
第1〜第mの倍率可変抵抗切替えスイッチによって構成
された倍率抵抗可変回路と、前記第3の演算増幅器の負
側入力端子に一端が接続され他端が前記第3の演算増幅
器の出力端子に接続された第4の抵抗と、前記第3の演
算増幅器の出力端子と接続された出力端子とを有するこ
とを特徴とする電圧増幅器。
1. An input terminal, a first operational amplifier (op-amp) to which the input terminal is connected to the negative input terminal, and a first operational amplifier to which a positive input terminal and an output terminal of the first operational amplifier are connected. 2 operational amplifier, a first resistor having one end connected to the negative input terminal of the second operational amplifier and the other end grounded, and a first to a first connected to one end of the first resistor. n
An offset variable resistor (n is an integer of 2 or more), one end of which is connected to the other end of each of the first to n-th offset variable resistors, and the other end is connected to the other end of the second resistor; And an offset resistance variable circuit constituted by first to n-th offset variable resistance changeover switches that are opened and closed by an offset control signal from the first and second operational amplifiers. A second resistor connected to the negative input terminal of the operational amplifier, and first to m-th (m is an integer of 2 or more) connected to one end of the second resistor
, One end of which is connected to the other end of each of the first to m-th offset correction resistors, the other end of which is connected to the other end of the second resistor, and which is opened and closed by an external magnification control signal. An offset resistance correction circuit configured by first to m-th offset correction resistance changeover switches;
A constant voltage generating circuit connected to a positive input terminal of the second operational amplifier; a third resistor having one end connected to an output terminal of the first operational amplifier; and another end of the third resistor A third operational amplifier having a negative input terminal connected thereto and a positive input terminal grounded, and a first operational amplifier connected to one end of the third resistor.
To an m-th variable resistor, one end of which is connected to the other end of the first to m-th variable resistor, and the other end is connected to the other end of the third resistor, and is opened / closed by the magnification control signal. A variable resistance variable circuit constituted by first to m-th variable magnification resistance changeover switches, one end of which is connected to a negative input terminal of the third operational amplifier and the other end is an output terminal of the third operational amplifier. And a fourth resistor connected to the third operational amplifier, and an output terminal connected to the output terminal of the third operational amplifier.
【請求項2】 入力端子と、この入力端子と負側入力端
子が接続された第1の演算増幅器と、この第1の演算増
幅器の正側入力端子と出力端子が接続された第2の演算
増幅器と、この第2の演算増幅器の負側入力端子に一端
が接続され他端が接地されている第1の抵抗と、この第
1の抵抗の一端に接続された第1〜第n(nは2以上の
整数)のオフセット可変用抵抗、この第1〜第nのオフ
セット可変用抵抗の他端に一端が接続され他端が前記第
2の抵抗の他端に接続され、かつ外部からのオフセット
制御信号によって開閉する第1〜第nのオフセット可変
抵抗切替えスイッチによって構成されたオフセット抵抗
可変回路と、前記第2の演算増幅器の出力端子に一端が
接続され他端が前記第2の演算増幅器の負側入力端子に
接続された第2の抵抗と、前記第1の演算増幅器の出力
端子に一端が接続された第3の抵抗と、この第3の抵抗
の他端に負側入力端子が接続され正側入力端子が接地さ
れた第3の演算増幅器と、前記第3の抵抗の一端に接続
された第1〜第m(mは2以上の整数)の倍率可変用抵
抗、この第1〜第mの倍率可変用抵抗の他端に一端が接
続され他端が前記第3の抵抗の他端に接続され、かつ前
記倍率制御信号によって開閉する第1〜第mの倍率可変
抵抗切替えスイッチによって構成された倍率抵抗可変回
路と、前記第3の演算増幅器の負側入力端子に一端が接
続され他端が前記第3の演算増幅器の出力端子に接続さ
れた第4の抵抗と、この第3の演算増幅器の出力端子と
接続された出力端子と、前記第2の演算増幅器の正側入
力端子に出力端子が接続され正側入力端子が接地された
第4の演算増幅器と、この第4の演算増幅器の負側入力
端子に一端が接続された第5の抵抗と、この第5の抵抗
の他端に接続された定電圧発生回路と、前記第4の演算
増幅器の負側入力端子に一端が接続され、他端が前記第
4の演算増幅器の出力端子に接続された第6の抵抗と、
この第6の抵抗の一端に接続された第1〜第mのオフセ
ット補正用抵抗、この第1〜第mのオフセット補正用抵
抗の他端に一端が接続され他端が前記第2の抵抗の他端
に接続され、かつ外部からの倍率制御信号によって開閉
する第1〜第mのオフセット補正抵抗切替えスイッチに
よって構成されたオフセット抵抗補正回路とを有するこ
とを特徴とする電圧増幅器。
2. An input terminal, a first operational amplifier having the input terminal connected to the negative input terminal, and a second operational amplifier having a positive input terminal connected to the output terminal of the first operational amplifier. An amplifier, a first resistor having one end connected to the negative input terminal of the second operational amplifier and the other end grounded, and first to n-th (n) connected to one end of the first resistor. Is an integer of 2 or more). One end is connected to the other end of each of the first to n-th offset variable resistors, and the other end is connected to the other end of the second resistor. An offset resistance variable circuit constituted by first to n-th offset variable resistance changeover switches that are opened and closed by an offset control signal; and one end connected to the output terminal of the second operational amplifier and the other end connected to the second operational amplifier The second resistor connected to the negative input terminal of A third resistor having one end connected to the output terminal of the first operational amplifier; and a third resistor having a negative input terminal connected to the other end of the third resistor and a positive input terminal grounded. And a first to m-th (m is an integer of 2 or more) magnification varying resistors connected to one end of the third resistor, and the other end of each of the first to m-th magnification varying resistors. A magnification resistance variable circuit having one end connected and the other end connected to the other end of the third resistance, and configured by first to m-th magnification variable resistance changeover switches that are opened and closed by the magnification control signal; A fourth resistor having one end connected to the negative input terminal of the third operational amplifier and the other end connected to the output terminal of the third operational amplifier, and an output connected to the output terminal of the third operational amplifier. And an output terminal connected to the positive input terminal of the second operational amplifier and a positive input terminal. A fourth operational amplifier having a grounded terminal, a fifth resistor having one end connected to the negative input terminal of the fourth operational amplifier, and a constant voltage generator connected to the other end of the fifth resistor. A circuit, a sixth resistor having one end connected to the negative input terminal of the fourth operational amplifier, and the other end connected to the output terminal of the fourth operational amplifier;
A first to an m-th offset correction resistor connected to one end of the sixth resistor, one end connected to the other end of the first to m-th offset correction resistor, and the other end connected to the second resistor; A voltage amplifier comprising: an offset resistance correction circuit connected to the other end and configured by first to m-th offset correction resistance changeover switches that are opened and closed by an external magnification control signal.
JP10057676A 1998-03-10 1998-03-10 Voltage amplifier Pending JPH11261348A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10057676A JPH11261348A (en) 1998-03-10 1998-03-10 Voltage amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10057676A JPH11261348A (en) 1998-03-10 1998-03-10 Voltage amplifier

Publications (1)

Publication Number Publication Date
JPH11261348A true JPH11261348A (en) 1999-09-24

Family

ID=13062536

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10057676A Pending JPH11261348A (en) 1998-03-10 1998-03-10 Voltage amplifier

Country Status (1)

Country Link
JP (1) JPH11261348A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007108103A1 (en) * 2006-03-20 2007-09-27 Fujitsu Limited Analog circuit
WO2024143763A1 (en) * 2022-12-29 2024-07-04 주식회사 퀄리타스반도체 Offset calibration device and method

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007108103A1 (en) * 2006-03-20 2007-09-27 Fujitsu Limited Analog circuit
US7782140B2 (en) 2006-03-20 2010-08-24 Fujitsu Limited Analog circuit
WO2024143763A1 (en) * 2022-12-29 2024-07-04 주식회사 퀄리타스반도체 Offset calibration device and method

Similar Documents

Publication Publication Date Title
JP4718514B2 (en) Method and circuit arrangement for generating a periodic electrical signal with controllable phase
JPH05175762A (en) Gain adjustment circuit for operational amplifier
KR20030041847A (en) Pseudo-differential amplifier and analog-to-digital converter using the same
US20190165800A1 (en) Multiplying DAC of pipelined ADC
US8030991B2 (en) Frequency tuning and direct current offset canceling circuit for continuous-time analog filter with time divided
CN100379155C (en) level shifting circuit
JP3782911B2 (en) AD converter circuit
CN107786185B (en) Phase interpolator
JPH1065542A (en) Analog / digital conversion circuit
JPH06232706A (en) Comparator
JP5763112B2 (en) Switched capacitor circuit
CN112799460B (en) Comparison circuit with mismatch calibration function
JP3931323B2 (en) Switched capacitor amplifier
US6822599B2 (en) Integrated circuit and A/D conversion circuit
JP4746792B2 (en) A / D converter
JPH08274642A (en) DA converter and DA converter device
EP1652306A1 (en) Cross-coupled folding circuit and analog-to-digital converter provided with such a folding circuit
JPS6161577B2 (en)
EP1722211A2 (en) Linearizer circuit for a capacitive pressure sensor
JP3070809B2 (en) Function Generator
JPH07106965A (en) Digital waveform generator
JP2567361B2 (en) Pulse delay circuit
WO2025033441A1 (en) A/d converter and a/d conversion method
JP2024115139A (en) A/D Converter
JPS63121320A (en) Da converter with error correcting circuit