JPH11261348A - 電圧増幅器 - Google Patents
電圧増幅器Info
- Publication number
- JPH11261348A JPH11261348A JP10057676A JP5767698A JPH11261348A JP H11261348 A JPH11261348 A JP H11261348A JP 10057676 A JP10057676 A JP 10057676A JP 5767698 A JP5767698 A JP 5767698A JP H11261348 A JPH11261348 A JP H11261348A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- operational amplifier
- offset
- input terminal
- resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】 オフセット電圧による電圧設定分解能が倍率
に依存しない電圧増幅器を得ることを目的とする。 【解決手段】 第２の抵抗５と並列にオフセット抵抗補
正回路２３を設け、第２のオペアンプ３の帰還抵抗値を
倍率制御信号２２によって設定することによって、オフ
セット電圧を補正し、オフセット可変による電圧設定分
解能を一定に保つ。
に依存しない電圧増幅器を得ることを目的とする。 【解決手段】 第２の抵抗５と並列にオフセット抵抗補
正回路２３を設け、第２のオペアンプ３の帰還抵抗値を
倍率制御信号２２によって設定することによって、オフ
セット電圧を補正し、オフセット可変による電圧設定分
解能を一定に保つ。
Description
【０００１】
【発明の属する技術分野】この発明は、倍率とオフセッ
ト電圧を可変できる電圧増幅器に関するものである。
ト電圧を可変できる電圧増幅器に関するものである。
【０００２】
【従来の技術】図３は従来の倍率オフセット可変型電圧
増幅器を示すもので、図において、１は入力端子、２は
第１の演算増幅器、３は第２の演算増幅器、４は第１の
抵抗、５は第２の抵抗、６はオフセット抵抗可変回路、
７は第１のオフセット可変用抵抗、８は第１のオフセッ
ト可変抵抗切替えスイッチ、９は第ｎのオフセット可変
用抵抗、１０は第ｎのオフセット可変抵抗切替えスイッ
チ、１１は定電圧発生回路、１２は第３の抵抗、１３は
倍率抵抗可変回路、１４は第１の倍率可変用抵抗、１５
は第１の倍率可変抵抗切替えスイッチ、１６は第ｍの倍
率可変用抵抗、１７は第ｍの倍率可変抵抗切替えスイッ
チ、１８は第３の演算増幅器、１９は第４の抵抗、２０
は出力端子、２１はオフセット制御信号、２２は倍率制
御信号である。なお、上記演算増幅器を以下オペアンプ
と呼ぶこととする。
増幅器を示すもので、図において、１は入力端子、２は
第１の演算増幅器、３は第２の演算増幅器、４は第１の
抵抗、５は第２の抵抗、６はオフセット抵抗可変回路、
７は第１のオフセット可変用抵抗、８は第１のオフセッ
ト可変抵抗切替えスイッチ、９は第ｎのオフセット可変
用抵抗、１０は第ｎのオフセット可変抵抗切替えスイッ
チ、１１は定電圧発生回路、１２は第３の抵抗、１３は
倍率抵抗可変回路、１４は第１の倍率可変用抵抗、１５
は第１の倍率可変抵抗切替えスイッチ、１６は第ｍの倍
率可変用抵抗、１７は第ｍの倍率可変抵抗切替えスイッ
チ、１８は第３の演算増幅器、１９は第４の抵抗、２０
は出力端子、２１はオフセット制御信号、２２は倍率制
御信号である。なお、上記演算増幅器を以下オペアンプ
と呼ぶこととする。
【０００３】次に、動作について説明する。入力端子１
に入力された電圧Ｖｉｎは第１のオペアンプ２によって
増幅されるのと同時に、第２のオペアンプ３から出力さ
れるオフセット電圧Ｖｏｆｆによってオフセットがかか
る。その後、第３のオペアンプ１８によって再度増幅さ
れ出力端子２０から出力される。ここでオフセット電圧
Ｖｏｆｆは、第２のオペアンプ３、オフセット抵抗可変
回路６、第１の抵抗４、第２の抵抗５、定電圧発生回路
１１によって生成される。
に入力された電圧Ｖｉｎは第１のオペアンプ２によって
増幅されるのと同時に、第２のオペアンプ３から出力さ
れるオフセット電圧Ｖｏｆｆによってオフセットがかか
る。その後、第３のオペアンプ１８によって再度増幅さ
れ出力端子２０から出力される。ここでオフセット電圧
Ｖｏｆｆは、第２のオペアンプ３、オフセット抵抗可変
回路６、第１の抵抗４、第２の抵抗５、定電圧発生回路
１１によって生成される。
【０００４】具体的には、 Ｖｏｆｆ＝（Ｒ２／Ｒｔｏ＋１）Ｖｏ （１） Ｒ２ ：第２の抵抗５の抵抗値 Ｒｔｏ：第１の抵抗４の抵抗値とオフセット抵抗可変回
路６の抵抗値の合成抵抗 Ｖｏ ：定電圧発生回路１１の出力電圧 である。
路６の抵抗値の合成抵抗 Ｖｏ ：定電圧発生回路１１の出力電圧 である。
【０００５】また、Ｒｔｏは第１〜第ｎのオフセット可
変抵抗切替えスイッチ８、１０のオン、オフによって変
動し、また、第ｎのオフセット可変用抵抗９の抵抗値が
第１のオフセット可変用抵抗７の抵抗値の２n-1 倍にす
ると、 １／Ｒｔｏ＝（１／Ｒ１）＋（（ＳＷｏ１／Ｒｏ）＋ … ＋（ＳＷｏｎ／（２n-1 ×Ｒｏ））） （２） Ｒ１：第１の抵抗４の抵抗値 ＳＷｏ１：第１のオフセット可変抵抗切替えスイッチ８
がオン→１、オフ→０ ＳＷｏｎ：第ｎのオフセット可変抵抗切替えスイッチ１
０がオン→１、オフ→０ Ｒｏ：第１のオフセット可変用抵抗７の抵抗値 ２n-1 ×Ｒｏ：第ｎのオフセット可変用抵抗９の抵抗値 となる。
変抵抗切替えスイッチ８、１０のオン、オフによって変
動し、また、第ｎのオフセット可変用抵抗９の抵抗値が
第１のオフセット可変用抵抗７の抵抗値の２n-1 倍にす
ると、 １／Ｒｔｏ＝（１／Ｒ１）＋（（ＳＷｏ１／Ｒｏ）＋ … ＋（ＳＷｏｎ／（２n-1 ×Ｒｏ））） （２） Ｒ１：第１の抵抗４の抵抗値 ＳＷｏ１：第１のオフセット可変抵抗切替えスイッチ８
がオン→１、オフ→０ ＳＷｏｎ：第ｎのオフセット可変抵抗切替えスイッチ１
０がオン→１、オフ→０ Ｒｏ：第１のオフセット可変用抵抗７の抵抗値 ２n-1 ×Ｒｏ：第ｎのオフセット可変用抵抗９の抵抗値 となる。
【０００６】第１〜第ｎのオフセット可変抵抗切替えス
イッチ８、１０は外部からのｎｂｉｔのオフセット制御
信号２１によってオン、オフが切り替えられ、オンオフ
の組み合わせは２n 通りできる。第１〜第ｎのオフセッ
ト可変抵抗切替えスイッチ８、１０が全てオフの時、つ
まり、ＳＷｏ１〜ＳＷｏｎが全て０の時、１／Ｒｔｏは
最小となり、逆に第１〜第ｎのオフセット可変抵抗切替
えスイッチ８、１０が全てオンの時、つまり、ＳＷｏ１
〜ＳＷｏｎが全て１の時、１／Ｒｔｏは最大となる。式
で表すと、 １／Ｒｔｏ＝（１／Ｒ１）〜（１／Ｒ１）＋（１／Ｒｏ）＋ … ＋（１／（２n-1 ×Ｒｏ）） ＝（１／Ｒ１）〜（１／Ｒ１） ＋（（２n −１）／（２n-1 ×Ｒｏ）） （３） の範囲となる。ここで、式（１）、（３）よりＶｏｆｆ
は、 Ｖｏｆｆ＝（Ｒ２／Ｒ１＋１）Ｖｏ 〜（Ｒ２／Ｒ１＋Ｒ２×（２n−１）／（２n-1×Ｒｏ）＋１）Ｖｏ （４） の範囲となる。また、オフセット制御信号２１を切り替
えることによるＶｏｆｆの設定分解能ΔＶｏｆｆは、 ΔＶｏｆｆ＝（Ｒ２／（２n-1 ×Ｒｏ））×Ｖｏ） （５） で一定となる。
イッチ８、１０は外部からのｎｂｉｔのオフセット制御
信号２１によってオン、オフが切り替えられ、オンオフ
の組み合わせは２n 通りできる。第１〜第ｎのオフセッ
ト可変抵抗切替えスイッチ８、１０が全てオフの時、つ
まり、ＳＷｏ１〜ＳＷｏｎが全て０の時、１／Ｒｔｏは
最小となり、逆に第１〜第ｎのオフセット可変抵抗切替
えスイッチ８、１０が全てオンの時、つまり、ＳＷｏ１
〜ＳＷｏｎが全て１の時、１／Ｒｔｏは最大となる。式
で表すと、 １／Ｒｔｏ＝（１／Ｒ１）〜（１／Ｒ１）＋（１／Ｒｏ）＋ … ＋（１／（２n-1 ×Ｒｏ）） ＝（１／Ｒ１）〜（１／Ｒ１） ＋（（２n −１）／（２n-1 ×Ｒｏ）） （３） の範囲となる。ここで、式（１）、（３）よりＶｏｆｆ
は、 Ｖｏｆｆ＝（Ｒ２／Ｒ１＋１）Ｖｏ 〜（Ｒ２／Ｒ１＋Ｒ２×（２n−１）／（２n-1×Ｒｏ）＋１）Ｖｏ （４） の範囲となる。また、オフセット制御信号２１を切り替
えることによるＶｏｆｆの設定分解能ΔＶｏｆｆは、 ΔＶｏｆｆ＝（Ｒ２／（２n-1 ×Ｒｏ））×Ｖｏ） （５） で一定となる。
【０００７】次に、第３のオペアンプ１８の部分の動作
について考える。第１のオペアンプ２から出力された電
圧Ｖａｉｎは、第３の抵抗１２、倍率抵抗可変回路１
３、第３のオペアンプ１８、第４の抵抗１９によって増
幅され、出力電圧Ｖｏｕｔは、 Ｖｏｕｔ＝−（Ｒ４／Ｒｔａ）Ｖａｉｎ （６） Ｒ４ ：第４の抵抗１９の抵抗値 Ｒｔａ：第３の抵抗１２の抵抗値と倍率抵抗可変回路１
３の抵抗値の合成抵抗となる。
について考える。第１のオペアンプ２から出力された電
圧Ｖａｉｎは、第３の抵抗１２、倍率抵抗可変回路１
３、第３のオペアンプ１８、第４の抵抗１９によって増
幅され、出力電圧Ｖｏｕｔは、 Ｖｏｕｔ＝−（Ｒ４／Ｒｔａ）Ｖａｉｎ （６） Ｒ４ ：第４の抵抗１９の抵抗値 Ｒｔａ：第３の抵抗１２の抵抗値と倍率抵抗可変回路１
３の抵抗値の合成抵抗となる。
【０００８】また、Ｒｔａは第１〜第ｍの倍率可変抵抗
切替えスイッチ１５、１７のオン、オフによって変動
し、また、第ｍの倍率可変用抵抗１６の抵抗値が第１の
倍率可変用抵抗１４の抵抗値の２m-1 倍にすると、 １／Ｒｔａ＝（１／Ｒ３）＋（（ＳＷａ１／Ｒａ）＋ … ＋（ＳＷａｍ／（２m-1 ×Ｒａ））） （７） Ｒ３：第３の抵抗１２の抵抗値 ＳＷａ１：第１の倍率可変抵抗切替えスイッチ１５がオ
ン→１、オフ→０ ＳＷａｍ：第ｍの倍率可変抵抗切替えスイッチ１７がオ
ン→１、オフ→０ Ｒａ：第１の倍率可変用抵抗１４の抵抗値 ２m-1 ×Ｒａ：第ｍの倍率可変用抵抗１６の抵抗値 となる。
切替えスイッチ１５、１７のオン、オフによって変動
し、また、第ｍの倍率可変用抵抗１６の抵抗値が第１の
倍率可変用抵抗１４の抵抗値の２m-1 倍にすると、 １／Ｒｔａ＝（１／Ｒ３）＋（（ＳＷａ１／Ｒａ）＋ … ＋（ＳＷａｍ／（２m-1 ×Ｒａ））） （７） Ｒ３：第３の抵抗１２の抵抗値 ＳＷａ１：第１の倍率可変抵抗切替えスイッチ１５がオ
ン→１、オフ→０ ＳＷａｍ：第ｍの倍率可変抵抗切替えスイッチ１７がオ
ン→１、オフ→０ Ｒａ：第１の倍率可変用抵抗１４の抵抗値 ２m-1 ×Ｒａ：第ｍの倍率可変用抵抗１６の抵抗値 となる。
【０００９】第１〜第ｍの倍率可変抵抗切替えスイッチ
１５、１７は外部からのｍｂｉｔの倍率制御信号２２に
よってオン、オフが切り替えられ、オンオフの組み合わ
せは２m 通りできる。第１〜第ｍの倍率可変抵抗切替え
スイッチ１５、１７が全てオフの時、つまり、ＳＷａ１
〜ＳＷａｍが全て０の時、１／Ｒｔａは最小となり、逆
に第１〜第ｍの倍率可変抵抗切替えスイッチ１５、１７
が全てオンの時、つまり、ＳＷｏ１〜ＳＷｏｎが全て１
の時、１／Ｒｔａは最大となる。式で表すと、 １／Ｒｔａ＝（１／Ｒ３）〜（１／Ｒ３） ＋（１／Ｒａ）＋ … ＋（１／（２m-1 ×Ｒａ）） ＝（１／Ｒ３） 〜（１／Ｒ３）＋（（２m −１）／（２m-1 ×Ｒａ）） （８） の範囲となる。式（６）、（８）よりＶｏｕｔは、 Ｖｏｕｔ＝−（Ｒ４／Ｒ３）Ｖａｉｎ 〜−（（Ｒ４／Ｒ３）＋（Ｒ４×（２m−１）／（２m-1×Ｒａ））） Ｖａｉｎ （９） の範囲となる。また、倍率制御信号２２を切り替えるこ
とによるＶｏｕｔの設定分解能ΔＶｏｕｔａは、 ΔＶｏｕｔａ＝（Ｒ４／（２m-1 ×Ｒａ））Ｖａｉｎ （１０） で一定となる。
１５、１７は外部からのｍｂｉｔの倍率制御信号２２に
よってオン、オフが切り替えられ、オンオフの組み合わ
せは２m 通りできる。第１〜第ｍの倍率可変抵抗切替え
スイッチ１５、１７が全てオフの時、つまり、ＳＷａ１
〜ＳＷａｍが全て０の時、１／Ｒｔａは最小となり、逆
に第１〜第ｍの倍率可変抵抗切替えスイッチ１５、１７
が全てオンの時、つまり、ＳＷｏ１〜ＳＷｏｎが全て１
の時、１／Ｒｔａは最大となる。式で表すと、 １／Ｒｔａ＝（１／Ｒ３）〜（１／Ｒ３） ＋（１／Ｒａ）＋ … ＋（１／（２m-1 ×Ｒａ）） ＝（１／Ｒ３） 〜（１／Ｒ３）＋（（２m −１）／（２m-1 ×Ｒａ）） （８） の範囲となる。式（６）、（８）よりＶｏｕｔは、 Ｖｏｕｔ＝−（Ｒ４／Ｒ３）Ｖａｉｎ 〜−（（Ｒ４／Ｒ３）＋（Ｒ４×（２m−１）／（２m-1×Ｒａ））） Ｖａｉｎ （９） の範囲となる。また、倍率制御信号２２を切り替えるこ
とによるＶｏｕｔの設定分解能ΔＶｏｕｔａは、 ΔＶｏｕｔａ＝（Ｒ４／（２m-1 ×Ｒａ））Ｖａｉｎ （１０） で一定となる。
【００１０】入力端子１から入力される電圧値をＶｉｎ
とすると、 Ｖａｉｎ＝−Ａ×Ｖｉｎ＋（Ａ＋１）Ｖｏｆｆ （１１） Ａ：第１のオペアンプ２の倍率である。式（６），（１
１）より、 Ｖｏｕｔ＝（Ｒ４／Ｒｔａ）Ａ・Ｖｉｎ −（Ｒ４／Ｒｔａ）・（Ａ＋１）Ｖｏｆｆ （１２） となり、入力電圧Ｖｉｎと出力電圧Ｖｏｕｔの関係式が
得られる。
とすると、 Ｖａｉｎ＝−Ａ×Ｖｉｎ＋（Ａ＋１）Ｖｏｆｆ （１１） Ａ：第１のオペアンプ２の倍率である。式（６），（１
１）より、 Ｖｏｕｔ＝（Ｒ４／Ｒｔａ）Ａ・Ｖｉｎ −（Ｒ４／Ｒｔａ）・（Ａ＋１）Ｖｏｆｆ （１２） となり、入力電圧Ｖｉｎと出力電圧Ｖｏｕｔの関係式が
得られる。
【００１１】次に、この回路の入出力条件を説明する。
図４のように入力端子１から入力される電圧値の範囲Ｖ
ｉｎＨ〜ＶｉｎＬが、周囲の環境の変化などの要因で変
動するものとする。一方、出力端子２０に出力する電圧
値の範囲ＶｏｕｔＨ〜ＶｏｕｔＬは常に一定に保たねば
ならない。このような入出力条件の場合、入力された電
圧の範囲ＶｉｎＨ〜ＶｉｎＬに対して、オフセット抵抗
可変回路６と倍率抵抗可変回路１３の抵抗値をぞれぞれ
外部からのオフセット制御信号２１と倍率制御信号２２
によって可変させることによって、オフセット電圧Ｖｏ
ｆｆと倍率抵抗可変回路１３の抵抗値Ｒｔａを変化さ
せ、出力端子２０に出力させる電圧値の範囲ＶｏｕｔＨ
〜ＶｏｕｔＬを一定に保つことができる。
図４のように入力端子１から入力される電圧値の範囲Ｖ
ｉｎＨ〜ＶｉｎＬが、周囲の環境の変化などの要因で変
動するものとする。一方、出力端子２０に出力する電圧
値の範囲ＶｏｕｔＨ〜ＶｏｕｔＬは常に一定に保たねば
ならない。このような入出力条件の場合、入力された電
圧の範囲ＶｉｎＨ〜ＶｉｎＬに対して、オフセット抵抗
可変回路６と倍率抵抗可変回路１３の抵抗値をぞれぞれ
外部からのオフセット制御信号２１と倍率制御信号２２
によって可変させることによって、オフセット電圧Ｖｏ
ｆｆと倍率抵抗可変回路１３の抵抗値Ｒｔａを変化さ
せ、出力端子２０に出力させる電圧値の範囲ＶｏｕｔＨ
〜ＶｏｕｔＬを一定に保つことができる。
【００１２】
【発明が解決しようとする課題】従来の倍率オフセット
可変型電圧増幅器は、以上のように構成されていたた
め、例えばオフセット制御信号２１を切り替えることに
よる出力電圧Ｖｏｕｔの設定分解能ΔＶｏｕｔｏは式
（１２）でＶｏｆｆが変動した場合の分解能であるの
で、 ΔＶｏｕｔｏ＝（Ｒ４／Ｒｔａ）・（Ａ＋１）・Ｖｏｆｆ （１３） となり、このΔＶｏｕｔｏがオフセット可変による出力
電圧設定の分解能である。式（５）よりΔＶｏｆｆは一
定であるが、式（１３）より、オフセット可変による出
力電圧設定分解能は、Ｒｔａつまり倍率抵抗可変回路１
３の抵抗値に依存する。つまりＲｔａが小さくなるにつ
れて設定分解能が悪くなり、所望の出力電圧値に設定し
にくくなるという欠点があった。
可変型電圧増幅器は、以上のように構成されていたた
め、例えばオフセット制御信号２１を切り替えることに
よる出力電圧Ｖｏｕｔの設定分解能ΔＶｏｕｔｏは式
（１２）でＶｏｆｆが変動した場合の分解能であるの
で、 ΔＶｏｕｔｏ＝（Ｒ４／Ｒｔａ）・（Ａ＋１）・Ｖｏｆｆ （１３） となり、このΔＶｏｕｔｏがオフセット可変による出力
電圧設定の分解能である。式（５）よりΔＶｏｆｆは一
定であるが、式（１３）より、オフセット可変による出
力電圧設定分解能は、Ｒｔａつまり倍率抵抗可変回路１
３の抵抗値に依存する。つまりＲｔａが小さくなるにつ
れて設定分解能が悪くなり、所望の出力電圧値に設定し
にくくなるという欠点があった。
【００１３】この発明は、上記のような課題を解消する
ためになされたものであり、倍率抵抗可変回路１３の抵
抗値の変動をキャンセルするような回路を設け、オフセ
ット電圧による出力電圧値設定分解能が倍率抵抗可変回
路に依存しない電圧増幅器を得ることを目的とする。
ためになされたものであり、倍率抵抗可変回路１３の抵
抗値の変動をキャンセルするような回路を設け、オフセ
ット電圧による出力電圧値設定分解能が倍率抵抗可変回
路に依存しない電圧増幅器を得ることを目的とする。
【００１４】
【課題を解決するための手段】第１の発明による電圧増
幅器は、第２の抵抗と並列にオフセット抵抗補正回路を
設け、オペアンプの帰還抵抗値を倍率制御信号によって
設定することによって、オフセット電圧を補正し、オフ
セット可変による電圧設定分解能を一定に保つ。
幅器は、第２の抵抗と並列にオフセット抵抗補正回路を
設け、オペアンプの帰還抵抗値を倍率制御信号によって
設定することによって、オフセット電圧を補正し、オフ
セット可変による電圧設定分解能を一定に保つ。
【００１５】また、第２の発明による電圧増幅器は、第
２のオペアンプの正側入力に入力する電圧を、倍率制御
信号によって制御することによって、オフセット電圧を
補正し、オフセット可変による電圧設定分解能を一定に
保つ。
２のオペアンプの正側入力に入力する電圧を、倍率制御
信号によって制御することによって、オフセット電圧を
補正し、オフセット可変による電圧設定分解能を一定に
保つ。
【００１６】
【発明の実施の形態】実施の形態１．図１は、この発明
の実施の形態１を示す図であり、図において１〜２２は
図３と同一のものである。２３はオフセット抵抗補正回
路、２４は第１のオフセット補正用抵抗、２５は第１の
オフセット補正抵抗切替えスイッチ、２６は第ｍのオフ
セット補正用抵抗、２７は第ｍのオフセット補正抵抗切
替えスイッチである。
の実施の形態１を示す図であり、図において１〜２２は
図３と同一のものである。２３はオフセット抵抗補正回
路、２４は第１のオフセット補正用抵抗、２５は第１の
オフセット補正抵抗切替えスイッチ、２６は第ｍのオフ
セット補正用抵抗、２７は第ｍのオフセット補正抵抗切
替えスイッチである。
【００１７】次に、実施の形態１の詳細な動作説明を行
う。基本的な動作は図３と同じである。ここで、倍率抵
抗可変回路１３と抵抗値および回路構成が同じであるオ
フセット抵抗補正回路２３を第２の抵抗５と並列に設
け、更に第２の抵抗５の抵抗値を第３の抵抗１２の抵抗
値Ｒ３と同じにすると、式（１）は以下のように変形さ
れる。 Ｖｏｆｆ＝（Ｒｔａ／Ｒｔｏ＋１）Ｖｏ （１４） よって、式（３），（１４）より、 Ｖｏｆｆ＝（Ｒｔａ／Ｒ１＋１）Ｖｏ 〜（Ｒｔａ／Ｒ１＋Ｒｔａ・（２n −１）／（２n-1 ×Ｒｏ）＋１） ・Ｖｏ （１５） の範囲となり、オフセット制御信号２１を切り替えるこ
とによるＶｏｆｆの設定分解能ΔＶｏｆｆは、 ΔＶｏｆｆ＝（Ｒｔａ／（２n-1 ×Ｒｏ））×Ｖｏ （１６） となる。これは、出力電圧での変動量ΔＶｏｕｔｏに換
算すると、式（１３），（１６）より、 ΔＶｏｕｔｏ＝（Ｒ４／（２n-1 ×Ｒｏ））・（Ａ＋１）・Ｖｏ （１７） となり、倍率抵抗可変回路１３の抵抗値Ｒｔａに依存せ
ず、また、Ｒ４，Ｒｏ，Ａ，Ｖｏは固定値であるので一
定となる。よって、オフセット可変による電圧設定の分
解能を一定に保つことが可能となる。
う。基本的な動作は図３と同じである。ここで、倍率抵
抗可変回路１３と抵抗値および回路構成が同じであるオ
フセット抵抗補正回路２３を第２の抵抗５と並列に設
け、更に第２の抵抗５の抵抗値を第３の抵抗１２の抵抗
値Ｒ３と同じにすると、式（１）は以下のように変形さ
れる。 Ｖｏｆｆ＝（Ｒｔａ／Ｒｔｏ＋１）Ｖｏ （１４） よって、式（３），（１４）より、 Ｖｏｆｆ＝（Ｒｔａ／Ｒ１＋１）Ｖｏ 〜（Ｒｔａ／Ｒ１＋Ｒｔａ・（２n −１）／（２n-1 ×Ｒｏ）＋１） ・Ｖｏ （１５） の範囲となり、オフセット制御信号２１を切り替えるこ
とによるＶｏｆｆの設定分解能ΔＶｏｆｆは、 ΔＶｏｆｆ＝（Ｒｔａ／（２n-1 ×Ｒｏ））×Ｖｏ （１６） となる。これは、出力電圧での変動量ΔＶｏｕｔｏに換
算すると、式（１３），（１６）より、 ΔＶｏｕｔｏ＝（Ｒ４／（２n-1 ×Ｒｏ））・（Ａ＋１）・Ｖｏ （１７） となり、倍率抵抗可変回路１３の抵抗値Ｒｔａに依存せ
ず、また、Ｒ４，Ｒｏ，Ａ，Ｖｏは固定値であるので一
定となる。よって、オフセット可変による電圧設定の分
解能を一定に保つことが可能となる。
【００１８】実施の形態２．図２は、この発明の実施の
形態２を示す図であり、図において１〜２２は図３と同
一のもの、２３〜２７は図１と同一のものである。２８
は第４のオペアンプ、２９は第５の抵抗、３０は第６の
抵抗である。
形態２を示す図であり、図において１〜２２は図３と同
一のもの、２３〜２７は図１と同一のものである。２８
は第４のオペアンプ、２９は第５の抵抗、３０は第６の
抵抗である。
【００１９】次に、実施の形態２の詳細な動作説明を行
う。基本的な動作は図３と同じである。ここで、オフセ
ット抵抗可変回路２３の回路構成および抵抗値を倍率抵
抗可変回路１３と同じとし、第６の抵抗３０の抵抗値を
第３の抵抗１２の抵抗値Ｒ３と同じとすると、オフセッ
ト抵抗補正回路２３と第６の抵抗３０の合成抵抗値はＲ
ｔａとなる。また、第４のオペアンプ２８の出力電圧Ｖ
ｏは、 Ｖｏ＝−Ｖｏｓ・Ｒｔａ／Ｒ５ （１８） Ｖｏｓ：定電圧発生回路１１の出力電圧Ｒ５ ：第５の
抵抗２９の抵抗値となる。よって、式（１）は以下のよ
うに変形される。 Ｖｏｆｆ＝−（Ｒ２／Ｒｔｏ＋１）・Ｖｏｓ・Ｒｔａ／Ｒ５ （１９） よって、式（３），（１９）より、 Ｖｏｆｆ＝−［（Ｒ２／Ｒ１＋１） 〜（Ｒ２／Ｒ１＋Ｒ２・（２n −１）／（２n-1 ×Ｒｏ）＋１）］ Ｖｏｓ・Ｒｔａ／Ｒ５ （２０） の範囲となり、オフセット制御信号２１を切り替えるこ
とによるＶｏｆｆの設定分解能ΔＶｏｆｆは、 ΔＶｏｆｆ＝（Ｒ２／（２n-1 ×Ｒｏ））×Ｖｏｓ・Ｒｔａ／Ｒ５ （２１） となる。これは、出力電圧での変動量ΔＶｏｕｔｏに換
算すると、式（１３），（２１）より、 ΔＶｏｕｔｏ＝（Ｒ４／Ｒ５）・（Ａ＋１）・Ｒ２／（２n-1 ×Ｒｏ） （２２） となり、倍率抵抗可変回路１３の抵抗値Ｒｔａに依存せ
ず、また、Ｒ４，Ｒ５，Ｒｏ，Ｒ２，Ａは固定値である
ので一定となる。よって、オフセット可変による電圧設
定の分解能を一定に保つことが可能となる。
う。基本的な動作は図３と同じである。ここで、オフセ
ット抵抗可変回路２３の回路構成および抵抗値を倍率抵
抗可変回路１３と同じとし、第６の抵抗３０の抵抗値を
第３の抵抗１２の抵抗値Ｒ３と同じとすると、オフセッ
ト抵抗補正回路２３と第６の抵抗３０の合成抵抗値はＲ
ｔａとなる。また、第４のオペアンプ２８の出力電圧Ｖ
ｏは、 Ｖｏ＝−Ｖｏｓ・Ｒｔａ／Ｒ５ （１８） Ｖｏｓ：定電圧発生回路１１の出力電圧Ｒ５ ：第５の
抵抗２９の抵抗値となる。よって、式（１）は以下のよ
うに変形される。 Ｖｏｆｆ＝−（Ｒ２／Ｒｔｏ＋１）・Ｖｏｓ・Ｒｔａ／Ｒ５ （１９） よって、式（３），（１９）より、 Ｖｏｆｆ＝−［（Ｒ２／Ｒ１＋１） 〜（Ｒ２／Ｒ１＋Ｒ２・（２n −１）／（２n-1 ×Ｒｏ）＋１）］ Ｖｏｓ・Ｒｔａ／Ｒ５ （２０） の範囲となり、オフセット制御信号２１を切り替えるこ
とによるＶｏｆｆの設定分解能ΔＶｏｆｆは、 ΔＶｏｆｆ＝（Ｒ２／（２n-1 ×Ｒｏ））×Ｖｏｓ・Ｒｔａ／Ｒ５ （２１） となる。これは、出力電圧での変動量ΔＶｏｕｔｏに換
算すると、式（１３），（２１）より、 ΔＶｏｕｔｏ＝（Ｒ４／Ｒ５）・（Ａ＋１）・Ｒ２／（２n-1 ×Ｒｏ） （２２） となり、倍率抵抗可変回路１３の抵抗値Ｒｔａに依存せ
ず、また、Ｒ４，Ｒ５，Ｒｏ，Ｒ２，Ａは固定値である
ので一定となる。よって、オフセット可変による電圧設
定の分解能を一定に保つことが可能となる。
【００２０】
【発明の効果】第１の発明によれば、第２の抵抗と並列
にオフセット抵抗補正回路を設け、オペアンプの帰還抵
抗値を倍率制御信号によって設定できるようにしたた
め、後段で倍率が変動した場合にもオフセット電圧を補
正することができ、オフセット可変による電圧設定分解
能を一定に保つことができる効果がある。
にオフセット抵抗補正回路を設け、オペアンプの帰還抵
抗値を倍率制御信号によって設定できるようにしたた
め、後段で倍率が変動した場合にもオフセット電圧を補
正することができ、オフセット可変による電圧設定分解
能を一定に保つことができる効果がある。
【００２１】また、第２の発明によれば、第２のオペア
ンプの正側入力に入力する電圧を倍率制御信号によって
制御できるようにしたため、後段で倍率が変動した場合
にもオフセット電圧を補正することができ、オフセット
可変による電圧設定分解能を一定に保つことができる効
果がある。
ンプの正側入力に入力する電圧を倍率制御信号によって
制御できるようにしたため、後段で倍率が変動した場合
にもオフセット電圧を補正することができ、オフセット
可変による電圧設定分解能を一定に保つことができる効
果がある。
【図１】 この発明による電圧増幅器の実施の形態１を
示す図である。
示す図である。
【図２】 この発明による電圧増幅器の実施の形態２を
示す図である。
示す図である。
【図３】 従来の電圧増幅器を示す図である。
【図４】 入出力電圧条件を示す図である。
１ 入力端子、２ 第１のオペアンプ、３ 第２のオペ
アンプ、４ 第１の抵抗、５ 第２の抵抗、６ オフセ
ット抵抗可変回路、７ 第１のオフセット可変用抵抗、
８ 第１のオフセット可変抵抗切替えスイッチ、９ 第
ｎのオフセット可変用抵抗、１０ 第ｎのオフセット可
変抵抗切替えスイッチ、１１ 定電圧発生回路、１２
第３の抵抗、１３ 倍率抵抗可変回路、１４ 第１の倍
率可変用抵抗、１５ 第１の倍率可変抵抗切替えスイッ
チ、１６ 第ｍの倍率可変用抵抗、１７ 第ｍの倍率可
変抵抗切替えスイッチ、１８ 第３のオペアンプ、１９
第４の抵抗、２０ 出力端子、２１ オフセット制御信
号、２２ 倍率制御信号、２３ オフセット抵抗補正回
路、２４ 第１のオフセット補正用抵抗、２５第１のオ
フセット補正抵抗切替えスイッチ、２６ 第ｍのオフセ
ット補正用抵抗、２７ 第ｍのオフセット補正抵抗切替
えスイッチ、２８ 第４のオペアンプ、２９ 第５の抵
抗、３０ 第６の抵抗。
アンプ、４ 第１の抵抗、５ 第２の抵抗、６ オフセ
ット抵抗可変回路、７ 第１のオフセット可変用抵抗、
８ 第１のオフセット可変抵抗切替えスイッチ、９ 第
ｎのオフセット可変用抵抗、１０ 第ｎのオフセット可
変抵抗切替えスイッチ、１１ 定電圧発生回路、１２
第３の抵抗、１３ 倍率抵抗可変回路、１４ 第１の倍
率可変用抵抗、１５ 第１の倍率可変抵抗切替えスイッ
チ、１６ 第ｍの倍率可変用抵抗、１７ 第ｍの倍率可
変抵抗切替えスイッチ、１８ 第３のオペアンプ、１９
第４の抵抗、２０ 出力端子、２１ オフセット制御信
号、２２ 倍率制御信号、２３ オフセット抵抗補正回
路、２４ 第１のオフセット補正用抵抗、２５第１のオ
フセット補正抵抗切替えスイッチ、２６ 第ｍのオフセ
ット補正用抵抗、２７ 第ｍのオフセット補正抵抗切替
えスイッチ、２８ 第４のオペアンプ、２９ 第５の抵
抗、３０ 第６の抵抗。
Claims (2)
- 【請求項１】 入力端子と、この入力端子と負側入力端
子が接続された第１の演算増幅器（オペアンプ）と、こ
の第１の演算増幅器の正側入力端子と出力端子が接続さ
れた第２の演算増幅器と、この第２の演算増幅器の負側
入力端子に一端が接続され他端が接地されている第１の
抵抗と、この第１の抵抗の一端に接続された第１〜第ｎ
（ｎは２以上の整数）のオフセット可変用抵抗、この第
１〜第ｎのオフセット可変用抵抗の他端に一端が接続さ
れ他端が前記第２の抵抗の他端に接続され、かつ外部か
らのオフセット制御信号によって開閉する第１〜第ｎの
オフセット可変抵抗切替えスイッチによって構成された
オフセット抵抗可変回路と、前記第２の演算増幅器の出
力端子に一端が接続され他端が前記第２の演算増幅器の
負側入力端子に接続された第２の抵抗と、この第２の抵
抗の一端に接続された第１〜第ｍ（ｍは２以上の整数）
のオフセット補正用抵抗、この第１〜第ｍのオフセット
補正用抵抗の他端に一端が接続され他端が前記第２の抵
抗の他端に接続され、かつ外部からの倍率制御信号によ
って開閉する第１〜第ｍのオフセット補正抵抗切替えス
イッチによって構成されたオフセット抵抗補正回路と、
前記第２の演算増幅器の正側入力端子に接続された定電
圧発生回路と、前記第１の演算増幅器の出力端子に一端
が接続された第３の抵抗と、この第３の抵抗の他端に負
側入力端子が接続され正側入力端子が接地された第３の
演算増幅器と、前記第３の抵抗の一端に接続された第１
〜第ｍの倍率可変用抵抗、この第１〜第ｍの倍率可変用
抵抗の他端に一端が接続され他端が前記第３の抵抗の他
端に接続され、かつ前記倍率制御信号によって開閉する
第１〜第ｍの倍率可変抵抗切替えスイッチによって構成
された倍率抵抗可変回路と、前記第３の演算増幅器の負
側入力端子に一端が接続され他端が前記第３の演算増幅
器の出力端子に接続された第４の抵抗と、前記第３の演
算増幅器の出力端子と接続された出力端子とを有するこ
とを特徴とする電圧増幅器。 - 【請求項２】 入力端子と、この入力端子と負側入力端
子が接続された第１の演算増幅器と、この第１の演算増
幅器の正側入力端子と出力端子が接続された第２の演算
増幅器と、この第２の演算増幅器の負側入力端子に一端
が接続され他端が接地されている第１の抵抗と、この第
１の抵抗の一端に接続された第１〜第ｎ（ｎは２以上の
整数）のオフセット可変用抵抗、この第１〜第ｎのオフ
セット可変用抵抗の他端に一端が接続され他端が前記第
２の抵抗の他端に接続され、かつ外部からのオフセット
制御信号によって開閉する第１〜第ｎのオフセット可変
抵抗切替えスイッチによって構成されたオフセット抵抗
可変回路と、前記第２の演算増幅器の出力端子に一端が
接続され他端が前記第２の演算増幅器の負側入力端子に
接続された第２の抵抗と、前記第１の演算増幅器の出力
端子に一端が接続された第３の抵抗と、この第３の抵抗
の他端に負側入力端子が接続され正側入力端子が接地さ
れた第３の演算増幅器と、前記第３の抵抗の一端に接続
された第１〜第ｍ（ｍは２以上の整数）の倍率可変用抵
抗、この第１〜第ｍの倍率可変用抵抗の他端に一端が接
続され他端が前記第３の抵抗の他端に接続され、かつ前
記倍率制御信号によって開閉する第１〜第ｍの倍率可変
抵抗切替えスイッチによって構成された倍率抵抗可変回
路と、前記第３の演算増幅器の負側入力端子に一端が接
続され他端が前記第３の演算増幅器の出力端子に接続さ
れた第４の抵抗と、この第３の演算増幅器の出力端子と
接続された出力端子と、前記第２の演算増幅器の正側入
力端子に出力端子が接続され正側入力端子が接地された
第４の演算増幅器と、この第４の演算増幅器の負側入力
端子に一端が接続された第５の抵抗と、この第５の抵抗
の他端に接続された定電圧発生回路と、前記第４の演算
増幅器の負側入力端子に一端が接続され、他端が前記第
４の演算増幅器の出力端子に接続された第６の抵抗と、
この第６の抵抗の一端に接続された第１〜第ｍのオフセ
ット補正用抵抗、この第１〜第ｍのオフセット補正用抵
抗の他端に一端が接続され他端が前記第２の抵抗の他端
に接続され、かつ外部からの倍率制御信号によって開閉
する第１〜第ｍのオフセット補正抵抗切替えスイッチに
よって構成されたオフセット抵抗補正回路とを有するこ
とを特徴とする電圧増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10057676A JPH11261348A (ja) | 1998-03-10 | 1998-03-10 | 電圧増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10057676A JPH11261348A (ja) | 1998-03-10 | 1998-03-10 | 電圧増幅器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11261348A true JPH11261348A (ja) | 1999-09-24 |
Family
ID=13062536
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10057676A Pending JPH11261348A (ja) | 1998-03-10 | 1998-03-10 | 電圧増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11261348A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007108103A1 (ja) * | 2006-03-20 | 2007-09-27 | Fujitsu Limited | アナログ回路 |
| WO2024143763A1 (ko) * | 2022-12-29 | 2024-07-04 | 주식회사 퀄리타스반도체 | 오프셋 캘리브레이션 장치 및 방법 |
-
1998
- 1998-03-10 JP JP10057676A patent/JPH11261348A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007108103A1 (ja) * | 2006-03-20 | 2007-09-27 | Fujitsu Limited | アナログ回路 |
| US7782140B2 (en) | 2006-03-20 | 2010-08-24 | Fujitsu Limited | Analog circuit |
| WO2024143763A1 (ko) * | 2022-12-29 | 2024-07-04 | 주식회사 퀄리타스반도체 | 오프셋 캘리브레이션 장치 및 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4718514B2 (ja) | 制御可能な位相を具備する周期的電気信号を発生する方法及び回路装置 | |
| EP0448328A2 (en) | Digital-to-analog converter having a circuit for compensating for variation in output dependent on temperature change | |
| US20190165800A1 (en) | Multiplying DAC of pipelined ADC | |
| US8030991B2 (en) | Frequency tuning and direct current offset canceling circuit for continuous-time analog filter with time divided | |
| JPH11261348A (ja) | 電圧増幅器 | |
| CN100379155C (zh) | 电平移动电路 | |
| JP3782911B2 (ja) | Ａｄコンバータ回路 | |
| CN107786185B (zh) | 相位内插器 | |
| JPH1065542A (ja) | アナログ／ディジタル変換回路 | |
| JPH06232706A (ja) | 比較器 | |
| JP2002198755A (ja) | 可変利得増幅回路 | |
| CN112799460B (zh) | 具有失配校准功能的比较电路 | |
| JP3931323B2 (ja) | スイッチトキャパシタアンプ | |
| US6822599B2 (en) | Integrated circuit and A/D conversion circuit | |
| JP4746792B2 (ja) | Ａ／ｄ変換装置 | |
| JP2014160903A (ja) | スイッチトキャパシタ回路 | |
| JPH08274642A (ja) | Ｄａコンバ−タおよびｄａコンバ−タ装置 | |
| EP1652306A1 (en) | Cross-coupled folding circuit and analog-to-digital converter provided with such a folding circuit | |
| JPS6161577B2 (ja) | ||
| EP1722211A2 (en) | Linearizer circuit for a capacitive pressure sensor | |
| JP3108941B2 (ja) | 演算増幅回路 | |
| JP3070809B2 (ja) | ファンクション・ジェネレータ | |
| JPH07106965A (ja) | デジタル波形発生器 | |
| JPH09148930A (ja) | オペアンプのオフセット電圧補正回路 | |
| JP2567361B2 (ja) | パルス遅延回路 |