JPH11261571A - ショートセル多重装置及びショートセルヘッダ変換方法 - Google Patents

ショートセル多重装置及びショートセルヘッダ変換方法

Info

Publication number
JPH11261571A
JPH11261571A JP5870898A JP5870898A JPH11261571A JP H11261571 A JPH11261571 A JP H11261571A JP 5870898 A JP5870898 A JP 5870898A JP 5870898 A JP5870898 A JP 5870898A JP H11261571 A JPH11261571 A JP H11261571A
Authority
JP
Japan
Prior art keywords
cell
short
stored
partial fill
header conversion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP5870898A
Other languages
English (en)
Inventor
Hideaki Ono
英明 小野
Ryuichi Takechi
竜一 武智
Toru Fujisawa
徹 藤澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP5870898A priority Critical patent/JPH11261571A/ja
Priority to US09/152,179 priority patent/US6490286B1/en
Priority to DE69833712T priority patent/DE69833712T2/de
Priority to EP98117294A priority patent/EP0942617B1/en
Priority to CN98125568A priority patent/CN1103526C/zh
Publication of JPH11261571A publication Critical patent/JPH11261571A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
    • H04Q11/0428—Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
    • H04Q11/0478—Provisions for broadband connections
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5638—Services, e.g. multimedia, GOS, QOS
    • H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
    • H04L2012/5652—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly
    • H04L2012/5653—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly using the ATM adaptation layer [AAL]
    • H04L2012/5656—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly using the ATM adaptation layer [AAL] using the AAL2

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

(57)【要約】 【課題】ＡＴＭ交換機においてショートセル毎にＡＴＭ
セルのスイッチングを行うための構成を、ハードウェア
の規模拡大を抑えつつ実現可能なショートセル多重装置
を提供すること。 【解決手段】第１ヘッダ変換部１１は、自身に入力され
た各パーシャルフィルセルのＶＰＩをショートセル多重
部１２での多重処理の単位となる値に変換し、各パーシ
ャルフィルセルのＶＣＩをショートセル多重部１２にて
ショートセルに格納されるＣＩＤとなる値に変換して出
力する。ショートセル多重部１２は、第１ヘッダ変換部
１１から複数個のパーシャルフィルセルを受け取り、こ
れらのパーシャルフィルセル内の複数個のショートセル
をパーシャルフィルセルのＶＰＩ毎に多重化し、パーシ
ャルフィルセルのＶＣＩがＣＩＤとして格納されパーシ
ャルフィルセルのＶＰＩがＶＣＩとして格納されたＡＡ
Ｌ Ｔｙｐｅ２セルを生成する。第２ヘッダ変換部１３
は、ショートセル多重部１２からＡＡＬ Ｔｙｐｅ２セ
ルを受け取ってこのセルのＶＰＩ／ＶＣＩを所定値に変
換して出力する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ショートセルをＡ
ＴＭ(Asynchronous Transfer Mode)交換機を用いてルー
ティングするためのショートセル多重装置に関する。
【０００２】
【従来の技術】ＡＴＭを用いて通信を行う場合には、Ａ
ＴＭセルと呼ばれるデータの交換単位のペイロードにデ
ータを詰め込み、このＡＴＭセルを予め設定されたＡＴ
Ｍコネクションを用いて伝送することによってデータ通
信が行われる。このとき、１つのＡＴＭセルには、１つ
のＡＴＭコネクションに対して１つの宛先情報(ＶＰＩ
／ＶＣＩ：仮想パス識別子／仮想チャネル識別子)が割
り当てられ、そのＶＰＩ／ＶＣＩは、ＡＴＭセルのヘッ
ダに埋め込まれる。そして、このようなＡＴＭセルが、
ＶＰＩ／ＶＣＩに従って、ＡＴＭネットワーク内の所定
のＡＴＭコネクション上を伝送される。
【０００３】ところで、移動通信の場合には、通信帯域
の有効利用を図るため、伝送されるデータは、圧縮処理
が施された低ビットレートのデータ形式に変換されて伝
送される。このような低速ビットレートの情報を標準の
ＡＴＭセルのペイロードに埋め込むと、一つのＡＴＭセ
ルのペイロードがデータで満たされるのに時間を要す
る。このため、データの遅延を生じ、通信の品質低下を
招くおそれがある。
【０００４】そこで、ＡＴＭセルのペイロード中に情報
長の短いショートセルを複数個埋め込むことによって、
データがＡＴＭセル化される時間(セルのペイロードが
データで満たされる時間)の短縮化を図り、データの遅
延抑制及び伝送帯域の有効利用を図る伝送方式が、ＩＴ
Ｕ-Ｔを中心に進められている。
【０００５】図１８は、ペイロード内にショートセルが
多重されたＡＡＬ Ｔｙｐｅ２形式のＡＴＭセル(以下、
「ＡＡＬ Ｔｙｐｅ２セル」という)を示す図であり、図
１９は、図１８に示したＡＡＬ Ｔｙｐｅ２セル及びシ
ョートセルに格納されるヘッダ情報を示すテーブルであ
る。ＡＡＬ Ｔｙｐｅ２フォーマットは、複数個のショ
ートセルを伝送するためのＡＴＭセルとして近年勧告さ
れたものである。
【０００６】図１８において、ＡＡＬ Ｔｙｐｅ２セル
のヘッダは、標準セルヘッダのフォーマットに新たにＯ
ＳＦ,ＳＮ,Ｐの各フィールド(１バイト)が加えられてい
る。このため、ＡＡＬ Ｔｙｐｅ２セルのペイロード長
は、標準セルと異なり４７バイトとなっている。
【０００７】また、ショートセルは、ショートセルヘッ
ダとショートセルペイロードとからなる。ショートセル
ヘッダ内には、ショートセルコネクションを識別するた
めのＣＩＤ(ショートセルコネクション識別子)と、その
ショートセルのペイロード長を示す長さ表示(ＬＩ：Len
gth Indicator)とが埋め込まれる。一方、ショートセル
ペイロードには、上記した低ビットレートの情報が埋め
込まれる。以下、「ＡＡＬ Ｔｙｐｅ２セル」という場
合には、複数個のショートセルを格納したＡＡＬ Ｔｙ
ｐｅ２セルのことを指すものとする。
【０００８】
【発明が解決しようとする課題】しかしながら、上述し
たＡＡＬ Ｔｙｐｅ２セルをＡＴＭコネクションで伝送
する場合には以下の問題があった。即ち、ＡＡＬ Ｔｙ
ｐｅ２セルのペイロードには異なるＣＩＤを持つ複数個
のショートセルが多重される。このため、ＡＴＭ交換機
がショートセル単位でスイッチングを行わなければ、各
ショートセルを所望の宛先へ伝送することができない。
ところが、従来のＡＴＭ交換機は、ＡＴＭセルのペイロ
ードに埋め込まれたショートセルについての処理を行う
機能が搭載されていなかった。このため、ショートセル
単位のスイッチングを行うことができなかった。
【０００９】従って、ＡＴＭ交換機にショートセル単位
でのスイッチングを行う機能を持たせる必要があった。
この場合、機能実現に必要な構成を簡易とするため、Ａ
ＴＭ交換機がＡＡＬ Ｔｙｐｅ２セルに対する処理を施
すことによってショートセル単位でのスイッチングを行
う構成とすることが望ましい。
【００１０】そこで、ＡＴＭ交換機が、自身に入力され
たＡＡＬ Ｔｙｐｅ２セルから複数個のショートセルを
抽出し、各ショートセルを一つずつペイロードに格納し
たＡＴＭ標準セル(「パーシャルフィルセル」と称する)
を複数個生成し、パーシャルフィルセル毎にスイッチン
グを行えば、ショートセル単位でスイッチングを行うこ
とが可能となる。このような複数個のショートセルを格
納したＡＡＬ Ｔｙｐｅ２セルとパーシャルフィルセル
との変換を実行する装置をショートセル多重分離装置と
称する。
【００１１】このショートセル多重分離装置を構成する
場合において、複数個のショートセルを格納したＡＡＬ
Ｔｙｐｅ２セルとパーシャルフィルセルとの間の変換
を行う際には、これらのセルが呼(コネクション)単位で
一意に識別できるヘッダに付け替えることが必要であ
る。
【００１２】ここで、従来のＡＴＭ交換機は、自身に入
力される標準ＡＴＭセルのヘッダに格納されたＶＰＩ／
ＶＣＩ(入側ＶＰＩ／ＶＣＩ)とこれに対応するＶＰＩ／
ＶＣＩ(出側ＶＰＩ／ＶＣＩ)とを記憶したテーブルを有
しており、自身に入力されたＡＴＭセルのＶＰＩ／ＶＣ
Ｉをテーブルに従って変換する(ヘッダ変換)。そして、
ＡＴＭ交換機は、変換後の出側ＶＰＩ／ＶＣＩに従って
ＡＴＭセルの出方路を決定し(ルーティング)、その出方
路からＡＴＭセルを送出する。
【００１３】一方、ショートセルのヘッダ変換として
は、ＡＡＬ Ｔｙｐｅ２自体が比較的新しい概念である
ため、既存技術としてはまだ確立されていない。ここ
で、容易に考えられるショートセルヘッダ変換装置とし
ては、図２０に示すように、これまでのＡＴＭ標準セル
のヘッダ変換処理で行われている構成と同様の構成が考
えられる。即ち、ＡＴＭ交換機に入力されたセルのＶＰ
Ｉ,ＶＣＩ,ＣＩＤを全て参照して出側のＶＰＩ,ＶＣＩ,
ＣＩＤに付け替える構成である。
【００１４】この場合には、パーシャルフィルセルをＡ
ＡＬ Ｔｙｐｅ２セルに変換するには、図２０(ａ)に示
すように、アドレスを入側のＶＰＩ,ＶＣＩとし、デー
タを入側のＶＰＩ,ＶＣＩに対応する新たなＶＰＩ,ＶＣ
Ｉ,ＣＩＤとしたテーブルを用意する必要がある。一
方、ＡＡＬ Ｔｙｐｅ２セルをパーシャルフィルセルに
変換する場合には、図２０(ｂ)に示すように、アドレス
を上記した新たなＶＰＩ,ＶＣＩ,ＣＩＤとし、データを
新たなＶＰＩ,ＶＣＩ,ＣＩＤと対応する出側ＶＰＩ,Ｖ
ＣＩとしたテーブルを用意する必要がある。
【００１５】ところが、上述したテーブルに設定可能な
全てのパターンを格納すると、テーブルには、アドレス
領域として２の２８乗ビット，データとして３６ビット
が必要であるので、９.６ギガビットの膨大なメモリ容
量が必要となり、ショートセル多重分離装置のコストに
与える影響が大きい。また、従来行われているように、
ＶＰＩ及びＶＣＩの有効桁数を制限することによってテ
ーブルに要するメモリ量を減らすことはできるが、ＶＰ
Ｉ及びＶＣＩにＣＩＤ(８ビット)が加わるため、この場
合でもテーブルのメモリ量は従来より大きくなってしま
う。
【００１６】本発明は上記問題に鑑みなされたものであ
り、ＡＴＭ交換機においてショートセル毎にＡＴＭセル
のスイッチングを行うための構成を、ハードウェアの規
模拡大を抑えつつ実現可能なショートセル多重装置及び
ショートセルヘッダ変換方法を提供することを課題とす
る。
【００１７】
【課題を解決するための手段】本発明は、上述した課題
を解決するために以下の構成を採用する。すなわち、請
求項１の発明は、第１ヘッダ変換部と、ショートセル多
重部と、第２ヘッダ変換部とを備え、前記第１ヘッダ変
換部は、１個のショートセルを格納した標準セルたるパ
ーシャルフィルセルが複数個入力され、各パーシャルフ
ィルセルに格納された仮想パス識別子を前記ショートセ
ル多重部での多重処理の単位となる値に変換し、各パー
シャルフィルセルに格納された仮想コネクション識別子
を前記ショートセル多重部にてショートセルに格納され
るショートセルコネクション識別子となる値に変換して
出力し、前記ショートセル多重部は、前記第１ヘッダ変
換部から出力されたパーシャルフィルセルを複数個受け
取り、これらのパーシャルフィルセルに格納された複数
個のショートセルをパーシャルフィルセルに格納された
仮想パス識別子毎に多重化し、これらのパーシャルフィ
ルセルの仮想チャネル識別子がショートセルのコネクシ
ョン識別子として格納されこれらのショートセルを格納
していたパーシャルフィルセルの仮想パス識別子が仮想
チャネル識別子として格納されたセルを生成して出力
し、前記第２ヘッダ変換部は、前記ショートセル多重部
から出力されたセルを受け取り、このセルに格納された
仮想パス識別子及び仮想チャネル識別子の夫々を所定の
値に変換して出力することを特徴とするショートセル多
重装置である。
【００１８】請求項２の発明は、請求項１記載の第１ヘ
ッダ変換部が、多重化された複数個のショートセルを格
納したＡＡＬ Ｔｙｐｅ２形式のセルを受け取り、この
ＡＡＬ Ｔｙｐｅ２形式のセルに格納された仮想チャネ
ル識別子を変換処理後の仮想チャネル識別子のみでＡＡ
Ｌ Ｔｙｐｅ２形式のコネクションが識別可能な値に変
換し、このＡＡＬ Ｔｙｐｅ２形式のセルを出力し、第
１ヘッダ変換部から出力されたＡＡＬ Ｔｙｐｅ２形式
のセルを受け取り、このＡＡＬ Ｔｙｐｅ２形式のセル
に格納されたショートセルを１個ずつ格納したパーシャ
ルフィルセルを生成し、各パーシャルフィルセルにＡＡ
Ｌ Ｔｙｐｅ２セルの仮想チャネル識別子を仮想パス識
別子として格納し、各パーシャルフィルセルにそのパー
シャルフィルセルが格納するショートセルのコネクショ
ン識別子を仮想チャネル識別子として格納して出力する
ショートセル分離部をさらに備え、第２ヘッダ変換部
が、前記ショートセル分離部から出力されたパーシャル
フィルセルを受け取り、このパーシャルフィルセルに格
納された仮想パス識別子及び仮想チャネル識別子の夫々
を所定の値に変換して出力することを特徴とする。
【００１９】請求項３の発明は、請求項２記載の第１ヘ
ッダ変換部が、変換処理後のパーシャルフィルセルの仮
想パス識別子とＡＡＬ Ｔｙｐｅ２形式の仮想パス識別
子とが重複しないように仮想パス識別子を変換し、前記
第１ヘッダ変換部から出力されたパーシャルフィルセル
及びＡＡＬ Ｔｙｐｅ２形式のセルに格納された仮想パ
ス識別子に従って、パーシャルフィルセルを前記ショー
トセル多重部に入力し、ＡＡＬ Ｔｙｐｅ２形式のセル
を前記ショートセル分離部に入力する振分部をさらに備
えたことを特徴とする。
【００２０】請求項４の発明は、請求項３記載の第１ヘ
ッダ変換部が、２の乗数個の仮想パス識別子を有し、こ
の２の乗数個の仮想パス識別子の何れかを特定値とし、
この特定値でＡＡＬ Ｔｙｐｅ２形式のセルの仮想パス
識別子を変換し、特定値以外の値でパーシャルフィルセ
ルの仮想パス識別子を変換し、振分部が、自身に入力さ
れたセルのうち、特定値を仮想パス識別子として持つセ
ルを前記ショートセル多重部に入力し、特定値以外の値
を仮想パス識別子として持つセルを前記ショートセル分
離部に入力することを特徴とする。
【００２１】請求項５の発明は、請求項２記載のショー
トセル多重装置が、ショートセル多重部から出力された
ＡＡＬ Ｔｙｐｅ２形式のセルと前記ショートセル分離
部から出力されたパーシャルフィルセルとを多重し、前
記第２ヘッダ変換部に入力するセル多重部をさらに備え
たことを特徴とする。
【００２２】請求項６の発明は、請求項２記載の第１ヘ
ッダ変換部が、パーシャルフィルセル及びＡＡＬ Ｔｙ
ｐｅ２形式のセル以外のセルを受け取り、このセルに格
納された仮想チャネル識別子及び仮想チャネル識別子を
所定の値に変換して出力することを特徴とする。
【００２３】請求項７の発明は、請求項２記載のショー
トセル多重装置が第１ヘッダ変換部を複数個有し、各第
１ヘッダ変換部から出力されたパーシャルフィルセル及
びＡＡＬ Ｔｙｐｅ２形式のセルを受け取って前記振分
部へ向けて出力し、前記第２ヘッダ変換部から出力され
たパーシャルフィルセル及びＡＡＬ Ｔｙｐｅ２形式の
セルを受け取って所定の出方路から出力するＡＴＭスイ
ッチをさらに備えたことを特徴とする。
【００２４】請求項８の発明は、第１ヘッダ変換部と、
ショートセル分離部と、第２ヘッダ変換部とを備え、前
記第１ヘッダ変換部は、多重化された複数個のショート
セルを格納したセルを受け取り、このセルに格納された
仮想チャネル識別子を前記ショートセル分離部が変換後
の仮想チャネル識別子でこのセルに格納された各ショー
トセルのコネクションを識別可能な値に変換し、ヘッダ
を変換したセルを前記ショートセル分離部へ向けて出力
し、前記ショートセル分離部は、前記第１ヘッダ変換部
から出力されたセルを受け取り、このセルに格納された
ショートセルを１個ずつ格納した標準セルを生成し、各
標準セルに前記セルの仮想チャネル識別子を仮想パス識
別子として格納し、各標準セルにその標準セルが格納す
るショートセルのコネクション識別子を仮想チャネル識
別子として格納し、各標準セルを前記第２ヘッダ変換部
へ向けて出力し、前記第２ヘッダ変換部は、前記ショー
トセル分離部から出力された標準セルを受け取り、この
標準セルに格納された仮想パス識別子及び仮想チャネル
識別子の夫々を所定の値に変換して出力することを特徴
とするショートセル分離装置である。
【００２５】請求項９の発明は、ＡＴＭセルに格納され
たショートセルをＡＴＭ交換機によってその宛先へ転送
するためのショートセルヘッダ変換方法であって、１個
のショートセルを格納した標準セルたる各パーシャルフ
ィルセルに格納された仮想パス識別子を前記ショートセ
ル多重部での多重処理の単位となる値に変換する第１の
ステップと、各パーシャルフィルセルに格納された仮想
コネクション識別子を前記ショートセル多重部にてショ
ートセルに格納されるショートセルコネクション識別子
となる値に変換する第２のステップと、第２のステップ
を経た複数個のパーシャルフィルセルに格納された複数
個のショートセルをパーシャルフィルセルに格納された
仮想パス識別子毎に多重化する第３のステップと、第３
のステップにて多重化されたショートセルが格納されこ
れらのショートセルのコネクション識別子が仮想チャネ
ル識別子として格納されこれらのショートセルを格納し
ていたパーシャルフィルセルの仮想パス識別子が仮想チ
ャネル識別子として格納されたＡＡＬ Ｔｙｐｅ２形式
のセルを生成する第４のステップと、 第４のステップ
にて生成されたＡＡＬ Ｔｙｐｅ２形式のセルに格納さ
れた仮想パス識別子及び仮想チャネル識別子の夫々を所
定の値に変換して出力する第５のステップとを含むこと
を特徴とする。
【００２６】請求項１０の発明は、請求項９記載のショ
ートセルヘッダ変換方法が、多重化された複数個のショ
ートセルを格納したＡＡＬ Ｔｙｐｅ２形式のセルに格
納された仮想チャネル識別子を変換後の仮想チャネル識
別子のみでＡＡＬ Ｔｙｐｅ２形式のセルのコネクショ
ンを識別可能な値に変換する第６のステップと、第６の
ステップを経たＡＡＬ Ｔｙｐｅ２形式のセルに格納さ
れたショートセルを１個ずつ格納したパーシャルフィル
セルを生成する第７のステップと、第７のステップにて
生成された各パーシャルフィルセルにＡＡＬ Ｔｙｐｅ
２セルの仮想チャネル識別子を仮想パス識別子として格
納する第８のステップと、第７のステップにて生成され
た各パーシャルフィルセルにそのパーシャルフィルセル
が格納するショートセルのコネクション識別子を仮想チ
ャネル識別子として格納する第９のステップと、第９の
ステップを経たパーシャルフィルセルに格納された仮想
パス識別子及び仮想チャネル識別子の夫々を所定の値に
変換して出力する第１０のステップとをさらに含むこと
を特徴とする。
【００２７】請求項１１の発明は、ＡＴＭセルに格納さ
れたショートセルをＡＴＭ交換機によってその宛先へ転
送するためのショートセルヘッダ変換方法であって、多
重化された複数個のショートセルを格納したセルに格納
された仮想チャネル識別子を変換後の仮想チャネル識別
子で当該セルのコネクションを識別可能な値に変換する
第１のステップと、第１のステップを経たセルに格納さ
れたショートセルを１個ずつ格納した標準セルを生成す
る第２のステップと、第２のステップにて生成された各
標準セルに前記第１のステップを経たセルの仮想チャネ
ル識別子を仮想パス識別子として格納する第３のステッ
プと、第３のステップにて生成された各標準セルにその
標準セルが格納するショートセルのコネクション識別子
を仮想チャネル識別子として格納する第４のステップ
と、第４のステップを経た標準セルに格納された仮想パ
ス識別子及び仮想チャネル識別子の夫々を所定の値に変
換して出力する第５のステップとを含むことを特徴とす
る。
【００２８】
【発明の実施の形態】以下、図面を参照して本発明の実
施形態を説明する。 ［実施形態１］図１は、本発明の実施形態によるショー
トセル多重装置１０の構成図である。図１において、シ
ョートセル多重装置１０は、第１ヘッダ変換部１１と、
第１ヘッダ変換部１１に接続されたショートセル多重部
１２と、ショートセル多重部１２に接続された第２ヘッ
ダ変換部１３とを備える。
【００２９】第１ヘッダ変換部１１には、図１８に示し
たパーシャルフィルセルが入力される。第１ヘッダ変換
部１１は、自身に入力されたパーシャルフィルセルのヘ
ッダに格納されたＶＰＩ,ＶＣＩをアドレスとし、これ
らに対応する新たなＶＰＩ,ＶＣＩをデータとするヘッ
ダ変換用のテーブル１１ａを有している。
【００３０】第１ヘッダ変換部１１は、テーブル１１ａ
を用い、自身に入力されたパーシャルフィルセルのＶＰ
Ｉが多重処理の単位となるように、そのヘッダに格納さ
れたＶＰＩを、ショートセル多重部１２による処理後の
ＶＣＩとなる値(多重化単位通番)に変換する。また、第
１ヘッダ変換部１１は、パーシャルフィルセルのヘッダ
に格納されたＶＣＩを、ショートセル多重部１２の処理
後におけるショートセルヘッダのＣＩＤとなる値に変換
する。
【００３１】ショートセル多重部１２は、第１ヘッダ変
換部１１から複数個のパーシャルフィルセルを受け取
り、この複数個のパーシャルフィルセルからＡＡＬ Ｔ
ｙｐｅ２セルを生成する。このとき、ショートセル多重
部１２は、同じＶＰＩ番号を持つパーシャルフィルセル
を集め、これらのパーシャルフィルセルに格納されたシ
ョートセルを多重化し、ＡＡＬ Ｔｙｐｅ２セルのペイ
ロードに詰め込む。
【００３２】また、ショートセル多重部１２は、パーシ
ャルフィルセルのＶＰＩ番号をＶＣＩとしてＡＡＬ Ｔ
ｙｐｅ２セルのヘッダに格納するとともに、パーシャル
フィルセルのＶＣＩ番号を各ショートセルのＣＩＤとし
てＡＡＬ Ｔｙｐｅ２セルのペイロードに格納された各
ショートセルヘッダに格納する(図２参照)。
【００３３】第２ヘッダ変換部１３は、ショートセル多
重部１２から出力されたＡＡＬ Ｔｙｐｅ２セルに格納
されたＶＰＩ／ＶＣＩをアドレスとし、これらに対応す
る新たなＶＰＩ／ＶＣＩ(例えば、ショートセルの宛先
に相当するＶＰＩ／ＶＣＩ)をデータとするテーブル１
３ａを有している。
【００３４】第２ヘッダ変換部１３は、ショートセル多
重部１２からＡＡＬ Ｔｙｐｅ２セルを受け取ると、そ
のＡＡＬ Ｔｙｐｅ２セルのＶＰＩ／ＶＣＩをキーとし
て対応する新たなＶＰＩ／ＶＣＩをテーブル１３ａから
読み出し、そのＶＰＩ／ＶＣＩをＡＡＬ Ｔｙｐｅ２セ
ルのヘッダに格納する。
【００３５】第２ヘッダ変換部１３によるヘッダ変換処
理は、ショートセル多重部１２にてＡＡＬ Ｔｙｐｅ２
セルのヘッダに格納されるＶＰＩ／ＶＣＩが、ユーザの
使用が許可されていないものを含むことに鑑みたもので
ある。即ち、第２ヘッダ変換部１３は、ＡＡＬ Ｔｙｐ
ｅ２セルのヘッダに格納されたＶＰＩ／ＶＣＩを、ＡＴ
Ｍネットワーク内での使用が許可されたＶＰＩ／ＶＣＩ
に変換する。
【００３６】なお、第１ヘッダ変換部１１，ショートセ
ル多重部１２，及び第２ヘッダ変換部１３は、ＩＣ,Ｌ
ＳＩ,或いは、ＣＰＵ及びメモリを中心としたプロセッ
サ装置を用いて構成することができる。
【００３７】図２は、図１に示したショートセル多重装
置１０の具体例を示す図であり、図３は、図２に示した
ショートセル多重装置１０によるヘッダ変換処理を示す
テーブルである。図２には、ショートセル多重部１２に
て６４本のＶＰ(仮想パス：ＶＰＩ＝０〜６３)の処理が
可能な例が示されている。但し、ショートセル多重部１
２から出力されるＡＡＬ Ｔｙｐｅ２セルのＶＰＩ番号
は必ず０となるようにされている。また、同一のＶＣを
通じて伝送されてきた複数個のパーシャルフィルセルに
格納された複数個のショートセルは同一のＣＩＤを持つ
ものとする。
【００３８】第１ヘッダ変換部１１は、自身にパーシャ
ルフィルセルが入力されると、そのパーシャルフィルセ
ルに格納されたＶＰＩ番号をこのＶＰＩ番号と対応する
ＶＰＩ番号(６４本のＶＰの何れかを示すＶＰＩ番号：
Ｖ＝０〜６３)に変換する。このとき、第１ヘッダ変換
部１１は、同じＶＰを通じて第１ヘッダ変換部１１に入
力されたパーシャルフィルセルには、同一のＶＰＩ番号
をもって変換処理を行う。また、第１ヘッダ変換部１１
は、パーシャルフィルセルに格納されたＶＣＩ番号に従
って、そのＶＣＩ番号を新たなＶＣＩ番号に変換する。
【００３９】この変換後のＶＣＩ番号は、ショートセル
多重部１２にてショートセルに格納されるＣＩＤ番号に
相当する。ＣＩＤ番号は８ビットで示されるので(図１
８参照)、第１ヘッダ変換部１１が付け替えるＶＣＩ番
号は、“０”〜“２５５”の何れかとなる。その後、第
１ヘッダ変換部１１はヘッダ変換処理を施したパーシャ
ルフィルセルをショートセル多重部１２へ転送する。
【００４０】ショートセル多重部１２は、第１ヘッダ変
換部１１から入力された複数個のパーシャルフィルセル
を図示せぬバッファに蓄積する。また、ショートセル多
重部１２は、ショートセルを伝送する呼ののＱｏＳ(サ
ービス品質：例えば伝送帯域)に従って、所定時間毎に
ＡＡＬ Ｔｙｐｅ２セルを送出すべきＡＴＭコネクショ
ン(図示せぬバッファから読み出すべきショートセル)を
決定し、この決定結果に従って図示せぬバッファから同
一のＶＰＩ番号を持つ複数個のパーシャルフィルセルを
読み出す。
【００４１】続いて、ショートセル多重部１２は、これ
らのパーシャルフィルセルに格納された複数個のショー
トセルを多重し、この多重されたショートセルがペイロ
ードに格納されたＡＡＬ Ｔｙｐｅ２セルを生成する。
そして、ショートセル多重部１２は、パーシャルフィル
セルに格納されたＶＰＩ番号を、そのＡＡＬ Ｔｙｐｅ
２セルのヘッダにＶＣＩ番号として格納し、パーシャル
フィルセルのＶＣＩ番号を、各ショートセルヘッダにＣ
ＩＤとして格納する。その後、ショートセル多重部１２
は、ＡＡＬ Ｔｙｐｅ２セルを第２ヘッダ変換部１３へ
向けて送出する。
【００４２】第２ヘッダ変換部１３は、ショートセル多
重部１２からＡＡＬ Ｔｙｐｅ２セルを受け取ると、そ
のＡＡＬ Ｔｙｐｅ２セルのＶＰＩ／ＶＣＩを、所望の
ＶＰＩ／ＶＣＩ(ショートセルの宛先に対応するＶＰＩ
／ＶＣＩ)に変換する。そして、第２ヘッダ変換部１３
は、ＶＰＩ／ＶＣＩを変換したＡＡＬ Ｔｙｐｅ２セル
を送出する。その後、ＡＡＬ Ｔｙｐｅ２セルは、ＶＰ
Ｉ／ＶＣＩに従ったＡＴＭコネクション上を伝送され
る。なお、図３のテーブルにおける”ｄ.ｃ.”は、任意
の番号をとることができることを示す。
【００４３】このように、ショートセル多重装置１０に
よると、第１ヘッダ変換部１１に入力されたパーシャル
フィルセルのＶＰＩ番号が、多重化単位通番となる新た
なＶＰＩ番号に変換され、この同一のＶＰＩ番号を持つ
複数個のパーシャルフィルセルに格納された複数個のシ
ョートセルがショートセル多重部１２にて多重される。
このため、多重化単位通番を制御することで、ショート
セル多重部１２にて多重化される複数個のショートセル
を自由に選択することができる。
【００４４】例えば、同一のＶＰＩ／ＶＣＩを通じて第
１ヘッダ変換部１１に入力された各パーシャルフィルセ
ルのＶＰＩ番号が、必ず同一の新たなＶＰＩ番号(多重
化単位通番)に変換されるようにすれば、同一の送信元
から送信されてきた複数個のショートセルをショートセ
ル多重部１２にて多重できる。
【００４５】また、ショートセル多重部１２に入力され
たパーシャルフィルセルのＶＰＩ番号がショートセル多
重部１２から出力されるＡＡＬ Ｔｙｐｅ２セルのＶＣ
Ｉ番号となり、ショートセル多重部１２に入力されるパ
ーシャルフィルセルのＶＣＩ番号が各ショートセルのＣ
ＩＤ番号となるので、同一のＶＰＩ番号を持つパーシャ
ルフィルセルをショートセル多重部１２に入力すれば、
ショートセル多重装置１０(第２ヘッダ変換部１３)から
出力されるショートセルは、同一のＶＣ(ＡＴＭコネク
ション)上を伝送される。このため、同一のＣＩＤ番号
を持つショートセルを同一の宛先へ向けて伝送すること
ができる。
【００４６】また、ショートセル多重装置１０によれ
ば、第１ヘッダ変換部１１のテーブル１１ａ及び第２ヘ
ッダ変換部１３のテーブル１３ａが、ＣＩＤをデータと
して有しないので、テーブル１１ａ,１３ａに要するメ
モリ容量を少なくすることができる。 ［実施形態２］図４は、本発明の実施形態によるショー
トセル分離装置１４を示す構成図である。図４におい
て、ショートセル分離装置１４は、第１ヘッダ変換部１
５と、第１ヘッダ変換部１５に接続されたショートセル
分離部１６と、ショートセル分離部１６に接続された第
２ヘッダ変換部１７とを備える。
【００４７】第１ヘッダ変換部１５には、図１８に示し
たＡＡＬ Ｔｙｐｅ２セルが入力される。第１ヘッダ変
換部１５は、自身に入力されたＡＡＬ Ｔｙｐｅ２セル
のヘッダに格納されたＶＰＩ,ＶＣＩをアドレスとし、
これらに対応する新たなＶＰＩ,ＶＣＩをデータとする
変換用のテーブル１５ａを有している。
【００４８】第１ヘッダ変換部１１は、テーブル１５ａ
を用い、自身に入力されたＡＡＬＴｙｐｅ２セルのＶＰ
Ｉ番号を新たな任意のＶＰＩ番号に変換する。また、第
１ヘッダ変換部１５は、テーブル１５ａを用いて自身に
入力されたＡＡＬ Ｔｙｐｅ２セルに格納されたＶＣＩ
番号を、新たなＶＣＩ番号に変換する。このとき、第１
ヘッダ変換部１５は、ショートセル分離部１６による処
理後におけるＶＰＩ番号を、新たなＶＣＩ番号としてＡ
ＡＬ Ｔｙｐｅ２セルのヘッダに格納する。
【００４９】ショートセル分離部１６は、第１ヘッダ変
換部１５から入力されたＡＡＬ Ｔｙｐｅ２セルを複数
個のパーシャルフィルセルに分離する。このとき、ショ
ートセル分離部１６は、ＡＡＬ Ｔｙｐｅ２セルに格納
されたＶＣＩを各パーシャルフィルセルのＶＰＩとして
格納するとともに、パーシャルフィルセルに格納された
ショートセルのＣＩＤをそのパーシャルフィルセルのＶ
ＣＩとして格納する。
【００５０】第２ヘッダ変換部１７は、ショートセル分
離部１６から出力された各パーシャルフィルセルに格納
されたＶＰＩ／ＶＣＩをアドレスとし、これらに対応す
る新たなＶＰＩ／ＶＣＩ(例えば、ショートセルの宛先
に相当するＶＰＩ／ＶＣＩ)をデータとするテーブル１
７ａを有している。第２ヘッダ変換部１７は、ショート
セル分離部１２からパーシャルフィルセルを受け取る
と、そのパーシャルフィルセルのＶＰＩ／ＶＣＩをキー
としてこれらに対応するＶＰＩ／ＶＣＩをテーブル１７
ａから読み出し、そのＶＰＩ／ＶＣＩをパーシャルフィ
ルセルに格納する。
【００５１】なお、第１ヘッダ変換部１５，ショートセ
ル分離部１６，及び第２ヘッダ変換部１７は、ＩＣ,Ｌ
ＳＩ,或いはＣＰＵ及びメモリを中心としたプロセッサ
装置で構成できる。
【００５２】図５は、図４に示したショートセル分離装
置の具体例を示す図であり、図６は、図５に示したショ
ートセル分離装置１４によるヘッダ変換処理を示すテー
ブルである。図５には、ショートセル分離部１５にて６
４本のＶＰ(仮想パス：ＶＰＩ＝０〜６３)の処理が可能
な例が示されている。但し、第１ヘッダ変換部１５によ
って変換されるＡＡＬ Ｔｙｐｅ２セルのＶＰＩ番号は
必ず“０”となる設定が施されている。
【００５３】第１ヘッダ変換部１５は、自身にＡＡＬ
Ｔｙｐｅ２セルが入力されると、そのＡＡＬ Ｔｙｐｅ
２セルに格納されたＶＰＩ番号を“０”に変換する。ま
た、第１ヘッダ変換部１５は、ＡＡＬ Ｔｙｐｅ２セル
に格納されたＶＣＩ番号に従って、そのＶＣＩ番号を新
たなＶＣＩ番号(“０”〜“６４”の何れか)に変換す
る。この変換後のＶＣＩ番号は、ショートセル分離部１
６にてパーシャルフィルセルに格納されるＶＰＩ番号に
相当する。ここでは、変換後のＶＣＩ番号として“０”
が格納されたものとする。その後、第１ヘッダ変換部１
５は、ヘッダ変換処理を施したＡＡＬ Ｔｙｐｅ２セル
を、ショートセル分離部１６へ向けて出力する。
【００５４】ショートセル分離部１６は、第１ヘッダ変
換部１５から出力されたＡＡＬ Ｔｙｐｅ２セルが入力
されると、このＡＡＬ Ｔｙｐｅ２セルを複数個のパー
シャルフィルセルに分離し、ＡＡＬ Ｔｙｐｅ２セルに
格納されたＶＣＩ番号“０”を各パーシャルフィルセル
にＶＰＩとして格納する。続いて、ショートセル分離部
１６は、パーシャルフィルセルに格納されたＣＩＤ番号
を、そのパーシャルフィルセルのヘッダにＶＣＩ番号と
して格納する。その後、ショートセル分離部１６は、各
パーシャルフィルセルを第２ヘッダ変換部１７へ向けて
送出する。
【００５５】第２ヘッダ変換部１７は、ショートセル分
離部１６からパーシャルフィルセルを受け取ると、その
パーシャルフィルセルのＶＰＩ／ＶＣＩを、所望のＶＰ
Ｉ／ＶＣＩに変換する。そして、ＶＰＩ／ＶＣＩを変換
したＡＡＬ Ｔｙｐｅ２セルを送出する。その後、第２
ヘッダ変換部１７は、ＡＡＬ Ｔｙｐｅ２セルは、ＶＰ
Ｉ／ＶＣＩに従ったＡＴＭコネクション上を伝送され
る。
【００５６】このように、ショートセル分離装置１４に
よると、複数個のショートセルを格納したＡＡＬ Ｔｙ
ｐｅ２セルを複数個のパーシャルフィルセルに変換でき
る。このため、パーシャルフィルセル毎にスイッチング
を行うことで、ショートセル毎にスイッチングを行うこ
とができ、ショートセルを適正な宛先へ伝送することが
可能となる。さらに、ショートセル分離装置１４は、第
１,第２ヘッダ変換部１１,１３のテーブルにＣＩＤをア
ドレスとして含まないので必要とするメモリ量を抑える
ことができる。
【００５７】［実施形態３］図７は、本発明の実施形態
によるショートセル多重分離装置１８の構成図である。
図７において、ショートセル多重分離装置１８は、第１
ヘッダ変換部１９と、第１ヘッダ変換部１９と接続され
た振分部２０と、振分部２０と接続されたショートセル
多重部１２及びショートセル分離部１６と、これらに接
続されたセル多重部２１と、このセル多重部２１と接続
された第２ヘッダ変換部２２とを有している。
【００５８】第１ヘッダ変換部１９は、実施形態１で説
明した第１ヘッダ変換部１１の構成と実施形態２で説明
した第１ヘッダ変換部１３の構成とを備えている。この
第１ヘッダ変換部１９には、ＡＡＬ Ｔｙｐｅ２セル及
びパーシャルフィルセルが入力される。第１ヘッダ変換
部１９は、ＡＡＬ Ｔｙｐｅ２セルが入力された場合に
は、上述した第１ヘッダ変換部１１としての処理を行
い、パーシャルフィルセルが入力された場合には、上述
した第１ヘッダ変換部１３としての処理を行う。
【００５９】振分部２０は、第１ヘッダ変換部１９から
入力されたセルがＡＡＬ Ｔｙｐｅ２セルとパーシャル
フィルセルとの何れであるかを判定する。このとき、振
分部２０は、セルがＡＡＬ Ｔｙｐｅ２セルである場合
には、そのセルをショートセル分離部１６に入力し、パ
ーシャルフィルセルである場合には、そのセルをショー
トセル多重部１２に入力する。
【００６０】ショートセル多重部１２は実施形態１と同
様であり、ショートセル分離部１６は実施形態２と同様
であるので説明を省略する。第２ヘッダ変換部２２は、
実施形態１で説明した第２ヘッダ変換部１３の構成と実
施形態２で説明した第２ヘッダ変換部１７の構成とを備
えている。この第２ヘッダ変換部１９には、ショートセ
ル多重部１２からＡＡＬ Ｔｙｐｅ２セルが入力され、
ショートセル分離部１６からパーシャルフィルセルが入
力される。第２ヘッダ変換部２２は、ＡＡＬ Ｔｙｐｅ
２セルが入力された場合には、上述した第２ヘッダ変換
部１３としての処理を行い、パーシャルフィルセルが入
力された場合には、上述した第１ヘッダ変換部１７とし
ての処理を行う。なお、振分部２０及びセル多重部２１
は、ＩＣ,ＬＳＩ,或いは、ＣＰＵ及びメモリを中心とし
たプロセッサ装置を用いて構成することができる。
【００６１】図８は、図７に示したショートセル多重分
離装置１８の具体例を示す図であり、図９は、図８に示
したショートセル多重分離装置１８によるヘッダ変換処
理を示すテーブルである。図８に示すショートセル多重
分離装置１８では、第１ヘッダ変換部１９と振分部２０
との間に６４本のＶＰ(ＶＰＩ＝０〜６３)が設定され、
且つ第１ヘッダ変換部１９と振分部２０との間に１本の
ＶＰ(ＶＰＩ＝１００)が設定され、両者のＶＰＩ番号が
重ならないようにされている。ＶＰＩ番号０〜６３のＶ
ＰＩは、ＶＣＩ番号０〜２５５のＶＣを束ねており、Ｖ
ＰＩ番号１００のＶＰは、ＶＣＩ番号０〜６３のＶＣを
束ねている。
【００６２】一方、第２ヘッダ変換部２２とセル多重部
２１との間に１本のＶＰ(ＶＰＩ＝１００)が設定され、
且つ第２ヘッダ変換部２２とセル多重部２１との間に６
４本のＶＰ(ＶＰＩ＝０〜６３)が設定され、両者のＶＰ
Ｉ番号が重ならないようにされている。ＶＰＩ番号１０
０のＶＰは、ＶＣＩ番号０〜６３のＶＣを束ねており、
ＶＰＩ番号０〜６３のＶＰＩは、ＶＣＩ番号０〜２５５
のＶＣを束ねている。
【００６３】図８及び図９において、第１ヘッダ変換部
１９は、上述したＶＰＩ番号０〜６３のＶＰと対応する
入力側のＶＰからパーシャルフィルセルを受け取り、上
述したとなるＶＰＩ番号１００のＶＰと対応するＶＰか
らＡＡＬ Ｔｙｐｅ２セルを受け取る。
【００６４】第１ヘッダ変換部１９は、パーシャルフィ
ルセルを受け取った場合には、ＶＰＩをＶＰＩ番号０〜
６３の何れかに変換するとともに、ショートセル多重後
のＣＩＤ番号がヘッダ変換後のＶＣＩとなるように変換
し、そのパーシャルフィルセルを振分部２０に入力す
る。一方、第１ヘッダ変換部１９は、ＡＡＬ Ｔｙｐｅ
２セルを受け取った場合には、ＶＰＩ番号を１００に変
換するとともに、変換後のＶＣＩ番号で分離側へのセル
が一意に識別できるように変換し、ＡＡＬ Ｔｙｐｅ２
セルを振分部２０に入力する。
【００６５】振分部２０は、自身に入力されたセルのＶ
ＰＩを監視し、ＶＰＩ番号が０〜６３である場合には、
そのセルをショートセル多重部１２に入力する。一方、
振分部２０は、ＶＰＩ番号が１００である場合には、そ
のセルをショートセル分離部１６に入力する。
【００６６】ショートセル多重部１２は、実施形態１と
ほぼ同様の処理を行うが、ここでは、セル多重部２１へ
向けて出力するＡＡＬ Ｔｙｐｅ２セルのＶＰＩ番号を
１００に設定し(図９参照)、そのＡＡＬ Ｔｙｐｅ２セ
ルをセル多重部２１に入力する。一方、ショートセル分
離部１６は、実施形態２と同様の処理を行い、パーシャ
ルフィルセルをセル多重部２１に入力する。
【００６７】セル多重部２１は、ショートセル多重部１
２から入力されたＡＡＬ Ｔｙｐｅ２セルとショートセ
ル分離部１６から入力されたパーシャルフィルセルと
は、ＶＰＩ番号が異なることに鑑み、これらを多重化し
て第２ヘッダ変換部２２に入力する。
【００６８】第２ヘッダ変換部２２は、ＡＡＬ Ｔｙｐ
ｅ２セル及びパーシャルフィルセルの各ＶＰＩ／ＶＣＩ
を、ショートセルの宛先と相当するＶＰＩ／ＶＣＩに変
換し、該当するＶＰ,ＶＣへ向けて送出する。これによ
って、ＡＡＬ Ｔｙｐｅ２セル及びパーシャルフィルセ
ルは、所望のＡＴＭコネクションを通じて伝送される。
【００６９】ショートセル多重装置１８によると、パー
シャルフィルセルからＡＡＬ Ｔｙｐｅ２セルへの変
換，及びＡＡＬ Ｔｙｐｅ２セルからパーシャルフィル
セルへの変換が可能となる。
【００７０】［実施形態４］図１０は、本発明の実施形
態によるショートセル多重分離装置２３の具体例を示す
図であり、図１１は、図１０に示したショートセル多重
分離装置２３によるヘッダ変換処理を示すテーブルであ
る。図１０に示すショートセル多重分離装置２３は、以
下の点を除き、実施形態３で説明したショートセル多重
分離装置１４と同様の構成を有する。
【００７１】即ち、図１０に示すように、第１ヘッダ変
換部１９と振分部２０とを結ぶＶＰが６４本設けられ、
振分部２０が、ＶＰＩ番号１〜６３が格納されたセルを
ショートセル多重部１２へ転送し、ＶＰＩ番号０が格納
されたセルをショートセル分離部１６へ転送する点が異
なる。また、上記したＶＰの本数に対応して、ショート
セル多重部１２及びショートセル分離部１６とセル多重
部２１とを結ぶＶＰが６４本設けられている点が異な
る。
【００７２】図１０に示すようにショートセル多重分離
部２３を構成すると、振分部２０にで扱うＶＰＩが０〜
６３の６４個となり、振分部２０に入力されたセルのＶ
ＰＩ格納領域における６ビットのみを参照してセルの振
り分け処理を行えば良い。(図９に示したショートセル
多重分離部１８の振分部２０では、セルのＶＰＩ格納領
域における７ビットを参照してセルの振り分け処理を行
っている)。
【００７３】また、ショートセル多重部１２が、自身か
ら出力するセルにＶＰＩ番号０を格納する。これらによ
って、実施形態４におけるショートセル多重分離装置２
３は、実施形態３におけるショートセル多重分離装置１
８よりもハードウェア規模(メモリ容量)を小さくするこ
とができる。
【００７４】［実施形態５］図１２は、本発明の実施形
態によるショートセル多重分離装置２４の構成図であ
り、図１３は、図１２に示したショートセル多重分離装
置２４の具体例を示す図であり、図１４は、図１３に示
したショートセル多重分離装置２４によるヘッダ変換処
理を示すテーブルである。
【００７５】図１２及び図１３に示すように、ショート
セル多重分離装置２４は、実施形態４にて説明したショ
ートセル多重分離装置２３とほぼ同様の構成を有する
が、以下の点が異なる。即ち、ショートセル多重分離装
置２４には、ＡＡＬ Ｔｙｐｅ２セル及びパーシャルフ
ィルセル以外のフォーマットを持つセル(例えば、標準
セルやＡＡＬ Ｔｙｐｅ５形式のセル)を伝送するための
ルートを有しており、そのルートのうち、振分部２０か
らセル多重部までのルートは、ＶＰＩ番号２００を持つ
ＶＰで構成されており、第１ヘッダ変換部２５と振分部
２６とを結ぶ他のＶＰ(ＶＰＩ番号０〜６３)とＶＰＩ番
号が重ならないようにされている。
【００７６】本実施形態によるショートセル多重分離装
置２４の動作は、以下の点を除き、実施形態４にて説明
したショートセル多重分離装置２３と同様である。即
ち、図１４に示すように、第１ヘッダ変換部２５が例え
ばＡＡＬ Ｔｙｐｅ５形式のセルを受け取った場合に
は、第１ヘッダ変換部２５は、そのセルに格納されたＶ
ＰＩ番号を２００に変換するとともに、そのセルに格納
されたＶＣＩを新たなＶＣＩ番号に変換し、振分部２６
に入力する。
【００７７】振分部２６は、セルが入力されると、その
セルに格納されたＶＰＩ番号を参照し、このＶＰＩ番号
が２００である場合には、そのセルをセル多重部２７に
入力する。その後、セル多重部２７に入力されたＡＡＬ
Ｔｙｐｅ５形式のセルは、第２ヘッダ変換部２８に入
力され、そのＶＰＩ／ＶＣＩが第２ヘッダ変換部２８に
よって宛先に相当する新たなＶＰＩ／ＶＣＩに変換され
た後、該当するＶＰ,ＶＣへ向けて送出される。実施形
態５によれば、実施形態１〜４の効果に加え、標準セル
やＡＡＬ Ｔｙｐｅ５形式のセルのヘッダ変換にも用い
ることができる。
【００７８】［実施形態６］図１５は、本発明の実施形
態によるショートセル多重分離装置２９の構成図であ
り、図１６は、図１５に示したショートセル多重分離装
置２９の具体例を示す図であり、図１７は、図１６に示
したショートセル多重分離装置２９によるヘッダ変換処
理を示すテーブルである。
【００７９】図１５に示すショートセル多重分離装置２
９では、図７に示した第１ヘッダ変換部１９の後段にＡ
ＴＭスイッチ(ＡＴＭ-ＳＷ)３０が設けられ、ＡＴＭ-Ｓ
Ｗ３０の後段に、図７に示した振分部２０,ショートセ
ル多重部１２,ショートセル分離部１６,セル多重部２
１,第２ヘッダ変換部２２が設けられ、第２ヘッダ変換
部２２から出力されたパーシャルフィルセル及びＡＡＬ
Ｔｙｐｅ２セルがＡＴＭ-ＳＷ３０に入力されるように
なっている。
【００８０】このショートセル多重分離装置２９による
と、図１６に示すように、第１ヘッダ変換部１９には、
ＡＡＬ Ｔｙｐｅ２セル又はパーシャルフィルセルが入
力される。第１ヘッダ変換部１９では、パーシャルフィ
ルセルのヘッダを、多重処理の単位となるＶＰＩ(１〜
６３の何れか)に変換し、ＶＣＩをショートセル多重後
のＣＩＤとなるように変換する。同様に、ＡＡＬ Ｔｙ
ｐｅ２セルのヘッダをＶＰＩは０に固定して変換し、Ｖ
ＣＩをショートセル分離番号(分離処理通番：１〜６３
の何れか)とするように変換する(図１７参照)。
【００８１】ＡＴＭ-ＳＷ３０は、第１ヘッダ変換部１
９から入力されたセルをそのヘッダ情報に従って振分部
２０と接続された出力ポートにスイッチングする。振分
部２０以降の動作は、実施形態４と同様である。そし
て、第２ヘッダ変換部２２によって、各セルのＶＰＩ／
ＶＣＩは、宛先に相当する所望のＶＰＩ／ＶＣＩに変換
され(図１７参照)、ＡＴＭ-ＳＷ３０に入力される。そ
して、セルは、ＡＴＭ-ＳＷ３０によって所望の出力ポ
ートから出力される。以上に説明した構成とすること
で、ショートセル多重部１２及びショートセル分離部１
６をＡＴＭ-ＳＷ３０後段に配置した場合のショートセ
ルヘッダ変換が可能となる。
【００８２】
【発明の効果】本発明によるショートセル多重装置及び
ショートセルヘッダ変換方法によれば、ＡＴＭ交換機に
おいてショートセル単位でＡＴＭセルのスイッチングが
行われるようにパーシャルフィルセル及びＡＡＬ Ｔｙ
ｐｅ２セルのヘッダ変換を行うので、ＡＴＭ交換機を用
いてショートセルのルーティングを行うことができる。
また、ヘッダ変換処理に際し、そのヘッダ変換用のテー
ブルのアドレスに一度にＶＰＩ,ＶＣＩ,ＣＩＤを格納し
なくて済むので、テーブルに要するメモリ容量を減らす
ことができる。このため、ショートセル多重装置のハー
ドウェア構成を小さくすることができる。
【図面の簡単な説明】
【図１】本発明の実施形態によるショートセル多重装置
の構成図
【図２】図１に示したショートセル多重装置の具体例を
示す図
【図３】図２に示したショートセル多重装置によるヘッ
ダ変換処理を示すテーブル
【図４】本発明の実施形態によるショートセル分離装置
の構成図
【図５】図４に示したショートセル分離装置の具体例を
示す図
【図６】図２に示したショートセル分離装置によるヘッ
ダ変換処理を示すテーブル
【図７】本発明の実施形態によるショートセル多重分離
装置の構成図
【図８】図７に示したショートセル多重分離装置の具体
例を示す図
【図９】図８に示したショートセル多重分離装置による
ヘッダ変換処理を示すテーブル
【図１０】本発明の実施形態によるショートセル多重分
離装置の構成図
【図１１】図１０に示したショートセル多重分離装置に
よるヘッダ変換処理を示すテーブル
【図１２】本発明の実施形態によるショートセル多重分
離装置の構成図
【図１３】図１２に示したショートセル多重分離装置の
具体例を示す図
【図１４】図１３に示したショートセル多重分離装置に
よるヘッダ変換処理を示すテーブル
【図１５】本発明の実施形態によるショートセル多重分
離装置の構成図
【図１６】図１５に示したショートセル多重分離装置の
具体例を示す図
【図１７】図１６に示したショートセル多重分離装置に
よるヘッダ変換処理を示すテーブル
【図１８】ＡＴＭセル及びショートセルのフォーマット
説明図
【図１９】図１８に示したフォーマットを説明するテー
ブル
【図２０】ショートセル多重／分離処理のヘッダ変換テ
ーブル
【符号の説明】
１０ ショートセル多重装置 １１,１５,１９ 第１ヘッダ変換部 １２ ショートセル多重部 １３,１７,２２ 第２ヘッダ変換部 １４ ショートセル分離装置 １６ ショートセル分離部 ２０,２０ａ 振分部 ２１,２１ａ セル多重部 １８,２３,２４ ショートセル多重分離部 ３０ ＡＴＭスイッチ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 藤澤 徹 福岡県福岡市博多区博多駅前三丁目22番８ 号 富士通九州ディジタル・テクノロジ株 式会社内

Claims (11)

    【特許請求の範囲】
  1. 【請求項１】第１ヘッダ変換部と、ショートセル多重部
    と、第２ヘッダ変換部とを備え、 前記第１ヘッダ変換部は、１個のショートセルを格納し
    た標準セルたるパーシャルフィルセルが複数個入力さ
    れ、各パーシャルフィルセルに格納された仮想パス識別
    子を前記ショートセル多重部での多重処理の単位となる
    値に変換し、各パーシャルフィルセルに格納された仮想
    コネクション識別子を前記ショートセル多重部にてショ
    ートセルに格納されるショートセルコネクション識別子
    となる値に変換して出力し、 前記ショートセル多重部は、前記第１ヘッダ変換部から
    出力されたパーシャルフィルセルを複数個受け取り、こ
    れらのパーシャルフィルセルに格納された複数個のショ
    ートセルをパーシャルフィルセルに格納された仮想パス
    識別子毎に多重化し、これらのパーシャルフィルセルの
    仮想チャネル識別子がショートセルのコネクション識別
    子として格納されこれらのショートセルを格納していた
    パーシャルフィルセルの仮想パス識別子が仮想チャネル
    識別子として格納されたセルを生成して出力し、 前記第２ヘッダ変換部は、前記ショートセル多重部から
    出力されたセルを受け取り、このセルに格納された仮想
    パス識別子及び仮想チャネル識別子の夫々を所定の値に
    変換して出力することを特徴とするショートセル多重装
    置。
  2. 【請求項２】前記第１ヘッダ変換部は、多重化された複
    数個のショートセルを格納したＡＡＬ Ｔｙｐｅ２形式
    のセルを受け取り、このＡＡＬ Ｔｙｐｅ２形式のセル
    に格納された仮想チャネル識別子を変換処理後の仮想チ
    ャネル識別子のみでＡＡＬ Ｔｙｐｅ２形式のセルのコ
    ネクションが識別可能な値に変換し、このＡＡＬ Ｔｙ
    ｐｅ２形式のセルを出力し、 前記第１ヘッダ変換部から出力されたＡＡＬ Ｔｙｐｅ
    ２形式のセルを受け取り、このＡＡＬ Ｔｙｐｅ２形式
    のセルに格納されたショートセルを１個ずつ格納したパ
    ーシャルフィルセルを生成し、各パーシャルフィルセル
    にＡＡＬ Ｔｙｐｅ２セルの仮想チャネル識別子を仮想
    パス識別子として格納し、各パーシャルフィルセルにそ
    のパーシャルフィルセルが格納するショートセルのコネ
    クション識別子を仮想チャネル識別子として格納して出
    力するショートセル分離部をさらに備え、 前記第２ヘッダ変換部は、前記ショートセル分離部から
    出力されたパーシャルフィルセルを受け取り、このパー
    シャルフィルセルに格納された仮想パス識別子及び仮想
    チャネル識別子の夫々を所定の値に変換して出力するこ
    とを特徴とする請求項１記載のショートセル多重装置。
  3. 【請求項３】前記第１ヘッダ変換部は、変換処理後のパ
    ーシャルフィルセルの仮想パス識別子とＡＡＬ Ｔｙｐ
    ｅ２形式の仮想パス識別子とが重複しないように仮想パ
    ス識別子を変換し、 前記第１ヘッダ変換部から出力されたパーシャルフィル
    セル及びＡＡＬ Ｔｙｐｅ２形式のセルに格納された仮
    想パス識別子に従って、パーシャルフィルセルを前記シ
    ョートセル多重部に入力し、ＡＡＬ Ｔｙｐｅ２形式の
    セルを前記ショートセル分離部に入力する振分部をさら
    に備えたことを特徴とする請求項２記載のショートセル
    多重装置。
  4. 【請求項４】前記第１ヘッダ変換部は、２の乗数個の仮
    想パス識別子を有し、この２の乗数個の仮想パス識別子
    の何れかを特定値とし、この特定値でＡＡＬ Ｔｙｐｅ
    ２形式のセルの仮想パス識別子を変換し、特定値以外の
    値でパーシャルフィルセルの仮想パス識別子を変換し、 前記振分部は、自身に入力されたセルのうち、特定値を
    仮想パス識別子として持つセルを前記ショートセル多重
    部に入力し、特定値以外の値を仮想パス識別子として持
    つセルを前記ショートセル分離部に入力することを特徴
    とする請求項３記載のショートセル多重装置。
  5. 【請求項５】前記ショートセル多重部から出力されたＡ
    ＡＬ Ｔｙｐｅ２形式のセルと前記ショートセル分離部
    から出力されたパーシャルフィルセルとを多重し、前記
    第２ヘッダ変換部に入力するセル多重部をさらに備えた
    ことを特徴とする請求項２記載のショートセル多重装
    置。
  6. 【請求項６】前記第１ヘッダ変換部は、パーシャルフィ
    ルセル及びＡＡＬ Ｔｙｐｅ２形式のセル以外のセルを
    受け取り、このセルに格納された仮想パス識別子及び仮
    想チャネル識別子を所定の値に変換して出力することを
    特徴とする請求項２記載のショートセル多重装置。
  7. 【請求項７】前記第１ヘッダ変換部を複数個有し、 各第１ヘッダ変換部から出力されたパーシャルフィルセ
    ル及びＡＡＬ Ｔｙｐｅ２形式のセルを受け取って前記
    振分部へ向けて出力し、前記第２ヘッダ変換部から出力
    されたパーシャルフィルセル及びＡＡＬ Ｔｙｐｅ２形
    式のセルを受け取って所定の出方路から出力するＡＴＭ
    スイッチをさらに備えたことを特徴とする請求項２記載
    のショートセル多重装置。
  8. 【請求項８】第１ヘッダ変換部と、ショートセル分離部
    と、第２ヘッダ変換部とを備え、 前記第１ヘッダ変換部は、多重化された複数個のショー
    トセルを格納したセルを受け取り、このセルに格納され
    た仮想チャネル識別子を前記ショートセル分離部が変換
    後の仮想チャネル識別子でこのセルに格納された各ショ
    ートセルのコネクションを識別可能な値に変換し、ヘッ
    ダを変換したセルを前記ショートセル分離部へ向けて出
    力し、 前記ショートセル分離部は、前記第１ヘッダ変換部から
    出力されたセルを受け取り、このセルに格納されたショ
    ートセルを１個ずつ格納した標準セルを生成し、各標準
    セルに前記セルの仮想チャネル識別子を仮想パス識別子
    として格納し、各標準セルにその標準セルが格納するシ
    ョートセルのコネクション識別子を仮想チャネル識別子
    として格納し、各標準セルを前記第２ヘッダ変換部へ向
    けて出力し、 前記第２ヘッダ変換部は、前記ショートセル分離部から
    出力された標準セルを受け取り、この標準セルに格納さ
    れた仮想パス識別子及び仮想チャネル識別子の夫々を所
    定の値に変換して出力することを特徴とするショートセ
    ル分離装置。
  9. 【請求項９】ＡＴＭセルに格納されたショートセルをＡ
    ＴＭ交換機によってその宛先へ転送するためのショート
    セルヘッダ変換方法であって、 １個のショートセルを格納した標準セルたるパーシャル
    フィルセルに格納された仮想パス識別子を前記ショート
    セル多重部での多重処理の単位となる値に変換する第１
    のステップと、 パーシャルフィルセルに格納された仮想コネクション識
    別子を前記ショートセル多重部にてショートセルに格納
    されるショートセルコネクション識別子となる値に変換
    する第２のステップと、 第２のステップを経た複数個のパーシャルフィルセルに
    格納された複数個のショートセルをパーシャルフィルセ
    ルに格納された仮想パス識別子毎に多重化する第３のス
    テップと、 第３のステップにて多重化されたショートセルが格納さ
    れパーシャルフィルセルの仮想パス識別子が仮想チャネ
    ル識別子として格納されこれらのショートセルを格納し
    ていたパーシャルフィルセルの仮想チャネル識別子がシ
    ョートセルコネクション識別子として格納されたセルを
    生成する第４のステップと、 第４のステップにて生成されたセルに格納された仮想パ
    ス識別子及び仮想チャネル識別子の夫々を所定の値に変
    換して出力する第５のステップとを含むことを特徴とす
    るショートセルヘッダ変換方法。
  10. 【請求項１０】多重化された複数個のショートセルを格
    納したＡＡＬ Ｔｙｐｅ２形式のセルに格納された仮想
    チャネル識別子を変換後の仮想チャネル識別子のみでＡ
    ＡＬＴｙｐｅ２形式のセルのコネクションを識別可能な
    値に変換する第６のステップと、 第６のステップを経たＡＡＬ Ｔｙｐｅ２形式のセルに
    格納されたショートセルを１個ずつ格納したパーシャル
    フィルセルを生成する第７のステップと、 第７のステップにて生成された各パーシャルフィルセル
    にＡＡＬ Ｔｙｐｅ２セルの仮想チャネル識別子を仮想
    パス識別子として格納する第８のステップと、 第７のステップにて生成された各パーシャルフィルセル
    にそのパーシャルフィルセルが格納するショートセルの
    コネクション識別子を仮想チャネル識別子として格納す
    る第９のステップと、 第９のステップを経たパーシャルフィルセルに格納され
    た仮想パス識別子及び仮想チャネル識別子の夫々を所定
    の値に変換して出力する第１０のステップとをさらに含
    むことを特徴とする請求項９記載のショートセルヘッダ
    変換方法。
  11. 【請求項１１】ＡＴＭセルに格納されたショートセルを
    ＡＴＭ交換機によってその宛先へ転送するためのショー
    トセルヘッダ変換方法であって、 多重化された複数個のショートセルを格納したセルに格
    納された仮想チャネル識別子を変換後の仮想チャネル識
    別子で当該セルのコネクションを識別可能な値に変換す
    る第１のステップと、 第１のステップを経たセルに格納されたショートセルを
    １個ずつ格納した標準セルを生成する第２のステップ
    と、 第２のステップにて生成された各標準セルに前記第１の
    ステップを経たセルの仮想チャネル識別子を仮想パス識
    別子として格納する第３のステップと、 第３のステップにて生成された各標準セルにその標準セ
    ルが格納するショートセルのコネクション識別子を仮想
    チャネル識別子として格納する第４のステップと、 第４のステップを経た標準セルに格納された仮想パス識
    別子及び仮想チャネル識別子の夫々を所定の値に変換し
    て出力する第５のステップとを含むことを特徴とするシ
    ョートセルヘッダ変換方法。
JP5870898A 1998-03-10 1998-03-10 ショートセル多重装置及びショートセルヘッダ変換方法 Withdrawn JPH11261571A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP5870898A JPH11261571A (ja) 1998-03-10 1998-03-10 ショートセル多重装置及びショートセルヘッダ変換方法
US09/152,179 US6490286B1 (en) 1998-03-10 1998-09-11 Short cell multiplexing apparatus
DE69833712T DE69833712T2 (de) 1998-03-10 1998-09-11 Anlage und Verfahren zur Kurzzellenmultiplexierung
EP98117294A EP0942617B1 (en) 1998-03-10 1998-09-11 Short cell multiplexing apparatus and method
CN98125568A CN1103526C (zh) 1998-03-10 1998-12-16 短信元复用装置、短信元分路装置和短信元信头变换方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5870898A JPH11261571A (ja) 1998-03-10 1998-03-10 ショートセル多重装置及びショートセルヘッダ変換方法

Publications (1)

Publication Number Publication Date
JPH11261571A true JPH11261571A (ja) 1999-09-24

Family

ID=13092010

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5870898A Withdrawn JPH11261571A (ja) 1998-03-10 1998-03-10 ショートセル多重装置及びショートセルヘッダ変換方法

Country Status (5)

Country Link
US (1) US6490286B1 (ja)
EP (1) EP0942617B1 (ja)
JP (1) JPH11261571A (ja)
CN (1) CN1103526C (ja)
DE (1) DE69833712T2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010048125A (ko) * 1999-11-25 2001-06-15 박종섭 다중 단계 큐를 이용한 전송 지연시간 보장형 에이에이엘2셀 패키징 장치 및 방법
KR100352855B1 (ko) * 1999-12-27 2002-09-16 엘지전자 주식회사 통신 시스템의 에이에이엘2를 이용한 에이티엠 셀송신장치
KR20030085440A (ko) * 2002-04-29 2003-11-05 손승일 CSIX 및 UTOPIA 인터페이스를 지원하는 AAL type 2스위치의 수신부 블록 회로
US6940860B2 (en) 2000-05-29 2005-09-06 Nec Corporation Network node for ATM transmission system

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3538537B2 (ja) * 1998-03-20 2004-06-14 富士通株式会社 ショートセル対応ａｔｍ交換機及びそのルーティング方法
JP3583025B2 (ja) * 1999-06-28 2004-10-27 沖電気工業株式会社 交換装置
US6961346B1 (en) * 1999-11-24 2005-11-01 Cisco Technology, Inc. System and method for converting packet payload size
EP1137314A1 (en) * 2000-03-23 2001-09-26 Siemens Information and Communication Networks S.p.A. Telecommunication process and system handling data organized in cells of variable length
FR2821509B1 (fr) * 2001-02-27 2003-05-30 Thomson Csf Procede et dispositif pour transferer des donnees dans un reseau de communication comportant une artere a faible debit
CN1218574C (zh) * 2001-10-15 2005-09-07 华为技术有限公司 交互式视频设备及其字幕叠加方法
KR100419413B1 (ko) * 2002-02-09 2004-02-21 삼성전자주식회사 비동기 전송 방식 적응계층 2 교환 장치 및 방법
US7656861B2 (en) 2004-07-09 2010-02-02 Cisco Technology, Inc. Method and apparatus for interleaving text and media in a real-time transport session
US7792143B1 (en) 2005-03-25 2010-09-07 Cisco Technology, Inc. Method and apparatus for interworking dissimilar text phone protocols over a packet switched network

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3072443B2 (ja) 1992-03-18 2000-07-31 富士通株式会社 Ａｔｍ交換におけるヘッダの変換方式
JPH07131460A (ja) 1993-11-08 1995-05-19 Fujitsu Ltd 交換処理単位間結合方式
JPH07297830A (ja) 1994-04-21 1995-11-10 Mitsubishi Electric Corp 多重化装置、非多重化装置、スイッチング装置、およびネットワークアダプタ
SE505845C2 (sv) * 1995-04-24 1997-10-13 Ericsson Telefon Ab L M Telekommunikationssystem och sätt att överföra mikroceller i detta
US5953339A (en) * 1997-04-14 1999-09-14 Lucent Technologies Inc. Logical link connection server
US6195353B1 (en) * 1997-05-06 2001-02-27 Telefonaktiebolaget Lm Ericsson (Publ) Short packet circuit emulation
US6154448A (en) * 1997-06-20 2000-11-28 Telefonaktiebolaget Lm Ericsson (Publ) Next hop loopback
US6075798A (en) * 1997-06-20 2000-06-13 Lucent Technologies Inc. Extended header for use in ATM adaptation layer type 2 packets
US6266343B1 (en) * 1997-07-22 2001-07-24 Nortel Networks Limited Telecommunications system
US6041054A (en) * 1997-09-24 2000-03-21 Telefonaktiebolaget Lm Ericsson Efficient transport of internet protocol packets using asynchronous transfer mode adaptation layer two
US6169738B1 (en) * 1997-11-06 2001-01-02 Lucent Technologies Inc. Method for call admission in packet voice system using statistical multiplexing and dynamic voice encoding

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010048125A (ko) * 1999-11-25 2001-06-15 박종섭 다중 단계 큐를 이용한 전송 지연시간 보장형 에이에이엘2셀 패키징 장치 및 방법
KR100352855B1 (ko) * 1999-12-27 2002-09-16 엘지전자 주식회사 통신 시스템의 에이에이엘2를 이용한 에이티엠 셀송신장치
US6940860B2 (en) 2000-05-29 2005-09-06 Nec Corporation Network node for ATM transmission system
KR20030085440A (ko) * 2002-04-29 2003-11-05 손승일 CSIX 및 UTOPIA 인터페이스를 지원하는 AAL type 2스위치의 수신부 블록 회로

Also Published As

Publication number Publication date
CN1103526C (zh) 2003-03-19
EP0942617A3 (en) 2000-03-22
EP0942617B1 (en) 2006-03-08
DE69833712D1 (de) 2006-05-04
EP0942617A2 (en) 1999-09-15
US6490286B1 (en) 2002-12-03
CN1228653A (zh) 1999-09-15
DE69833712T2 (de) 2007-01-11

Similar Documents

Publication Publication Date Title
CA2315692C (en) Aal2 processing device and method for atm network
JP2906371B2 (ja) 系の切替え方式
JPH06335079A (ja) Ａｔｍ網におけるセル多重化装置
US7054320B1 (en) Apparatus and method for processing AAL2 which supports multiple virtual channels in mobile communication system
JP3452549B2 (ja) Ａｔｍを基にする接続構造を有する移動通信システム
JPH10262064A (ja) 複数回線終端装置及び複数回線終端装置のｏａｍ処理方法
JPH11261571A (ja) ショートセル多重装置及びショートセルヘッダ変換方法
JP3538537B2 (ja) ショートセル対応ａｔｍ交換機及びそのルーティング方法
US6603767B1 (en) Cell exchanging device
JP3599392B2 (ja) 交換機
US7443863B2 (en) Cell switching method and system
US7450594B2 (en) Message writing apparatus, message writing method, message readout apparatus, message readout method, memory address control circuit for writing of variable-length message and memory address control circuit for readout of variable-length message
JP3653721B2 (ja) 通信装置及びそれを備えたシステム
US6829241B1 (en) AAL-2/AAL-5 processing apparatus in mobile communication system
JP3780286B2 (ja) Ａｔｍ交換機及びその試験方法
KR100354163B1 (ko) 이동 통신 시스템에서 다중 가상 채널을 지원하는 ａａｌ２ 프로토콜 구현 장치 및 방법
JP3577319B6 (ja) マイクロセルを転送する電気通信システムおよび方法
JP2000312206A (ja) 交換方法、交換機及びスイッチングネットワーク
KR20010087609A (ko) 에이티엠-피에스티엔 트렁크간 연동장치
JPH08191329A (ja) 信号収容方法及び信号収容装置

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20050510