JPH1126479A - Semiconductor integrated circuit - Google Patents

Semiconductor integrated circuit

Info

Publication number
JPH1126479A
JPH1126479A JP9182180A JP18218097A JPH1126479A JP H1126479 A JPH1126479 A JP H1126479A JP 9182180 A JP9182180 A JP 9182180A JP 18218097 A JP18218097 A JP 18218097A JP H1126479 A JPH1126479 A JP H1126479A
Authority
JP
Japan
Prior art keywords
chip
bonding material
electrode
potential
semiconductor integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9182180A
Other languages
Japanese (ja)
Inventor
Tetsuya Umemoto
哲也 梅本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP9182180A priority Critical patent/JPH1126479A/en
Publication of JPH1126479A publication Critical patent/JPH1126479A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Die Bonding (AREA)

Abstract

(57)【要約】 【課題】 パッケージ上にＡｇを含有する導電性ダイボ
ンド材を介してチップが搭載され、該チップ上に設けら
れた電極にダイボンド材の電位より低い電位が印加され
る半導体集積回路素子における、導電性ダイボンド材の
マイグレーションにより発生するダイボンド材と電極と
の短絡現象を防止する。 【解決手段】 電極３とダイボンド材８との間のチップ
２上に、ダイボンド材８の電位より高い電位が印加され
た導電部６を設ける。 (57) Abstract: A semiconductor integrated device in which a chip is mounted on a package via a conductive die-bonding material containing Ag, and a potential lower than a potential of the die-bonding material is applied to an electrode provided on the chip. In a circuit element, a short circuit phenomenon between an electrode and a die bond material caused by migration of a conductive die bond material is prevented. SOLUTION: On a chip 2 between an electrode 3 and a die bonding material 8, a conductive portion 6 to which a potential higher than the potential of the die bonding material 8 is applied is provided.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【発明の属する技術分野】本発明は、半導体集積回路装
置の構造に関し、特に、ダイボンド材中のＡｇのマイグ
レーションを抑制する半導体集積回路装置の構造に関す
る。The present invention relates to a structure of a semiconductor integrated circuit device, and more particularly to a structure of a semiconductor integrated circuit device for suppressing migration of Ag in a die bonding material.

【０００２】[0002]

【従来の技術】図５、６に、プラスチックパッケージに
搭載された従来構造の半導体集積回路装置の一例を示
す。図６は、従来の半導体集積回路装置の上面図、図６
は、図５のＣ−Ｃ’における断面図であり、図中、１は
ダイパッド部、２はチップ（例えばＧａＡｓで、チップ
厚１００μｍ程度）、３は電極、４はリード、５はワイ
ヤ（例えば、Ａｕワイヤ）、７はモールド樹脂、８はダ
イボンド材を示す。図６に示すように、ＧａＡｓ等のチ
ップ２をプラスチックパッケージ等に搭載する場合に
は、ダイボンド材８を用いてチップ２をダイパッド部１
に接着するが、特に、チップ２に設けたバイアホール
（図示せず）等を介してチップ２の表面にグラウンド電
位を有する領域を形成する場合には、チップ２裏面を、
導電性のダイボンド材８を用いて、グラウンド電位であ
るリード４に接続することが必要となる。かかる導電性
のダイボンド材８としては、通常安価なＡｇエポキシ樹
脂が用いられる。2. Description of the Related Art FIGS. 5 and 6 show an example of a conventional semiconductor integrated circuit device mounted on a plastic package. FIG. 6 is a top view of a conventional semiconductor integrated circuit device.
5 is a cross-sectional view taken along the line CC ′ in FIG. 5, wherein 1 is a die pad portion, 2 is a chip (for example, GaAs, chip thickness of about 100 μm), 3 is an electrode, 4 is a lead, and 5 is a wire (for example, , Au wire), 7 is a mold resin, and 8 is a die bonding material. As shown in FIG. 6, when the chip 2 such as GaAs is mounted on a plastic package or the like, the chip 2 is
In particular, when a region having a ground potential is formed on the surface of the chip 2 via a via hole (not shown) provided in the chip 2, the back surface of the chip 2 is
It is necessary to connect to the lead 4 at the ground potential by using the conductive die bond material 8. As the conductive die bond material 8, an inexpensive Ag epoxy resin is usually used.

【０００３】[0003]

【発明が解決しようとする課題】かかるチップ２上に設
けられた電極３に、リード４より低電位を印加しようと
する場合、上記Ａｇエポキシ樹脂中のＡｇが電極３方向
にしだいに移動するマイグレーションが発生し、ダイボ
ンド材８と電極３との間に線状の金属Ａｇが形成され、
電極３とリード４が短絡する現象が発生した。特に、チ
ップ２に搭載した素子の集積化に伴い、チップ２の放熱
効果を向上させるためにチップ２を薄膜化（例えば１０
０μｍ）した場合に、上記マイグレーションによる短絡
が発生しやすくなり、かかる短絡を防止するためには、
導電性ダイボンド材８としてＡｇを含まないＡｕＳｎ等
の高価なダイボンド材を使用せざるを得なかった。When applying a lower potential than the lead 4 to the electrode 3 provided on the chip 2, migration in which Ag in the Ag epoxy resin gradually moves in the direction of the electrode 3 is performed. Is generated, and a linear metal Ag is formed between the die bonding material 8 and the electrode 3,
The short circuit between the electrode 3 and the lead 4 occurred. In particular, with the integration of elements mounted on the chip 2, the chip 2 is made thinner (for example, 10
0 μm), a short circuit due to the migration is likely to occur, and in order to prevent such a short circuit,
As the conductive die bonding material 8, an expensive die bonding material such as AuSn containing no Ag had to be used.

【０００４】そこで、発明者が鋭意研究した結果、かか
るマイグレーションの発生メカニズムが以下のようにな
っていることを見出した。 Ａｇ＋ＯＨ-→ＡｇＯＨ＋ｅ- （１） ２ＡｇＯＨ→Ａｇ2Ｏ＋Ｈ2Ｏ （２） Ａｇ2Ｏ＋Ｈ2Ｏ←→２ＡｇＯＨ←→２Ａｇ+＋ＯＨ- （３） 即ち、Ａｇエポキシ樹脂中のＡｇは、大気中の水分と反
応し、上記化学式（１）（２）の反応を経て、Ａｇ
2Ｏ、ＡｇＯＨ、Ａｇ+が共存する（化学式（３））コロ
イド状になり、かかるコロイド中のＡｇイオンが、リー
ド４より低い電位に印加された電極３に引き寄せられ、
コロイド状のまま移動し、最終的に電極３とリード４と
を線状に接続する金属Ａｇとなり、短絡が発生し、特
に、チップ２を薄膜化（例えば１００μｍ）した場合に
は、電極３とリード４の距離が従来より短くなるため、
かかるマイグレーションによる短絡が発生しやすくなる
ことを見出した。Then, as a result of earnest research by the inventor, they have found that the mechanism of occurrence of such migration is as follows. Ag + OH − → AgOH + e − (1) 2AgOH → Ag 2 O + H 2 O (2) Ag 2 O + H 2 O ← → 2 AgOH ← → 2Ag + + OH − (3) That is, Ag in the Ag epoxy resin is equivalent to moisture in the atmosphere and Reacts and undergoes the reaction of the above chemical formulas (1) and (2) to form Ag
2 O, AgOH and Ag + coexist (chemical formula (3)) to form a colloid, and Ag ions in the colloid are attracted to the electrode 3 applied to a potential lower than the lead 4,
It moves in a colloidal state, and finally becomes metal Ag that connects the electrode 3 and the lead 4 linearly, causing a short circuit. In particular, when the chip 2 is thinned (for example, 100 μm), the electrode 3 Since the distance of the lead 4 is shorter than before,
It has been found that short circuits due to such migration are likely to occur.

【０００５】そこで、本発明は、パッケージ上にＡｇを
含有する導電性ダイボンド材を介してチップが搭載さ
れ、該チップ上に設けられた電極にダイボンド材の電位
より低い電位が印加される半導体集積回路素子におけ
る、導電性ダイボンド材のマイグレーションにより発生
するダイボンド材と電極との短絡現象を防止することを
目的とする。Accordingly, the present invention provides a semiconductor integrated circuit in which a chip is mounted on a package via a conductive die bonding material containing Ag, and a potential lower than the potential of the die bonding material is applied to electrodes provided on the chip. It is an object of the present invention to prevent a short circuit phenomenon between an electrode and a die bond material caused by migration of a conductive die bond material in a circuit element.

【０００６】[0006]

【課題を解決するための手段】そこで、発明者は鋭意研
究の結果、電極とダイボンド材との間のチップ上に、ダ
イボンド材の電位より高い電位が印加された導電部を設
けることにより上記短絡現象が防止できることを見出
し、本発明を完成した。Accordingly, as a result of intensive studies, the inventor of the present invention has found that, by providing a conductive portion to which a potential higher than the potential of the die bond material is applied on a chip between the electrode and the die bond material, the short circuit is achieved. The inventors have found that the phenomenon can be prevented and completed the present invention.

【０００７】即ち、本発明は、パッケージに設けられた
ダイパッド上に、Ａｇを含有する導電性ダイボンド材を
介してチップが搭載され、該チップ上に設けられた電極
に、上記ダイボンド材の電位より低い電位が印加される
半導体集積回路素子であって、上記電極と上記ダイボン
ド材との間のマイグレーション最短経路を遮断するよう
に、上記ダイボンド材の電位より高い電位が印加された
導電部を上記チップ上に設けることを特徴とする半導体
集積回路である。即ち、ダイボンド材と電極との間にダ
イボンド材より高い電位に印加された導電部が形成され
ているため、ダイボンド材と金属領域との間には、ダイ
ボンド材と電極との間の電界と逆方向の電界が発生し、
この結果、ダイボンド材から電極方向への正イオンであ
るＡｇイオンのマイグレーションを防止することが可能
となる。この結果、ダイボンド材と電極との間に、金属
Ａｇが線状に形成されて発生していた短絡現象の発生を
有効に防止することが可能となり、従来のような高価な
ＡｕＳｎ等のダイボンド材に代えて、安価なＡｇエポキ
シ樹脂等の使用が可能となる。That is, according to the present invention, a chip is mounted on a die pad provided on a package via a conductive die bond material containing Ag, and an electrode provided on the chip is provided with an electric potential of the die bond material. A semiconductor integrated circuit device to which a low potential is applied, wherein a conductive portion to which a potential higher than the potential of the die bonding material is applied is cut off by the chip so that a shortest migration path between the electrode and the die bonding material is cut off. A semiconductor integrated circuit provided over the semiconductor integrated circuit. That is, since a conductive portion applied to a higher potential than the die bond material is formed between the die bond material and the electrode, the electric field between the die bond material and the electrode is opposite to the electric field between the die bond material and the metal region. Direction electric field is generated,
As a result, it is possible to prevent migration of Ag ions, which are positive ions, from the die bond material in the direction of the electrodes. As a result, it is possible to effectively prevent the occurrence of the short-circuit phenomenon that has occurred due to the metal Ag being formed linearly between the die-bonding material and the electrode. Instead, an inexpensive Ag epoxy resin or the like can be used.

【０００８】また、上記半導体集積回路は、パッケージ
に設けられたダイパッド上に、グラウンド電位に接続さ
れたＡｇを含有する導電性ダイボンド材を介してチップ
が搭載され、上記チップ上に、該チップを貫通するバイ
アホールにより上記導電性ダイボンド材と電気的に接続
されたグラウンド電位領域と、グラウンド電位より低い
電位が印加される電極が形成された半導体集積回路素子
であることを特徴とする半導体集積回路でもある。この
ように、本発明にかかる半導体集積回路を用いることに
より、導電性ダイボンド材が、チップに設けられたバイ
アホールをグラウンド電位に接続するために用いられ、
かつ、チップ上に設けられた電極に、グラウンド電極よ
り低い電位が印加される場合に、ダイボンド材から電極
方向へのＡｇイオンのマイグレーションを有効に防止す
ることが可能となる。In the semiconductor integrated circuit, a chip is mounted on a die pad provided on a package via a conductive die bonding material containing Ag connected to a ground potential, and the chip is mounted on the chip. A semiconductor integrated circuit, comprising: a ground potential region electrically connected to the conductive die bonding material by a penetrating via hole; and an electrode to which a potential lower than the ground potential is applied. But also. As described above, by using the semiconductor integrated circuit according to the present invention, the conductive die bond material is used to connect the via hole provided in the chip to the ground potential,
Moreover, when a potential lower than the ground electrode is applied to the electrode provided on the chip, migration of Ag ions from the die bonding material in the direction of the electrode can be effectively prevented.

【０００９】上記導電部は、マイグレーション経路を遮
断するように、上記電極を囲んで設けられることが好ま
しい。上記導電部は、ダイボンド材と電極との間との一
部に形成された場合でも効果を有するが、特に上記電極
を囲むように設けることにより、ダイボンド材中のＡｇ
のマイグレーションをほぼ完全に防止することが可能と
なるからである。Preferably, the conductive portion is provided so as to surround the electrode so as to block a migration path. The conductive portion has an effect even when formed in a part between the die bond material and the electrode. However, by providing the conductive portion so as to surround the electrode, Ag in the die bond material is particularly improved.
This is because it is possible to almost completely prevent migration.

【００１０】上記導電部は、上記チップの表面上に堆積
された金属領域からなることが好ましい。[0010] Preferably, the conductive portion comprises a metal region deposited on the surface of the chip.

【００１１】また、上記導電部は、上記チップの表面上
に設けたイオン注入領域からなるものであっても良い。The conductive portion may be formed of an ion-implanted region provided on a surface of the chip.

【００１２】[0012]

【発明の実施の形態】BEST MODE FOR CARRYING OUT THE INVENTION

実施の形態１．図１、２に、本発明の第１の実施の形態
にかかる半導体集積回路装置の上面図、および図１のＡ
−Ａ’における断面図を示す。図中、図５、６と同一符
号は、同一または相当箇所を、６はチップ２上に形成さ
れたＡｕ等の金属メッキ領域を示す。本実施の形態で
は、図１に示すように、リード４に接続されたダイパッ
ド１上に、例えば、Ａｇエポキシ樹脂等のＡｇを含有す
る導電性のダイボンド材８を介して、ＧａＡｓ等からな
るチップ２が搭載されている。かかるチップ２にはバイ
アホール（図示せず）が形成され、かかるバイアホール
を介して、チップ２の表面の一部の領域がリード４と電
気的に接続され、通常、かかるリード４は、グラウンド
電位に接続されて使用される。チップ２上には、３つの
電極３が設けられ、夫々Ａｕ等のワイヤにより、パッケ
ージに設けられた他のリード４に接続され、かかるリー
ド４により、Ａｇを含有する導電性のダイボンド材８の
電位（通常、グラウンド電位）より低い電位に印加され
ている。更に、チップ２上には、かかる電極３を囲むよ
うにＡｕメッキ等を用いて金属メッキ領域６が形成され
ている。かかる金属メッキ領域６は、ワイヤ５により他
のリード４に接続され、かかるリード４から、Ａｇを含
有する導電性のダイボンド材８の電位（通常、グラウン
ド電位）より高い電位に印加されている。Embodiment 1 FIG. 1 and 2 are a top view of a semiconductor integrated circuit device according to a first embodiment of the present invention and FIG.
FIG. 4 shows a cross-sectional view taken along line -A ′. In the drawings, the same reference numerals as those in FIGS. 5 and 6 denote the same or corresponding parts, and 6 denotes a metal plating region such as Au formed on the chip 2. In the present embodiment, as shown in FIG. 1, a chip made of GaAs or the like is provided on a die pad 1 connected to a lead 4 via a conductive die bonding material 8 containing Ag such as an Ag epoxy resin. 2 is mounted. Via holes (not shown) are formed in the chip 2, and a part of the surface of the chip 2 is electrically connected to the leads 4 via the via holes. Usually, the leads 4 are connected to the ground. Used by being connected to a potential. On the chip 2, three electrodes 3 are provided, each of which is connected to another lead 4 provided on the package by a wire such as Au, and the lead 4 is used to form a conductive die bonding material 8 containing Ag. It is applied to a potential lower than a potential (usually a ground potential). Further, a metal plating region 6 is formed on the chip 2 by using Au plating or the like so as to surround the electrode 3. The metal plating region 6 is connected to another lead 4 by a wire 5, and a voltage higher than the potential (normally, ground potential) of the conductive die bond material 8 containing Ag is applied from the lead 4.

【００１３】このように、Ａｇを含有する導電性のダイ
ボンド材８と、該ダイボンド材８より低い電位に印加さ
れた電極３との間に、かかる電極３を囲むように、Ａｕ
メッキ等の電極領域６を形成し、ダイボンド材８より高
い電位に印加することにより、図５、６に示す従来構造
の半導体集積回路で発生していた、ダイボンド材中のＡ
ｇイオンが、電極３の電位に引かれて移動することによ
り発生していたＡｇのマイグレーション現象を防止し、
ダイボンド材８と電極３との短絡の発生を防止すること
が可能となる。即ち、本実施の形態では、ダイボンド材
８と電極３との間にダイボンド材８より高い電位に印加
された金属メッキ領域６が形成されているため、ダイボ
ンド材８と金属メッキ領域６との間には、ダイボンド材
８と電極３との間の電界と逆方向の電界が発生し、この
結果、正イオンであるＡｇイオンの移動を防止すること
が可能となり、この結果、ダイボンド材８と電極３との
間に金属Ａｇが線状に形成されて発生する短絡を防止す
ることが可能となる。従って、従来のような高価なＡｕ
Ｓｎ等のダイボンド材に代えて、安価なＡｇエポキシ樹
脂等の使用が可能となり、製造コストの低減を図ること
ができる。As described above, between the conductive die-bonding material 8 containing Ag and the electrode 3 applied to a potential lower than that of the die-bonding material 8, Au is surrounded so as to surround the electrode 3.
By forming an electrode region 6 of plating or the like and applying a potential higher than that of the die bonding material 8, A in the die bonding material, which is generated in the semiconductor integrated circuit having the conventional structure shown in FIGS.
g ions are attracted to the potential of the electrode 3 and moved to prevent the migration phenomenon of Ag, which was generated,
It is possible to prevent a short circuit between the die bonding material 8 and the electrode 3 from occurring. That is, in the present embodiment, since the metal plating region 6 applied to a higher potential than the die bonding material 8 is formed between the die bonding material 8 and the electrode 3, the gap between the die bonding material 8 and the metal plating region 6 is formed. Generates an electric field in the opposite direction to the electric field between the die bonding material 8 and the electrode 3. As a result, it is possible to prevent the movement of Ag ions which are positive ions. 3 can be prevented from being short-circuited due to the metal Ag being formed in a linear shape. Therefore, expensive Au as in the prior art is used.
An inexpensive Ag epoxy resin or the like can be used instead of a die bond material such as Sn, and the manufacturing cost can be reduced.

【００１４】実施の形態２．図３、４に、本発明の第２
の実施の形態にかかる半導体集積回路装置の上面図、お
よび図３のＢ−Ｂ’における断面図を示す。図中、図
５、６と同一符号は、同一または相当箇所を、９は導電
性のイオン注入領域を示す。本実施の形態では、上記実
施の形態１で形成した金属メッキ領域６の代わりに、同
様の領域に導電性のイオン注入領域９を形成している。
かかるイオン注入領域９は、ワイヤ５によりリード４に
接続され、Ａｇを含有する導電性のダイボンド材８の電
位（通常、グラウンド電位）より高い電位に印加されて
いる。Embodiment 2 FIG. 3 and 4 show the second embodiment of the present invention.
3A and 3B are a top view of the semiconductor integrated circuit device according to the first embodiment and a cross-sectional view taken along line BB 'of FIG. In the drawings, the same reference numerals as those in FIGS. 5 and 6 denote the same or corresponding parts, and 9 denotes a conductive ion-implanted region. In the present embodiment, a conductive ion-implanted region 9 is formed in a similar region instead of the metal plating region 6 formed in the first embodiment.
The ion-implanted region 9 is connected to the lead 4 by a wire 5 and is applied to a potential higher than the potential of the conductive die bonding material 8 containing Ag (normally, ground potential).

【００１５】このように、本実施の形態でも、上記実施
の形態１と同様に、ダイボンド材８と電極３との間に、
ダイボンド材８より高い電位に印加されたイオン注入領
域９が形成されているため、ダイボンド材８とイオン注
入領域９との間に、ダイボンド材８と電極３との間の電
界と逆方向の電界が発生し、この結果、正イオンである
Ａｇイオンの移動を防止することが可能となる。この結
果、ダイボンド材８と電極３との間に金属Ａｇが線状に
形成されて発生する短絡を防止することが可能となる。As described above, in the present embodiment, similarly to the first embodiment, the distance between the die bonding material 8 and the electrode 3 is
Since the ion-implanted region 9 applied to a higher potential than the die-bonding material 8 is formed, an electric field between the die-bonding material 8 and the ion-implanted region 9 is opposite to the electric field between the die-bonding material 8 and the electrode 3. Is generated, and as a result, it is possible to prevent the movement of Ag ions that are positive ions. As a result, it is possible to prevent a short circuit that occurs when the metal Ag is linearly formed between the die bond material 8 and the electrode 3.

【００１６】尚、実施の形態１および２は、プラスチッ
クパッケージの他、セラミックパッケージ等の気密性が
十分でないパッケージ等についても適用することが可能
である。また、チップ２として、ＧａＡｓの他に、シリ
コン、またはセラミック等の絶縁体等を用いた場合にも
上記実施の形態１および２を適用することが可能であ
る。The first and second embodiments can be applied not only to a plastic package, but also to a package with insufficient airtightness, such as a ceramic package. The first and second embodiments can be applied to a case where an insulator such as silicon or ceramic is used as the chip 2 in addition to GaAs.

【００１７】[0017]

【発明の効果】以上の説明から明らかなように、本発明
では、Ａｇを含有する導電性のダイボンド材と電極との
間のチップ上に、ダイボンド材より高い電位に印加され
た金属メッキ領域またはイオン注入領域からなる導電部
が形成されているため、ダイボンド材と導電部との間
に、ダイボンド材と電極との間の電界と逆方向の電界が
発生し、この結果、ダイボンド材から電極へのＡｇイオ
ンのマイグレーションを防止することが可能となる。こ
の結果、ダイボンド材と電極との間に金属Ａｇが線状に
形成されて発生する短絡現象を防止することが可能とな
る。従って、従来のような高価なＡｕＳｎ等のダイボン
ド材に代えて、安価なＡｇエポキシ樹脂等の使用が可能
となり、製造コストの低減を図ることができる。As is apparent from the above description, according to the present invention, a metal plating region or a metal plating region applied with a higher potential than the die bond material is formed on the chip between the conductive die bond material containing Ag and the electrode. Since the conductive portion composed of the ion-implanted region is formed, an electric field is generated between the die bond material and the conductive portion in a direction opposite to that of the electric field between the die bond material and the electrode. Ag ions can be prevented from migrating. As a result, it is possible to prevent a short circuit phenomenon that occurs when the metal Ag is linearly formed between the die bonding material and the electrode. Therefore, it is possible to use an inexpensive Ag epoxy resin or the like in place of the conventional expensive die bonding material such as AuSn, and it is possible to reduce the manufacturing cost.

【図面の簡単な説明】[Brief description of the drawings]

【図１】 本発明の第１の実施の形態１にかかる半導体
集積回路装置の上面図である。FIG. 1 is a top view of a semiconductor integrated circuit device according to a first embodiment of the present invention.

【図２】 図１のＡ−Ａ’における断面図である。FIG. 2 is a sectional view taken along line A-A 'of FIG.

【図３】 本発明の第１の実施の形態２にかかる半導体
集積回路装置の上面図である。FIG. 3 is a top view of the semiconductor integrated circuit device according to the first embodiment of the present invention;

【図４】 図３のＢ−Ｂ’における断面図である。FIG. 4 is a sectional view taken along line B-B 'of FIG.

【図５】 従来の半導体集積回路装置の上面図である。FIG. 5 is a top view of a conventional semiconductor integrated circuit device.

【図６】 図５のＣ−Ｃ’における断面図である。6 is a sectional view taken along line C-C 'of FIG.

【符号の説明】[Explanation of symbols]

１ ダイパッド部、２ チップ、３ 電極、４ リー
ド、５ ワイヤ、６ 金属メッキ領域、７ モールド樹
脂、８ ダイボンド材、９ イオン注入領域。1 die pad, 2 chips, 3 electrodes, 4 leads, 5 wires, 6 metal plating area, 7 mold resin, 8 die bonding material, 9 ion implantation area.

Claims (5)

【特許請求の範囲】[Claims] 【請求項１】 パッケージに設けられたダイパッド上
に、Ａｇを含有する導電性ダイボンド材を介してチップ
が搭載され、該チップ上に設けられた電極に、上記ダイ
ボンド材の電位より低い電位が印加される半導体集積回
路素子であって、 上記電極と上記ダイボンド材との間のマイグレーション
最短経路を遮断するように、上記ダイボンド材の電位よ
り高い電位が印加された導電部を上記チップ上に設ける
ことを特徴とする半導体集積回路。1. A chip is mounted on a die pad provided on a package via a conductive die bonding material containing Ag, and a potential lower than the potential of the die bonding material is applied to an electrode provided on the chip. A conductive portion to which a potential higher than the potential of the die bonding material is applied, so as to block a shortest migration path between the electrode and the die bonding material. A semiconductor integrated circuit characterized by the above-mentioned. 【請求項２】 上記半導体集積回路が、 パッケージに設けられたダイパッド上に、グラウンド電
位に接続されたＡｇを含有する導電性ダイボンド材を介
してチップが搭載され、 上記チップ上に、該チップを貫通するバイアホールによ
り上記導電性ダイボンド材と電気的に接続されたグラウ
ンド電位領域と、グラウンド電位より低い電位が印加さ
れる電極が形成された半導体集積回路素子であることを
特徴とする請求項１に記載の半導体集積回路。2. The semiconductor integrated circuit has a chip mounted on a die pad provided on a package via a conductive die bonding material containing Ag connected to a ground potential, and the chip is mounted on the chip. 2. A semiconductor integrated circuit device having a ground potential region electrically connected to the conductive die bonding material by a penetrating via hole and an electrode to which a potential lower than the ground potential is applied. 3. The semiconductor integrated circuit according to claim 1. 【請求項３】 上記導電部が、マイグレーション経路を
遮断するように、上記電極を囲んで設けられることを特
徴とする請求項１または２のいずれかに記載の半導体集
積回路。3. The semiconductor integrated circuit according to claim 1, wherein the conductive portion is provided so as to surround the electrode so as to block a migration path. 【請求項４】 上記導電部が、上記チップの表面上に堆
積された金属領域からなることを特徴とする請求項１〜
３のいずれかに記載の半導体集積回路。4. The semiconductor device according to claim 1, wherein said conductive portion comprises a metal region deposited on a surface of said chip.
4. The semiconductor integrated circuit according to any one of 3. 【請求項５】 上記導電部が、上記チップの表面上に設
けたイオン注入領域からなることを特徴とする請求項１
〜３のいずれかに記載の半導体集積回路。5. The semiconductor device according to claim 1, wherein said conductive portion comprises an ion-implanted region provided on a surface of said chip.
4. The semiconductor integrated circuit according to any one of items 1 to 3.
JP9182180A 1997-07-08 1997-07-08 Semiconductor integrated circuit Pending JPH1126479A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9182180A JPH1126479A (en) 1997-07-08 1997-07-08 Semiconductor integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9182180A JPH1126479A (en) 1997-07-08 1997-07-08 Semiconductor integrated circuit

Publications (1)

Publication Number Publication Date
JPH1126479A true JPH1126479A (en) 1999-01-29

Family

ID=16113750

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9182180A Pending JPH1126479A (en) 1997-07-08 1997-07-08 Semiconductor integrated circuit

Country Status (1)

Country Link
JP (1) JPH1126479A (en)

Similar Documents

Publication Publication Date Title
US6373127B1 (en) Integrated capacitor on the back of a chip
US6297547B1 (en) Mounting multiple semiconductor dies in a package
US20060151868A1 (en) Package for gallium nitride semiconductor devices
JP2001085361A (en) Semiconductor device and method of manufacturing the same
JP4471555B2 (en) Semiconductor device
JPH10261756A (en) Semiconductor device and manufacturing method thereof
US4067041A (en) Semiconductor device package and method of making same
US6924537B2 (en) Semiconductor device including a potential drawing portion formed at a corner
US11502011B2 (en) Semiconductor module and semiconductor device container
US7189602B2 (en) Method and apparatus for reducing substrate bias voltage drop
US20230230904A1 (en) Semiconductor device
JP5103731B2 (en) Mold package
JP2008258649A (en) Semiconductor device
JPH07321160A (en) Semiconductor device
EP2309538A2 (en) Package for semiconductor devices
JPH07147359A (en) Surface mount semiconductor device
KR100682004B1 (en) Semiconductor devices
JP2004047715A (en) Semiconductor connection relay member and semiconductor device
JPS63146453A (en) Semiconductor package and manufacture of same
JPS6344991Y2 (en)
JPH03265148A (en) Semiconductor device and manufacture thereof
CN116779576A (en) Semiconductor component and semiconductor device
JP2008235837A (en) Semiconductor device and manufacturing method thereof
JP2011151071A (en) Semiconductor device
JPH06112337A (en) Package for semiconductor device