JPH1126479A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPH1126479A JPH1126479A JP9182180A JP18218097A JPH1126479A JP H1126479 A JPH1126479 A JP H1126479A JP 9182180 A JP9182180 A JP 9182180A JP 18218097 A JP18218097 A JP 18218097A JP H1126479 A JPH1126479 A JP H1126479A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- bonding material
- electrode
- potential
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/551—Materials of bond wires
- H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
- H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Die Bonding (AREA)
Abstract
(57)【要約】
【課題】 パッケージ上にＡｇを含有する導電性ダイボ
ンド材を介してチップが搭載され、該チップ上に設けら
れた電極にダイボンド材の電位より低い電位が印加され
る半導体集積回路素子における、導電性ダイボンド材の
マイグレーションにより発生するダイボンド材と電極と
の短絡現象を防止する。 【解決手段】 電極３とダイボンド材８との間のチップ
２上に、ダイボンド材８の電位より高い電位が印加され
た導電部６を設ける。
ンド材を介してチップが搭載され、該チップ上に設けら
れた電極にダイボンド材の電位より低い電位が印加され
る半導体集積回路素子における、導電性ダイボンド材の
マイグレーションにより発生するダイボンド材と電極と
の短絡現象を防止する。 【解決手段】 電極３とダイボンド材８との間のチップ
２上に、ダイボンド材８の電位より高い電位が印加され
た導電部６を設ける。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体集積回路装
置の構造に関し、特に、ダイボンド材中のＡｇのマイグ
レーションを抑制する半導体集積回路装置の構造に関す
る。
置の構造に関し、特に、ダイボンド材中のＡｇのマイグ
レーションを抑制する半導体集積回路装置の構造に関す
る。
【０００２】
【従来の技術】図５、６に、プラスチックパッケージに
搭載された従来構造の半導体集積回路装置の一例を示
す。図６は、従来の半導体集積回路装置の上面図、図６
は、図５のＣ−Ｃ’における断面図であり、図中、１は
ダイパッド部、２はチップ（例えばＧａＡｓで、チップ
厚１００μｍ程度）、３は電極、４はリード、５はワイ
ヤ（例えば、Ａｕワイヤ）、７はモールド樹脂、８はダ
イボンド材を示す。図６に示すように、ＧａＡｓ等のチ
ップ２をプラスチックパッケージ等に搭載する場合に
は、ダイボンド材８を用いてチップ２をダイパッド部１
に接着するが、特に、チップ２に設けたバイアホール
（図示せず）等を介してチップ２の表面にグラウンド電
位を有する領域を形成する場合には、チップ２裏面を、
導電性のダイボンド材８を用いて、グラウンド電位であ
るリード４に接続することが必要となる。かかる導電性
のダイボンド材８としては、通常安価なＡｇエポキシ樹
脂が用いられる。
搭載された従来構造の半導体集積回路装置の一例を示
す。図６は、従来の半導体集積回路装置の上面図、図６
は、図５のＣ−Ｃ’における断面図であり、図中、１は
ダイパッド部、２はチップ（例えばＧａＡｓで、チップ
厚１００μｍ程度）、３は電極、４はリード、５はワイ
ヤ（例えば、Ａｕワイヤ）、７はモールド樹脂、８はダ
イボンド材を示す。図６に示すように、ＧａＡｓ等のチ
ップ２をプラスチックパッケージ等に搭載する場合に
は、ダイボンド材８を用いてチップ２をダイパッド部１
に接着するが、特に、チップ２に設けたバイアホール
（図示せず）等を介してチップ２の表面にグラウンド電
位を有する領域を形成する場合には、チップ２裏面を、
導電性のダイボンド材８を用いて、グラウンド電位であ
るリード４に接続することが必要となる。かかる導電性
のダイボンド材８としては、通常安価なＡｇエポキシ樹
脂が用いられる。
【０００３】
【発明が解決しようとする課題】かかるチップ２上に設
けられた電極３に、リード４より低電位を印加しようと
する場合、上記Ａｇエポキシ樹脂中のＡｇが電極３方向
にしだいに移動するマイグレーションが発生し、ダイボ
ンド材８と電極３との間に線状の金属Ａｇが形成され、
電極３とリード４が短絡する現象が発生した。特に、チ
ップ２に搭載した素子の集積化に伴い、チップ２の放熱
効果を向上させるためにチップ２を薄膜化（例えば１０
０μｍ）した場合に、上記マイグレーションによる短絡
が発生しやすくなり、かかる短絡を防止するためには、
導電性ダイボンド材８としてＡｇを含まないＡｕＳｎ等
の高価なダイボンド材を使用せざるを得なかった。
けられた電極３に、リード４より低電位を印加しようと
する場合、上記Ａｇエポキシ樹脂中のＡｇが電極３方向
にしだいに移動するマイグレーションが発生し、ダイボ
ンド材８と電極３との間に線状の金属Ａｇが形成され、
電極３とリード４が短絡する現象が発生した。特に、チ
ップ２に搭載した素子の集積化に伴い、チップ２の放熱
効果を向上させるためにチップ２を薄膜化（例えば１０
０μｍ）した場合に、上記マイグレーションによる短絡
が発生しやすくなり、かかる短絡を防止するためには、
導電性ダイボンド材８としてＡｇを含まないＡｕＳｎ等
の高価なダイボンド材を使用せざるを得なかった。
【０００４】そこで、発明者が鋭意研究した結果、かか
るマイグレーションの発生メカニズムが以下のようにな
っていることを見出した。 Ａｇ＋ＯＨ-→ＡｇＯＨ＋ｅ- （１） ２ＡｇＯＨ→Ａｇ2Ｏ＋Ｈ2Ｏ （２） Ａｇ2Ｏ＋Ｈ2Ｏ←→２ＡｇＯＨ←→２Ａｇ+＋ＯＨ- （３） 即ち、Ａｇエポキシ樹脂中のＡｇは、大気中の水分と反
応し、上記化学式（１）（２）の反応を経て、Ａｇ
2Ｏ、ＡｇＯＨ、Ａｇ+が共存する（化学式（３））コロ
イド状になり、かかるコロイド中のＡｇイオンが、リー
ド４より低い電位に印加された電極３に引き寄せられ、
コロイド状のまま移動し、最終的に電極３とリード４と
を線状に接続する金属Ａｇとなり、短絡が発生し、特
に、チップ２を薄膜化（例えば１００μｍ）した場合に
は、電極３とリード４の距離が従来より短くなるため、
かかるマイグレーションによる短絡が発生しやすくなる
ことを見出した。
るマイグレーションの発生メカニズムが以下のようにな
っていることを見出した。 Ａｇ＋ＯＨ-→ＡｇＯＨ＋ｅ- （１） ２ＡｇＯＨ→Ａｇ2Ｏ＋Ｈ2Ｏ （２） Ａｇ2Ｏ＋Ｈ2Ｏ←→２ＡｇＯＨ←→２Ａｇ+＋ＯＨ- （３） 即ち、Ａｇエポキシ樹脂中のＡｇは、大気中の水分と反
応し、上記化学式（１）（２）の反応を経て、Ａｇ
2Ｏ、ＡｇＯＨ、Ａｇ+が共存する（化学式（３））コロ
イド状になり、かかるコロイド中のＡｇイオンが、リー
ド４より低い電位に印加された電極３に引き寄せられ、
コロイド状のまま移動し、最終的に電極３とリード４と
を線状に接続する金属Ａｇとなり、短絡が発生し、特
に、チップ２を薄膜化（例えば１００μｍ）した場合に
は、電極３とリード４の距離が従来より短くなるため、
かかるマイグレーションによる短絡が発生しやすくなる
ことを見出した。
【０００５】そこで、本発明は、パッケージ上にＡｇを
含有する導電性ダイボンド材を介してチップが搭載さ
れ、該チップ上に設けられた電極にダイボンド材の電位
より低い電位が印加される半導体集積回路素子におけ
る、導電性ダイボンド材のマイグレーションにより発生
するダイボンド材と電極との短絡現象を防止することを
目的とする。
含有する導電性ダイボンド材を介してチップが搭載さ
れ、該チップ上に設けられた電極にダイボンド材の電位
より低い電位が印加される半導体集積回路素子におけ
る、導電性ダイボンド材のマイグレーションにより発生
するダイボンド材と電極との短絡現象を防止することを
目的とする。
【０００６】
【課題を解決するための手段】そこで、発明者は鋭意研
究の結果、電極とダイボンド材との間のチップ上に、ダ
イボンド材の電位より高い電位が印加された導電部を設
けることにより上記短絡現象が防止できることを見出
し、本発明を完成した。
究の結果、電極とダイボンド材との間のチップ上に、ダ
イボンド材の電位より高い電位が印加された導電部を設
けることにより上記短絡現象が防止できることを見出
し、本発明を完成した。
【０００７】即ち、本発明は、パッケージに設けられた
ダイパッド上に、Ａｇを含有する導電性ダイボンド材を
介してチップが搭載され、該チップ上に設けられた電極
に、上記ダイボンド材の電位より低い電位が印加される
半導体集積回路素子であって、上記電極と上記ダイボン
ド材との間のマイグレーション最短経路を遮断するよう
に、上記ダイボンド材の電位より高い電位が印加された
導電部を上記チップ上に設けることを特徴とする半導体
集積回路である。即ち、ダイボンド材と電極との間にダ
イボンド材より高い電位に印加された導電部が形成され
ているため、ダイボンド材と金属領域との間には、ダイ
ボンド材と電極との間の電界と逆方向の電界が発生し、
この結果、ダイボンド材から電極方向への正イオンであ
るＡｇイオンのマイグレーションを防止することが可能
となる。この結果、ダイボンド材と電極との間に、金属
Ａｇが線状に形成されて発生していた短絡現象の発生を
有効に防止することが可能となり、従来のような高価な
ＡｕＳｎ等のダイボンド材に代えて、安価なＡｇエポキ
シ樹脂等の使用が可能となる。
ダイパッド上に、Ａｇを含有する導電性ダイボンド材を
介してチップが搭載され、該チップ上に設けられた電極
に、上記ダイボンド材の電位より低い電位が印加される
半導体集積回路素子であって、上記電極と上記ダイボン
ド材との間のマイグレーション最短経路を遮断するよう
に、上記ダイボンド材の電位より高い電位が印加された
導電部を上記チップ上に設けることを特徴とする半導体
集積回路である。即ち、ダイボンド材と電極との間にダ
イボンド材より高い電位に印加された導電部が形成され
ているため、ダイボンド材と金属領域との間には、ダイ
ボンド材と電極との間の電界と逆方向の電界が発生し、
この結果、ダイボンド材から電極方向への正イオンであ
るＡｇイオンのマイグレーションを防止することが可能
となる。この結果、ダイボンド材と電極との間に、金属
Ａｇが線状に形成されて発生していた短絡現象の発生を
有効に防止することが可能となり、従来のような高価な
ＡｕＳｎ等のダイボンド材に代えて、安価なＡｇエポキ
シ樹脂等の使用が可能となる。
【０００８】また、上記半導体集積回路は、パッケージ
に設けられたダイパッド上に、グラウンド電位に接続さ
れたＡｇを含有する導電性ダイボンド材を介してチップ
が搭載され、上記チップ上に、該チップを貫通するバイ
アホールにより上記導電性ダイボンド材と電気的に接続
されたグラウンド電位領域と、グラウンド電位より低い
電位が印加される電極が形成された半導体集積回路素子
であることを特徴とする半導体集積回路でもある。この
ように、本発明にかかる半導体集積回路を用いることに
より、導電性ダイボンド材が、チップに設けられたバイ
アホールをグラウンド電位に接続するために用いられ、
かつ、チップ上に設けられた電極に、グラウンド電極よ
り低い電位が印加される場合に、ダイボンド材から電極
方向へのＡｇイオンのマイグレーションを有効に防止す
ることが可能となる。
に設けられたダイパッド上に、グラウンド電位に接続さ
れたＡｇを含有する導電性ダイボンド材を介してチップ
が搭載され、上記チップ上に、該チップを貫通するバイ
アホールにより上記導電性ダイボンド材と電気的に接続
されたグラウンド電位領域と、グラウンド電位より低い
電位が印加される電極が形成された半導体集積回路素子
であることを特徴とする半導体集積回路でもある。この
ように、本発明にかかる半導体集積回路を用いることに
より、導電性ダイボンド材が、チップに設けられたバイ
アホールをグラウンド電位に接続するために用いられ、
かつ、チップ上に設けられた電極に、グラウンド電極よ
り低い電位が印加される場合に、ダイボンド材から電極
方向へのＡｇイオンのマイグレーションを有効に防止す
ることが可能となる。
【０００９】上記導電部は、マイグレーション経路を遮
断するように、上記電極を囲んで設けられることが好ま
しい。上記導電部は、ダイボンド材と電極との間との一
部に形成された場合でも効果を有するが、特に上記電極
を囲むように設けることにより、ダイボンド材中のＡｇ
のマイグレーションをほぼ完全に防止することが可能と
なるからである。
断するように、上記電極を囲んで設けられることが好ま
しい。上記導電部は、ダイボンド材と電極との間との一
部に形成された場合でも効果を有するが、特に上記電極
を囲むように設けることにより、ダイボンド材中のＡｇ
のマイグレーションをほぼ完全に防止することが可能と
なるからである。
【００１０】上記導電部は、上記チップの表面上に堆積
された金属領域からなることが好ましい。
された金属領域からなることが好ましい。
【００１１】また、上記導電部は、上記チップの表面上
に設けたイオン注入領域からなるものであっても良い。
に設けたイオン注入領域からなるものであっても良い。
【００１２】
実施の形態１．図１、２に、本発明の第１の実施の形態
にかかる半導体集積回路装置の上面図、および図１のＡ
−Ａ’における断面図を示す。図中、図５、６と同一符
号は、同一または相当箇所を、６はチップ２上に形成さ
れたＡｕ等の金属メッキ領域を示す。本実施の形態で
は、図１に示すように、リード４に接続されたダイパッ
ド１上に、例えば、Ａｇエポキシ樹脂等のＡｇを含有す
る導電性のダイボンド材８を介して、ＧａＡｓ等からな
るチップ２が搭載されている。かかるチップ２にはバイ
アホール（図示せず）が形成され、かかるバイアホール
を介して、チップ２の表面の一部の領域がリード４と電
気的に接続され、通常、かかるリード４は、グラウンド
電位に接続されて使用される。チップ２上には、３つの
電極３が設けられ、夫々Ａｕ等のワイヤにより、パッケ
ージに設けられた他のリード４に接続され、かかるリー
ド４により、Ａｇを含有する導電性のダイボンド材８の
電位（通常、グラウンド電位）より低い電位に印加され
ている。更に、チップ２上には、かかる電極３を囲むよ
うにＡｕメッキ等を用いて金属メッキ領域６が形成され
ている。かかる金属メッキ領域６は、ワイヤ５により他
のリード４に接続され、かかるリード４から、Ａｇを含
有する導電性のダイボンド材８の電位（通常、グラウン
ド電位）より高い電位に印加されている。
にかかる半導体集積回路装置の上面図、および図１のＡ
−Ａ’における断面図を示す。図中、図５、６と同一符
号は、同一または相当箇所を、６はチップ２上に形成さ
れたＡｕ等の金属メッキ領域を示す。本実施の形態で
は、図１に示すように、リード４に接続されたダイパッ
ド１上に、例えば、Ａｇエポキシ樹脂等のＡｇを含有す
る導電性のダイボンド材８を介して、ＧａＡｓ等からな
るチップ２が搭載されている。かかるチップ２にはバイ
アホール（図示せず）が形成され、かかるバイアホール
を介して、チップ２の表面の一部の領域がリード４と電
気的に接続され、通常、かかるリード４は、グラウンド
電位に接続されて使用される。チップ２上には、３つの
電極３が設けられ、夫々Ａｕ等のワイヤにより、パッケ
ージに設けられた他のリード４に接続され、かかるリー
ド４により、Ａｇを含有する導電性のダイボンド材８の
電位（通常、グラウンド電位）より低い電位に印加され
ている。更に、チップ２上には、かかる電極３を囲むよ
うにＡｕメッキ等を用いて金属メッキ領域６が形成され
ている。かかる金属メッキ領域６は、ワイヤ５により他
のリード４に接続され、かかるリード４から、Ａｇを含
有する導電性のダイボンド材８の電位（通常、グラウン
ド電位）より高い電位に印加されている。
【００１３】このように、Ａｇを含有する導電性のダイ
ボンド材８と、該ダイボンド材８より低い電位に印加さ
れた電極３との間に、かかる電極３を囲むように、Ａｕ
メッキ等の電極領域６を形成し、ダイボンド材８より高
い電位に印加することにより、図５、６に示す従来構造
の半導体集積回路で発生していた、ダイボンド材中のＡ
ｇイオンが、電極３の電位に引かれて移動することによ
り発生していたＡｇのマイグレーション現象を防止し、
ダイボンド材８と電極３との短絡の発生を防止すること
が可能となる。即ち、本実施の形態では、ダイボンド材
８と電極３との間にダイボンド材８より高い電位に印加
された金属メッキ領域６が形成されているため、ダイボ
ンド材８と金属メッキ領域６との間には、ダイボンド材
８と電極３との間の電界と逆方向の電界が発生し、この
結果、正イオンであるＡｇイオンの移動を防止すること
が可能となり、この結果、ダイボンド材８と電極３との
間に金属Ａｇが線状に形成されて発生する短絡を防止す
ることが可能となる。従って、従来のような高価なＡｕ
Ｓｎ等のダイボンド材に代えて、安価なＡｇエポキシ樹
脂等の使用が可能となり、製造コストの低減を図ること
ができる。
ボンド材８と、該ダイボンド材８より低い電位に印加さ
れた電極３との間に、かかる電極３を囲むように、Ａｕ
メッキ等の電極領域６を形成し、ダイボンド材８より高
い電位に印加することにより、図５、６に示す従来構造
の半導体集積回路で発生していた、ダイボンド材中のＡ
ｇイオンが、電極３の電位に引かれて移動することによ
り発生していたＡｇのマイグレーション現象を防止し、
ダイボンド材８と電極３との短絡の発生を防止すること
が可能となる。即ち、本実施の形態では、ダイボンド材
８と電極３との間にダイボンド材８より高い電位に印加
された金属メッキ領域６が形成されているため、ダイボ
ンド材８と金属メッキ領域６との間には、ダイボンド材
８と電極３との間の電界と逆方向の電界が発生し、この
結果、正イオンであるＡｇイオンの移動を防止すること
が可能となり、この結果、ダイボンド材８と電極３との
間に金属Ａｇが線状に形成されて発生する短絡を防止す
ることが可能となる。従って、従来のような高価なＡｕ
Ｓｎ等のダイボンド材に代えて、安価なＡｇエポキシ樹
脂等の使用が可能となり、製造コストの低減を図ること
ができる。
【００１４】実施の形態２．図３、４に、本発明の第２
の実施の形態にかかる半導体集積回路装置の上面図、お
よび図３のＢ−Ｂ’における断面図を示す。図中、図
５、６と同一符号は、同一または相当箇所を、９は導電
性のイオン注入領域を示す。本実施の形態では、上記実
施の形態１で形成した金属メッキ領域６の代わりに、同
様の領域に導電性のイオン注入領域９を形成している。
かかるイオン注入領域９は、ワイヤ５によりリード４に
接続され、Ａｇを含有する導電性のダイボンド材８の電
位（通常、グラウンド電位）より高い電位に印加されて
いる。
の実施の形態にかかる半導体集積回路装置の上面図、お
よび図３のＢ−Ｂ’における断面図を示す。図中、図
５、６と同一符号は、同一または相当箇所を、９は導電
性のイオン注入領域を示す。本実施の形態では、上記実
施の形態１で形成した金属メッキ領域６の代わりに、同
様の領域に導電性のイオン注入領域９を形成している。
かかるイオン注入領域９は、ワイヤ５によりリード４に
接続され、Ａｇを含有する導電性のダイボンド材８の電
位（通常、グラウンド電位）より高い電位に印加されて
いる。
【００１５】このように、本実施の形態でも、上記実施
の形態１と同様に、ダイボンド材８と電極３との間に、
ダイボンド材８より高い電位に印加されたイオン注入領
域９が形成されているため、ダイボンド材８とイオン注
入領域９との間に、ダイボンド材８と電極３との間の電
界と逆方向の電界が発生し、この結果、正イオンである
Ａｇイオンの移動を防止することが可能となる。この結
果、ダイボンド材８と電極３との間に金属Ａｇが線状に
形成されて発生する短絡を防止することが可能となる。
の形態１と同様に、ダイボンド材８と電極３との間に、
ダイボンド材８より高い電位に印加されたイオン注入領
域９が形成されているため、ダイボンド材８とイオン注
入領域９との間に、ダイボンド材８と電極３との間の電
界と逆方向の電界が発生し、この結果、正イオンである
Ａｇイオンの移動を防止することが可能となる。この結
果、ダイボンド材８と電極３との間に金属Ａｇが線状に
形成されて発生する短絡を防止することが可能となる。
【００１６】尚、実施の形態１および２は、プラスチッ
クパッケージの他、セラミックパッケージ等の気密性が
十分でないパッケージ等についても適用することが可能
である。また、チップ２として、ＧａＡｓの他に、シリ
コン、またはセラミック等の絶縁体等を用いた場合にも
上記実施の形態１および２を適用することが可能であ
る。
クパッケージの他、セラミックパッケージ等の気密性が
十分でないパッケージ等についても適用することが可能
である。また、チップ２として、ＧａＡｓの他に、シリ
コン、またはセラミック等の絶縁体等を用いた場合にも
上記実施の形態１および２を適用することが可能であ
る。
【００１７】
【発明の効果】以上の説明から明らかなように、本発明
では、Ａｇを含有する導電性のダイボンド材と電極との
間のチップ上に、ダイボンド材より高い電位に印加され
た金属メッキ領域またはイオン注入領域からなる導電部
が形成されているため、ダイボンド材と導電部との間
に、ダイボンド材と電極との間の電界と逆方向の電界が
発生し、この結果、ダイボンド材から電極へのＡｇイオ
ンのマイグレーションを防止することが可能となる。こ
の結果、ダイボンド材と電極との間に金属Ａｇが線状に
形成されて発生する短絡現象を防止することが可能とな
る。従って、従来のような高価なＡｕＳｎ等のダイボン
ド材に代えて、安価なＡｇエポキシ樹脂等の使用が可能
となり、製造コストの低減を図ることができる。
では、Ａｇを含有する導電性のダイボンド材と電極との
間のチップ上に、ダイボンド材より高い電位に印加され
た金属メッキ領域またはイオン注入領域からなる導電部
が形成されているため、ダイボンド材と導電部との間
に、ダイボンド材と電極との間の電界と逆方向の電界が
発生し、この結果、ダイボンド材から電極へのＡｇイオ
ンのマイグレーションを防止することが可能となる。こ
の結果、ダイボンド材と電極との間に金属Ａｇが線状に
形成されて発生する短絡現象を防止することが可能とな
る。従って、従来のような高価なＡｕＳｎ等のダイボン
ド材に代えて、安価なＡｇエポキシ樹脂等の使用が可能
となり、製造コストの低減を図ることができる。
【図１】 本発明の第１の実施の形態１にかかる半導体
集積回路装置の上面図である。
集積回路装置の上面図である。
【図２】 図１のＡ−Ａ’における断面図である。
【図３】 本発明の第１の実施の形態２にかかる半導体
集積回路装置の上面図である。
集積回路装置の上面図である。
【図４】 図３のＢ−Ｂ’における断面図である。
【図５】 従来の半導体集積回路装置の上面図である。
【図６】 図５のＣ−Ｃ’における断面図である。
１ ダイパッド部、２ チップ、３ 電極、４ リー
ド、５ ワイヤ、６ 金属メッキ領域、７ モールド樹
脂、８ ダイボンド材、９ イオン注入領域。
ド、５ ワイヤ、６ 金属メッキ領域、７ モールド樹
脂、８ ダイボンド材、９ イオン注入領域。
Claims (5)
- 【請求項１】 パッケージに設けられたダイパッド上
に、Ａｇを含有する導電性ダイボンド材を介してチップ
が搭載され、該チップ上に設けられた電極に、上記ダイ
ボンド材の電位より低い電位が印加される半導体集積回
路素子であって、 上記電極と上記ダイボンド材との間のマイグレーション
最短経路を遮断するように、上記ダイボンド材の電位よ
り高い電位が印加された導電部を上記チップ上に設ける
ことを特徴とする半導体集積回路。 - 【請求項２】 上記半導体集積回路が、 パッケージに設けられたダイパッド上に、グラウンド電
位に接続されたＡｇを含有する導電性ダイボンド材を介
してチップが搭載され、 上記チップ上に、該チップを貫通するバイアホールによ
り上記導電性ダイボンド材と電気的に接続されたグラウ
ンド電位領域と、グラウンド電位より低い電位が印加さ
れる電極が形成された半導体集積回路素子であることを
特徴とする請求項１に記載の半導体集積回路。 - 【請求項３】 上記導電部が、マイグレーション経路を
遮断するように、上記電極を囲んで設けられることを特
徴とする請求項１または２のいずれかに記載の半導体集
積回路。 - 【請求項４】 上記導電部が、上記チップの表面上に堆
積された金属領域からなることを特徴とする請求項１〜
３のいずれかに記載の半導体集積回路。 - 【請求項５】 上記導電部が、上記チップの表面上に設
けたイオン注入領域からなることを特徴とする請求項１
〜３のいずれかに記載の半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9182180A JPH1126479A (ja) | 1997-07-08 | 1997-07-08 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9182180A JPH1126479A (ja) | 1997-07-08 | 1997-07-08 | 半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1126479A true JPH1126479A (ja) | 1999-01-29 |
Family
ID=16113750
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9182180A Pending JPH1126479A (ja) | 1997-07-08 | 1997-07-08 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1126479A (ja) |
-
1997
- 1997-07-08 JP JP9182180A patent/JPH1126479A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6373127B1 (en) | Integrated capacitor on the back of a chip | |
| US6297547B1 (en) | Mounting multiple semiconductor dies in a package | |
| US20060151868A1 (en) | Package for gallium nitride semiconductor devices | |
| JP2001085361A (ja) | 半導体装置およびその製造方法 | |
| JP4471555B2 (ja) | 半導体装置 | |
| JPH10261756A (ja) | 半導体装置およびその製造方法 | |
| US4067041A (en) | Semiconductor device package and method of making same | |
| US6924537B2 (en) | Semiconductor device including a potential drawing portion formed at a corner | |
| US11502011B2 (en) | Semiconductor module and semiconductor device container | |
| US7189602B2 (en) | Method and apparatus for reducing substrate bias voltage drop | |
| US20230230904A1 (en) | Semiconductor device | |
| JP5103731B2 (ja) | モールドパッケージ | |
| JP2008258649A (ja) | 半導体装置 | |
| JPH07321160A (ja) | 半導体装置 | |
| EP2309538A2 (en) | Package for semiconductor devices | |
| JPH07147359A (ja) | 表面実装型半導体装置 | |
| KR100682004B1 (ko) | 반도체 장치 | |
| JP2004047715A (ja) | 半導体接続中継部材及び半導体装置 | |
| JPS63146453A (ja) | 半導体パツケ−ジおよびその製造方法 | |
| JPS6344991Y2 (ja) | ||
| JPH03265148A (ja) | 半導体装置及びその製造方法 | |
| CN116779576A (zh) | 一种半导体组件及半导体器件 | |
| JP2008235837A (ja) | 半導体装置及びその製造方法 | |
| JP2011151071A (ja) | 半導体装置 | |
| JPH06112337A (ja) | 半導体装置用パッケージ |