JPH11265578A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH11265578A JPH11265578A JP10067339A JP6733998A JPH11265578A JP H11265578 A JPH11265578 A JP H11265578A JP 10067339 A JP10067339 A JP 10067339A JP 6733998 A JP6733998 A JP 6733998A JP H11265578 A JPH11265578 A JP H11265578A
- Authority
- JP
- Japan
- Prior art keywords
- substrate potential
- circuit
- voltage
- threshold voltage
- vbb
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 120
- 238000001514 detection method Methods 0.000 claims description 38
- 238000006243 chemical reaction Methods 0.000 claims description 3
- 238000000034 method Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 6
- 230000003111 delayed effect Effects 0.000 description 2
- 230000001934 delay Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Landscapes
- Dram (AREA)
Abstract
(57)【要約】
【課題】 ＤＲＡＭ等における、基板電位検出回路の改
善に関する。 【解決手段】 半導体基板の基板電位ＶBBを常時検出
し、これが第１の閾値電圧ＶBt１以下に低下したときに
第１のセットアップ信号Ｑstup１を出力する第１の基板
電位検出回路１１と、第１のセットアップ信号Ｑstup１
が出力されないときには基板電位ＶBBを低下させるよう
に動作し、第１のセットアップ信号Ｑstup１が出力され
たときには基板電位ＶBBの低下を停止する基板電位低下
回路と、電源投入時にのみ動作し、基板電位ＶBBを検出
し、基板電位ＶBBが、第１の閾値電圧ＶBt１よりも高い
第２の閾値電圧ＶBt２以下に低下した時に第２のセット
アップ信号Ｑstup２を出力する第２の基板電位検出回路
１２と、第２のセットアップ信号Ｑstup２が入力された
後に動作を開始し、電源電圧Ｖccの１／２の電圧１／２
Ｖｃｃを生成する１／２電源電圧生成回路とを有するも
のである。
善に関する。 【解決手段】 半導体基板の基板電位ＶBBを常時検出
し、これが第１の閾値電圧ＶBt１以下に低下したときに
第１のセットアップ信号Ｑstup１を出力する第１の基板
電位検出回路１１と、第１のセットアップ信号Ｑstup１
が出力されないときには基板電位ＶBBを低下させるよう
に動作し、第１のセットアップ信号Ｑstup１が出力され
たときには基板電位ＶBBの低下を停止する基板電位低下
回路と、電源投入時にのみ動作し、基板電位ＶBBを検出
し、基板電位ＶBBが、第１の閾値電圧ＶBt１よりも高い
第２の閾値電圧ＶBt２以下に低下した時に第２のセット
アップ信号Ｑstup２を出力する第２の基板電位検出回路
１２と、第２のセットアップ信号Ｑstup２が入力された
後に動作を開始し、電源電圧Ｖccの１／２の電圧１／２
Ｖｃｃを生成する１／２電源電圧生成回路とを有するも
のである。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置に関し、
さらに詳しくいえば、ＤＲＡＭ（Dynamic RandomAccess
Memory）等の半導体装置における、基板電位検出回路
の改善に関する。
さらに詳しくいえば、ＤＲＡＭ（Dynamic RandomAccess
Memory）等の半導体装置における、基板電位検出回路
の改善に関する。
【０００２】
【従来の技術】以下で、従来の半導体装置の、基板電位
検出回路の構成、動作について図面を参照しながら説明
する。図５は、従来の半導体装置における基板電位検出
回路の構成を示す図であり、図６は当該回路の電源投入
時のシーケンスを示すタイミングチャートである。
検出回路の構成、動作について図面を参照しながら説明
する。図５は、従来の半導体装置における基板電位検出
回路の構成を示す図であり、図６は当該回路の電源投入
時のシーケンスを示すタイミングチャートである。
【０００３】この回路は、図５に示すように、基板電位
ＶBBを検出してセットアップ信号Ｑstupを出力するＶBB
検出回路１と、これを遅延して不図示のＶBBポンプ回路
や１／２Ｖｃｃ電圧生成回路に出力する遅延回路２を有
する回路である。以下では、図６を参照しながら上記回
路の動作について説明する。まず、図６に示すように、
電源が投入され、電源電圧Ｖｃｃが上昇する。
ＶBBを検出してセットアップ信号Ｑstupを出力するＶBB
検出回路１と、これを遅延して不図示のＶBBポンプ回路
や１／２Ｖｃｃ電圧生成回路に出力する遅延回路２を有
する回路である。以下では、図６を参照しながら上記回
路の動作について説明する。まず、図６に示すように、
電源が投入され、電源電圧Ｖｃｃが上昇する。
【０００４】このとき、半導体基板の基板電位ＶBBは常
時、図５のＶBB検出回路１によって検出されている。こ
のＶBB検出回路１は基板電位ＶBBに対応してセットアッ
プ信号Ｑstupを出力している。セットアップ信号Ｑstup
は遅延回路２で一定時間遅延された後に不図示のＶBBポ
ンプ回路や１／２Ｖｃｃ電圧生成回路に出力される。基
板電位ＶBBが一定電圧Ｖthを上回っている間は、セット
アップ信号Ｑstupはハイレベル（以下“Ｈ”と記す）が
出力される。
時、図５のＶBB検出回路１によって検出されている。こ
のＶBB検出回路１は基板電位ＶBBに対応してセットアッ
プ信号Ｑstupを出力している。セットアップ信号Ｑstup
は遅延回路２で一定時間遅延された後に不図示のＶBBポ
ンプ回路や１／２Ｖｃｃ電圧生成回路に出力される。基
板電位ＶBBが一定電圧Ｖthを上回っている間は、セット
アップ信号Ｑstupはハイレベル（以下“Ｈ”と記す）が
出力される。
【０００５】すると、半導体基板に接続された不図示の
ＶBBポンプ回路が動作を開始する。この回路は基板電位
ＶBBを低下させる回路なので、この回路の動作開始によ
って基板電位ＶBBが下降しはじめる。これにより基板電
位ＶBBが低下を続け、閾値電圧Ｖthを下回ると、セット
アップ信号Ｑstupが“Ｈ”からローレベル（以下“Ｌ”
と記す）へと切り替わる。
ＶBBポンプ回路が動作を開始する。この回路は基板電位
ＶBBを低下させる回路なので、この回路の動作開始によ
って基板電位ＶBBが下降しはじめる。これにより基板電
位ＶBBが低下を続け、閾値電圧Ｖthを下回ると、セット
アップ信号Ｑstupが“Ｈ”からローレベル（以下“Ｌ”
と記す）へと切り替わる。
【０００６】これが“Ｌ”に切り替わると、ＶBBポンプ
回路は動作を停止し、基板電位ＶBBはそれ以下には低下
しない。また、ＤＲＡＭの動作上必要になる電源電圧Ｖ
ｃｃの１／２の電圧である１／２Ｖｃｃを生成する不図
示の１／２Ｖｃｃ電圧生成回路が動作を開始し、１／２
Ｖｃｃを生成し始める。ＶBBが十分に低下してＶthを下
回るまで１／２Ｖｃｃの生成をしないのは、十分に基板
電位ＶBBが低下する前に１／２Ｖｃｃを生成し始める
と、場合によってはラッチアップなどの誤動作が生じる
ためである。
回路は動作を停止し、基板電位ＶBBはそれ以下には低下
しない。また、ＤＲＡＭの動作上必要になる電源電圧Ｖ
ｃｃの１／２の電圧である１／２Ｖｃｃを生成する不図
示の１／２Ｖｃｃ電圧生成回路が動作を開始し、１／２
Ｖｃｃを生成し始める。ＶBBが十分に低下してＶthを下
回るまで１／２Ｖｃｃの生成をしないのは、十分に基板
電位ＶBBが低下する前に１／２Ｖｃｃを生成し始める
と、場合によってはラッチアップなどの誤動作が生じる
ためである。
【０００７】この１／２Ｖｃｃは、ＤＲＡＭの動作上必
要になる電圧であって、これが安定したときに、このＤ
ＲＡＭがスタンバイ状態に移行することになる。なお、
ＶBB検出回路１はその後も常時動作をしており、基板電
位ＶBBがそのうち上昇してＶthを上回ると、再びＶBBポ
ンプ回路を動作させて基板電位ＶBBを低下させる。この
ようにすることで、基板電位ＶBBを一定に保ち、安定な
動作を保証している。
要になる電圧であって、これが安定したときに、このＤ
ＲＡＭがスタンバイ状態に移行することになる。なお、
ＶBB検出回路１はその後も常時動作をしており、基板電
位ＶBBがそのうち上昇してＶthを上回ると、再びＶBBポ
ンプ回路を動作させて基板電位ＶBBを低下させる。この
ようにすることで、基板電位ＶBBを一定に保ち、安定な
動作を保証している。
【０００８】
【発明が解決しようとする課題】しかしながら、上記従
来の装置によれば、ＶBB検出回路１は一つしか設けられ
ていない。従ってセットアップ信号Ｑstupを“Ｌ”に切
替える閾値電圧Ｖthは、１／２Ｖｃｃ電圧生成回路の動
作を開始させるための閾値電圧と、基板電位ＶBBを一定
に保つための閾値電圧の両方を兼ねていることになる。
来の装置によれば、ＶBB検出回路１は一つしか設けられ
ていない。従ってセットアップ信号Ｑstupを“Ｌ”に切
替える閾値電圧Ｖthは、１／２Ｖｃｃ電圧生成回路の動
作を開始させるための閾値電圧と、基板電位ＶBBを一定
に保つための閾値電圧の両方を兼ねていることになる。
【０００９】従って、負の電位である基板電位ＶBBを低
く設定したい場合には、Ｖthも低く設定することにな
る。電源投入後安定になって後には特に問題が無いが、
この電源投入時においては下記のような問題が生じる。
すなわち、Ｖthが低く設定されると、１／２Ｖｃｃ電圧
生成回路の動作開始を決めるＶthも低くなる。そうする
と、基板電位ＶBBが十分に低下しないと１／２Ｖｃｃ電
圧生成回路が動作しなくなるので基板電位ＶBBがＶthを
下回るまでの時間が長くなり、電源投入後に、１／２Ｖ
ｃｃが生成されて安定な状態に至るまでの時間も長くな
り、ひどい場合には全く１／２Ｖｃｃ電圧生成回路が動
作を開始しないということが生じてしまうという問題が
あった。
く設定したい場合には、Ｖthも低く設定することにな
る。電源投入後安定になって後には特に問題が無いが、
この電源投入時においては下記のような問題が生じる。
すなわち、Ｖthが低く設定されると、１／２Ｖｃｃ電圧
生成回路の動作開始を決めるＶthも低くなる。そうする
と、基板電位ＶBBが十分に低下しないと１／２Ｖｃｃ電
圧生成回路が動作しなくなるので基板電位ＶBBがＶthを
下回るまでの時間が長くなり、電源投入後に、１／２Ｖ
ｃｃが生成されて安定な状態に至るまでの時間も長くな
り、ひどい場合には全く１／２Ｖｃｃ電圧生成回路が動
作を開始しないということが生じてしまうという問題が
あった。
【００１０】
【課題を解決するための手段】本発明は上記従来の欠点
に鑑み成されたもので、半導体基板の基板電位を常時検
出し、前記基板電位が第１の閾値電圧以下に低下したと
きに第１のセットアップ信号Ｑstup１を出力する第１の
基板電位検出回路１１と、前記第１のセットアップ信号
Ｑstup１が出力されないときには前記基板電位を低下さ
せるように動作し、前記第１のセットアップ信号Ｑstup
１が出力されたときには前記基板電位の低下を停止する
基板電位低下回路と、電源投入時にのみ動作し、前記基
板電位を検出し、前記基板電位が、前記第１の閾値電圧
よりも高い第２の閾値電圧以下に低下した時に第２のセ
ットアップ信号Ｑstup２を出力する第２の基板電位検出
回路１２と、前記第２のセットアップ信号Ｑstup２が入
力された後に動作を開始し、電源電圧の１／２の電圧を
生成する１／２電源電圧生成回路とを有することを特徴
とする半導体装置により、上記課題を解決するものであ
る。
に鑑み成されたもので、半導体基板の基板電位を常時検
出し、前記基板電位が第１の閾値電圧以下に低下したと
きに第１のセットアップ信号Ｑstup１を出力する第１の
基板電位検出回路１１と、前記第１のセットアップ信号
Ｑstup１が出力されないときには前記基板電位を低下さ
せるように動作し、前記第１のセットアップ信号Ｑstup
１が出力されたときには前記基板電位の低下を停止する
基板電位低下回路と、電源投入時にのみ動作し、前記基
板電位を検出し、前記基板電位が、前記第１の閾値電圧
よりも高い第２の閾値電圧以下に低下した時に第２のセ
ットアップ信号Ｑstup２を出力する第２の基板電位検出
回路１２と、前記第２のセットアップ信号Ｑstup２が入
力された後に動作を開始し、電源電圧の１／２の電圧を
生成する１／２電源電圧生成回路とを有することを特徴
とする半導体装置により、上記課題を解決するものであ
る。
【００１１】
【発明の実施の形態】以下で、本発明の実施形態につい
て図面を参照しながら説明する。図１は、本実施形態に
係る半導体装置における基板電位検出回路の構成を説明
する図である。この回路は、図１に示すように、第１の
基板電位検出回路１１，第２の基板電位検出回路１２，
ＡＮＤ回路１３，遅延回路１４を有する。
て図面を参照しながら説明する。図１は、本実施形態に
係る半導体装置における基板電位検出回路の構成を説明
する図である。この回路は、図１に示すように、第１の
基板電位検出回路１１，第２の基板電位検出回路１２，
ＡＮＤ回路１３，遅延回路１４を有する。
【００１２】第１の基板電位検出回路１１は、図２に示
すような構成の回路であって、基板電位ＶBBを常時検出
し、基板電位ＶBBが、負の電圧である第１の閾値電圧Ｖ
Bt１を下回ったときにはローレベル（以下“Ｌ”と記
す）の第１のセットアップ信号Ｑstup１を出力し、上回
った時にはハイレベル（以下“Ｈ”と記す）の第１のセ
ットアップ信号Ｑstup１を出力する回路である。
すような構成の回路であって、基板電位ＶBBを常時検出
し、基板電位ＶBBが、負の電圧である第１の閾値電圧Ｖ
Bt１を下回ったときにはローレベル（以下“Ｌ”と記
す）の第１のセットアップ信号Ｑstup１を出力し、上回
った時にはハイレベル（以下“Ｈ”と記す）の第１のセ
ットアップ信号Ｑstup１を出力する回路である。
【００１３】この回路は図２に示すように、複数のＭＯ
Ｓトランジスタから構成される抵抗が直列に接続された
電流／電圧変換部１５Ａと、インバータ１６Ａとを有す
る。この電流／電圧変換部１５Ａは基板に接続してお
り、基板に流れる電流がここに流れ込む。すると、電流
が抵抗によって電圧に変換されて基板電位ＶBBとしてイ
ンバータ１６Ａに出力される。
Ｓトランジスタから構成される抵抗が直列に接続された
電流／電圧変換部１５Ａと、インバータ１６Ａとを有す
る。この電流／電圧変換部１５Ａは基板に接続してお
り、基板に流れる電流がここに流れ込む。すると、電流
が抵抗によって電圧に変換されて基板電位ＶBBとしてイ
ンバータ１６Ａに出力される。
【００１４】インバータ１６Ａの出力は、電流電圧変換
部１５Ａの出力の大小によって変化する。すなわち、イ
ンバータ１６Ａの閾値である第１の閾値電圧ＶBt１を下
回る程度の出力であったときにはインバータ１６Ａの出
力は“Ｈ”になり、第１の閾値電圧ＶBt１を上回る程度
の出力があった場合にはインバータ１６Ａの出力は
“Ｌ”になる。
部１５Ａの出力の大小によって変化する。すなわち、イ
ンバータ１６Ａの閾値である第１の閾値電圧ＶBt１を下
回る程度の出力であったときにはインバータ１６Ａの出
力は“Ｈ”になり、第１の閾値電圧ＶBt１を上回る程度
の出力があった場合にはインバータ１６Ａの出力は
“Ｌ”になる。
【００１５】また、第２の基板電位検出回路１２は、電
源投入時のみに動作して基板電位ＶBBを検出する回路で
あって、基板電位ＶBBが第２の閾値電圧ＶBt２を下回っ
たときに、“Ｌ”の第２のセットアップ信号Ｑstup２を
出力し、上回った時には“Ｈ”の第２のセットアップ信
号Ｑstup２を出力する回路である。なお、この第２の閾
値電圧ＶBt２は、第１の閾値電圧ＶBt１に比して高く設
定されている。
源投入時のみに動作して基板電位ＶBBを検出する回路で
あって、基板電位ＶBBが第２の閾値電圧ＶBt２を下回っ
たときに、“Ｌ”の第２のセットアップ信号Ｑstup２を
出力し、上回った時には“Ｈ”の第２のセットアップ信
号Ｑstup２を出力する回路である。なお、この第２の閾
値電圧ＶBt２は、第１の閾値電圧ＶBt１に比して高く設
定されている。
【００１６】この回路は、具体的には図３に示すような
構成の回路であって、複数のＭＯＳトランジスタから構
成される抵抗が直列に接続された電流／電圧変換部１５
Ｂと、インバータ１６Ｂと、スイッチング回路１７とを
有する。この電流／電圧変換部１５Ｂは基板に接続して
おり、基板に流れる電流がここに流れ込む。すると、電
流が抵抗によって電圧に変換されて基板電位ＶBBとして
インバータ１６Ｂに出力される。
構成の回路であって、複数のＭＯＳトランジスタから構
成される抵抗が直列に接続された電流／電圧変換部１５
Ｂと、インバータ１６Ｂと、スイッチング回路１７とを
有する。この電流／電圧変換部１５Ｂは基板に接続して
おり、基板に流れる電流がここに流れ込む。すると、電
流が抵抗によって電圧に変換されて基板電位ＶBBとして
インバータ１６Ｂに出力される。
【００１７】インバータ１６Ｂの出力は、電流／電圧変
換部１５Ｂの出力の大小によって変化する。すなわち、
インバータ１６Ｂの閾値である第２の閾値電圧ＶBt２を
下回る程度の出力であったときにはインバータ１６Ｂの
出力は“Ｈ”になり、第２の閾値電圧ＶBt２を上回る程
度の出力があった場合にはインバータ１６Ｂの出力は
“Ｌ”になる。
換部１５Ｂの出力の大小によって変化する。すなわち、
インバータ１６Ｂの閾値である第２の閾値電圧ＶBt２を
下回る程度の出力であったときにはインバータ１６Ｂの
出力は“Ｈ”になり、第２の閾値電圧ＶBt２を上回る程
度の出力があった場合にはインバータ１６Ｂの出力は
“Ｌ”になる。
【００１８】また、この回路は、第２のセットアップ信
号Ｑstup２が“Ｌ”に切り替わったのちに通常動作に移
行すると、動作を停止する。すなわち、電流／電圧変換
部１６Ｂの抵抗を構成するＭＯＳトランジスタのうち、
１つのＭＯＳトランジスタＭ１はレベルシフト回路１７
に接続しているが、第２のセットアップ信号Ｑstup２が
“Ｌ”に切り替わった時にはこの信号が同時にレベルシ
フト回路１７に入力され、前述のＭＯＳトランジスタが
ＯＦＦするため、電流／電圧変換部１６Ｂに電流が流れ
なくなり、動作が停止する。
号Ｑstup２が“Ｌ”に切り替わったのちに通常動作に移
行すると、動作を停止する。すなわち、電流／電圧変換
部１６Ｂの抵抗を構成するＭＯＳトランジスタのうち、
１つのＭＯＳトランジスタＭ１はレベルシフト回路１７
に接続しているが、第２のセットアップ信号Ｑstup２が
“Ｌ”に切り替わった時にはこの信号が同時にレベルシ
フト回路１７に入力され、前述のＭＯＳトランジスタが
ＯＦＦするため、電流／電圧変換部１６Ｂに電流が流れ
なくなり、動作が停止する。
【００１９】ＡＮＤ回路１３は第１の基板電位検出回路
１１の出力である第１のセットアップ信号Ｑstup１と第
２の基板電位検出回路１２の出力である第２のセットア
ップ信号Ｑstup２とのＡＮＤをとってセットアップ信号
Ｑstupを生成する回路であって、遅延回路１４はＡＮＤ
回路１３の出力を遅延して不図示のＶBBポンプ回路や１
／２Ｖｃｃ電圧生成回路に出力する回路である。
１１の出力である第１のセットアップ信号Ｑstup１と第
２の基板電位検出回路１２の出力である第２のセットア
ップ信号Ｑstup２とのＡＮＤをとってセットアップ信号
Ｑstupを生成する回路であって、遅延回路１４はＡＮＤ
回路１３の出力を遅延して不図示のＶBBポンプ回路や１
／２Ｖｃｃ電圧生成回路に出力する回路である。
【００２０】なお、このＶBBポンプ回路は基板電位低下
回路の一例であり、１／２Ｖｃｃ電圧生成回路は１／２
電源電圧生成回路の一例である。以下で、図４を参照し
ながら上記回路の動作について説明する。まず電源を投
入する。すると電源電圧Ｖｃｃが上昇する。このとき、
半導体基板の基板電位ＶBBは常時図１の第１の基板電位
検出回路１１並びに第２の基板電位検出回路１２によっ
て検出されている。
回路の一例であり、１／２Ｖｃｃ電圧生成回路は１／２
電源電圧生成回路の一例である。以下で、図４を参照し
ながら上記回路の動作について説明する。まず電源を投
入する。すると電源電圧Ｖｃｃが上昇する。このとき、
半導体基板の基板電位ＶBBは常時図１の第１の基板電位
検出回路１１並びに第２の基板電位検出回路１２によっ
て検出されている。
【００２１】これらはいずれも基板電位ＶBBの変化に対
応して第１のセットアップ信号Ｑstup１，第２のセット
アップ信号Ｑstup２を出力している。電源投入直後、ま
だ十分に基板電位ＶBBが下がりきっておらず、第１の閾
値電圧ＶBt１，第２の閾値電圧ＶBt２の何れをも下回っ
ていない時には、第１のセットアップ信号Ｑstup１，第
２のセットアップ信号Ｑstup２のいずれも“Ｈ”であ
り、これらのＡＮＤをとったＱstupもまた“Ｈ”にな
る。
応して第１のセットアップ信号Ｑstup１，第２のセット
アップ信号Ｑstup２を出力している。電源投入直後、ま
だ十分に基板電位ＶBBが下がりきっておらず、第１の閾
値電圧ＶBt１，第２の閾値電圧ＶBt２の何れをも下回っ
ていない時には、第１のセットアップ信号Ｑstup１，第
２のセットアップ信号Ｑstup２のいずれも“Ｈ”であ
り、これらのＡＮＤをとったＱstupもまた“Ｈ”にな
る。
【００２２】すると、半導体基板に接続された不図示の
ＶBBポンプ回路が動作を開始する。この回路は基板電位
ＶBBを低下させる回路なので、この回路の動作開始によ
って基板電位ＶBBが下降しはじめる。次いで、図４に示
すように基板電位ＶBBが第２の閾値電圧ＶBt２を下回る
と、第２の基板電位検出回路１２がこれを検出し、第２
のセットアップ信号Ｑstup２が“Ｈ”から“Ｌ”へと切
り替わる。
ＶBBポンプ回路が動作を開始する。この回路は基板電位
ＶBBを低下させる回路なので、この回路の動作開始によ
って基板電位ＶBBが下降しはじめる。次いで、図４に示
すように基板電位ＶBBが第２の閾値電圧ＶBt２を下回る
と、第２の基板電位検出回路１２がこれを検出し、第２
のセットアップ信号Ｑstup２が“Ｈ”から“Ｌ”へと切
り替わる。
【００２３】すると、ＡＮＤ回路１３には第１の基板電
位検出回路１１から“Ｈ”が、第２の基板電位検出回路
１２からは“Ｌ”が、それぞれ入力されるので、その出
力は“Ｌ”になる。従って、このときセットアップ信号
Ｑstupも“Ｈ”から“Ｌ”へと切り替わる。セットアッ
プ信号Ｑstupが“Ｌ”に切り替わると、不図示の１／２
Ｖｃｃ電圧生成回路が動作を開始し、ＤＲＡＭの動作に
必要な、電源電圧Ｖｃｃの１／２の電圧である１／２Ｖ
ｃｃの生成を開始する。
位検出回路１１から“Ｈ”が、第２の基板電位検出回路
１２からは“Ｌ”が、それぞれ入力されるので、その出
力は“Ｌ”になる。従って、このときセットアップ信号
Ｑstupも“Ｈ”から“Ｌ”へと切り替わる。セットアッ
プ信号Ｑstupが“Ｌ”に切り替わると、不図示の１／２
Ｖｃｃ電圧生成回路が動作を開始し、ＤＲＡＭの動作に
必要な、電源電圧Ｖｃｃの１／２の電圧である１／２Ｖ
ｃｃの生成を開始する。
【００２４】この時点ではまだＶBBポンプ回路は動作を
しており、基板電位ＶBBは第２の閾値電圧ＶBt２以下に
低下しつづけている。その後、この基板電位ＶBBが第１
の閾値電圧ＶBt１以下に低下すると、ＶBBポンプ回路が
動作を停止して基板電位ＶBBの低下が止まり、基板電位
ＶBBは第１の閾値電圧ＶBt１で安定する。
しており、基板電位ＶBBは第２の閾値電圧ＶBt２以下に
低下しつづけている。その後、この基板電位ＶBBが第１
の閾値電圧ＶBt１以下に低下すると、ＶBBポンプ回路が
動作を停止して基板電位ＶBBの低下が止まり、基板電位
ＶBBは第１の閾値電圧ＶBt１で安定する。
【００２５】第１の基板電位検出回路１１は、その後も
動作を続け、通常動作時においても、基板電位ＶBBが上
昇して第１の閾値電圧ＶBt１を上回ると、再び第１のセ
ットアップ信号Ｑstup１を“Ｈ”に切替え、ＶBBポンプ
回路を動作させて基板電位ＶBBを低下させ、基板電位Ｖ
BBを第１の閾値電圧ＶBt１に保つようにしている。しか
し、通常動作状態に移行したときには、第２の基板電位
検出回路１２の動作は停止する。すなわち、ひとたび第
２のセットアップ信号Ｑstup２が“Ｌ”に切り替わる
と、上述の通り図３の電流／電圧変換部１６Ｂには電流
が流れなくなるので、第２の基板電位検出回路１２は動
作を停止することになる。従って、基板電位ＶBBが第２
の閾値電圧ＶBt２を下回ったとしても、動作上なんら変
化はないことになる。
動作を続け、通常動作時においても、基板電位ＶBBが上
昇して第１の閾値電圧ＶBt１を上回ると、再び第１のセ
ットアップ信号Ｑstup１を“Ｈ”に切替え、ＶBBポンプ
回路を動作させて基板電位ＶBBを低下させ、基板電位Ｖ
BBを第１の閾値電圧ＶBt１に保つようにしている。しか
し、通常動作状態に移行したときには、第２の基板電位
検出回路１２の動作は停止する。すなわち、ひとたび第
２のセットアップ信号Ｑstup２が“Ｌ”に切り替わる
と、上述の通り図３の電流／電圧変換部１６Ｂには電流
が流れなくなるので、第２の基板電位検出回路１２は動
作を停止することになる。従って、基板電位ＶBBが第２
の閾値電圧ＶBt２を下回ったとしても、動作上なんら変
化はないことになる。
【００２６】このように、第２の基板電位検出回路１２
は、その内部に基板電流を流してこれを電圧変換するこ
とで基板電位ＶBBを検出しているので、これが常時動作
していると、消費電力のロスが大きくなる。このため、
電源投入時以外必要のない第２の基板電位検出回路１２
は、通常動作時においては動作を停止するように設定し
ている。
は、その内部に基板電流を流してこれを電圧変換するこ
とで基板電位ＶBBを検出しているので、これが常時動作
していると、消費電力のロスが大きくなる。このため、
電源投入時以外必要のない第２の基板電位検出回路１２
は、通常動作時においては動作を停止するように設定し
ている。
【００２７】以上説明したように、本実施形態の半導体
装置によれば、基板電位検出回路を２つ設けており、そ
のうち、第１の基板電位検出回路１１は常時動作して基
板電位ＶBBを検出し、第２の基板電位検出回路１２は電
源投入時のみ動作して、不図示の１／２Ｖｃｃ回路の動
作を開始するためだけに用いられ、第２の基板電位検出
回路１２の閾値電圧ＶBt２よりも、第１の基板電位検出
回路１１の閾値電圧ＶBt１の方が低く設定されている。
装置によれば、基板電位検出回路を２つ設けており、そ
のうち、第１の基板電位検出回路１１は常時動作して基
板電位ＶBBを検出し、第２の基板電位検出回路１２は電
源投入時のみ動作して、不図示の１／２Ｖｃｃ回路の動
作を開始するためだけに用いられ、第２の基板電位検出
回路１２の閾値電圧ＶBt２よりも、第１の基板電位検出
回路１１の閾値電圧ＶBt１の方が低く設定されている。
【００２８】このため、基板電位ＶBBを低く設定した時
に、基板電位検出回路の動作を切替えるための閾値電圧
であるＶthが低く設定されても、１／２Ｖｃｃ電圧生成
回路の動作開始を決めるＶthはこれとは別個に設定する
ことができる。従って、基板電位ＶBBがＶthを下回るま
での時間が長くなり、電源投入後に、１／２Ｖｃｃが生
成されて安定な状態に至るまでの時間も長くなってしま
い、ひどいときには全く１／２Ｖｃｃ電圧生成回路が動
作しないでＤＲＡＭとして全く動作できないという事態
を抑止することができるので、安定動作が可能になる。
に、基板電位検出回路の動作を切替えるための閾値電圧
であるＶthが低く設定されても、１／２Ｖｃｃ電圧生成
回路の動作開始を決めるＶthはこれとは別個に設定する
ことができる。従って、基板電位ＶBBがＶthを下回るま
での時間が長くなり、電源投入後に、１／２Ｖｃｃが生
成されて安定な状態に至るまでの時間も長くなってしま
い、ひどいときには全く１／２Ｖｃｃ電圧生成回路が動
作しないでＤＲＡＭとして全く動作できないという事態
を抑止することができるので、安定動作が可能になる。
【００２９】
【発明の効果】以上説明したように、本発明によれば、
半導体基板の基板電位を常時検出し、基板電位が第１の
閾値電圧以下に低下したときに第１のセットアップ信号
を出力する第１の基板電位検出回路と、電源投入時にの
み動作し、基板電位を検出し、基板電位が、第１の閾値
電圧よりも高い第２の閾値電圧以下に低下した時に第２
のセットアップ信号を出力する第２の基板電位検出回路
と、基板電位低下回路と、１／２電源電圧生成回路とを
有する。
半導体基板の基板電位を常時検出し、基板電位が第１の
閾値電圧以下に低下したときに第１のセットアップ信号
を出力する第１の基板電位検出回路と、電源投入時にの
み動作し、基板電位を検出し、基板電位が、第１の閾値
電圧よりも高い第２の閾値電圧以下に低下した時に第２
のセットアップ信号を出力する第２の基板電位検出回路
と、基板電位低下回路と、１／２電源電圧生成回路とを
有する。
【００３０】このため、基板電位低下回路の動作を切替
えるための第１の閾値電圧と、１／２電源電圧生成回路
の動作開始を決める第２の閾値電圧は、全く独立に設定
することができる。これにより、従来のように、基板電
位を低く設定しても、１／２電源電圧生成回路の動作開
始時点の電圧がこれにつれて低くなるということもない
ので、基板電位を低くすることで電源投入後に、１／２
電源電圧が生成されて安定な状態に至るまでの時間も長
くなり、ひどい場合には全く１／２電源電圧が生成され
ず、装置として動作しないというような従来生じていた
問題を抑止することができる。
えるための第１の閾値電圧と、１／２電源電圧生成回路
の動作開始を決める第２の閾値電圧は、全く独立に設定
することができる。これにより、従来のように、基板電
位を低く設定しても、１／２電源電圧生成回路の動作開
始時点の電圧がこれにつれて低くなるということもない
ので、基板電位を低くすることで電源投入後に、１／２
電源電圧が生成されて安定な状態に至るまでの時間も長
くなり、ひどい場合には全く１／２電源電圧が生成され
ず、装置として動作しないというような従来生じていた
問題を抑止することができる。
【図１】本発明の実施形態に係る半導体装置の構成を説
明する図である。
明する図である。
【図２】本発明の実施形態に係る半導体装置の第１の基
板電位検出回路の構成を示す図である。
板電位検出回路の構成を示す図である。
【図３】本発明の実施形態に係る半導体装置の第２の基
板電位検出回路の構成を示す図である。
板電位検出回路の構成を示す図である。
【図４】本発明の実施形態に係る半導体装置の動作を説
明するタイミングチャートである。
明するタイミングチャートである。
【図５】従来の半導体装置の構成を説明する図である。
【図６】従来の半導体装置の動作を説明するタイミング
チャートである。
チャートである。
１１：第1の基板電位検出回路 １２：第２の基板電位検出回路 １３：ＡＮＤ回路 １４：遅延回路
Claims (3)
- 【請求項１】 半導体基板の基板電位を常時検出し、前
記基板電位が第１の閾値電圧以下に低下したときに第１
のセットアップ信号を出力する第１の基板電位検出回路
と、 前記第１のセットアップ信号が出力されないときには前
記基板電位を低下させるように動作し、前記第１のセッ
トアップ信号が出力されたときには前記基板電位の低下
を停止する基板電位低下回路と、 電源投入時にのみ動作し、前記基板電位を検出し、前記
基板電位が、前記第１の閾値電圧よりも高い第２の閾値
電圧以下に低下した時に第２のセットアップ信号を出力
する第２の基板電位検出回路と、 前記第２のセットアップ信号が入力された後に動作を開
始し、電源電圧の１／２の電圧を生成する１／２電源電
圧生成回路とを有することを特徴とする半導体装置。 - 【請求項２】 前記第１のセットアップ信号と、前記第
２のセットアップ信号とのＡＮＤをとってセットアップ
信号として出力するＡＮＤ回路を有することを特徴とす
る請求項１記載の半導体装置。 - 【請求項３】 前記第１又は第２の基板電位検出回路
は、 直列接続された複数の抵抗からなり、前記基板に流れる
電流を流すことで得られる電圧を前記基板電位として検
出して出力する電流／電圧変換部と、 前記電流／電圧変換部の出力を入力し、反転させて第１
又は第２のセットアップ信号として出力するインバータ
とを有することを特徴とする請求項１又は請求項２記載
の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10067339A JPH11265578A (ja) | 1998-03-17 | 1998-03-17 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10067339A JPH11265578A (ja) | 1998-03-17 | 1998-03-17 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11265578A true JPH11265578A (ja) | 1999-09-28 |
Family
ID=13342176
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10067339A Pending JPH11265578A (ja) | 1998-03-17 | 1998-03-17 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11265578A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7173479B2 (en) | 2003-10-17 | 2007-02-06 | Kabushiki Kaisha Toshiba | Semiconductor integrated circuit device |
-
1998
- 1998-03-17 JP JP10067339A patent/JPH11265578A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7173479B2 (en) | 2003-10-17 | 2007-02-06 | Kabushiki Kaisha Toshiba | Semiconductor integrated circuit device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5936443A (en) | Power-on reset signal generator for semiconductor device | |
| US5612920A (en) | Semiconductor memory device having a voltage down converter for generating an internal power supply voltage from an external power supply | |
| US6903589B2 (en) | Output driver circuit with automatic slew rate control and slew rate control method using the same | |
| US7843256B2 (en) | Internal voltage generator | |
| US6160392A (en) | Start-up circuit for voltage reference generator | |
| JPH10269768A (ja) | 半導体集積回路 | |
| US5267203A (en) | Sense amplifier control circuit of a semiconductor memory device | |
| KR930008862A (ko) | 단일 칩 반도체 메모리 | |
| JPH1079191A (ja) | 半導体メモリ装置の内部昇圧電圧発生器 | |
| US5744997A (en) | Substrate bias voltage controlling circuit in semiconductor memory device | |
| US7579821B2 (en) | Voltage generator | |
| US6046954A (en) | Circuit for controlling internal voltage for output buffer of semiconductor memory device and method therefor | |
| KR100616496B1 (ko) | 동작모드에 따라 파워라인 연결 방식을 달리한 반도체메모리소자의 파워공급 제어장치 | |
| JPH11265578A (ja) | 半導体装置 | |
| US5805519A (en) | Semiconductor memory device | |
| JP3262103B2 (ja) | 内部電源回路を有する半導体装置 | |
| JP2001195149A (ja) | 内部クロック信号発生回路 | |
| JP2000040394A (ja) | 半導体装置 | |
| KR0182962B1 (ko) | 반도체 메모리장치 및 구동전압 공급방법 | |
| TWI292153B (en) | Semiconductor memory device with stable internal power supply voltage | |
| US6430102B2 (en) | Semiconductor integrated circuit and method for controlling activation thereof | |
| US7436730B2 (en) | Method and device for controlling internal power voltage, and semiconductor memory device having the same | |
| KR100342872B1 (ko) | 전압 강하 변환기 | |
| JPH04345995A (ja) | 半導体記憶装置 | |
| KR20010065148A (ko) | 입력 모드 선택 회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050301 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20051227 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071116 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071204 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080408 |