JPH11265962A

JPH11265962A - 半導体素子用パッケージ

Info

Publication number: JPH11265962A
Application number: JP10068858A
Authority: JP
Inventors: Hironori Asai; 博紀浅井; Yasushi Iyogi; 靖五代儀
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1998-03-18
Filing date: 1998-03-18
Publication date: 1999-09-28
Anticipated expiration: 2018-03-18
Also published as: JP3592515B2

Abstract

(57)【要約】【課題】反りを低減することが可能な半導体素子用パ
ッケージを提供することにある。【解決手段】セラミックス基板１と樹脂基板２１を接
着して構成した複合パッケージで、セラミックス基板１
の四隅に面取部ａまたは曲面状部ｂを設けたことを半導
体素子用パッケージである。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、多端子・狭ピッチ
の半導体素子用パッケージおよびその製造方法に関し、
特に、樹脂フィルムを用い、樹脂フィルムの表面に配線
層等の金属層を有し、裏面に高熱伝導性材料層を配置し
た樹脂基板およびこの樹脂基板と高熱伝導性材料からな
る支持基板とを接着・結合した半導体素子用パッケージ
およびその製造方法に関する。

【０００２】

【従来の技術】ＬＳＩ等の半導体チップが実装されるセ
ラミックス、樹脂、金属などからなる各種のパッケージ
は、ＬＳＩの高集積化、高速化、大消費電力化、大型チ
ップ化により、高密度化、高速対応化、高放熱化が要求
されている。また、これらの半導体チップの用途も、ワ
ークステーション、パーソナルコンピュータ、コンピュ
ータ等の産業用から、携帯用機器、プリンター、コピ
ー、カメラ、テレビ、ビデオ等の電子機器まで多くの範
囲に広がり、半導体素子の性能自体も向上している。

【０００３】高性能、高集積密度のＬＳＩチップを搭載
するパッケージには、ＬＳＩチップと多端子・狭ピッチ
で接続ができること、配線密度が高いこと、放熱性がよ
いこと、高速の信号を扱うことができること、パッケー
ジの入出力端子を多端子・狭ピッチ化することが可能で
あることなどが求められている。さらに、これらの条件
を満足する高性能なパッケージを、簡単な構成でかつ高
信頼性の下で安価に作製する技術が必要になってきてい
る。

【０００４】半導体素子を高機能化するためには多ビッ
ト化、大容量化および高速化の三つが柱となる。たとえ
ば高速化の要求はパッケージに大きな影響を与えてきて
いる。半導体素子への入出力の端子数（ピン数）を増加
させ、データを並行処理することで高速化が図られたか
らである。このため、パッケージにおいても多端子化
（多ピン化）は一つの命題となってきている。また、携
帯機器の小型化や、高密度実装のためにパッケージには
小型化も要求されている。特にこれから大きく伸びるマ
ルチメディアの分野、アミューズメントや通信機器など
においてこの要求は大きい。

【０００５】多ピン化と小型化、この二つのニーズを満
たすため様々なパッケージが開発されている。また半導
体チップとの接続技術を有効に機能させる上で、パッケ
ージ側も狭ピッチ・多端子のインナーリード部分が必要
であると共に、プリント基板等の搭載ボードとパッケー
ジとの接続も、多端子・狭ピッチにすることが必要にな
っている。また、前述したように、ＬＳＩの高速化によ
りパッケージも高速信号を扱う必要があるため、電気特
性の考慮も必要となる。

【０００６】以上のようなパッケージの多端子・狭ピッ
チ化の要請を満足させるために、パッケージ構造は従来
のピン挿入型やＱＦＰ（クウォド・フラッド・パッケー
ジ；Quad Flad Package)等の表面実装型から、ＢＧＡ
（ボール・グリッド・アレイ；Ball Grid Array)パッケ
ージに移行の傾向にある。多端子・狭ピッチ化を行うた
めには、従来の表面実装型においては端子の精度、リー
ドに起因するインダクタンス、リードそのものの強度あ
るいは実装時の精度等の点から限界が見えてきているか
らである。また表面実装型では多端子化にともないパッ
ケージが大型化せざるを得ない欠点を有している。

【０００７】ＢＧＡは、従来のパッケージに比べ、イン
ダクタンスを低減させ、パッケージ本体の多層配線構造
を高速対応させることが可能であり、大型コンピュータ
や、パーソナルコンピュータ、携帯機器等の民生品へと
使用用途が広がっている。ＢＧＡは、パッケージの入出
力端子として半田からなる突起接続体（半田ボール）を
用いたパッケージ構造体を有し、上述したようなピンや
リードに起因するインダクタンスによる高速信号の反射
遅延等を改善するのが可能である。また、半田ボールに
よる接続距離の短縮化に加えて、半田ボール形成による
狭ピッチ・多端子化が容易となり、ＢＧＡは今後のＬＳ
Ｉパッケージとして有望である。更に、この半田ボール
形成による多端子化は、パッケージサイズそのものを縮
小化し、プリント基板等への実装密度の向上、配線の寄
生容量、インダクタンス、抵抗などの低減による電気特
性の向上、パッケージの小型化による高周波特性の改善
等が期待できる。一方、パッケージの放熱面から見る
と、ＬＳＩの高集積密度化と高速化にともない、消費電
力が向上し、発熱量は年々増加する傾向にある。しかも
コンピュータにおいては、本体の小型化がすすむ反面、
ボードの枚数は増加する傾向にあり、ボード間の隙間も
次第に狭くなってきている。

【０００８】このようなことから、パッケージ自体も薄
型で、放熱性に優れた構造や高熱伝導性材料が必要とな
ってきている。薄型と狭ピッチへの対応についてはフォ
トリソグラフィ技術を使って配線層パターン等が形成で
きる樹脂基板が有力である。樹脂基板は液晶ポリマーな
どの樹脂フィルムの両側に銅箔を貼り合わせ、この銅箔
に対してフォトリソグラフィ技術を用いて狭ピッチ配線
を可能にしている。しかし、このような樹脂基板は厚さ
が１５０μｍ以下になるとコプラナリティ（表面平坦
性）に問題点を有する。一方、樹脂フィルムの性質上放
熱面においても熱の逃げない、熱のこもる構造となって
いる。このように樹脂基板単体で適応できる消費電力は
低く、消費電力を増大させるにはヒートシンクや放熱フ
ィンを使用する必要があった。また、半導体素子との熱
膨張係数の差から大きな半導体素子を搭載するとチップ
割れなどの不安要素がつきまとっていた。大きな半導体
素子で高消費電力の半導体素子を搭載するときはセラミ
ックスや金属等の高熱伝導性材料で作製したパッケージ
を使用することが多かった。たとえばアルミナセラミッ
クスでは銅・タングステン（Ｃｕ−Ｗ）合金をヒートシ
ンクに使用したものが一般的である。上記樹脂基板単体
パッケージにしてもアルミナ／Ｃｕ−Ｗパッケージにし
ても半導体素子の発生する熱を効率的に除去するために
図９に示すようなキャビティダウン構造を採用し、チッ
プ裏面よりヒートシンク１１、放熱フィン１３を介して
直接熱を奪う必要があった。

【０００９】近年の半導体素子の高機能化は、消費電力
のみならず、入出力ピン数も増大させている。こうした
動きに追随するように半導体素子のチップサイズも増大
しつつあるが、半導体素子のチップのサイズの増大化は
ペレットのウェハからの取り数を減らすことにつながる
ため半導体素子のコストアップにつながってしまう。こ
れを回避しかつ半導体素子の実装時の工数を削減するた
めに開発されたのがフリップチップ実装技術であり、近
年その実用化が進んでいる。こうした努力により、入出
力ピン数の増加にも拘わらず、半導体素子のチップサイ
ズの増大は避けられている。

【００１０】ところが、こうした素子側の動向にも拘わ
らず、半導体素子からの熱を効率的に除去するために図
９のようなキャビティダウン構造を採用すると半導体素
子直下のエリアに入出力ピンが配置できないため、パッ
ケージにとっては、入出力ピンの増大はパッケージサイ
ズの大型化を意味することになる。これは、長年来の軽
薄短小に象徴されるシステムの市場動向に反し、有用な
パッケージとはいえない事情があった。

【００１１】こうした事情に答えるべく、高熱伝導性セ
ラミックスを使用した半導体パッケージの製造に関する
提案もなされ、パッケージサイズを小型化し且つ半導体
素子が発生する熱にも十分対応できるパッケージが開発
されている。しかし、これらは、すべてに高価な高熱伝
導性セラミックスを使用するなどしているため、パッケ
ージコストが高く、広く普及するには至っていないのが
実情である。また、一般的に高熱伝導性セラミックスパ
ッケージには、非常に高温で焼成されるため導体として
使用できる金属がタングステンやモリブテンに限られ
る。このため、セラミックスパッケージの配線は配線抵
抗が高く、高速信号処理には十分適しているとはいえな
い状況であった。さらに、フリップチップ対応では焼成
時の寸法収縮のコントロールもワイヤーボンディングタ
イプの実装パッケージと比較してはるかに厳しいものと
なってきている。このように、消費電力の増大、チップ
サイズの増大、パッケージサイズの大型化を避けるパッ
ケージが希望され、さらにはパッケージのコストを抑
え、配線抵抗を下げるための課題を解決する必要があ
る。こうした高発熱半導体素子のパッケージサイズを大
きくしなくても済むキャビティアップ構造を採用し、且
つ低コストで供給できるパッケージとして図１０に示す
ようなフリップチップ実装タイプのパッケージも提案さ
れている。

【００１２】図１０に示すパッケージは半導体チップ４
と金属バンプ６で接続するための接続パッド部（ラン
ド）７７、７８等および電気信号配線層を銅箔で形成
し、樹脂フィルム２１を上下の銅箔で挟んだ構造の樹脂
基板をセラミックス基板１で支持した複合パッケージで
ある。図１０の複合パッケージを構成する樹脂基板はフ
リップチップ実装部および引き回し配線部７７等は樹脂
フィルム２１上に形成された銅などによる配線導体をフ
ォトリソグラフィで使用可能なエッチング技術で回路形
成するため、微細且つ高精度のものが作製できる。この
ため、フリップチップ対応の基板としては適している。
また、誘電率もセラミックスに比べ低いため、電気信号
の通過特性が向上する。さらに、微細配線による表面配
線引回しが可能になるので、コストが安価である。一
方、セラミックス基板１は柔らかくて変形しやすい樹脂
基板の支持に役立つ。また、半導体素子と樹脂との熱膨
張率の差はかなりの開きがあるが、セラミックスは半導
体素子に近いため、熱膨張緩和層としての役割を果た
し、半導体素子へのダメージを減少させている。セラミ
ックスは基本的には単層構造でよくスルーホール７によ
る接続も広いピッチで実施できるために製造が容易で工
数も少ないため安価に製造できる。

【００１３】

【発明が解決しようとする課題】上記図１０に示したよ
うな複合パッケージでは、セラミックス基板と樹脂基板
という熱膨張率の異なる材料の貼り合わせによって作製
されている。そのため、周囲温度の変化等から接着後に
大きな反りがパッケージに発生してしまうという不具合
を有していた。パッケージの反りが大きいと、搬送時に
おけるパッケージの吸着ジグからの落下のおそれがあ
る。また、特にＢＧＡパッケージの場合、そのボール搭
載時にボールの位置ずれ等の問題が生じる。中でもパッ
ケージの角に近い部分では単位長さ当りの反り量がパッ
ケージ中心部の反り量と比べて大きいため、ボールの位
置ずれが起こりやすくなっている。

【００１４】本発明は、上記事情に鑑みて成されたもの
であり、その目的は、反りの低減化が図られた半導体素
子用パッケージを提供することにある。

【００１５】

【課題を解決するための手段】上記目的を達成するた
め、本発明者らはパッケージに発生する反りの低減を目
的として、鋭意検討を重ねた結果、セラミックス基板の
角が面取りされている場合にはパッケージの反り量が抑
制されることを見出し、本発明を完成させるに至った。

【００１６】すなわち、本発明は、図１に示すようなセ
ラミックス基板１と樹脂基板２１を接着して構成した複
合パッケージにおいて、セラミックス基板１の四隅に面
取部ａまたは曲面状部ｂを設けたことを特徴とする半導
体素子用パッケージを提供するものである。以下、本発
明を詳細に説明する。

【００１７】上記のような複合パッケージの反りを最も
簡単に防ぐには、図３に示すように、単純にセラミック
ス基板１を厚くすればよい。また、高熱伝導性に優れた
セラミックス基板１が厚ければ放熱性にも有効である。
しかしながら、昨今の軽薄短小化の中ではパッケージの
薄型化が望まれており、セラミックス基板１の厚膜化は
それに逆行するものである。また、厚いセラミックスは
ボード実装信頼性が低いという短所がある点からも望ま
しくない。

【００１８】一方、異なる熱膨張率の部材を貼り合わせ
る場合、いわゆるサンドイッチ構造を採用すればそれら
部材の反りを抑えることができることが一般的には知ら
れている。そこで、複合パッケージにおいても、図４に
示すように、セラミックス基板１の表面および裏面それ
ぞれに接着剤２を介して樹脂基板２１を接着すれば複合
パッケージの反りを抑えることは可能である。しかしな
がら、セラミックス基板１の裏面にまで樹脂基板を接着
することは熱抵抗成分を増やし、半導体素子の使用可能
な消費電力を下げてしまうばかりでなく、パッケージ自
体のコストの上昇を招くことにもなる。

【００１９】図５は、従来の複合パッケージの平面図で
ある。図５に示すように、セラミックス基板１の四隅は
落とされていない。本発明者等は、このセラミックス基
板１の四隅に着目し、鋭意検討を行った結果、図１に示
すように、セラミックス基板１の角に面取部ａまたは曲
面状部ｂを形成すればパッケージの反り量を低減できる
ことを発見した。パッケージの反りは、パッケージ中心
から対角線方向に進むに従って大きくなるので、パッケ
ージの四隅の角を落とすことで、パッケージ全体の反り
量を小さくすることができるのである。なお、図１で
は、セラミックス基板１の角のみに面取部ａまたは曲面
状部ｂが設けられているが、樹脂基板の角にも設けてよ
い。

【００２０】また、本発明者らは、図１に示すような樹
脂基板２１に窓がない場合（一般的には、フリップチッ
プ実装タイプのパッケージ）のほうが図２に示すような
樹脂基板２１に窓がある場合（一般的には、ワイヤーボ
ンディング実装タイプ）よりも反り量の低減化が大きい
ことも確認した。

【００２１】ここで、上記面取部および曲面状部とは、
次のように定義される。図６は、面取部および曲面状部
を説明するための図であり、（ａ）が面取部、（ｂ）が
曲面状部を示している。図５（ａ）に示すように、面取
部とは、角を斜めに切り落とした部分を指し、その角度
は４５度となっている。面取部の寸法は、図中Ｃの長さ
で決められる。一方、図５（ｂ）に示すように、曲面状
部とは、角を曲面に切り落とした部分を指し、その寸法
は、図中Ｒの長さで決められる。

【００２２】セラミックス基板としてはアルミナ、窒化
アルミニウム、窒化珪素、炭化珪素、ダイヤモンドから
なるセラミックスが望ましく、また、これらの２種類以
上からなる複合基板であってもよい。さらに、セラミッ
クス基板に金属配線層が設けられているものであっても
よい。

【００２３】本発明者らの実験結果によれば、本発明
は、厚さ１ｍｍ以下のセラミックス基板と厚さ０．１５
ｍｍ以下の樹脂基板を接着した複合パッケージに特に有
効であることが確認された。また、パッケージの反り
は、セラミックス基板と樹脂基板の接着時における熱履
歴に大きく影響を受けるものであるため、高温で接着す
る系に対しては、本発明は特に有効である。したがっ
て、ガラス転移点が７０℃以上の接着剤を用いて接着す
る際に有効である。

【００２４】

【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を説明する。なお、本発明は、これらによって
限定されるものではない。

【００２５】まず、測定試料としては、３５×３５ｍ
ｍ、厚さ０．６ｍｍの窒化アルミニウム基板を用意し、
基板四隅に面取部を設け、その寸法Ｃを１ｍｍ、５ｍｍ
としたもの、基板四隅に曲面状部を設け、その寸法Ｒを
１ｍｍ、５ｍｍとしたものをそれぞれ作製した。また、
比較例として面取部、曲面状部共に設けていないものも
用意した。このセラミックス基板それぞれに、３４．５
×３４．５ｍｍ、厚さ６０μｍの接着剤フィルムを用い
て、３４．５×３４．５ｍｍ、厚さ０．１ｍｍの樹脂基
板を接着した。樹脂基板としては、図１に示したような
窓のないものと、図２に示したような窓のあるもの（窓
径１５ｍｍ□）を準備した。

【００２６】測定は、樹脂基板を接着する前（初期状
態）におけるのセラミックス基板の反り量、および樹脂
基板を接着した後におけるセラミックス基板の反り量を
評価して行った。

【００２７】ここで、測定条件を以下にまとめる。

【００２８】（条件１）：基板四隅に面取部を設け、そ
の寸法Ｃ＝１ｍｍとしたセラミックス基板に、窓のない
樹脂基板を接着したもの。

【００２９】（条件２）：基板四隅に面取部を設け、そ
の寸法Ｃ＝５ｍｍとしたセラミックス基板い、窓のない
樹脂基板を接着したもの。

【００３０】（条件３）：基板四隅に曲面状部を設け、
その寸法Ｒ＝１ｍｍとしたセラミックス基板に、窓のあ
る樹脂基板を接着したもの。

【００３１】（条件４）：基板四隅に曲面状部を設け、
その寸法Ｒ＝５ｍｍとしたセラミックス基板に、窓のあ
る樹脂基板を接着したもの。

【００３２】（比較例１）：基板四隅に面取部、曲面状
部共に設けていないセラミックス基板に、窓のない樹脂
基板を接着したもの。

【００３３】（比較例２）：基板四隅に面取部、曲面状
部共に設けていないセラミックス基板に、窓のある樹脂
基板を接着したもの。

【００３４】表１に評価結果を示す。なお、表１に示し
た反り量は、基板内の最小反り量と最大反り量の差を示
すものとする。

【００３５】

【表１】表１より、基板四隅に面取部または曲面状部を設けた本
発明例であるセラミックス基板では接着後の反り量が、
基板四隅に面取部、曲面状部を設けない比較例と比べて
減少していることがわかる。また、樹脂基板に窓のない
場合のほうが接着後の反り量が小さく抑えられている。
したがって、樹脂基板に窓のない場合のほうが本発明の
効果が大きいと言える。

【００３６】図７は、比較例１のセラミックス基板の反
りを基板中心から対角線方向に基板外側に向かって測定
した結果である。図７に示すように、最大反り量（基板
中心における反り量）と最小反り量（基板の角の部分に
おける反り量）との差は表１に示すようにおよそ８０μ
ｍとなっている。このようなセラミックス基板に本発明
を適用することで反りが低減されるのは、反り量の大き
い基板四隅に面取部、曲面状部を設けることで最大反り
量と最小反り量との差が小さくなり、それにより、基板
全体に加わる反りが実質的に小さくなるからである。

【００３７】本発明者らの実験によれば、セラミックス
基板が３５×３５ｍｍの場合、面取部の寸法Ｃ、曲面状
部の寸法Ｒが１．０ｍｍ以上の場合には、およそ１０μ
ｍの反りを低減できることがわかった。

【００３８】なお、本発明は、図８（ａ）に示すような
キャビティアップ構造であっても、（ｂ）に示すような
キャビティダウン構造であっても適用可能である。

【００３９】

【発明の効果】このように、本発明によれば、セラミッ
クス基板の四隅に面取部、曲面状部を設けるという簡便
な方法で、セラミックス基板と樹脂基板を接着した複合
基板の反りを低減することが可能となる。

【００４０】したがって、薄型で、かつコストの上昇を
招くことなく反りの少ない複合パッケージを提供するこ
とができる。

【図面の簡単な説明】

【図１】本発明の実施の形態に係る半導体素子用パッケ
ージを示す平面図である。

【図２】本発明の他の実施の形態に係る半導体素子用パ
ッケージを示す平面図である。

【図３】従来の半導体素子用パッケージを示す断面図で
ある。

【図４】他の従来の半導体素子用パッケージを示す断面
図である。

【図５】図３の半導体素子用パッケージを示す平面図で
ある。

【図６】面取部、曲面状部を説明するための図である。

【図７】従来のセラミックス基板の反りを基板中心から
対角線方向に基板外側に向かって測定した結果である。

【図８】本発明が適用されるパッケージ形態の例を示す
図である。

【図９】従来の半導体素子用パッケージを示す断面図で
ある。

【図１０】従来の他の半導体素子用パッケージを示す断
面図である。

【符号の説明】

１窒化物セラミックス基板３接着剤４半導体チップ６金属バンプ７スルーホール金属８、１８突起バンブ１１ヒートシンク１２ボンディングワイヤ１３放熱フィン１４窓２１樹脂フィルム７２、７７、７８接続パッド部

Claims

【特許請求の範囲】

【請求項１】セラミックス基板と樹脂基板を接着して
構成した複合パッケージにおいて、前記セラミックス基板の四隅に面取部または曲面状部を
設けたことを特徴とする半導体素子用パッケージ。
【請求項２】前記セラミックス基板がアルミナ、窒化
アルミニウム、窒化珪素、炭化珪素、ダイヤモンドのい
ずれかであることを特徴とする請求項１に記載の半導体
素子用パッケージ。