JPH11266033A - 受光素子を有する半導体装置、光学ピックアップ装置、および受光素子を有する半導体装置の製造方法 - Google Patents
受光素子を有する半導体装置、光学ピックアップ装置、および受光素子を有する半導体装置の製造方法Info
- Publication number
- JPH11266033A JPH11266033A JP10067145A JP6714598A JPH11266033A JP H11266033 A JPH11266033 A JP H11266033A JP 10067145 A JP10067145 A JP 10067145A JP 6714598 A JP6714598 A JP 6714598A JP H11266033 A JPH11266033 A JP H11266033A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- receiving element
- light receiving
- region
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F30/00—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors
- H10F30/20—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B7/00—Recording or reproducing by optical means, e.g. recording using a thermal beam of optical radiation by modifying optical properties or the physical structure, reproducing using an optical beam at lower power by sensing optical properties; Record carriers therefor
- G11B7/12—Heads, e.g. forming of the optical beam spot or modulation of the optical beam
- G11B7/13—Optical detectors therefor
- G11B7/131—Arrangement of detectors in a multiple array
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B7/00—Recording or reproducing by optical means, e.g. recording using a thermal beam of optical radiation by modifying optical properties or the physical structure, reproducing using an optical beam at lower power by sensing optical properties; Record carriers therefor
- G11B7/12—Heads, e.g. forming of the optical beam spot or modulation of the optical beam
- G11B7/123—Integrated head arrangements, e.g. with source and detectors mounted on the same substrate
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B7/00—Recording or reproducing by optical means, e.g. recording using a thermal beam of optical radiation by modifying optical properties or the physical structure, reproducing using an optical beam at lower power by sensing optical properties; Record carriers therefor
- G11B7/12—Heads, e.g. forming of the optical beam spot or modulation of the optical beam
- G11B7/13—Optical detectors therefor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F77/00—Constructional details of devices covered by this subclass
- H10F77/95—Circuit arrangements
- H10F77/953—Circuit arrangements for devices having potential barriers
- H10F77/957—Circuit arrangements for devices having potential barriers for position-sensitive photodetectors, e.g. lateral-effect photodiodes or quadrant photodiodes
Landscapes
- Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Light Receiving Elements (AREA)
- Optical Head (AREA)
Abstract
(57)【要約】
【課題】 光照射が、受光素子の分割部およびその近傍
になされる構成とする場合、周波数特性が悪化する。 【解決手段】 半導体基板に、第１導電型の第１半導体
部と、第２導電型の第２半導体部とによる接合部、すな
わちｐ−ｎ接合によって受光素子を形成する。そして、
その第１半導体部の一部に、第２導電型の分割領域を形
成し、受光素子の動作時に接合部に印加される逆バイア
ス電圧以下の逆バイアス電圧の印加によって、受光素子
を構成する接合部と分割領域による接合部とからの空乏
層の広がりによって第１半導体部を複数部分に分離する
構成とする。
になされる構成とする場合、周波数特性が悪化する。 【解決手段】 半導体基板に、第１導電型の第１半導体
部と、第２導電型の第２半導体部とによる接合部、すな
わちｐ−ｎ接合によって受光素子を形成する。そして、
その第１半導体部の一部に、第２導電型の分割領域を形
成し、受光素子の動作時に接合部に印加される逆バイア
ス電圧以下の逆バイアス電圧の印加によって、受光素子
を構成する接合部と分割領域による接合部とからの空乏
層の広がりによって第１半導体部を複数部分に分離する
構成とする。
Description
【０００１】
【発明の属する技術分野】本発明は、受光素子を有する
半導体装置、光学ピックアップ装置および受光素子を有
する半導体装置の製造方法に関する。
半導体装置、光学ピックアップ装置および受光素子を有
する半導体装置の製造方法に関する。
【０００２】
【従来の技術】光信号を電気信号に変換することのでき
る受光素子としてのフォトダイオードは、各種の光−電
気変換器における制御用光センサー、例えば光学記録媒
体に対する光学的記録あるいは再生、またはその双方が
なされるようにしたいわゆる光学ピックアップ装置にお
ける情報信号（以下ＲＦ信号という）、トラッキング誤
差信号、フォーカシング誤差信号等を取り出すセンサー
などに広く用いられている。
る受光素子としてのフォトダイオードは、各種の光−電
気変換器における制御用光センサー、例えば光学記録媒
体に対する光学的記録あるいは再生、またはその双方が
なされるようにしたいわゆる光学ピックアップ装置にお
ける情報信号（以下ＲＦ信号という）、トラッキング誤
差信号、フォーカシング誤差信号等を取り出すセンサー
などに広く用いられている。
【０００３】この受光素子は、他の回路素子、例えばバ
イポーラトランジスタ、抵抗、キャパシタ等の各種回路
素子とともに同一の半導体基板上に混載されて、いわゆ
るフォトＩＣ（光集積回路）として構成される。このよ
うなフォトＩＣは、一般に、上述した他の回路素子とし
ての、バイポーラトランジスタの製造方法に従って形成
される。
イポーラトランジスタ、抵抗、キャパシタ等の各種回路
素子とともに同一の半導体基板上に混載されて、いわゆ
るフォトＩＣ（光集積回路）として構成される。このよ
うなフォトＩＣは、一般に、上述した他の回路素子とし
ての、バイポーラトランジスタの製造方法に従って形成
される。
【０００４】高速、かつ高感度の受光素子を有するフォ
トＩＣにおいて、高抵抗エピタキシャル半導体層を有す
る構成とするものが提案されている。
トＩＣにおいて、高抵抗エピタキシャル半導体層を有す
る構成とするものが提案されている。
【０００５】図７は、従来の、この種の、受光素子であ
るフォトダイオードＰＤと、バイポーラトランジスタＴ
Ｒとが混載されて成るフォトＩＣの概略断面図を示す。
この例においては、ｎｐｎ型トランジスタＴＲとアノー
ドコモン型フォトダイオードＰＤが同一の半導体基板１
上に形成されたフォトＩＣとして用いられるバイポーラ
ＩＣを構成したものである。
るフォトダイオードＰＤと、バイポーラトランジスタＴ
Ｒとが混載されて成るフォトＩＣの概略断面図を示す。
この例においては、ｎｐｎ型トランジスタＴＲとアノー
ドコモン型フォトダイオードＰＤが同一の半導体基板１
上に形成されたフォトＩＣとして用いられるバイポーラ
ＩＣを構成したものである。
【０００６】このバイポーラＩＣにおいては、ｐ型Ｓｉ
半導体基体２の一主面に、高不純物濃度のｐ型の埋込み
層３が全面的に形成され、この埋込み層３に、フォトダ
イオードＰＤのアノード領域４を構成する低不純物濃度
のｐ型の第１の半導体層３１がエピタキシャル成長され
る。そして、この第１の半導体層３１の、トランジスタ
ＴＲの形成部には、高不純物濃度のコレクタ埋込み領域
５が形成され、各回路素子間や、後述するフォトダイオ
ードＰＤの分割部等に高不純物濃度の埋込み分離領域６
が選択的に形成される。また、この埋込み分離領域６の
形成と同時に、フォトダイオードＰＤに対するアノード
電極７のコンタクト部下にｐ型の高不純物濃度埋込み領
域８が形成される。
半導体基体２の一主面に、高不純物濃度のｐ型の埋込み
層３が全面的に形成され、この埋込み層３に、フォトダ
イオードＰＤのアノード領域４を構成する低不純物濃度
のｐ型の第１の半導体層３１がエピタキシャル成長され
る。そして、この第１の半導体層３１の、トランジスタ
ＴＲの形成部には、高不純物濃度のコレクタ埋込み領域
５が形成され、各回路素子間や、後述するフォトダイオ
ードＰＤの分割部等に高不純物濃度の埋込み分離領域６
が選択的に形成される。また、この埋込み分離領域６の
形成と同時に、フォトダイオードＰＤに対するアノード
電極７のコンタクト部下にｐ型の高不純物濃度埋込み領
域８が形成される。
【０００７】第１の半導体層３１上には、更に、フォト
ダイオードＰＤのカソード領域９や、トランジスタＴＲ
のコレクタ領域１０を形成する低不純物濃度のｎ型の第
２の半導体層３２がエピタキシャル成長される。
ダイオードＰＤのカソード領域９や、トランジスタＴＲ
のコレクタ領域１０を形成する低不純物濃度のｎ型の第
２の半導体層３２がエピタキシャル成長される。
【０００８】このようにして、半導体基体２上に第１お
よび第２の半導体層３１および３２がエピタキシャル成
長されたＳｉ半導体基板１の表面、すなわち第２半導体
層３１に、互いに電気的に分離する半導体回路素子、も
しくは領域間に、局部的熱酸化いわゆる LOCOS（Local
Oxidation of Silicon）によってＳｉＯ2 による分離絶
縁層１１が形成される。
よび第２の半導体層３１および３２がエピタキシャル成
長されたＳｉ半導体基板１の表面、すなわち第２半導体
層３１に、互いに電気的に分離する半導体回路素子、も
しくは領域間に、局部的熱酸化いわゆる LOCOS（Local
Oxidation of Silicon）によってＳｉＯ2 による分離絶
縁層１１が形成される。
【０００９】また、第２の半導体層３２の、分離絶縁層
１１下に回路素子間の絶縁分離部分における分離絶縁層
１１とその下の埋込み分離領域６との間に、ｐ型の高不
純物濃度の分離領域１２が形成され、高不純物濃度埋込
み領域８上に、高不純物濃度のｐ型のアノード電極取出
し領域１３が形成され、この上に高不純物濃度のアノー
ドコンタクト領域１４が形成され、アノード領域４の分
割部に形成された埋込み領域６上に、この領域６と接し
てｐ型の高不純物濃度の分離領域３０が形成される。
１１下に回路素子間の絶縁分離部分における分離絶縁層
１１とその下の埋込み分離領域６との間に、ｐ型の高不
純物濃度の分離領域１２が形成され、高不純物濃度埋込
み領域８上に、高不純物濃度のｐ型のアノード電極取出
し領域１３が形成され、この上に高不純物濃度のアノー
ドコンタクト領域１４が形成され、アノード領域４の分
割部に形成された埋込み領域６上に、この領域６と接し
てｐ型の高不純物濃度の分離領域３０が形成される。
【００１０】そして、コレクタ領域１０には、ｎ型の高
不純物濃度のコレクタ電極取出し領域１５と、ｐ型ベー
ス領域１６とが形成される。ベース領域１６上には、ｎ
型のエミッタ領域１７が形成される。
不純物濃度のコレクタ電極取出し領域１５と、ｐ型ベー
ス領域１６とが形成される。ベース領域１６上には、ｎ
型のエミッタ領域１７が形成される。
【００１１】また、フォトダイオードＰＤの各アノード
４上に、高不純物濃度のカソード領域１８が形成され、
これにカソード電極１９が、オーミックにコンタクトさ
れる。
４上に、高不純物濃度のカソード領域１８が形成され、
これにカソード電極１９が、オーミックにコンタクトさ
れる。
【００１２】半導体基板１の表面には、ＳｉＯ2 等の絶
縁層２１が被着形成され、これにそれぞれ電極コンタク
ト窓が形成されて、それぞれトランジスタＴＲのエミッ
タ，ベースおよびコレクタ電極２０Ｅ，２０Ｂ，および
２０Ｃがコンタクトされる。そして、その上にＳｉＯ2
等の層間絶縁層２２が形成され、この上に、受光窓が形
成されたＡｌ等よりなる遮光層２３が形成され、この上
に保護膜２４が形成される。
縁層２１が被着形成され、これにそれぞれ電極コンタク
ト窓が形成されて、それぞれトランジスタＴＲのエミッ
タ，ベースおよびコレクタ電極２０Ｅ，２０Ｂ，および
２０Ｃがコンタクトされる。そして、その上にＳｉＯ2
等の層間絶縁層２２が形成され、この上に、受光窓が形
成されたＡｌ等よりなる遮光層２３が形成され、この上
に保護膜２４が形成される。
【００１３】そして、絶縁層２１および２２が、反射防
止膜とされて、遮光層２３の受光窓を通じて、フォトダ
イオードＰＤに、検出光が照射される。
止膜とされて、遮光層２３の受光窓を通じて、フォトダ
イオードＰＤに、検出光が照射される。
【００１４】上述のＩＣにおけるフォトダイオードＰＤ
は、例えば光学記録媒体に対する光学的記録、再生、あ
るいはその双方を行うことのできる光学ピックアップ装
置におけるＲＦ信号、トラッキング誤差信号や、フォー
カス誤差信号を取り出すためのセンサーを構成すること
ができる。
は、例えば光学記録媒体に対する光学的記録、再生、あ
るいはその双方を行うことのできる光学ピックアップ装
置におけるＲＦ信号、トラッキング誤差信号や、フォー
カス誤差信号を取り出すためのセンサーを構成すること
ができる。
【００１５】図６（ａ）は、例えば光学ピックアップ装
置におけるＲＦ信号、トラッキング誤差信号や、フォー
カス誤差信号を取り出すセンサーとしてのフォトダイオ
ードＰＤの平面パターン図を示す。この例では、光学記
録媒体、例えば光ディスクからの、中央の光スポットＳ
Ｐ0 と、両側のサイドスポットＳＰS1およびＳＰS2と
の、３つのスポットを、例えば“田”の字状に４分割さ
れたフォトダイオードＰＤ0 と、両側のフォトダイオー
ドＰＤS1およびＰＤS2とに照射するようにして、フォー
カス誤差信号は、例えばＡ，Ｂ，ＣおよびＤに４分割さ
れたフォトダイオードＰＤの各部で光電変換された出力
をそれぞれＡ〜Ｄとするとき、（Ａ＋Ｃ）−（Ｂ＋Ｄ）
という演算をすることによって得られ、トラッキング誤
差信号は、他の２つのフォトダイオードＰＤS1およびＰ
ＤS2の出力をＥおよびＦとするとき、（Ｅ−Ｆ）によっ
て得られ、信号読み出し出力、すなわちＲＦ信号は、
（Ａ＋Ｂ＋Ｃ＋Ｄ）によって得るようになされる。
置におけるＲＦ信号、トラッキング誤差信号や、フォー
カス誤差信号を取り出すセンサーとしてのフォトダイオ
ードＰＤの平面パターン図を示す。この例では、光学記
録媒体、例えば光ディスクからの、中央の光スポットＳ
Ｐ0 と、両側のサイドスポットＳＰS1およびＳＰS2と
の、３つのスポットを、例えば“田”の字状に４分割さ
れたフォトダイオードＰＤ0 と、両側のフォトダイオー
ドＰＤS1およびＰＤS2とに照射するようにして、フォー
カス誤差信号は、例えばＡ，Ｂ，ＣおよびＤに４分割さ
れたフォトダイオードＰＤの各部で光電変換された出力
をそれぞれＡ〜Ｄとするとき、（Ａ＋Ｃ）−（Ｂ＋Ｄ）
という演算をすることによって得られ、トラッキング誤
差信号は、他の２つのフォトダイオードＰＤS1およびＰ
ＤS2の出力をＥおよびＦとするとき、（Ｅ−Ｆ）によっ
て得られ、信号読み出し出力、すなわちＲＦ信号は、
（Ａ＋Ｂ＋Ｃ＋Ｄ）によって得るようになされる。
【００１６】図６（ｂ）は、同様に例えば光学ピックア
ップ装置に適用するフォトダイオードＰＤの例を示し、
この例では、それぞれ平行にＡ，Ｂ，Ｃ，Ｄおよび
Ａ’，Ｂ’，Ｃ’，Ｄ’に４分割されたフォトダイオー
ドＰＤ1 およびＰＤ2 に、スポットＳＰ1 およびＳＰ2
が照射される。この場合、各フォトダイオードの各中心
の２つのフォトダイオード部Ｂ，Ｃ，およびＢ′，Ｃ′
は、例えば１４μｍピッチという極細のストライプ状パ
ターンとされる。そして、各フォトダイオードＰＤ1 お
よびＰＤ2 の各部Ａ，Ｂ，Ｃ，ＤおよびＡ’，Ｂ’，
Ｃ’，Ｄ’の出力を、それぞれＡ，Ｂ，Ｃ，Ｄおよび
Ａ’，Ｂ’，Ｃ’，Ｄ’とするとき、フォーカス誤差信
号は、（Ｂ＋Ｃ）−（Ａ＋Ｄ）−｛（Ｂ′＋Ｃ′）−
（Ａ′＋Ｄ′）｝の演算によって得られ、トラッキング
誤差信号は、（Ａ＋Ｂ＋Ｃ′＋Ｄ′）−（Ｃ＋Ｄ＋Ａ′
＋Ｂ′）の演算で得られ、ＲＦ信号は（Ａ＋Ｂ＋Ｃ＋
Ｄ）＋（Ａ′＋Ｂ′＋Ｃ′＋Ｄ′）の演算で得られる。
ップ装置に適用するフォトダイオードＰＤの例を示し、
この例では、それぞれ平行にＡ，Ｂ，Ｃ，Ｄおよび
Ａ’，Ｂ’，Ｃ’，Ｄ’に４分割されたフォトダイオー
ドＰＤ1 およびＰＤ2 に、スポットＳＰ1 およびＳＰ2
が照射される。この場合、各フォトダイオードの各中心
の２つのフォトダイオード部Ｂ，Ｃ，およびＢ′，Ｃ′
は、例えば１４μｍピッチという極細のストライプ状パ
ターンとされる。そして、各フォトダイオードＰＤ1 お
よびＰＤ2 の各部Ａ，Ｂ，Ｃ，ＤおよびＡ’，Ｂ’，
Ｃ’，Ｄ’の出力を、それぞれＡ，Ｂ，Ｃ，Ｄおよび
Ａ’，Ｂ’，Ｃ’，Ｄ’とするとき、フォーカス誤差信
号は、（Ｂ＋Ｃ）−（Ａ＋Ｄ）−｛（Ｂ′＋Ｃ′）−
（Ａ′＋Ｄ′）｝の演算によって得られ、トラッキング
誤差信号は、（Ａ＋Ｂ＋Ｃ′＋Ｄ′）−（Ｃ＋Ｄ＋Ａ′
＋Ｂ′）の演算で得られ、ＲＦ信号は（Ａ＋Ｂ＋Ｃ＋
Ｄ）＋（Ａ′＋Ｂ′＋Ｃ′＋Ｄ′）の演算で得られる。
【００１７】上述した例えば４分割フォトダイオードの
ように、複数部分に分割されたフォトダイオードを有す
る半導体装置においては、図６に示したように、分離領
域３０とこれの下に連なって形成された埋込み分離領域
６によってカソード領域９をその全厚さに渡って分離し
た構成とされる。すなわち、この従来の構成において
は、フォトダイオードＰＤに逆バイアスが印加されいな
い、非動作時の状態で、分離領域３０とこれの下に連な
って形成された埋込み分離領域６によって、カソード領
域９は、完全に分離された状態とされる。そして、フォ
トダイオードＰＤの動作時に、これに印加される逆バイ
アス電圧によって、アノード領域４とカソード領域９と
によるｐ−ｎ接合、および分離領域３０とカソード領域
９とによるｐ−ｎ接合から、アノード領域４およびカソ
ード領域９に、図７において鎖線ａおよびａ’で示す空
乏層の広がりが生じる。
ように、複数部分に分割されたフォトダイオードを有す
る半導体装置においては、図６に示したように、分離領
域３０とこれの下に連なって形成された埋込み分離領域
６によってカソード領域９をその全厚さに渡って分離し
た構成とされる。すなわち、この従来の構成において
は、フォトダイオードＰＤに逆バイアスが印加されいな
い、非動作時の状態で、分離領域３０とこれの下に連な
って形成された埋込み分離領域６によって、カソード領
域９は、完全に分離された状態とされる。そして、フォ
トダイオードＰＤの動作時に、これに印加される逆バイ
アス電圧によって、アノード領域４とカソード領域９と
によるｐ−ｎ接合、および分離領域３０とカソード領域
９とによるｐ−ｎ接合から、アノード領域４およびカソ
ード領域９に、図７において鎖線ａおよびａ’で示す空
乏層の広がりが生じる。
【００１８】
【発明が解決しようとする課題】ところが、上述した例
えば図６（ａ）および（ｂ）の構成による受光素子を含
む半導体装置、いわゆるフォトＩＣを構成して、Ａ，
Ｂ，Ｃ，Ｄ，や、Ａ′，Ｂ′，Ｃ′，Ｄ′の各部に差し
渡って、すなわち、各分離領域３０およびその下の埋込
み分離領域６に、光スポットが照射される場合、フォト
ダイオードの周波数特性が悪るくなる。
えば図６（ａ）および（ｂ）の構成による受光素子を含
む半導体装置、いわゆるフォトＩＣを構成して、Ａ，
Ｂ，Ｃ，Ｄ，や、Ａ′，Ｂ′，Ｃ′，Ｄ′の各部に差し
渡って、すなわち、各分離領域３０およびその下の埋込
み分離領域６に、光スポットが照射される場合、フォト
ダイオードの周波数特性が悪るくなる。
【００１９】フォトダイオードにおける周波数特性は、
主として、その寄生容量（Ｃ）と寄生抵抗（Ｒ）で決ま
るＣＲ時定数や、フォトダイオードにおける空乏層内部
をキャリアが走行する時間、空乏化していない半導体層
をキャリアが拡散する時間で決まる。
主として、その寄生容量（Ｃ）と寄生抵抗（Ｒ）で決ま
るＣＲ時定数や、フォトダイオードにおける空乏層内部
をキャリアが走行する時間、空乏化していない半導体層
をキャリアが拡散する時間で決まる。
【００２０】したがって、例えば上述した４分割フォト
ダイオードにおいては、分離領域３０および埋込み分離
領域６の近傍と、これより充分離間した位置とでは、周
波数特性が相違する。
ダイオードにおいては、分離領域３０および埋込み分離
領域６の近傍と、これより充分離間した位置とでは、周
波数特性が相違する。
【００２１】これについて、図７を参照して説明する。
光照射によって埋込み分離領域６内と、その近傍のアノ
ード領域４に生じた少数キャリアすなわち電子ｅは、こ
の埋込み分離領域６のポテンシャルが、少数キャリアの
電子ｅに対してバリアとして働くことによって、これら
電子ｅは、矢印ｂに示すように、遠去けられる方向に力
を受けることから、この電子ｅは、直線的に空乏層に向
かうことができず彎曲した経路を経ることになる。これ
に比し、埋込み分離領域６から充分離間した位置に発生
した電子ｅは、このポテンシャルの影響を受けることが
ないか、殆どないことから、矢印ｃに示すように、直線
的に空乏層に向かう経路を辿る。つまり、埋込み分離領
域６およびその近傍に発生した電子は、埋込み分離領域
６より充分離間した位置で発生した電子に比し、空乏層
までの走行距離が長くなることから、キャリアの拡散時
間が長くなり、結果として周波数特性が落ちることにな
る。
光照射によって埋込み分離領域６内と、その近傍のアノ
ード領域４に生じた少数キャリアすなわち電子ｅは、こ
の埋込み分離領域６のポテンシャルが、少数キャリアの
電子ｅに対してバリアとして働くことによって、これら
電子ｅは、矢印ｂに示すように、遠去けられる方向に力
を受けることから、この電子ｅは、直線的に空乏層に向
かうことができず彎曲した経路を経ることになる。これ
に比し、埋込み分離領域６から充分離間した位置に発生
した電子ｅは、このポテンシャルの影響を受けることが
ないか、殆どないことから、矢印ｃに示すように、直線
的に空乏層に向かう経路を辿る。つまり、埋込み分離領
域６およびその近傍に発生した電子は、埋込み分離領域
６より充分離間した位置で発生した電子に比し、空乏層
までの走行距離が長くなることから、キャリアの拡散時
間が長くなり、結果として周波数特性が落ちることにな
る。
【００２２】このため、前述したように、例えば４分割
フォトダイオードが用いられて、その分離領域したがっ
て、埋込み分離領域６を含んで光スポットの照射がなさ
れる使用態様が採られる場合、光照射面積に占める分離
領域の面積が大きいことから、周波数特性に問題が生じ
る。特に、ＲＦ信号は、各分割領域からの和の信号とし
て取り出すことから、周波数特性の悪化が問題となり、
また、高速性能が最も要求されるＲＦ信号においては、
大きな問題となる。
フォトダイオードが用いられて、その分離領域したがっ
て、埋込み分離領域６を含んで光スポットの照射がなさ
れる使用態様が採られる場合、光照射面積に占める分離
領域の面積が大きいことから、周波数特性に問題が生じ
る。特に、ＲＦ信号は、各分割領域からの和の信号とし
て取り出すことから、周波数特性の悪化が問題となり、
また、高速性能が最も要求されるＲＦ信号においては、
大きな問題となる。
【００２３】本発明においては、その光照射が、フォト
ダイオード、すなわち受光素子の分割部およびその近傍
になされる構成とする場合においても、周波数特性の改
善をはかることができるようにする。
ダイオード、すなわち受光素子の分割部およびその近傍
になされる構成とする場合においても、周波数特性の改
善をはかることができるようにする。
【００２４】
【課題を解決するための手段】本発明においては、受光
素子を有する半導体装置、およびこの受光素子を有する
半導体装置を用いた光学ピックアップ装置において、受
光素子に対する光照射によって発生する少数キャリアの
走行距離がほぼ一様化され、少数キャリアに対するその
経路を迂回させるポテンシャルバリアの発生を回避す
る。
素子を有する半導体装置、およびこの受光素子を有する
半導体装置を用いた光学ピックアップ装置において、受
光素子に対する光照射によって発生する少数キャリアの
走行距離がほぼ一様化され、少数キャリアに対するその
経路を迂回させるポテンシャルバリアの発生を回避す
る。
【００２５】すなわち、本発明による受光素子を有する
半導体装置においては、半導体基板に、第１導電型の第
１半導体部と、第２導電型の第２半導体部とによる接合
部、すなわちｐ−ｎ接合によって受光素子を形成する。
そして、その第１半導体部の一部に、第２導電型の分割
領域を形成し、受光素子の動作時に接合部に印加される
逆バイアス電圧以下の逆バイアス電圧の印加によって、
受光素子を構成する接合部と分割領域による接合部とか
らの空乏層の広がりによって第１半導体部を複数部分に
分離する構成とする。
半導体装置においては、半導体基板に、第１導電型の第
１半導体部と、第２導電型の第２半導体部とによる接合
部、すなわちｐ−ｎ接合によって受光素子を形成する。
そして、その第１半導体部の一部に、第２導電型の分割
領域を形成し、受光素子の動作時に接合部に印加される
逆バイアス電圧以下の逆バイアス電圧の印加によって、
受光素子を構成する接合部と分割領域による接合部とか
らの空乏層の広がりによって第１半導体部を複数部分に
分離する構成とする。
【００２６】また、本発明による光学ピックアップ装置
は、半導体発光素子と、受光素子を有する半導体装置
と、光学系とを有する光学ピックアップ装置であって、
その受光素子を有する半導体装置の構成を、上述した本
発明による受光素子を有する半導体装置の構成とする。
は、半導体発光素子と、受光素子を有する半導体装置
と、光学系とを有する光学ピックアップ装置であって、
その受光素子を有する半導体装置の構成を、上述した本
発明による受光素子を有する半導体装置の構成とする。
【００２７】また、本発明による受光素子を有する半導
体装置の製造方法は、半導体基体の一主面にあるいは半
導体基体の一主面の上に、第２導電型の高不純物濃度埋
込み層を形成する工程と、この高不純物濃度埋込み領域
上に、受光素子を構成する第２導電型の第１半導体部を
構成する第２半導体層を形成する工程と、第２半導体層
上に、受光素子を構成する第１導電型の第１半導体部を
構成する第２半導体層を形成する工程と、第１半導体層
に、受光素子を複数に区画する第２導電型の分割領域
を、第１半導体層の厚さ方向に一部を残して選択的に形
成する工程と、第１半導体部の表面ないしは表面近傍に
第１導電型の高不純物濃度の第３の半導体部を選択的に
形成する工程とを経て、上述した本発明による受光素子
を有する半導体装置を得る。
体装置の製造方法は、半導体基体の一主面にあるいは半
導体基体の一主面の上に、第２導電型の高不純物濃度埋
込み層を形成する工程と、この高不純物濃度埋込み領域
上に、受光素子を構成する第２導電型の第１半導体部を
構成する第２半導体層を形成する工程と、第２半導体層
上に、受光素子を構成する第１導電型の第１半導体部を
構成する第２半導体層を形成する工程と、第１半導体層
に、受光素子を複数に区画する第２導電型の分割領域
を、第１半導体層の厚さ方向に一部を残して選択的に形
成する工程と、第１半導体部の表面ないしは表面近傍に
第１導電型の高不純物濃度の第３の半導体部を選択的に
形成する工程とを経て、上述した本発明による受光素子
を有する半導体装置を得る。
【００２８】上述したように、本発明装置においは、受
光素子の分離を、この受光素子の動作時に印加される逆
バイアス電圧によって生じる空乏層によって分離するも
のであり、このようにすることによって、分離領域の存
在によって、受光素子の半導体部に光照射によって発生
した少数キャリアに対するその走行を迂回させるポテン
シャルバリアの発生を回避する。
光素子の分離を、この受光素子の動作時に印加される逆
バイアス電圧によって生じる空乏層によって分離するも
のであり、このようにすることによって、分離領域の存
在によって、受光素子の半導体部に光照射によって発生
した少数キャリアに対するその走行を迂回させるポテン
シャルバリアの発生を回避する。
【００２９】
【発明の実施の形態】本発明の実施の形態を説明する。
本発明による受光素子を有する半導体装置においては、
半導体基板に、第１導電型の第１半導体部と、第２導電
型の第２半導体部とによる接合部、すなわちｐ−ｎ接合
によって受光素子を形成する。そして、その第１半導体
部の一部に、第２導電型の分割領域を形成し、受光素子
の動作時に接合部に印加される逆バイアス電圧以下の逆
バイアス電圧、具体的には０．３Ｖ〜１１．０Ｖ、更に
典型的には、０．５Ｖ〜１．５Ｖの印加によって、受光
素子を構成する接合部と分割領域による接合部とから広
がる空乏層によって第１半導体部を複数部分に分離する
構成とする。
本発明による受光素子を有する半導体装置においては、
半導体基板に、第１導電型の第１半導体部と、第２導電
型の第２半導体部とによる接合部、すなわちｐ−ｎ接合
によって受光素子を形成する。そして、その第１半導体
部の一部に、第２導電型の分割領域を形成し、受光素子
の動作時に接合部に印加される逆バイアス電圧以下の逆
バイアス電圧、具体的には０．３Ｖ〜１１．０Ｖ、更に
典型的には、０．５Ｖ〜１．５Ｖの印加によって、受光
素子を構成する接合部と分割領域による接合部とから広
がる空乏層によって第１半導体部を複数部分に分離する
構成とする。
【００３０】この受光素子を構成する接合部に対して、
動作時の逆バイアス電圧より充分低い電圧しか印加され
ない状態では、第１の半導体部は、空乏層によって複数
部分に分離されることがない状態とされる。
動作時の逆バイアス電圧より充分低い電圧しか印加され
ない状態では、第１の半導体部は、空乏層によって複数
部分に分離されることがない状態とされる。
【００３１】このため、分割領域は、第１半導体部の、
第２半導体部より所要の間隔だけ隔てて位置に形成す
る。あるいは、分割領域を、第１半導体部の、第２半導
体部側に偏った位置に、つまり第１の半導体部の、第２
半導体部とは反対側の面と所要の距離を隔てた位置に形
成する。または、分割領域を、第１半導体部の厚さ方向
の中間部に限定的に設ける。
第２半導体部より所要の間隔だけ隔てて位置に形成す
る。あるいは、分割領域を、第１半導体部の、第２半導
体部側に偏った位置に、つまり第１の半導体部の、第２
半導体部とは反対側の面と所要の距離を隔てた位置に形
成する。または、分割領域を、第１半導体部の厚さ方向
の中間部に限定的に設ける。
【００３２】第１半導体部上の、空乏層によって分離さ
れる各部分の表面には、第１の半導体部と同導電型の高
不純物濃度の第３の半導体部をそれぞれ形成する。この
第３の半導体部の厚さは、０．０１μｍ〜０．２μｍに
選定し得る。
れる各部分の表面には、第１の半導体部と同導電型の高
不純物濃度の第３の半導体部をそれぞれ形成する。この
第３の半導体部の厚さは、０．０１μｍ〜０．２μｍに
選定し得る。
【００３３】また、第２半導体部の、受光素子を構成す
る接合部とは反対側に、第２半導体部と接して、第２半
導体部に比して高不純物濃度の第４の半導体部を形成す
る。この場合、半導体基板の表面から第４の半導体部ま
での距離は、受光素子への入射光の吸収長より大に選定
する。
る接合部とは反対側に、第２半導体部と接して、第２半
導体部に比して高不純物濃度の第４の半導体部を形成す
る。この場合、半導体基板の表面から第４の半導体部ま
での距離は、受光素子への入射光の吸収長より大に選定
する。
【００３４】また、本発明による光学ピックアップ装置
は、半導体発光素子と、受光素子を有する半導体装置
と、光学系とを有する光学ピックアップ装置であって、
その受光素子を有する半導体装置の構成を、上述した本
発明による受光素子を有する半導体装置の構成とする。
は、半導体発光素子と、受光素子を有する半導体装置
と、光学系とを有する光学ピックアップ装置であって、
その受光素子を有する半導体装置の構成を、上述した本
発明による受光素子を有する半導体装置の構成とする。
【００３５】また、本発明による受光素子を有する半導
体装置の製造方法は、半導体基体の一主面に、あるいは
半導体基体の一主面の上に、第２導電型の高不純物濃度
埋込み層を形成する工程と、この高不純物濃度埋込み領
域上に、受光素子を構成する第２導電型の第１半導体部
を構成する第２半導体層を形成する工程と、第２半導体
層上に、受光素子を構成する第１導電型の第１半導体部
を構成する第２半導体層を形成する工程と、第１半導体
層に、受光素子を複数に区画する第２導電型の分割領域
を、第１半導体層の厚さの一部を残して選択的に形成す
る工程と、第１半導体部の表面ないしは表面近傍に第１
導電型の高不純物濃度の第３の半導体部を選択的に形成
する工程とを経て、上述した本発明による受光素子を有
する半導体装置を得る。
体装置の製造方法は、半導体基体の一主面に、あるいは
半導体基体の一主面の上に、第２導電型の高不純物濃度
埋込み層を形成する工程と、この高不純物濃度埋込み領
域上に、受光素子を構成する第２導電型の第１半導体部
を構成する第２半導体層を形成する工程と、第２半導体
層上に、受光素子を構成する第１導電型の第１半導体部
を構成する第２半導体層を形成する工程と、第１半導体
層に、受光素子を複数に区画する第２導電型の分割領域
を、第１半導体層の厚さの一部を残して選択的に形成す
る工程と、第１半導体部の表面ないしは表面近傍に第１
導電型の高不純物濃度の第３の半導体部を選択的に形成
する工程とを経て、上述した本発明による受光素子を有
する半導体装置を得る。
【００３６】図１を参照して本発明による受光部を有す
る半導体装置の一例を説明する。しかしながら、本発明
装置は、この構成に限られるものではない。図１は、図
７におけると同様に、受光素子であるフォトダイオード
ＰＤと、バイポーラトランジスタＴＲとが混載されて成
るフォトＩＣに適用した場合の概略断面図を示す。ま
た、この例においては、ｎｐｎ型トランジスタＴＲとア
ノードコモン型フォトダイオードＰＤが同一の半導体基
板１上に形成されたフォトＩＣとして用いられるバイポ
ーラＩＣを構成した場合である。そして、この場合、フ
ォトダイオードＰＤは、図６（ａ）あるいは（ｂ）で示
したような複数部分に分割された構成とされるものであ
り、図１においては、２部分に分割された状態が示され
ている。
る半導体装置の一例を説明する。しかしながら、本発明
装置は、この構成に限られるものではない。図１は、図
７におけると同様に、受光素子であるフォトダイオード
ＰＤと、バイポーラトランジスタＴＲとが混載されて成
るフォトＩＣに適用した場合の概略断面図を示す。ま
た、この例においては、ｎｐｎ型トランジスタＴＲとア
ノードコモン型フォトダイオードＰＤが同一の半導体基
板１上に形成されたフォトＩＣとして用いられるバイポ
ーラＩＣを構成した場合である。そして、この場合、フ
ォトダイオードＰＤは、図６（ａ）あるいは（ｂ）で示
したような複数部分に分割された構成とされるものであ
り、図１においては、２部分に分割された状態が示され
ている。
【００３７】このバイポーラＩＣにおいては、ｐ型Ｓｉ
半導体基体すなわちサブストレイト２の一主面に、前述
の第４半導体部に相当する高不純物濃度のｐ型の埋込み
層３が全面的に形成され、この埋込み層３に、前述の第
２半導体部に相当するフォトダイオードＰＤのアノード
領域４を構成する低不純物濃度のｐ型の第１の半導体層
３１がエピタキシャル成長される。そして、この第１の
半導体層３１の、トランジスタＴＲの形成部には、高不
純物濃度のコレクタ埋込み領域５が形成され、各回路素
子間に、高不純物濃度の埋込み分離領域６が形成され
る。しかしながら、この場合、図７の従来構造における
ように、フォトダイオードＰＤの分割部には埋込み領域
６を設けない構造とする。
半導体基体すなわちサブストレイト２の一主面に、前述
の第４半導体部に相当する高不純物濃度のｐ型の埋込み
層３が全面的に形成され、この埋込み層３に、前述の第
２半導体部に相当するフォトダイオードＰＤのアノード
領域４を構成する低不純物濃度のｐ型の第１の半導体層
３１がエピタキシャル成長される。そして、この第１の
半導体層３１の、トランジスタＴＲの形成部には、高不
純物濃度のコレクタ埋込み領域５が形成され、各回路素
子間に、高不純物濃度の埋込み分離領域６が形成され
る。しかしながら、この場合、図７の従来構造における
ように、フォトダイオードＰＤの分割部には埋込み領域
６を設けない構造とする。
【００３８】また、フォトダイオードＰＤに対するアノ
ード電極７が配置される部分下にｐ型の高不純物濃度埋
込み領域８が形成される。
ード電極７が配置される部分下にｐ型の高不純物濃度埋
込み領域８が形成される。
【００３９】第１の半導体層３１上には、更に、前述の
第１半導体部に相当するフォトダイオードＰＤのカソー
ド領域９や、トランジスタＴＲのコレクタ領域１０を形
成する低不純物濃度のｎ型の第２の半導体層３２がエピ
タキシャル成長される。
第１半導体部に相当するフォトダイオードＰＤのカソー
ド領域９や、トランジスタＴＲのコレクタ領域１０を形
成する低不純物濃度のｎ型の第２の半導体層３２がエピ
タキシャル成長される。
【００４０】このようにして、半導体基体２上に第１お
よび第２の半導体層３１および３２がエピタキシャル成
長されたＳｉ半導体基板１が構成され、その表面、すな
わち第２半導体層３１に、互いに電気的に分離する半導
体回路素子、もしくは領域間に、 LOCOSによるＳｉＯ2
分離絶縁層１１が形成される。
よび第２の半導体層３１および３２がエピタキシャル成
長されたＳｉ半導体基板１が構成され、その表面、すな
わち第２半導体層３１に、互いに電気的に分離する半導
体回路素子、もしくは領域間に、 LOCOSによるＳｉＯ2
分離絶縁層１１が形成される。
【００４１】第２の半導体層３２の、分離絶縁層１１下
に回路素子間の絶縁分離部分における分離絶縁層１１と
その下の埋込み分離領域６との間に、ｐ型の高不純物濃
度の分離領域１２が形成され、アノード電極７の配置部
下の高不純物濃度埋込み領域８上に、ｐ型の高不純物濃
度のアノード電極取出し領域１３が形成され、この上に
高不純物濃度のアノードコンタクト領域１４が形成され
る。
に回路素子間の絶縁分離部分における分離絶縁層１１と
その下の埋込み分離領域６との間に、ｐ型の高不純物濃
度の分離領域１２が形成され、アノード電極７の配置部
下の高不純物濃度埋込み領域８上に、ｐ型の高不純物濃
度のアノード電極取出し領域１３が形成され、この上に
高不純物濃度のアノードコンタクト領域１４が形成され
る。
【００４２】そして、本発明装置においては、フォトダ
イオードＰＤの形成部の分割位置に、アノード領域９
（第１半導体部）に比し高い不純物濃度を有するｐ型の
分割領域４０を形成する。この分割領域４０の平面パタ
ーンは、例えば図６（ａ）および（ｂ）で示した４分割
構成とする場合、例えば図６（ａ）のフォトダイオード
ＰＤ0 を構成する場合においては、十文字パターン、ま
た、図ハのフォトダイオードＰＤ1 もしくはＰＤ2 を構
成する場合においては、３本の平行ストライプパターン
とする。そして、これら分割領域４０は、例えば図１に
示すように、アノード領域４すなわち第２の半導体部か
ら所要の距離ｄだけ隔てた位置に形成する。あるいは、
図２に本発明装置の要部の断面図を示すように、分割領
域４０を、アノード領域（第２半導体部）に偏って配置
する。または、図３に本発明装置の要部の断面図を示す
ように、分割領域４０を、カソード領域９すなわち第１
半導体部において、その厚さ方向の中間部に、すなわち
第１半導体部の表面に至ることなく、またアノード領域
４（第２半導体部）に至ことのない位置に形成する。図
２および図３において、図１と対応する部分には同一符
号を付して重複説明を省略する。
イオードＰＤの形成部の分割位置に、アノード領域９
（第１半導体部）に比し高い不純物濃度を有するｐ型の
分割領域４０を形成する。この分割領域４０の平面パタ
ーンは、例えば図６（ａ）および（ｂ）で示した４分割
構成とする場合、例えば図６（ａ）のフォトダイオード
ＰＤ0 を構成する場合においては、十文字パターン、ま
た、図ハのフォトダイオードＰＤ1 もしくはＰＤ2 を構
成する場合においては、３本の平行ストライプパターン
とする。そして、これら分割領域４０は、例えば図１に
示すように、アノード領域４すなわち第２の半導体部か
ら所要の距離ｄだけ隔てた位置に形成する。あるいは、
図２に本発明装置の要部の断面図を示すように、分割領
域４０を、アノード領域（第２半導体部）に偏って配置
する。または、図３に本発明装置の要部の断面図を示す
ように、分割領域４０を、カソード領域９すなわち第１
半導体部において、その厚さ方向の中間部に、すなわち
第１半導体部の表面に至ることなく、またアノード領域
４（第２半導体部）に至ことのない位置に形成する。図
２および図３において、図１と対応する部分には同一符
号を付して重複説明を省略する。
【００４３】そして、コレクタ領域１０には、ｎ型の高
不純物濃度のコレクタ電極取出し領域１５と、ｐ型ベー
ス領域１６とが形成される。ベース領域１６上には、ｎ
型のエミッタ領域１７が形成される。
不純物濃度のコレクタ電極取出し領域１５と、ｐ型ベー
ス領域１６とが形成される。ベース領域１６上には、ｎ
型のエミッタ領域１７が形成される。
【００４４】また、フォトダイオードＰＤの分割領域４
０によって区分された各アノード領域４上に、カソード
領域９に比し高不純物濃度とされた前述の第３半導体部
に相当する高濃度のカソード領域１８が形成され、これ
にカソード電極１９が、オーミックにコンタクトされ
る。
０によって区分された各アノード領域４上に、カソード
領域９に比し高不純物濃度とされた前述の第３半導体部
に相当する高濃度のカソード領域１８が形成され、これ
にカソード電極１９が、オーミックにコンタクトされ
る。
【００４５】半導体基板１の表面には、ＳｉＯ2 等の絶
縁層２１が被着形成され、これにそれぞれ電極コンタク
ト窓が形成されて、それぞれトランジスタＴＲのエミッ
タ，ベースおよびコレクタ電極２０Ｅ，２０Ｂ，および
２０Ｃがコンタクトされる。そして、その上にＳｉＯ2
等の層間絶縁層２２が形成され、この上に、受光窓が形
成されたＡｌ等よりなる遮光層２３が形成され、この上
に保護膜２４が形成される。
縁層２１が被着形成され、これにそれぞれ電極コンタク
ト窓が形成されて、それぞれトランジスタＴＲのエミッ
タ，ベースおよびコレクタ電極２０Ｅ，２０Ｂ，および
２０Ｃがコンタクトされる。そして、その上にＳｉＯ2
等の層間絶縁層２２が形成され、この上に、受光窓が形
成されたＡｌ等よりなる遮光層２３が形成され、この上
に保護膜２４が形成される。
【００４６】そして、絶縁層２１および２２が、反射防
止膜とされて、遮光層２３の受光窓を通じて、フォトダ
イオードＰＤに、検出光が照射される。
止膜とされて、遮光層２３の受光窓を通じて、フォトダ
イオードＰＤに、検出光が照射される。
【００４７】上述の構成において、フォトダイオードＰ
Ｄの動作時には、そのアノード電極１４とカソード電極
１９間に所要の逆バイアス電圧を印加するものである
が、本発明装置においては、この逆バイアス電圧が印加
された状態で、すなわちこの逆バイアス電圧以下の電圧
において、カソード領域９すなわち第１半導体部が、分
割領域４０とカソード領域９との間のｐ−ｎ接合ｊと、
カソード領域９とアノード領域４との間のｐ−ｎ接合Ｊ
からの広がる鎖線ａ’およびａで示す空乏層４１によっ
て複数部分、すなわち各分割フォトダイオードに関して
分離されるようにする。しかしながら、上述の逆バイア
ス電圧が印加されていない状態、すなわちフォトダイオ
ードＰＤが、動作されていない状態では、分割領域４０
によって、フォトダイオードＰＤの各分割部が分離され
ない状態にあるように、分割領域４０の位置および深
さ、第１および第２半導体部すなわちカソード領域９お
よびアノード領域４の厚さおよび不純物濃度の選定がな
される。
Ｄの動作時には、そのアノード電極１４とカソード電極
１９間に所要の逆バイアス電圧を印加するものである
が、本発明装置においては、この逆バイアス電圧が印加
された状態で、すなわちこの逆バイアス電圧以下の電圧
において、カソード領域９すなわち第１半導体部が、分
割領域４０とカソード領域９との間のｐ−ｎ接合ｊと、
カソード領域９とアノード領域４との間のｐ−ｎ接合Ｊ
からの広がる鎖線ａ’およびａで示す空乏層４１によっ
て複数部分、すなわち各分割フォトダイオードに関して
分離されるようにする。しかしながら、上述の逆バイア
ス電圧が印加されていない状態、すなわちフォトダイオ
ードＰＤが、動作されていない状態では、分割領域４０
によって、フォトダイオードＰＤの各分割部が分離され
ない状態にあるように、分割領域４０の位置および深
さ、第１および第２半導体部すなわちカソード領域９お
よびアノード領域４の厚さおよび不純物濃度の選定がな
される。
【００４８】カソード領域（第１半導体部）９は、厚さ
が例えば０．０１〜１０μｍに選定され、不純物濃度が
１×１０11〜１×１０16atoms/cm3 に選定される。アノ
ード領域（第２半導体部）４は、厚さが例えば０．０１
〜６００μｍに選定され、不純物濃度が１×１０11〜１
×１０16atoms/cm3 に選定される。高濃度カソード領域
（第３半導体部）１８は、厚さ例えば０．０１〜０．２
μｍに選定され、不純物濃度が１×１０15〜１×１０21
atoms/cm3 に選定される。埋込み層（第４半導体部）３
は、厚さ例えば１〜３０μｍに選定され、不純物濃度が
１×１０16〜１×１０21atoms/cm3 に選定される。埋込
み分離層６は、厚さが例えば０．０１〜１０μｍに選定
され、不純物濃度が１×１０14〜１×１０21atoms/cm3
に選定される。
が例えば０．０１〜１０μｍに選定され、不純物濃度が
１×１０11〜１×１０16atoms/cm3 に選定される。アノ
ード領域（第２半導体部）４は、厚さが例えば０．０１
〜６００μｍに選定され、不純物濃度が１×１０11〜１
×１０16atoms/cm3 に選定される。高濃度カソード領域
（第３半導体部）１８は、厚さ例えば０．０１〜０．２
μｍに選定され、不純物濃度が１×１０15〜１×１０21
atoms/cm3 に選定される。埋込み層（第４半導体部）３
は、厚さ例えば１〜３０μｍに選定され、不純物濃度が
１×１０16〜１×１０21atoms/cm3 に選定される。埋込
み分離層６は、厚さが例えば０．０１〜１０μｍに選定
され、不純物濃度が１×１０14〜１×１０21atoms/cm3
に選定される。
【００４９】上述の構成において、空乏層４１は、アノ
ード領域４（第２半導体部）を完全に、すなわち埋込み
層３（第４半導体部）に至る部分まで空乏化することが
できるように、第２半導体部の不純物濃度は、２×１０
14atoms/cm3 以下に、更に望ましくは、カソード領域９
（第１半導体部）を完全空乏化することができるよう
に、第１半導体部の不純物濃度は、５×１０14atoms/cm
3 以下に選定することが望ましい。
ード領域４（第２半導体部）を完全に、すなわち埋込み
層３（第４半導体部）に至る部分まで空乏化することが
できるように、第２半導体部の不純物濃度は、２×１０
14atoms/cm3 以下に、更に望ましくは、カソード領域９
（第１半導体部）を完全空乏化することができるよう
に、第１半導体部の不純物濃度は、５×１０14atoms/cm
3 以下に選定することが望ましい。
【００５０】因みに、ｐ−ｎ接合における、逆バイアス
印加電圧と、空乏層の広がりの関係の不純物濃度の依存
性に関しては、例えば光学図書（株）発行、米津著、光
通信素子光学 第３２９頁等によって知られているとこ
ろである。
印加電圧と、空乏層の広がりの関係の不純物濃度の依存
性に関しては、例えば光学図書（株）発行、米津著、光
通信素子光学 第３２９頁等によって知られているとこ
ろである。
【００５１】また、半導体基板の表面から第４の半導体
部までの距離は、受光素子への入射光の吸収長より大に
選定して、光電変換が有効になされるようにする。
部までの距離は、受光素子への入射光の吸収長より大に
選定して、光電変換が有効になされるようにする。
【００５２】上述の本発明装置によれば、その動作時に
おいては、フォトダイオードＰＤが、空乏層４１によっ
て、複数に分割されるものであるが、その分割部、すな
わち図１〜図３において、分割領域４０が形成された部
分もしくはその近傍に光照射がなされ、例えばこの分割
部におけるアノード領域４に、少数キャリア、この例で
は電子ｅが発生した場合においても、これに対する図７
で説明したこの分割部における埋込み領域６によるポテ
ンシャルバリアが存在しないことから、矢印ｂにその経
路を示すように、矢印ｃで示す他部に発生した電子ｅと
同様に直線的に空乏層４１に向かわせることができる。
したがって、内部で発生した少数キャリアの走行距離が
相違することが回避され、周波数特性の改善が図られ
る。
おいては、フォトダイオードＰＤが、空乏層４１によっ
て、複数に分割されるものであるが、その分割部、すな
わち図１〜図３において、分割領域４０が形成された部
分もしくはその近傍に光照射がなされ、例えばこの分割
部におけるアノード領域４に、少数キャリア、この例で
は電子ｅが発生した場合においても、これに対する図７
で説明したこの分割部における埋込み領域６によるポテ
ンシャルバリアが存在しないことから、矢印ｂにその経
路を示すように、矢印ｃで示す他部に発生した電子ｅと
同様に直線的に空乏層４１に向かわせることができる。
したがって、内部で発生した少数キャリアの走行距離が
相違することが回避され、周波数特性の改善が図られ
る。
【００５３】尚、上述した例においては、共通の半導体
基板１に、受光素子すなわちフォトダイオードとともに
他の回路素子としてトランジスタを形成した場合である
が、受光素子と共に、他の回路素子として例えばｐｎｐ
型トランジスタ、半導体領域によって構成する抵抗素
子、容量等を形成したＩＣ構成とすることもできる。
基板１に、受光素子すなわちフォトダイオードとともに
他の回路素子としてトランジスタを形成した場合である
が、受光素子と共に、他の回路素子として例えばｐｎｐ
型トランジスタ、半導体領域によって構成する抵抗素
子、容量等を形成したＩＣ構成とすることもできる。
【００５４】また、図１においては、その受光素子とし
て、複数に分割された１つのフォトダイオードＰＤのみ
が図示されているが、図６（ａ）および（ｂ）で示した
ように、１つの分割フォトダイオードの他に、分割され
ないフォトダイオード、もしくはそれぞれ分割フォトダ
イオードによる複数のフォトダイオードを、共通の半導
体基板１に形成するようにしたフォトＩＣ等に本発明を
適用することができる。
て、複数に分割された１つのフォトダイオードＰＤのみ
が図示されているが、図６（ａ）および（ｂ）で示した
ように、１つの分割フォトダイオードの他に、分割され
ないフォトダイオード、もしくはそれぞれ分割フォトダ
イオードによる複数のフォトダイオードを、共通の半導
体基板１に形成するようにしたフォトＩＣ等に本発明を
適用することができる。
【００５５】図３は、本発明による受光素子を有する半
導体装置を用いて構成した本発明による光学ピックアッ
プ装置の概略構成図を示す。この光学ピックアップ装置
は、例えば半導体発光素子例えば半導体レーザー５１
と、本発明による受光素子を有する半導体装置５２とが
一体化されたいわゆるレーザーカップラーを有し、光学
系５３すなわち対物レンズとを有して成る。
導体装置を用いて構成した本発明による光学ピックアッ
プ装置の概略構成図を示す。この光学ピックアップ装置
は、例えば半導体発光素子例えば半導体レーザー５１
と、本発明による受光素子を有する半導体装置５２とが
一体化されたいわゆるレーザーカップラーを有し、光学
系５３すなわち対物レンズとを有して成る。
【００５６】半導体装置５２は、例えば図６（ｂ）に示
すように、２つのフォトダイオードＰＤ1 およびＰＤ2
が形成された本発明による半導体装置によって構成され
る。すなわち、この場合半導体基板１に、他の回路素子
と共に、それぞれ図１のフォトダイオードＰＤと同様の
構成によるフォトダイオードＰＤ1 およびＰＤ2 が形成
された半導体装置５２が用意され、その半導体基板１上
に、例えば半導体レーザー５２と、これよりの後方出射
光を検出する半導体レーザーの出力をモニターするモニ
ター用光検出素子５４例えば通常のフォトダイオードが
作り込まれた、あるいはマウントされたブロック５７が
マウントされる。
すように、２つのフォトダイオードＰＤ1 およびＰＤ2
が形成された本発明による半導体装置によって構成され
る。すなわち、この場合半導体基板１に、他の回路素子
と共に、それぞれ図１のフォトダイオードＰＤと同様の
構成によるフォトダイオードＰＤ1 およびＰＤ2 が形成
された半導体装置５２が用意され、その半導体基板１上
に、例えば半導体レーザー５２と、これよりの後方出射
光を検出する半導体レーザーの出力をモニターするモニ
ター用光検出素子５４例えば通常のフォトダイオードが
作り込まれた、あるいはマウントされたブロック５７が
マウントされる。
【００５７】一方、半導体装置５２の半導体基板１の、
各フォトダイオードＰＤ1 およびＰＤ2 の配置部上に、
マイクロプリズム５５がマウントされる。
各フォトダイオードＰＤ1 およびＰＤ2 の配置部上に、
マイクロプリズム５５がマウントされる。
【００５８】そして、半導体レーザー５１から出射され
た前方レーザー光Ｌを、マイクロプリズム５５に形成さ
れた斜面５５Ｍによって反射させて、光学系５３を通じ
て、光学記録媒体５６例えば光ディスクに照射し、その
戻り光を、マイクロプリズム５５に戻し、斜面５５Ｍで
屈曲させてプリズム５５内に導入して、半導体装置５２
の一方のフォトダイオードＰＤ1 に入射させ、その反射
光を、他方のフォトダイオードＰＤ2 に入射させる。光
学記録媒体５６には、例えば記録情報ピットやトラッキ
ング信号を得るグルーブ等が形成されており、これより
の戻り光がフォトダイオードＰＤ1 およびＰＤ2 に入射
されることによって検出した前述した各出力Ａ〜Ｄ，
Ａ’〜Ｄ’を演算することによって、トラッキング誤差
信号、フォーカス誤差信号、ＲＦ信号を得ることができ
る。そして、トラッキング誤差信号によって、図示しな
いが、通常知られている方法によって、光学記録媒体
と、これに照射するレーザー光の位置がトラッキング誤
差信号によって制御され、またフォーカス誤差信号によ
って光学系５３の位置調整がなされてフォーカシングの
制御がなされる。
た前方レーザー光Ｌを、マイクロプリズム５５に形成さ
れた斜面５５Ｍによって反射させて、光学系５３を通じ
て、光学記録媒体５６例えば光ディスクに照射し、その
戻り光を、マイクロプリズム５５に戻し、斜面５５Ｍで
屈曲させてプリズム５５内に導入して、半導体装置５２
の一方のフォトダイオードＰＤ1 に入射させ、その反射
光を、他方のフォトダイオードＰＤ2 に入射させる。光
学記録媒体５６には、例えば記録情報ピットやトラッキ
ング信号を得るグルーブ等が形成されており、これより
の戻り光がフォトダイオードＰＤ1 およびＰＤ2 に入射
されることによって検出した前述した各出力Ａ〜Ｄ，
Ａ’〜Ｄ’を演算することによって、トラッキング誤差
信号、フォーカス誤差信号、ＲＦ信号を得ることができ
る。そして、トラッキング誤差信号によって、図示しな
いが、通常知られている方法によって、光学記録媒体
と、これに照射するレーザー光の位置がトラッキング誤
差信号によって制御され、またフォーカス誤差信号によ
って光学系５３の位置調整がなされてフォーカシングの
制御がなされる。
【００５９】一方、半導体レーザー５１の後方出射レー
ザー光は、モニター用光検出素子５４に入射され、その
出力したがって、前方レーザー光Ｌの出力が検出され、
これによってレーザー５１への駆動電圧の制御がなされ
て、所定の出力に設定されるようになされる。
ザー光は、モニター用光検出素子５４に入射され、その
出力したがって、前方レーザー光Ｌの出力が検出され、
これによってレーザー５１への駆動電圧の制御がなされ
て、所定の出力に設定されるようになされる。
【００６０】この構成によるピックアップ装置は、前述
したように、その受光素子すなわちフォトダイオードが
すぐれた特性を有することから、トラッキングおよびフ
ォーカシングを正確に行うことができ、またＳ／Ｎの高
いＲＦ信号を取り出すことができる。
したように、その受光素子すなわちフォトダイオードが
すぐれた特性を有することから、トラッキングおよびフ
ォーカシングを正確に行うことができ、またＳ／Ｎの高
いＲＦ信号を取り出すことができる。
【００６１】次に、図５を参照して、図１で説明した本
発明による受光素子を有する半導体装置の製造方法の一
例を説明する。まず、図５（ａ）に示すように、第１導
電型例えばｐ型のＳｉ半導体基体２を用意し、熱酸化に
よってその表面に、図示しないが、例えば厚さ１２０ｎ
ｍ程度の酸化膜を形成し、この酸化膜を通じて半導体基
体２の一主面に全面的に、ボロンイオン（Ｂ+ ）を３０
ｋｅＶで２．５×１０15／ｃｍ2 のドーズ量でイオン注
入する。続いてイオン注入されたボロンを活性化させる
ため１２００℃のＮ2 雰囲気中で８０分間アニールす
る。さらにイオン注入時のダメージに起因する欠陥を除
去する目的で１２００℃でいわゆるウエット(WET) Ｏ2
雰囲気中で２０分間熱処理する。このようにして、ｐ型
埋込み層３を形成する。その後、フッ酸を用いて酸化膜
を除去する。
発明による受光素子を有する半導体装置の製造方法の一
例を説明する。まず、図５（ａ）に示すように、第１導
電型例えばｐ型のＳｉ半導体基体２を用意し、熱酸化に
よってその表面に、図示しないが、例えば厚さ１２０ｎ
ｍ程度の酸化膜を形成し、この酸化膜を通じて半導体基
体２の一主面に全面的に、ボロンイオン（Ｂ+ ）を３０
ｋｅＶで２．５×１０15／ｃｍ2 のドーズ量でイオン注
入する。続いてイオン注入されたボロンを活性化させる
ため１２００℃のＮ2 雰囲気中で８０分間アニールす
る。さらにイオン注入時のダメージに起因する欠陥を除
去する目的で１２００℃でいわゆるウエット(WET) Ｏ2
雰囲気中で２０分間熱処理する。このようにして、ｐ型
埋込み層３を形成する。その後、フッ酸を用いて酸化膜
を除去する。
【００６２】次に、半導体基体２の埋込み層３が形成さ
れた主面に、埋込み層３と同導電型のｐ型の第１の半導
体層３１を、例えば厚さ２０μｍで、抵抗率５０Ω・ｃ
ｍをもってエピタキシャル成長する。そして、図示しな
いが、この第１の半導体層３１の表面を熱酸化して厚さ
例えば１２０ｎｍの酸化膜を形成した後、この上に所要
のパターンのフォトレジストを、フォトレジストの塗
布、パターン露光および現像によって形成し、これをマ
スクとして、半導体層３１の表面に形成された酸化膜を
エッチングして、これに開口を形成する。その後フォト
レジストを除去する。フォトレジストの除去は、過酸化
水素水と硫酸との混合液を用いることができる。そし
て、フォトダイオードの形成部の周辺部分や、他の回路
素子との分離をなす部分に、ボロンＢ+ を３０ｋｅＶの
打ち込みエネルギーで、２．５×１０15／ｃｍ2 の条件
でイオン注入する。続いて、このイオン注入されたボロ
ンを活性化させるため、１２００℃のＮ2雰囲気中で８
０分間のアニール処理を行う。さらに、イオン注入時の
ダメージに起因する欠陥を除去する目的で１２００℃で
ウエットＯ2 雰囲気で２０分間の酸化処理を行う。この
ようにして、ｐ型埋込み分離領域６と、フォトダイオー
ドのアノード領域に対する電極取出しの高濃度埋込み領
域８を形成する。
れた主面に、埋込み層３と同導電型のｐ型の第１の半導
体層３１を、例えば厚さ２０μｍで、抵抗率５０Ω・ｃ
ｍをもってエピタキシャル成長する。そして、図示しな
いが、この第１の半導体層３１の表面を熱酸化して厚さ
例えば１２０ｎｍの酸化膜を形成した後、この上に所要
のパターンのフォトレジストを、フォトレジストの塗
布、パターン露光および現像によって形成し、これをマ
スクとして、半導体層３１の表面に形成された酸化膜を
エッチングして、これに開口を形成する。その後フォト
レジストを除去する。フォトレジストの除去は、過酸化
水素水と硫酸との混合液を用いることができる。そし
て、フォトダイオードの形成部の周辺部分や、他の回路
素子との分離をなす部分に、ボロンＢ+ を３０ｋｅＶの
打ち込みエネルギーで、２．５×１０15／ｃｍ2 の条件
でイオン注入する。続いて、このイオン注入されたボロ
ンを活性化させるため、１２００℃のＮ2雰囲気中で８
０分間のアニール処理を行う。さらに、イオン注入時の
ダメージに起因する欠陥を除去する目的で１２００℃で
ウエットＯ2 雰囲気で２０分間の酸化処理を行う。この
ようにして、ｐ型埋込み分離領域６と、フォトダイオー
ドのアノード領域に対する電極取出しの高濃度埋込み領
域８を形成する。
【００６３】更に、第１の半導体層３１のトランジスタ
形成部に相当する位置に開口を有する所要のパターンの
フォトレジストを形成し、これをマスクとして、半導体
層３１の表面に形成された酸化膜をエッチングして、こ
れに開口を形成する。その後フォトレジストを除去す
る。フォトレジストの除去は、過酸化水素水と硫酸との
混合液を用いることができる。
形成部に相当する位置に開口を有する所要のパターンの
フォトレジストを形成し、これをマスクとして、半導体
層３１の表面に形成された酸化膜をエッチングして、こ
れに開口を形成する。その後フォトレジストを除去す
る。フォトレジストの除去は、過酸化水素水と硫酸との
混合液を用いることができる。
【００６４】そして、半導体層３１上の酸化膜に形成し
た開口を通じて第２導電型、この例ではｎ型のコレクタ
埋込み領域５を、Ｓｂ2 Ｏ3 の固体ソースを用いた１２
００℃、６０分間の熱拡散によって形成する。その後、
フッ酸を用いた熱処理を行なって酸化膜を除去する。
た開口を通じて第２導電型、この例ではｎ型のコレクタ
埋込み領域５を、Ｓｂ2 Ｏ3 の固体ソースを用いた１２
００℃、６０分間の熱拡散によって形成する。その後、
フッ酸を用いた熱処理を行なって酸化膜を除去する。
【００６５】その後、図５（ｂ）に示すように、第２導
電型すなわちｎ型の第２の半導体層３２を、例えば厚さ
３μｍで、抵抗率１Ω・ｃｍをもってエピタキシャル成
長して半導体基板１を構成する。このとき、第２の半導
体層３２のエピタキシャル成長における加熱によって、
第１の半導体層３１に形成されている、各高濃度のコレ
クタ埋込み領域５、埋込み分離領域６、高濃度埋込み領
域８からそれぞれの不純物が半導体層３２に拡散される
ことによって、各領域５、６および８は、それぞれ第２
の半導体層３２中に入り込んで形成される。
電型すなわちｎ型の第２の半導体層３２を、例えば厚さ
３μｍで、抵抗率１Ω・ｃｍをもってエピタキシャル成
長して半導体基板１を構成する。このとき、第２の半導
体層３２のエピタキシャル成長における加熱によって、
第１の半導体層３１に形成されている、各高濃度のコレ
クタ埋込み領域５、埋込み分離領域６、高濃度埋込み領
域８からそれぞれの不純物が半導体層３２に拡散される
ことによって、各領域５、６および８は、それぞれ第２
の半導体層３２中に入り込んで形成される。
【００６６】次に、LOCOS によって分離絶縁層１１を形
成する。この分離絶縁層１１の形成は、第２の半導体層
３２の表面を熱酸化して厚さ例えば２０ｎｍのＳｉＯ2
酸化膜を形成し、この上に、窒化シリコンＳｉＯx Ｎy
膜を減圧ＣＶＤ法で６５ｎｍの厚さに堆積する。そし
て、第２の半導体層３２に、４００ｎｍ程度に入り込む
深さに、酸化膜と窒化膜と第２の半導体層３２とをＲＩ
Ｅ（反応性イオンエッチング）法で選択的にエッチング
除去する。その後、残された窒化膜を耐酸化マスクとし
て、１０５０℃のウエットＯ2 雰囲気で第２の半導体層
３２を熱酸化して厚さ例えば８００ｎｍの分離絶縁層１
１を形成する。
成する。この分離絶縁層１１の形成は、第２の半導体層
３２の表面を熱酸化して厚さ例えば２０ｎｍのＳｉＯ2
酸化膜を形成し、この上に、窒化シリコンＳｉＯx Ｎy
膜を減圧ＣＶＤ法で６５ｎｍの厚さに堆積する。そし
て、第２の半導体層３２に、４００ｎｍ程度に入り込む
深さに、酸化膜と窒化膜と第２の半導体層３２とをＲＩ
Ｅ（反応性イオンエッチング）法で選択的にエッチング
除去する。その後、残された窒化膜を耐酸化マスクとし
て、１０５０℃のウエットＯ2 雰囲気で第２の半導体層
３２を熱酸化して厚さ例えば８００ｎｍの分離絶縁層１
１を形成する。
【００６７】その後、窒化膜を、例えば１５０℃のリン
酸で選択的にエッチング除去し、第２の半導体層３２
の、コレクタ埋込み領域５の一部上に、第１導電型すな
わちｎ型の高不純物濃度のコレクタ電極取出し領域１５
を形成する。この領域１５の形成は、リン（Ｐ+ ）を７
０ｋｅＶで１×１０16／ｃｍ2 でイオン注入する。そし
て、不純物の活性化の熱処理を、１０５０℃のＮ2 雰囲
気で６０分間行なう。
酸で選択的にエッチング除去し、第２の半導体層３２
の、コレクタ埋込み領域５の一部上に、第１導電型すな
わちｎ型の高不純物濃度のコレクタ電極取出し領域１５
を形成する。この領域１５の形成は、リン（Ｐ+ ）を７
０ｋｅＶで１×１０16／ｃｍ2 でイオン注入する。そし
て、不純物の活性化の熱処理を、１０５０℃のＮ2 雰囲
気で６０分間行なう。
【００６８】また、それぞれｐ型の高不純物濃度の分離
領域１２、アノード電極取出し領域１３と、分割領域４
０と、ｎ型の高濃度アノード領域１８の形成を行う。分
離領域１２とアノード電極取出し領域１３と分割領域４
０は、ボロン（Ｂ+）を選択的に４００ｋｅＶで１×１
０14／ｃｍ2 でイオン注入する。高濃度カソード領域１
８の形成は、ひ素（Ａｓ+ ）を７０ｋｅＶで１×１０15
／ｃｍ2 イオン注入する。そして、各不純物イオンの活
性化の熱処理を１０００℃で３０分間行なって。ｐ型の
高不純物濃度の分離領域１２、アノード電極取出し領域
１３と、分割領域４０と、ｎ型の高濃度カソード領域１
８を形成する。この場合、それぞれｐ型の高不純物濃度
の分離領域１２とアノード電極取出し領域１３と分割領
域４０とは同時に形成されるが、分離領域１２とアノー
ド電極取出し領域１３との形成部下には、前述したよう
に、第２の半導体層３２に入り込んで、埋込み分離領域
６および高濃度埋込み領域８が持ち上がるように形成さ
れていることから、これらに接するように、分離領域１
２とアノード電極取出し領域１３とを形成することがで
き、分割領域４０に関しては、第１の半導体層３１によ
って構成されるアノード領域４に至ることのない深さに
形成することができる。つまり、分割領域４０を、アノ
ード領域４（第２半導体部）から所要の距離だけ隔てた
位置に形成することができる。
領域１２、アノード電極取出し領域１３と、分割領域４
０と、ｎ型の高濃度アノード領域１８の形成を行う。分
離領域１２とアノード電極取出し領域１３と分割領域４
０は、ボロン（Ｂ+）を選択的に４００ｋｅＶで１×１
０14／ｃｍ2 でイオン注入する。高濃度カソード領域１
８の形成は、ひ素（Ａｓ+ ）を７０ｋｅＶで１×１０15
／ｃｍ2 イオン注入する。そして、各不純物イオンの活
性化の熱処理を１０００℃で３０分間行なって。ｐ型の
高不純物濃度の分離領域１２、アノード電極取出し領域
１３と、分割領域４０と、ｎ型の高濃度カソード領域１
８を形成する。この場合、それぞれｐ型の高不純物濃度
の分離領域１２とアノード電極取出し領域１３と分割領
域４０とは同時に形成されるが、分離領域１２とアノー
ド電極取出し領域１３との形成部下には、前述したよう
に、第２の半導体層３２に入り込んで、埋込み分離領域
６および高濃度埋込み領域８が持ち上がるように形成さ
れていることから、これらに接するように、分離領域１
２とアノード電極取出し領域１３とを形成することがで
き、分割領域４０に関しては、第１の半導体層３１によ
って構成されるアノード領域４に至ることのない深さに
形成することができる。つまり、分割領域４０を、アノ
ード領域４（第２半導体部）から所要の距離だけ隔てた
位置に形成することができる。
【００６９】その後は、通常のバイポーラトランジスタ
ＩＣの製造プロセスに従う。すなわち、例えば半導体基
板１の半導体層３２の表面に形成された酸化膜等の下層
絶縁層を形成し、これにフォトリソグラフィによるエッ
チングを行って、トランジスタのベース領域形成部に開
口を形成する。この開口の形成と同時に、例えばアノー
ド電極取出し領域１３上においても開口の形成を行う。
そして、これら開口を閉塞するように、第１の多結晶半
導体層６１を形成する。この第１の多結晶半導体層６１
は、多結晶シリコンにｐ型の不純物を高濃度に含有させ
て構成する。この第１の多結晶半導体層６１に対しフォ
トリソグラフィによるエッチングを行って最終的にトラ
ンジスタのベース領域の形成部とこれよりの電極取り出
し部分と、さらにアノード電極取出し領域１３上とこれ
よりの電極取出し部分とを残してエッチング除去する。
また、第１の多結晶半導体層６１のベース領域形成部
の、真性ベース領域の形成部に開口を形成してｐ型の不
純物を拡散して真性ベース領域１６ｉを形成し、更にＳ
ｉＯ2 等を形成し、先に形成した下層絶縁層と共に所要
の厚さを有する表面絶縁層２１を形成する。そして、絶
縁層２１の、真性ベース領域１６ｉ上に開口を形成し、
この開口を閉塞するように、第２の多結晶半導体層６２
を形成する。この第２の多結晶半導体層６２は、ｎ型の
不純物を高濃度に含有させた多結晶シリコン層によって
形成する。そして、この第２の多結晶半導体層６２に対
しフォトリソグラフィによるエッチングによってエミッ
タ電極の取出し部を残して除去する。
ＩＣの製造プロセスに従う。すなわち、例えば半導体基
板１の半導体層３２の表面に形成された酸化膜等の下層
絶縁層を形成し、これにフォトリソグラフィによるエッ
チングを行って、トランジスタのベース領域形成部に開
口を形成する。この開口の形成と同時に、例えばアノー
ド電極取出し領域１３上においても開口の形成を行う。
そして、これら開口を閉塞するように、第１の多結晶半
導体層６１を形成する。この第１の多結晶半導体層６１
は、多結晶シリコンにｐ型の不純物を高濃度に含有させ
て構成する。この第１の多結晶半導体層６１に対しフォ
トリソグラフィによるエッチングを行って最終的にトラ
ンジスタのベース領域の形成部とこれよりの電極取り出
し部分と、さらにアノード電極取出し領域１３上とこれ
よりの電極取出し部分とを残してエッチング除去する。
また、第１の多結晶半導体層６１のベース領域形成部
の、真性ベース領域の形成部に開口を形成してｐ型の不
純物を拡散して真性ベース領域１６ｉを形成し、更にＳ
ｉＯ2 等を形成し、先に形成した下層絶縁層と共に所要
の厚さを有する表面絶縁層２１を形成する。そして、絶
縁層２１の、真性ベース領域１６ｉ上に開口を形成し、
この開口を閉塞するように、第２の多結晶半導体層６２
を形成する。この第２の多結晶半導体層６２は、ｎ型の
不純物を高濃度に含有させた多結晶シリコン層によって
形成する。そして、この第２の多結晶半導体層６２に対
しフォトリソグラフィによるエッチングによってエミッ
タ電極の取出し部を残して除去する。
【００７０】そして、第１および第２の多結晶半導体層
６１および６２からの不純物を半導体層３２に拡散して
ｐ型の高濃度のグラフトベース領域１６ｇを真性ベース
領域１６ｉの周囲に形成すると共に、アノード電極取出
し領域１３上に高濃度のアノードコンタクト領域１４を
形成し、真性ベース領域１６ｉ上に高濃度のｎ型のエミ
ッタ領域１７を形成する。
６１および６２からの不純物を半導体層３２に拡散して
ｐ型の高濃度のグラフトベース領域１６ｇを真性ベース
領域１６ｉの周囲に形成すると共に、アノード電極取出
し領域１３上に高濃度のアノードコンタクト領域１４を
形成し、真性ベース領域１６ｉ上に高濃度のｎ型のエミ
ッタ領域１７を形成する。
【００７１】絶縁層２１には、それぞれ電極コンタクト
窓が形成されて、それぞれトランジスタＴＲのエミッ
タ，ベースおよびコレクタ電極２０Ｅ，２０Ｂ，および
２０Ｃがコンタクトされる。そして、その上にＳｉＯ2
等の層間絶縁層２２が形成され、この上に、受光窓が形
成されたＡｌ等よりなる遮光層２３が形成され、この上
に保護膜２４が形成される。
窓が形成されて、それぞれトランジスタＴＲのエミッ
タ，ベースおよびコレクタ電極２０Ｅ，２０Ｂ，および
２０Ｃがコンタクトされる。そして、その上にＳｉＯ2
等の層間絶縁層２２が形成され、この上に、受光窓が形
成されたＡｌ等よりなる遮光層２３が形成され、この上
に保護膜２４が形成される。
【００７２】そして、絶縁層２１および２２が、反射防
止膜とされて、遮光層２３の受光窓を通じて、フォトダ
イオードＰＤに、検出光が照射される。
止膜とされて、遮光層２３の受光窓を通じて、フォトダ
イオードＰＤに、検出光が照射される。
【００７３】このようにして、共通（同一）半導体基板
１上に、トランジスタＴＲおよびアノードコモン型のフ
ォトダイオードＰＤが形成された半導体装置が形成され
る。
１上に、トランジスタＴＲおよびアノードコモン型のフ
ォトダイオードＰＤが形成された半導体装置が形成され
る。
【００７４】上述したように、本発明装置においては、
そのフォトダイオードＰＤの分割領域４０による接合
ｊ、およびフォトダイオードを構成するｐ−ｎ接合Ｊか
らの空乏層によって、フォトダイオードを複数に分離す
る構成とするものである。すなわち、この分離部には、
図７の従来構造におけるように、埋込み領域６が形成さ
れる構造としないものであり、これにより、この分割な
いしは分離領域近傍に光照射されて光電変換で生成され
たキャリアが、分離領域によるポテンシャルバリアによ
ってこれより遠ざけられる力を受けることが回避される
ことから、キャリアは、その生成位置から空乏層まで最
短距離を走行でき、光照射の位置によらず走行時間を殆
ど等しくできる。したがって、フォトダイオードＰＤの
分割領域に光が照射される使用態様が採られても、良好
な周波数特性でＲＦ信号を得ることができる。
そのフォトダイオードＰＤの分割領域４０による接合
ｊ、およびフォトダイオードを構成するｐ−ｎ接合Ｊか
らの空乏層によって、フォトダイオードを複数に分離す
る構成とするものである。すなわち、この分離部には、
図７の従来構造におけるように、埋込み領域６が形成さ
れる構造としないものであり、これにより、この分割な
いしは分離領域近傍に光照射されて光電変換で生成され
たキャリアが、分離領域によるポテンシャルバリアによ
ってこれより遠ざけられる力を受けることが回避される
ことから、キャリアは、その生成位置から空乏層まで最
短距離を走行でき、光照射の位置によらず走行時間を殆
ど等しくできる。したがって、フォトダイオードＰＤの
分割領域に光が照射される使用態様が採られても、良好
な周波数特性でＲＦ信号を得ることができる。
【００７５】尚、上述した例では、バイポーラトランジ
スタＴＲが、第１および第２の多結晶半導体層６１およ
び６２を用いたいわゆるダブルポリシリコン構造とした
場合であるが、イオン注入法等によるとか、あるいはエ
ミッタ領域の形成をイオン注入としたいわゆるシングル
ポリシリコンエミッタ構造とすることもできるなどの変
形変更を行うことができる。また、分割領域４０の形成
は、上述したように、分離領域１２と同時に形成する場
合に限られるものではなく、各領域を別工程で形成する
こともできる。また、第２半導体部（すなわち上述した
例では、アノード領域４）は、エピタキシャル成長によ
って形成する場合に限られるものではなく、例えば半導
体基体２自体によって構成することもできる。また、上
述した例では、第１導電型がｎ型で、第２導電型がｐ
型、すなわち受光素子のフォトダイオードが、受光面側
にカソードが配置されたアノードコモン型構成とした場
合であるが、各部の導電型を上述したとは逆導電型にす
ることもできるなど上述した例に限られるものではな
く、本発明による受光素子を有する半導体装置、その製
造方法、光学ピックアップ装置は、上述した例に例に限
定されるものではない。
スタＴＲが、第１および第２の多結晶半導体層６１およ
び６２を用いたいわゆるダブルポリシリコン構造とした
場合であるが、イオン注入法等によるとか、あるいはエ
ミッタ領域の形成をイオン注入としたいわゆるシングル
ポリシリコンエミッタ構造とすることもできるなどの変
形変更を行うことができる。また、分割領域４０の形成
は、上述したように、分離領域１２と同時に形成する場
合に限られるものではなく、各領域を別工程で形成する
こともできる。また、第２半導体部（すなわち上述した
例では、アノード領域４）は、エピタキシャル成長によ
って形成する場合に限られるものではなく、例えば半導
体基体２自体によって構成することもできる。また、上
述した例では、第１導電型がｎ型で、第２導電型がｐ
型、すなわち受光素子のフォトダイオードが、受光面側
にカソードが配置されたアノードコモン型構成とした場
合であるが、各部の導電型を上述したとは逆導電型にす
ることもできるなど上述した例に限られるものではな
く、本発明による受光素子を有する半導体装置、その製
造方法、光学ピックアップ装置は、上述した例に例に限
定されるものではない。
【００７６】
【発明の効果】上述の本発明によれば、その動作時にお
いては、フォトダイオードＰＤすなわち受光素子が、空
乏層によって、複数に分離されるようにするがこの分離
部およびその近傍に光照射がなされて発生したキャリア
に対して、バリアとなるポテンシャルの存在を回避した
ことによって、半導体中のどの部分に発生したキャリア
に関してほぼ一様な拡散距離とすることができることに
よって、分割構成とした場合においてもすぐれた周波数
特性を有する受光素子を有する半導体装置を構成するこ
とができる。
いては、フォトダイオードＰＤすなわち受光素子が、空
乏層によって、複数に分離されるようにするがこの分離
部およびその近傍に光照射がなされて発生したキャリア
に対して、バリアとなるポテンシャルの存在を回避した
ことによって、半導体中のどの部分に発生したキャリア
に関してほぼ一様な拡散距離とすることができることに
よって、分割構成とした場合においてもすぐれた周波数
特性を有する受光素子を有する半導体装置を構成するこ
とができる。
【００７７】そのため、光学ピックアップ装置におい
て、複数に分割したフォトダイオードの分離領域を含む
領域に光照射がなされ、高速性が要求されるＲＦ信号を
取り出す場合や、レーザーカプラーで用いているよう
な、極細のストライプパターンに光照射される場合も、
良好な周波数特性を実現できるものである。
て、複数に分割したフォトダイオードの分離領域を含む
領域に光照射がなされ、高速性が要求されるＲＦ信号を
取り出す場合や、レーザーカプラーで用いているよう
な、極細のストライプパターンに光照射される場合も、
良好な周波数特性を実現できるものである。
【００７８】そして、本発明による半導体装置、これを
用いた光学ピックアップ装置を製造するに、従来に比し
何ら工程数を増加することがない。
用いた光学ピックアップ装置を製造するに、従来に比し
何ら工程数を増加することがない。
【図１】本発明装置の一例の概略断面図である。
【図２】本発明装置の他の例の要部の概略断面図であ
る。
る。
【図３】本発明装置の他の例の要部の概略断面図であ
る。
る。
【図４】本発明によるピックアップ装置の一例の構成図
である。
である。
【図５】（ａ）および（ｂ）は、本発明による製造方法
の一例の工程図である。
の一例の工程図である。
【図６】（ａ）および（ｂ）は、フォトダイオードの各
一例のパターン図である。
一例のパターン図である。
【図７】従来装置の概略断面図である。
ＰＤ，ＰＤ0 ，ＰＤS1, ＰＤS2, ＰＤ1,ＰＤ2 ・・・フ
ォトダイオード（受光素子）、ＴＲ・・・トランジス
タ、１・・・半導体基板、２・・・半導体基体、３・・
・埋込み層、４・・・アノード領域、５・・・コレクタ
埋込み領域、６・・・埋込み分離領域、７・・・アノー
ド電極、８・・・高濃度埋込み領域、９・・・カソード
領域、１０・・・コレクタ領域、１１・・・分離絶縁
層、１２・・・分離領域、１３・・・アノード電極取出
し領域、１４・・・アノードコンタクト領域、１５・・
・コレクタ電極取出し領域、１６・・・ベース領域、１
７・・・エミッタ領域、１８・・・高濃度カソード領
域、１９・・・カソード電極、２０Ｅ・・・エミッタ電
極、２０Ｂ・・・ベース電極、２０Ｃ・・・コレクタ電
極、２１・・・表面絶縁層、２２・・・層間絶縁層、２
３・・・遮光層、２４・・・保護膜、３１・・・第１の
半導体層、３２・・・第２の半導体層、５１・・・半導
体レーザー、５２・・・受光素子を有する半導体装置、
５３・・・光学系、５５・・・マイクロプリズム、５６
・・・光学記録媒体、６１・・・第１の多結晶半導体
層、６２・・・第２の多結晶半導体層
ォトダイオード（受光素子）、ＴＲ・・・トランジス
タ、１・・・半導体基板、２・・・半導体基体、３・・
・埋込み層、４・・・アノード領域、５・・・コレクタ
埋込み領域、６・・・埋込み分離領域、７・・・アノー
ド電極、８・・・高濃度埋込み領域、９・・・カソード
領域、１０・・・コレクタ領域、１１・・・分離絶縁
層、１２・・・分離領域、１３・・・アノード電極取出
し領域、１４・・・アノードコンタクト領域、１５・・
・コレクタ電極取出し領域、１６・・・ベース領域、１
７・・・エミッタ領域、１８・・・高濃度カソード領
域、１９・・・カソード電極、２０Ｅ・・・エミッタ電
極、２０Ｂ・・・ベース電極、２０Ｃ・・・コレクタ電
極、２１・・・表面絶縁層、２２・・・層間絶縁層、２
３・・・遮光層、２４・・・保護膜、３１・・・第１の
半導体層、３２・・・第２の半導体層、５１・・・半導
体レーザー、５２・・・受光素子を有する半導体装置、
５３・・・光学系、５５・・・マイクロプリズム、５６
・・・光学記録媒体、６１・・・第１の多結晶半導体
層、６２・・・第２の多結晶半導体層
Claims (13)
- 【請求項１】 半導体基板に、第１導電型の第１半導体
部と、第２導電型の第２半導体部とによる接合部による
受光素子が形成され、 上記第１半導体部の一部に第２導電型の分割領域が形成
され、 上記受光素子の動作時に上記接合部に印加される逆バイ
アス電圧以下の逆バイアス電圧の印加によって上記受光
素子を構成する接合部および上記分割領域による接合部
からの空乏層の広がりによって上記第１半導体部が複数
部分に分離されるようにしたことを特徴とする受光素子
を有する半導体装置。 - 【請求項２】 上記受光素子を構成する接合部に、逆バ
イアス電圧を印加しない状態では、上記第１の半導体部
が、上記空乏層によって複数部分に分離されない状態に
あるようにしたことを特徴とする請求項１に記載の受光
素子を有する半導体装置。 - 【請求項３】 上記分割領域が、上記第１半導体部の上
記第２半導体部より所要の間隔を保持した位置に形成さ
れたことを特徴とする請求項１に記載の受光素子を有す
る半導体装置。 - 【請求項４】 上記分割領域が、上記第１半導体部の上
記第２半導体部側に偏って設けられたことを特徴とする
請求項１に記載の受光素子を有する半導体装置。 - 【請求項５】 上記分割領域が、上記第１半導体部の厚
さ方向の中間部に限定的に設けられたことを特徴とする
請求項１に記載の受光素子を有する半導体装置。 - 【請求項６】 上記半導体基体の、上記第１導電型の第
１半導体部上の上記空乏層によって分離される各部分の
表面に、上記第１半導体部に比して高不純物濃度の第１
導電型の第３の半導体部がそれぞれ形成されて成ること
を特徴とする請求項１に記載の受光素子を有する半導体
装置。 - 【請求項７】 上記半導体基体に、上記第２導電型の第
２半導体部の、上記受光素子を構成する接合部とは反対
側に、上記第２半導体部と接して、該第２半導体部に比
して高不純物濃度の第４の半導体部が形成されて成るこ
とを特徴とする請求項１に記載の受光素子を有する半導
体装置。 - 【請求項８】 上記半導体基板の表面から上記第４の半
導体部までの距離が、上記受光素子への入射光の吸収長
より大に選定されたことを特徴とする請求項４に記載の
受光素子を有する半導体装置。 - 【請求項９】 上記第３の半導体部の厚さが、０．０１
μｍ〜０．２μｍに選定されたことを特徴とする請求項
３に記載の受光素子を有する半導体装置。 - 【請求項１０】 上記受光素子を構成する上記第２半導
体部の不純物濃度を、１×１０11〜１×１０16atoms/cm
3 としたことを特徴とする請求項１に記載の受光素子を
有する半導体装置。 - 【請求項１１】 上記受光素子を構成する上記第１およ
び第２半導体部の不純物濃度を、それぞれ１×１０11〜
１×１０16atoms/cm3 としたことを特徴とする請求項１
に記載の受光素子を有する半導体装置。 - 【請求項１２】 半導体発光素子と、受光素子を有する
半導体装置と、光学系とを有する光学ピックアップ装置
であって、 上記受光素子を有する半導体装置は、半導体基板に、第
１導電型の第１半導体部と、第２導電型の第２半導体部
とによる接合部によって受光素子が形成され、上記第１
半導体部の一部に第２導電型の分割領域が形成され、 上記受光素子の動作時に上記接合部に印加される逆バイ
アス電圧以下の逆バイアス電圧の印加によって上記受光
素子を構成する接合部および上記分割領域による接合部
からの空乏層の広がりによって上記第１半導体部が複数
部分に分離されるようにしたことを特徴とする光学ピッ
クアップ装置。 - 【請求項１３】 半導体基体の一主面に臨んで、あるい
は半導体基体の一主面上に、第２導電型の高不純物濃度
埋込み層を形成する工程と、 該高不純物濃度埋込み領域上に、受光素子を構成する第
２導電型の第１半導体部を構成する第２半導体層を形成
する工程と、 該第２半導体層上に、上記受光素子を構成する第１導電
型の第１半導体部を構成する第２半導体層を形成する工
程と、 該第１半導体層に、上記受光素子を複数に区画する第２
導電型の分割領域を、該第１半導体層の厚さの一部を残
して選択的に形成する工程と、 上記第１半導体部の表面ないしは表面近傍に第１導電型
の高不純物濃度の第３の半導体部を選択的に形成する工
程とを経て、 上記第１導電型の第１半導体部と、上記第２導電型の第
２半導体部とによる接合部によって受光素子が形成さ
れ、上記第１半導体部の一部に第２導電型の分割領域が
形成され、受光素子の動作時に上記接合部に印加される
逆バイアス電圧以上の逆バイアス電圧の印加によって上
記受光素子を構成する接合部および上記分割領域による
接合部からの空乏層の広がりによって上記第１半導体部
が複数部分に分離されるようにした受光素子を有する半
導体装置を得ることを特徴とする受光素子を有する半導
体装置の製造方法。
Priority Applications (9)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06714598A JP4131031B2 (ja) | 1998-03-17 | 1998-03-17 | 受光素子を有する半導体装置、光学ピックアップ装置、および受光素子を有する半導体装置の製造方法 |
| TW088103247A TW409430B (en) | 1998-03-17 | 1999-03-03 | Semiconductor device having a light-receiving element, optical pickup device and method of manufacturing a semiconductor device having a light-receiving element background of the invention |
| MYPI99000795A MY124274A (en) | 1998-03-17 | 1999-03-04 | Semiconductor device having a light-receiving element, optical pickup device and method of manufacturing a semiconductor device having a light-receiving element |
| SG9901062A SG83704A1 (en) | 1998-03-17 | 1999-03-05 | Semiconductor device having a light-receiving element, optical pickup device and method of manufacturing a semiconductor device having a light-receiving element |
| SG200106168A SG120860A1 (en) | 1998-03-17 | 1999-03-05 | Semiconductor device having a light-receiving element, optical pickup device and method of manufacturing a semiconductor device having a light-receiving element |
| EP99104478A EP0944117B1 (en) | 1998-03-17 | 1999-03-05 | Semiconductor device comprising a divided photodiode, method of making the same, and corresponding optical pickup device |
| DE69940657T DE69940657D1 (de) | 1998-03-17 | 1999-03-05 | Halbleiteranordnung mit einer geteilten Photodiode, Verfahren zu deren Herstellung, und entsprechende, optische Abtastvorrichtung |
| US09/264,691 US6252286B1 (en) | 1998-03-17 | 1999-03-09 | Semiconductor device having a light-receiving element, optical pickup device and method of manufacturing a semiconductor device having a light-receiving element |
| KR1019990008892A KR100595802B1 (ko) | 1998-03-17 | 1999-03-16 | 수광 소자를 갖는 반도체 장치, 광학 픽업 장치, 및 수광 소자를갖는 반도체 장치의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06714598A JP4131031B2 (ja) | 1998-03-17 | 1998-03-17 | 受光素子を有する半導体装置、光学ピックアップ装置、および受光素子を有する半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11266033A true JPH11266033A (ja) | 1999-09-28 |
| JP4131031B2 JP4131031B2 (ja) | 2008-08-13 |
Family
ID=13336460
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06714598A Expired - Fee Related JP4131031B2 (ja) | 1998-03-17 | 1998-03-17 | 受光素子を有する半導体装置、光学ピックアップ装置、および受光素子を有する半導体装置の製造方法 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US6252286B1 (ja) |
| EP (1) | EP0944117B1 (ja) |
| JP (1) | JP4131031B2 (ja) |
| KR (1) | KR100595802B1 (ja) |
| DE (1) | DE69940657D1 (ja) |
| MY (1) | MY124274A (ja) |
| SG (2) | SG120860A1 (ja) |
| TW (1) | TW409430B (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6573578B2 (en) | 2000-12-07 | 2003-06-03 | Hitachi, Ltd. | Photo semiconductor integrated circuit device and optical recording reproducing apparatus |
| JP2009064800A (ja) * | 2007-09-04 | 2009-03-26 | Nec Electronics Corp | 分割フォトダイオード |
| JP2009206173A (ja) * | 2008-02-26 | 2009-09-10 | Hamamatsu Photonics Kk | 半導体光検出装置 |
| US7928511B2 (en) | 2005-09-12 | 2011-04-19 | Sony Corporation | Semiconductor device and method for manufacturing semiconductor device |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3370298B2 (ja) * | 1999-07-27 | 2003-01-27 | シャープ株式会社 | 回路内蔵受光素子 |
| JP3900233B2 (ja) * | 1999-09-06 | 2007-04-04 | シャープ株式会社 | 受光素子および回路内蔵型受光素子 |
| US6309905B1 (en) * | 2000-01-31 | 2001-10-30 | Taiwan Semiconductor Manufacturing Company | Stripe photodiode element with high quantum efficiency for an image sensor cell |
| JP2002026366A (ja) | 2000-07-11 | 2002-01-25 | Sony Corp | 半導体装置 |
| JP2002203954A (ja) * | 2000-10-31 | 2002-07-19 | Sharp Corp | 回路内蔵受光素子 |
| JP2002151729A (ja) * | 2000-11-13 | 2002-05-24 | Sony Corp | 半導体装置及びその製造方法 |
| JP2002231992A (ja) * | 2001-02-02 | 2002-08-16 | Toshiba Corp | 半導体受光素子 |
| JP3918442B2 (ja) * | 2001-02-19 | 2007-05-23 | ソニー株式会社 | 半導体装置及びその製造方法 |
| US20030034540A1 (en) * | 2001-08-20 | 2003-02-20 | Em Microelectronic-Marin Sa | Photodetector, photodetecting device and method for controlling the sensitivity profile of a photodetector |
| JP4168615B2 (ja) | 2001-08-28 | 2008-10-22 | ソニー株式会社 | 半導体装置および半導体装置の製造方法 |
| JP4107855B2 (ja) * | 2002-03-11 | 2008-06-25 | シャープ株式会社 | 受光素子内蔵型半導体装置の製造方法及び受光素子内蔵型半導体装置 |
| JP2004087979A (ja) * | 2002-08-28 | 2004-03-18 | Sharp Corp | 受光素子およびその製造方法並びに回路内蔵型受光素子 |
| AU2003278414A1 (en) * | 2002-11-20 | 2004-06-15 | Koninklijke Philips Electronics N.V. | Radiation-emitting semiconductor device and method of manufacturing such a device |
| US7605415B2 (en) * | 2004-06-07 | 2009-10-20 | Canon Kabushiki Kaisha | Image pickup device comprising photoelectric conversation unit, floating diffusion region and guard ring |
| WO2006086281A2 (en) * | 2005-02-08 | 2006-08-17 | Canesta, Inc. | Methods and devices for improved charge management for three-dimensional and color sensing |
| JP4105170B2 (ja) * | 2005-03-02 | 2008-06-25 | 日本テキサス・インスツルメンツ株式会社 | 半導体装置およびその検査方法 |
| JP2006294871A (ja) * | 2005-04-11 | 2006-10-26 | Matsushita Electric Ind Co Ltd | 固体撮像装置 |
| US7307327B2 (en) * | 2005-08-04 | 2007-12-11 | Micron Technology, Inc. | Reduced crosstalk CMOS image sensors |
| JP2007081137A (ja) * | 2005-09-14 | 2007-03-29 | Fujifilm Corp | 光電変換素子及び固体撮像素子 |
| JP5095287B2 (ja) * | 2007-07-18 | 2012-12-12 | パナソニック株式会社 | 固体撮像素子及びその製造方法 |
| JP5767465B2 (ja) * | 2010-12-15 | 2015-08-19 | キヤノン株式会社 | 固体撮像装置およびその製造方法ならびにカメラ |
| JP2020009790A (ja) * | 2016-11-09 | 2020-01-16 | シャープ株式会社 | アバランシェフォトダイオード |
| JP2018156984A (ja) * | 2017-03-15 | 2018-10-04 | 株式会社東芝 | 光検出素子 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02254767A (ja) * | 1989-03-28 | 1990-10-15 | Matsushita Electron Corp | 光半導体装置 |
| US5412229A (en) * | 1990-08-31 | 1995-05-02 | Sumitomo Electric Industries, Ltd. | Semiconductor light detecting device making use of a photodiode chip |
| JP2799540B2 (ja) * | 1993-04-19 | 1998-09-17 | シャープ株式会社 | 受光素子 |
| KR0155783B1 (ko) * | 1994-12-14 | 1998-10-15 | 김광호 | 전하결합소자형 고체촬상장치 및 그 제조방법 |
| JP2828244B2 (ja) | 1995-09-26 | 1998-11-25 | シャープ株式会社 | 受光素子 |
| US5770872A (en) * | 1995-12-06 | 1998-06-23 | Arai; Chihiro | Photoelectric converter apparatus |
| JP3449590B2 (ja) * | 1996-05-16 | 2003-09-22 | シャープ株式会社 | 回路内蔵受光素子 |
| US5777352A (en) * | 1996-09-19 | 1998-07-07 | Eastman Kodak Company | Photodetector structure |
| JP3170463B2 (ja) * | 1996-09-30 | 2001-05-28 | シャープ株式会社 | 回路内蔵受光素子 |
-
1998
- 1998-03-17 JP JP06714598A patent/JP4131031B2/ja not_active Expired - Fee Related
-
1999
- 1999-03-03 TW TW088103247A patent/TW409430B/zh not_active IP Right Cessation
- 1999-03-04 MY MYPI99000795A patent/MY124274A/en unknown
- 1999-03-05 SG SG200106168A patent/SG120860A1/en unknown
- 1999-03-05 EP EP99104478A patent/EP0944117B1/en not_active Expired - Lifetime
- 1999-03-05 DE DE69940657T patent/DE69940657D1/de not_active Expired - Lifetime
- 1999-03-05 SG SG9901062A patent/SG83704A1/en unknown
- 1999-03-09 US US09/264,691 patent/US6252286B1/en not_active Expired - Lifetime
- 1999-03-16 KR KR1019990008892A patent/KR100595802B1/ko not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6573578B2 (en) | 2000-12-07 | 2003-06-03 | Hitachi, Ltd. | Photo semiconductor integrated circuit device and optical recording reproducing apparatus |
| US7928511B2 (en) | 2005-09-12 | 2011-04-19 | Sony Corporation | Semiconductor device and method for manufacturing semiconductor device |
| JP2009064800A (ja) * | 2007-09-04 | 2009-03-26 | Nec Electronics Corp | 分割フォトダイオード |
| JP2009206173A (ja) * | 2008-02-26 | 2009-09-10 | Hamamatsu Photonics Kk | 半導体光検出装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0944117B1 (en) | 2009-04-01 |
| EP0944117A1 (en) | 1999-09-22 |
| KR19990077941A (ko) | 1999-10-25 |
| KR100595802B1 (ko) | 2006-07-03 |
| JP4131031B2 (ja) | 2008-08-13 |
| MY124274A (en) | 2006-06-30 |
| DE69940657D1 (de) | 2009-05-14 |
| US6252286B1 (en) | 2001-06-26 |
| TW409430B (en) | 2000-10-21 |
| SG120860A1 (en) | 2006-04-26 |
| SG83704A1 (en) | 2001-10-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4131031B2 (ja) | 受光素子を有する半導体装置、光学ピックアップ装置、および受光素子を有する半導体装置の製造方法 | |
| KR100512236B1 (ko) | 포토다이오드및그제조방법 | |
| JP4131059B2 (ja) | 受光素子を有する半導体装置、光学ピックアップ装置、および受光素子を有する半導体装置の製造方法 | |
| US7736923B2 (en) | Optical semiconductor device and method for fabricating the same | |
| US6580095B2 (en) | Circuit-containing photodetector, method of manufacturing the same, and optical device using circuit-containing photodetector | |
| US20020070417A1 (en) | Photo semiconductor integrated circuit device and optical recording reproducing apparatus | |
| US6492702B2 (en) | Circuit-incorporating light receiving device | |
| US20090115016A1 (en) | Optical semiconductor device and method for manufacturing the same | |
| JPH09219534A (ja) | 受光素子、光ピツクアツプ及び半導体装置製造方法 | |
| CN101383358B (zh) | 分割光电二极管 | |
| JP3975515B2 (ja) | 受光素子を有する半導体装置とその製造方法 | |
| KR100528331B1 (ko) | 수광소자 및 그 제조방법 및 이를 적용한 광전자 집적 회로 | |
| US20060151814A1 (en) | Optical semiconductor device | |
| US20050077589A1 (en) | Light receiving element for blue rays and method for manufacturing the same | |
| US20040262619A1 (en) | Semiconductor device having light-receiving elements and amplifying elements incorporated in the same chip and method of manufacturing the same | |
| JP3510500B2 (ja) | 半導体受光装置の製造方法 | |
| JPH09237912A (ja) | 受光素子及びその製造方法 | |
| JP2007317975A (ja) | 光半導体装置 | |
| JP2957834B2 (ja) | 回路内蔵受光素子 | |
| JP3086514B2 (ja) | 光半導体装置 | |
| JPH09321265A (ja) | 半導体装置 | |
| JP2008270254A (ja) | 受光素子、この受光素子を備える光ディスク装置及び受光素子の製造方法 | |
| JP2005203741A (ja) | 光半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050113 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071108 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071120 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080212 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080402 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080430 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080513 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110606 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110606 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110606 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120606 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120606 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130606 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |