JPH11266068A - 配線基板及び配線基板の製造方法 - Google Patents
配線基板及び配線基板の製造方法Info
- Publication number
- JPH11266068A JPH11266068A JP11000282A JP28299A JPH11266068A JP H11266068 A JPH11266068 A JP H11266068A JP 11000282 A JP11000282 A JP 11000282A JP 28299 A JP28299 A JP 28299A JP H11266068 A JPH11266068 A JP H11266068A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- laser
- insulator
- copper foil
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
- H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
- H05K3/0035—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0104—Properties and characteristics in general
- H05K2201/0112—Absorbing light, e.g. dielectric layer with carbon filler for laser processing
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0302—Properties and characteristics in general
- H05K2201/0305—Solder used for other purposes than connections between PCB or components, e.g. for filling vias or for programmable patterns
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0388—Other aspects of conductors
- H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/03—Metal processing
- H05K2203/0315—Oxidising metal
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing of the conductive pattern
- H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
- H05K3/382—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
- H05K3/384—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by plating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
- H05K3/382—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
- H05K3/385—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by conversion of the surface of the metal, e.g. by oxidation, whether or not followed by reaction or removal of the converted layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/551—Materials of bond wires
- H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
- H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Laser Beam Processing (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】
【課題】レーザー加工により形成されるブラインドホー
ルにおいて、露出された銅箔面上に、樹脂の炭化物が残
存しないプリント基板を提供する。 【解決手段】絶縁体１にレーザー光を照射して、絶縁体
１の下にある銅箔３に達するブラインドホール１０を絶
縁体１に形成するためのレーザー穴空け加工用プリント
基板において、前記絶縁体１と前記銅箔３との間にレー
ザー光吸収領域を設ける。
ルにおいて、露出された銅箔面上に、樹脂の炭化物が残
存しないプリント基板を提供する。 【解決手段】絶縁体１にレーザー光を照射して、絶縁体
１の下にある銅箔３に達するブラインドホール１０を絶
縁体１に形成するためのレーザー穴空け加工用プリント
基板において、前記絶縁体１と前記銅箔３との間にレー
ザー光吸収領域を設ける。
Description
【０００１】
【発明が属する技術分野】本発明は配線基板及び配線基
板の製造方法に関し、更に詳しくは、ＢＧＡ（Ball Gri
d Array）パッケージなどを接続配置することが可能な
配線基板及び配線基板の製造方法に関する。
板の製造方法に関し、更に詳しくは、ＢＧＡ（Ball Gri
d Array）パッケージなどを接続配置することが可能な
配線基板及び配線基板の製造方法に関する。
【０００２】
【従来の技術】図１１に支持体である絶縁体１の表面が
導体としての銅箔２で被覆された多層プリント基板（配
線基板）の一例を示す模式的断面図を示す。同図におい
て、多層プリント基板の絶縁体１はガラスファイバーを
網目状に織ったものにエポキシ樹脂を含浸硬化させたも
ので構成されている。また、図１１の多層プリント基板
は支持体である絶縁体への間に内部導体となる銅箔３を
有している例が示されている。
導体としての銅箔２で被覆された多層プリント基板（配
線基板）の一例を示す模式的断面図を示す。同図におい
て、多層プリント基板の絶縁体１はガラスファイバーを
網目状に織ったものにエポキシ樹脂を含浸硬化させたも
ので構成されている。また、図１１の多層プリント基板
は支持体である絶縁体への間に内部導体となる銅箔３を
有している例が示されている。
【０００３】このようなプリント基板において、外層の
銅箔２と内層の銅箔３を電気的に接続する場合、従来は
図１２に示すように、ドリルによって、プリント基板の
一方の面から接続しようとする内層の銅箔３を貫通する
穴を形成し、この穴の内壁に銅メッキを施すことにより
導電層４を形成していた。
銅箔２と内層の銅箔３を電気的に接続する場合、従来は
図１２に示すように、ドリルによって、プリント基板の
一方の面から接続しようとする内層の銅箔３を貫通する
穴を形成し、この穴の内壁に銅メッキを施すことにより
導電層４を形成していた。
【０００４】
【発明が解決しようとする課題】しかし、このように、
ドリルによって穴空けした場合には、内層の銅箔３と導
電層４の接触が、内層の銅箔３の穴の内周面だけである
ため、接触面積が小さく電気的な接続の信頼性に欠ける
場合があった。
ドリルによって穴空けした場合には、内層の銅箔３と導
電層４の接触が、内層の銅箔３の穴の内周面だけである
ため、接触面積が小さく電気的な接続の信頼性に欠ける
場合があった。
【０００５】このような場合を解消するため、図１３に
示すように、内層の銅箔３を残したブラインドホールを
形成し、そのブラインドホールに導電層４を形成するこ
とが行われている。このブラインドホールを形成する方
法として、炭酸ガスレーザー等を用いてレーザー光によ
り穴空け加工する方法が提案されている。この穴空け加
工方法にはホトリソ法等が用いることができる。たとえ
ば図１４に示すように、銅箔２上にフォトレジスト４１
を塗布し、露光現像してフォトレジスト４１をパターニ
ングして窓穴５を形成し、外層の銅箔２を窓穴５を利用
して銅箔２の一部を除去する。
示すように、内層の銅箔３を残したブラインドホールを
形成し、そのブラインドホールに導電層４を形成するこ
とが行われている。このブラインドホールを形成する方
法として、炭酸ガスレーザー等を用いてレーザー光によ
り穴空け加工する方法が提案されている。この穴空け加
工方法にはホトリソ法等が用いることができる。たとえ
ば図１４に示すように、銅箔２上にフォトレジスト４１
を塗布し、露光現像してフォトレジスト４１をパターニ
ングして窓穴５を形成し、外層の銅箔２を窓穴５を利用
して銅箔２の一部を除去する。
【０００６】次に、図１５に示すように、この銅箔の除
去部にレーザー光６を照射することにより、絶縁材１を
構成するガラス繊維やエポキシ樹脂を除去して、ブライ
ンドホールを形成して、内層の銅箔３を露出させる。
去部にレーザー光６を照射することにより、絶縁材１を
構成するガラス繊維やエポキシ樹脂を除去して、ブライ
ンドホールを形成して、内層の銅箔３を露出させる。
【０００７】また、図１６に示したように、銅箔２上に
絶縁層７を塗布してなるプリント基板においては、微細
な穴を絶縁層７に空けて、ハンダ等の導電体を形成され
た穴中に挿入（又は導入）して、絶縁層７上にある部品
と導通させることが行われる。この場合、絶縁層７に感
光樹脂を用いて、エッチング法等により、微細なブライ
ンドホールを形成することが行われる。
絶縁層７を塗布してなるプリント基板においては、微細
な穴を絶縁層７に空けて、ハンダ等の導電体を形成され
た穴中に挿入（又は導入）して、絶縁層７上にある部品
と導通させることが行われる。この場合、絶縁層７に感
光樹脂を用いて、エッチング法等により、微細なブライ
ンドホールを形成することが行われる。
【０００８】しかし、近年、プリント基板の高密度化に
ともない、ブラインドホールのより小径化、高精度化が
要求されるようになり、現状のホトリソの技術では、充
分な対応が出来ない場合がある。そこで炭酸ガスレーザ
ーなどのレーザーを用いてレーザー光による穴空け加工
が提案されている。この穴空け加工方法は図１７に示す
ように、レーザー光６を絞り直接絶縁層７の樹脂に照射
することにより、絶縁層７を構成する樹脂を除去して、
ブラインドホールを形成して、内層の銅箔２を露出させ
るものである。
ともない、ブラインドホールのより小径化、高精度化が
要求されるようになり、現状のホトリソの技術では、充
分な対応が出来ない場合がある。そこで炭酸ガスレーザ
ーなどのレーザーを用いてレーザー光による穴空け加工
が提案されている。この穴空け加工方法は図１７に示す
ように、レーザー光６を絞り直接絶縁層７の樹脂に照射
することにより、絶縁層７を構成する樹脂を除去して、
ブラインドホールを形成して、内層の銅箔２を露出させ
るものである。
【０００９】しかし、炭酸ガスレーザーなどのレーザー
を用いた穴空け加工を行った場合、プリント基板に照射
されたレーザー光６は銅箔２，３によって反射されるた
め、絶縁層下の銅箔２や内層の銅箔３は加工されない
が、露出された絶縁層下の銅箔２や内層の銅箔３上に絶
縁体、絶縁層中の樹脂が炭化して生じた炭化層が残り導
電体との接触面積が減少したり、形成された穴の壁面な
どに導電層を形成するためのメッキ工程において、メッ
キ不良の原因や、電気的な接続の信頼性が低下すること
がある。
を用いた穴空け加工を行った場合、プリント基板に照射
されたレーザー光６は銅箔２，３によって反射されるた
め、絶縁層下の銅箔２や内層の銅箔３は加工されない
が、露出された絶縁層下の銅箔２や内層の銅箔３上に絶
縁体、絶縁層中の樹脂が炭化して生じた炭化層が残り導
電体との接触面積が減少したり、形成された穴の壁面な
どに導電層を形成するためのメッキ工程において、メッ
キ不良の原因や、電気的な接続の信頼性が低下すること
がある。
【００１０】また、ＬＳＩデバイスの高集積化、高速化
に対応したＬＳＩパッケージとしてＢＧＡ（Ball Grid
Array）パッケージが実用化されている。図１に一般的
なＢＧＡパッケージの断面模式図を示す。このＢＧＡパ
ッケージはＯＭＰＡＣ（OverMolded Pad Array Carrie
r）タイプのＢＧＡパッケージである。基板８１の裏面
にボール状のはんだバンプ９０が配置され、基板８１の
表面には半導体チップ８６が搭載されており、基板８１
上の配線導体８２，８４，８５とＡｕ線８７でワイヤボ
ンディングされている。基板８１の上面に配置された半
導体チップ及びワイヤボンディング部が樹脂８９で片面
モールドされている。このとき、はんだバンプ間あるい
は配線回路間には絶縁性の樹脂層８３、一般にはソルダ
ーレジスト層が形成されている。このＢＧＡパッケージ
は、構造が簡単で、はんだバンプを基板の裏面に設ける
ことでボールピッチを広くすることが可能となり、基板
実装が容易になることから高密度実装技術として注目さ
れている。尚、図では配線導体８２，８４，８５は夫々
順に信号用配線、パワー用配線、グランド用配線として
用いることができる。
に対応したＬＳＩパッケージとしてＢＧＡ（Ball Grid
Array）パッケージが実用化されている。図１に一般的
なＢＧＡパッケージの断面模式図を示す。このＢＧＡパ
ッケージはＯＭＰＡＣ（OverMolded Pad Array Carrie
r）タイプのＢＧＡパッケージである。基板８１の裏面
にボール状のはんだバンプ９０が配置され、基板８１の
表面には半導体チップ８６が搭載されており、基板８１
上の配線導体８２，８４，８５とＡｕ線８７でワイヤボ
ンディングされている。基板８１の上面に配置された半
導体チップ及びワイヤボンディング部が樹脂８９で片面
モールドされている。このとき、はんだバンプ間あるい
は配線回路間には絶縁性の樹脂層８３、一般にはソルダ
ーレジスト層が形成されている。このＢＧＡパッケージ
は、構造が簡単で、はんだバンプを基板の裏面に設ける
ことでボールピッチを広くすることが可能となり、基板
実装が容易になることから高密度実装技術として注目さ
れている。尚、図では配線導体８２，８４，８５は夫々
順に信号用配線、パワー用配線、グランド用配線として
用いることができる。
【００１１】一方、図２に示す多層プリント配線基板は
ビルドアップ工法で製造されるもので、有機系材料から
なるコア基板９１を備える。このコア基板上には第１の
回路パターン９２、第１絶縁層９３、第２回路パターン
９４、第２絶縁層９５、第３回路パターン９６、第３絶
縁層９７、第４回路パターン９８が順次積層されてい
る。コア基板上の第１回路パターンと第２回路パターン
は、第１絶縁層に形成された第１ヴィア・ホール１００
を介して接続され、第２回路パターンと第３回路パター
ンは、第２絶縁層に形成された第２ヴィア・ホール１０
１を介して接続され、第３回路パターンと第４回路パタ
ーンは、第３絶縁層に形成された第３ヴィア・ホール１
０２を介して接続されている。第１から第３の絶縁層は
感光性を有する有機樹脂材料を利用して形成されてな
り、第１から第３のヴィア・ホールはフォトリソグラフ
ィ技術と選択エッチングで開口した後、開口の側壁にメ
ッキ処理が施される。
ビルドアップ工法で製造されるもので、有機系材料から
なるコア基板９１を備える。このコア基板上には第１の
回路パターン９２、第１絶縁層９３、第２回路パターン
９４、第２絶縁層９５、第３回路パターン９６、第３絶
縁層９７、第４回路パターン９８が順次積層されてい
る。コア基板上の第１回路パターンと第２回路パターン
は、第１絶縁層に形成された第１ヴィア・ホール１００
を介して接続され、第２回路パターンと第３回路パター
ンは、第２絶縁層に形成された第２ヴィア・ホール１０
１を介して接続され、第３回路パターンと第４回路パタ
ーンは、第３絶縁層に形成された第３ヴィア・ホール１
０２を介して接続されている。第１から第３の絶縁層は
感光性を有する有機樹脂材料を利用して形成されてな
り、第１から第３のヴィア・ホールはフォトリソグラフ
ィ技術と選択エッチングで開口した後、開口の側壁にメ
ッキ処理が施される。
【００１２】また、上記、ＢＧＡパッケージ基板や多層
配線基板においても、基板の配線密度や配線収容性を高
めるニーズからソルダーレジストのオープニング径や層
間接続のためのヴィア・ホール径を微細化する必要性が
高まっている。そのため、フォトリソグラフィーをベー
スとしたフォトヴィア法に代わり、レーザー光を用いた
加工方法がこの場合も提案されている。使用されるレー
ザーは、ＣＯ2 レーザー、エキシマレーザーやＹＡＧの
第３高調波等のＵＶレーザーである。特に、加工速度の
点からＣＯ2 レーザーが一般的に使用される。
配線基板においても、基板の配線密度や配線収容性を高
めるニーズからソルダーレジストのオープニング径や層
間接続のためのヴィア・ホール径を微細化する必要性が
高まっている。そのため、フォトリソグラフィーをベー
スとしたフォトヴィア法に代わり、レーザー光を用いた
加工方法がこの場合も提案されている。使用されるレー
ザーは、ＣＯ2 レーザー、エキシマレーザーやＹＡＧの
第３高調波等のＵＶレーザーである。特に、加工速度の
点からＣＯ2 レーザーが一般的に使用される。
【００１３】しかしながら、レーザーで絶縁性の有機樹
脂材料を除去するとき、この場合も同様に完全に除去さ
れずに下層の回路パターン上に有機樹脂材料や炭化物が
残渣として残る。この状態でメッキ処理を行った場合、
メッキが完全に形成されないという問題が生じる。その
ため、メッキ処理を行う前に残渣を除去する目的で、い
わゆるデスミア処理やプラズマ処理を行う必要性があ
る。
脂材料を除去するとき、この場合も同様に完全に除去さ
れずに下層の回路パターン上に有機樹脂材料や炭化物が
残渣として残る。この状態でメッキ処理を行った場合、
メッキが完全に形成されないという問題が生じる。その
ため、メッキ処理を行う前に残渣を除去する目的で、い
わゆるデスミア処理やプラズマ処理を行う必要性があ
る。
【００１４】
【課題を解決するための手段】本発明は、上記課題を解
消し、レーザー加工により形成されるブラインドホール
において、露出された銅箔面上に、樹脂の炭化物が残存
しないプリント基板（配線基板）及びその製造方法を提
供することにある。
消し、レーザー加工により形成されるブラインドホール
において、露出された銅箔面上に、樹脂の炭化物が残存
しないプリント基板（配線基板）及びその製造方法を提
供することにある。
【００１５】また、本発明は銅箔のような導電材料の表
面に電気的接続を妨げるような不要物の残存がなく、高
品質、高歩留りであって信頼性の高い配線基板及びその
製造方法を提供することを目的とする。
面に電気的接続を妨げるような不要物の残存がなく、高
品質、高歩留りであって信頼性の高い配線基板及びその
製造方法を提供することを目的とする。
【００１６】また、本発明の目的は導体上に絶縁体を有
し、該絶縁体にレーザー光を照射して該絶縁体下の導体
を露出させて使用する配線基板において、該導体と絶縁
体との間にレーザー光吸収領域を有する配線基板を提供
することである。
し、該絶縁体にレーザー光を照射して該絶縁体下の導体
を露出させて使用する配線基板において、該導体と絶縁
体との間にレーザー光吸収領域を有する配線基板を提供
することである。
【００１７】加えて、本発明の目的は導体上に絶縁体を
有する基板を用意し、該絶縁体にレーザー光を照射して
該レーザー光照射部の該絶縁体を除去し、該導体の表面
を露出する工程を有する配線基板の製造方法であって、
該導体と該絶縁体との間にレーザー光吸収領域を有し、
少なくとも該レーザー光吸収領域までレーザー光を照射
する工程を含む配線基板の製造方法を提供することであ
る。
有する基板を用意し、該絶縁体にレーザー光を照射して
該レーザー光照射部の該絶縁体を除去し、該導体の表面
を露出する工程を有する配線基板の製造方法であって、
該導体と該絶縁体との間にレーザー光吸収領域を有し、
少なくとも該レーザー光吸収領域までレーザー光を照射
する工程を含む配線基板の製造方法を提供することであ
る。
【００１８】更に本発明はＢＧＡパッケージ用基板やビ
ルドアップ工法により製造される多層配線基板におい
て、レーザーによりソルダーレジストのパターン形成や
層間接続を目的とする絶縁層へのヴィアホール形成部に
おいて、ソルダーレジストや層間絶縁層の下に存在する
銅配線パターン表面を黒化処理しておく配線基板の製造
方法を提供することを目的とする。
ルドアップ工法により製造される多層配線基板におい
て、レーザーによりソルダーレジストのパターン形成や
層間接続を目的とする絶縁層へのヴィアホール形成部に
おいて、ソルダーレジストや層間絶縁層の下に存在する
銅配線パターン表面を黒化処理しておく配線基板の製造
方法を提供することを目的とする。
【００１９】また、本発明は予め穴の開口部に対応する
位置の銅箔が除去されたプリント基板に、レーザー光を
照射して、開口部の下にある銅箔に達するブラインドホ
ールを絶縁体に形成するためのレーザー穴空け加工用の
配線基板において、前記絶縁体と前記銅箔との間にレー
ザー光を吸収し分解しやすい薄膜を設けた配線基板を提
供することを目的とする。
位置の銅箔が除去されたプリント基板に、レーザー光を
照射して、開口部の下にある銅箔に達するブラインドホ
ールを絶縁体に形成するためのレーザー穴空け加工用の
配線基板において、前記絶縁体と前記銅箔との間にレー
ザー光を吸収し分解しやすい薄膜を設けた配線基板を提
供することを目的とする。
【００２０】加えて本発明の目的は銅箔回路上に絶縁層
が塗布された回路基板に、レーザー光を照射して、絶縁
層の一部を除去して絶縁層の下にある銅箔回路に達する
ブラインドホールを形成するための配線基板において、
銅箔回路上にレーザー光を吸収し分解しやすい薄膜を設
けた配線基板を提供することである。
が塗布された回路基板に、レーザー光を照射して、絶縁
層の一部を除去して絶縁層の下にある銅箔回路に達する
ブラインドホールを形成するための配線基板において、
銅箔回路上にレーザー光を吸収し分解しやすい薄膜を設
けた配線基板を提供することである。
【００２１】
【発明の実施の形態】本発明は、少なくともレーザー加
工により除去する有機絶縁材料下の金属導体回路面にレ
ーザー光吸収領域を設けることにより、金属導体回路面
上に有機樹脂材料や炭化物の残渣が存在しない状態を実
現し、メッキ形成の歩留まりの向上を図るものである。
この結果、高密度かつ高信頼性のプリント配線基板やＢ
ＧＡ配線基板やビルドアップ工法による多層配線基板を
高歩留まりで製造する方法を提供するものである。
工により除去する有機絶縁材料下の金属導体回路面にレ
ーザー光吸収領域を設けることにより、金属導体回路面
上に有機樹脂材料や炭化物の残渣が存在しない状態を実
現し、メッキ形成の歩留まりの向上を図るものである。
この結果、高密度かつ高信頼性のプリント配線基板やＢ
ＧＡ配線基板やビルドアップ工法による多層配線基板を
高歩留まりで製造する方法を提供するものである。
【００２２】より具体的には、絶縁層や絶縁体と導電体
である銅箔との間に、レーザー光を吸収分解し易い金属
材料の薄膜を設け、レーザー光を照射することにより、
絶縁層または絶縁体と金属薄膜を同時に除去して、炭化
物の付着していない銅面を露出させる。
である銅箔との間に、レーザー光を吸収分解し易い金属
材料の薄膜を設け、レーザー光を照射することにより、
絶縁層または絶縁体と金属薄膜を同時に除去して、炭化
物の付着していない銅面を露出させる。
【００２３】あるいは、ＢＧＡパッケージ用回路基板や
ビルドアップ工法により製造される多層配線基板を含む
配線基板において、ソルダーレジストのパターン形成や
層間接続のためのヴィアホール形成をレーザー加工によ
り行った後、電気的接続を目的に開口部にメッキ処理を
行う工程において、少なくともレーザー加工により除去
する有機絶縁材料下の銅配線面上を予め黒化処理する。
これにより、銅配線表面上にソルダーレジスト等の有機
樹脂材料の残渣やレーザー加工時に生じるアモルファス
・カーボンなどの不要物が存在しない状態を実現し、メ
ッキ処理の接続信頼性を向上させるものである。
ビルドアップ工法により製造される多層配線基板を含む
配線基板において、ソルダーレジストのパターン形成や
層間接続のためのヴィアホール形成をレーザー加工によ
り行った後、電気的接続を目的に開口部にメッキ処理を
行う工程において、少なくともレーザー加工により除去
する有機絶縁材料下の銅配線面上を予め黒化処理する。
これにより、銅配線表面上にソルダーレジスト等の有機
樹脂材料の残渣やレーザー加工時に生じるアモルファス
・カーボンなどの不要物が存在しない状態を実現し、メ
ッキ処理の接続信頼性を向上させるものである。
【００２４】以下、図面を参照しつつ、本発明について
詳述する。
詳述する。
【００２５】図１はＯＭＰＡＣ（Over Molded Pad Arra
y Carrier）タイプのＢＧＡパッケージの模式的断面図
が示される。ＢＧＡの回路基板となるガラスエポキシ基
板８１の表面側には、半導体チップ８６のグランド用配
線８５、パワー用配線８４、信号用配線８２が必要に応
じてパターニングされており、半導体チップ８６からＡ
ｕ線８７等でワイヤボンディングされている。これらの
導体回路パターンは、まず両面に銅箔を張ったガラスエ
ポキシ基板８１に常道のスルーホール孔あけとスルーホ
ールメッキ工程によってスルーホール８８が形成された
後、フォトリソ手法によって導体回路のパターニングが
行われる。表面・裏面側の導体回路にはソルダーレジス
トが形成されており、表面側の導体回路と裏面側の導体
回路はスルーホール８８により接続されている。ソルダ
ーレジストは、電子部品を回路基板と電気的に接続する
ためのはんだ接合工程において、回路自体をはんだメッ
キから熱的に保護あるいは腐食から保護する目的で用い
られるのが一般的である。近年、電極間の狭ピッチ化に
伴うはんだブリッジの問題を解決する目的からソルダー
レジストダムとしても利用されている。ＢＧＡ基板の表
面側に形成されるソルダーレジストは、ワイヤボンディ
ングされる金メッキ領域を制限し低コスト化を図るこ
と、吸湿性の高い基板材料の耐湿性を向上させること、
Ｃｕからなる導体回路の化学的安定性を向上させること
などの目的によって形成される。従来、ソルダーレジス
トは光照射によりレジスト被膜の露光部分に生じた化学
反応を利用してパターンを形成するフォトレジストの
内、解像性・被膜性能に優れ前記要求を満足するものが
使用されている。一般には、カルボン酸を分子中に有す
る不飽和樹脂とポリエポキシ化合物を主成分とする二液
型の光硬化型の材料が用いられている。導体の回路パタ
ーンを有する基板上にレジストを塗布し、必要箇所にネ
ガ型のフォトマスクを介して、感光するに十分の光エネ
ルギーを照射し、炭酸ソーダ水溶液等のアルカリ性の現
像液で未露光部分を溶解除去しパターンを形成した後、
加熱してカルボキシル基とエポキシ基とを反応させ架橋
度を高めると共にイオン形成基であるカルボキシル基を
エステル基に転換することにより硬化被膜の耐熱性、耐
薬品性の被膜を形成する。ＢＧＡパッケージでは、図１
の基板８１の表裏に所望の導体回路をパターニングした
後、前述のソルダーレジスト８３を約６０μｍ全面に塗
布する。引き続き図１に示すように、半導体チップから
ワイヤボンディング配線される部分のソルダーレジスト
８３を前述のフォトリソ工程によりパターニング、除去
する。次に、ソルダーレジストを除去した導体回路にＮ
ｉ／Ａｕメッキを施した後、基板に半導体チップ８６を
マウントし、Ａｕ線８７等により半導体チップ８６と各
電極（８２，８４，８５）をワイヤボンディングする。
この状態で、電極部分から封止用樹脂を型に流入して封
止樹脂層８９を形成して封止を行う。一般的な封止材料
の組成は、エポキシ樹脂、硬化剤（例えば、フェノール
ノボラック樹脂）、無機充填剤（シリカ）、各種添加剤
によって構成されている。ＢＧＡパッケージは、基板の
上側のみの片面封止になるため、反りの小さい材料が求
められる。反りを小さくするためには、低膨張係数化と
高Ｔｇ化（成形後の冷却収縮をガラス領域で行うため）
に対応できるエポキシ材料が好ましい。
y Carrier）タイプのＢＧＡパッケージの模式的断面図
が示される。ＢＧＡの回路基板となるガラスエポキシ基
板８１の表面側には、半導体チップ８６のグランド用配
線８５、パワー用配線８４、信号用配線８２が必要に応
じてパターニングされており、半導体チップ８６からＡ
ｕ線８７等でワイヤボンディングされている。これらの
導体回路パターンは、まず両面に銅箔を張ったガラスエ
ポキシ基板８１に常道のスルーホール孔あけとスルーホ
ールメッキ工程によってスルーホール８８が形成された
後、フォトリソ手法によって導体回路のパターニングが
行われる。表面・裏面側の導体回路にはソルダーレジス
トが形成されており、表面側の導体回路と裏面側の導体
回路はスルーホール８８により接続されている。ソルダ
ーレジストは、電子部品を回路基板と電気的に接続する
ためのはんだ接合工程において、回路自体をはんだメッ
キから熱的に保護あるいは腐食から保護する目的で用い
られるのが一般的である。近年、電極間の狭ピッチ化に
伴うはんだブリッジの問題を解決する目的からソルダー
レジストダムとしても利用されている。ＢＧＡ基板の表
面側に形成されるソルダーレジストは、ワイヤボンディ
ングされる金メッキ領域を制限し低コスト化を図るこ
と、吸湿性の高い基板材料の耐湿性を向上させること、
Ｃｕからなる導体回路の化学的安定性を向上させること
などの目的によって形成される。従来、ソルダーレジス
トは光照射によりレジスト被膜の露光部分に生じた化学
反応を利用してパターンを形成するフォトレジストの
内、解像性・被膜性能に優れ前記要求を満足するものが
使用されている。一般には、カルボン酸を分子中に有す
る不飽和樹脂とポリエポキシ化合物を主成分とする二液
型の光硬化型の材料が用いられている。導体の回路パタ
ーンを有する基板上にレジストを塗布し、必要箇所にネ
ガ型のフォトマスクを介して、感光するに十分の光エネ
ルギーを照射し、炭酸ソーダ水溶液等のアルカリ性の現
像液で未露光部分を溶解除去しパターンを形成した後、
加熱してカルボキシル基とエポキシ基とを反応させ架橋
度を高めると共にイオン形成基であるカルボキシル基を
エステル基に転換することにより硬化被膜の耐熱性、耐
薬品性の被膜を形成する。ＢＧＡパッケージでは、図１
の基板８１の表裏に所望の導体回路をパターニングした
後、前述のソルダーレジスト８３を約６０μｍ全面に塗
布する。引き続き図１に示すように、半導体チップから
ワイヤボンディング配線される部分のソルダーレジスト
８３を前述のフォトリソ工程によりパターニング、除去
する。次に、ソルダーレジストを除去した導体回路にＮ
ｉ／Ａｕメッキを施した後、基板に半導体チップ８６を
マウントし、Ａｕ線８７等により半導体チップ８６と各
電極（８２，８４，８５）をワイヤボンディングする。
この状態で、電極部分から封止用樹脂を型に流入して封
止樹脂層８９を形成して封止を行う。一般的な封止材料
の組成は、エポキシ樹脂、硬化剤（例えば、フェノール
ノボラック樹脂）、無機充填剤（シリカ）、各種添加剤
によって構成されている。ＢＧＡパッケージは、基板の
上側のみの片面封止になるため、反りの小さい材料が求
められる。反りを小さくするためには、低膨張係数化と
高Ｔｇ化（成形後の冷却収縮をガラス領域で行うため）
に対応できるエポキシ材料が好ましい。
【００２６】この封止工程において、封止樹脂が流入さ
れるゲート部分となる不図示の電極以外の部分は、ソル
ダーレジスト８３上に封止樹脂８９が形成される。ソル
ダーレジストのパターニングにおいて、図１に示すよう
に半導体チップが搭載される部分とグランド用配線間、
グランド用配線とパワー用配線間、パワー用配線と信号
用配線間、信号用配線間同士の間のソルダーレジストは
エッチングにより除去される。なお、信号用配線間同士
の間以外の部分にはソルダーレジストが存在する場合も
ある。
れるゲート部分となる不図示の電極以外の部分は、ソル
ダーレジスト８３上に封止樹脂８９が形成される。ソル
ダーレジストのパターニングにおいて、図１に示すよう
に半導体チップが搭載される部分とグランド用配線間、
グランド用配線とパワー用配線間、パワー用配線と信号
用配線間、信号用配線間同士の間のソルダーレジストは
エッチングにより除去される。なお、信号用配線間同士
の間以外の部分にはソルダーレジストが存在する場合も
ある。
【００２７】一方、ビルドアップ工法による多層配線基
板は図２に示すように、有機系材料からなるコア基板９
１を備える。コア基板は絶縁基板、あるいは両面または
多層のリジット板であれば良い。コア基板９１上の第１
の回路パターン９２と第２の回路パターン９４とは、第
１絶縁層９３に形成され絶縁材が埋め込まれた第１ヴィ
ア・ホール１００を介して接続されている。第２の回路
パターン９４と第３の回路パターン９６とは、第２絶縁
層９５に形成され絶縁材が埋め込まれた第２ヴィア・ホ
ール１０１を介して接続されている。
板は図２に示すように、有機系材料からなるコア基板９
１を備える。コア基板は絶縁基板、あるいは両面または
多層のリジット板であれば良い。コア基板９１上の第１
の回路パターン９２と第２の回路パターン９４とは、第
１絶縁層９３に形成され絶縁材が埋め込まれた第１ヴィ
ア・ホール１００を介して接続されている。第２の回路
パターン９４と第３の回路パターン９６とは、第２絶縁
層９５に形成され絶縁材が埋め込まれた第２ヴィア・ホ
ール１０１を介して接続されている。
【００２８】上記、半導体パッケージ基板のソルダーレ
ジストのオープニングやビルドアップ工法による多層配
線基板のヴィア・ホールの形成方法は、加工径の微細化
に伴い、フォトリソをベースとしたフォト・ヴィア法か
らレーザーを用いたレーザー・ヴィア法に移行してい
る。使用されるレーザーとしては、ＣＯ2 レーザー、Ｙ
ＡＧレーザー、ＹＡＧレーザーの高調波、エキシマレー
ザー等が挙げられる。プリント基板の回路形成にエキシ
マレーザーを応用することに関しては、例えば特開平５
−１３６６５０や特開平５−１５２７４４、特開平５−
１５２７４８等に開示されている。ＣＯ2 レーザーを改
良したインパクト・レーザーの応用に関しては、J.M.Mo
rrison著"A large format modified TEA CO2 laser bas
ed processfor cost effective via generation"(1994
International Conference on Multichip Modules,199
4.4.13〜4.15,p.369）に記載されている。更に、ＹＡＧ
レーザーを用いた応用例に関しては、M.Owen著"New las
er technology for drillingthrough-and blind-vias i
n copper clad resin forced circuit boards"Proc.IPC
Technical Conference,1995.4.30〜5.4,p.19-1-1〜19-
1-10)に教示されている。
ジストのオープニングやビルドアップ工法による多層配
線基板のヴィア・ホールの形成方法は、加工径の微細化
に伴い、フォトリソをベースとしたフォト・ヴィア法か
らレーザーを用いたレーザー・ヴィア法に移行してい
る。使用されるレーザーとしては、ＣＯ2 レーザー、Ｙ
ＡＧレーザー、ＹＡＧレーザーの高調波、エキシマレー
ザー等が挙げられる。プリント基板の回路形成にエキシ
マレーザーを応用することに関しては、例えば特開平５
−１３６６５０や特開平５−１５２７４４、特開平５−
１５２７４８等に開示されている。ＣＯ2 レーザーを改
良したインパクト・レーザーの応用に関しては、J.M.Mo
rrison著"A large format modified TEA CO2 laser bas
ed processfor cost effective via generation"(1994
International Conference on Multichip Modules,199
4.4.13〜4.15,p.369）に記載されている。更に、ＹＡＧ
レーザーを用いた応用例に関しては、M.Owen著"New las
er technology for drillingthrough-and blind-vias i
n copper clad resin forced circuit boards"Proc.IPC
Technical Conference,1995.4.30〜5.4,p.19-1-1〜19-
1-10)に教示されている。
【００２９】以下、本発明の一例に関して詳細に説明す
る。ＢＧＡの基板となるガラスエポキシ樹脂基板上には
約２０μｍ程度の銅薄膜が形成されている。この銅薄膜
上にネガ型もしくはポジ型の感光性樹脂性のレジストフ
ィルムをラミネートし熱圧着する。ネガ型のレジストフ
ィルムの場合には所望の導体パターンの開口したマスク
パターンによりレジストフィルムを光硬化する。その
後、塩化第２銅溶液などにより未露光部分を溶解除去
し、銅のエッチャントである塩化第二鉄により、銅をエ
ッチングし所望の導体パターンを得る。引き続き、所望
の位置にφ０．３ｍｍのスルーホール８を形成し、アル
カリ金属化合物水溶液または酸溶液で表面処理した後、
無電解Ｃｕメッキでスルーホールメッキを行う。スルー
ホール部を穴埋めした後、黒化処理を行った。黒化処理
は、下地配線層とその上に形成する有機樹脂材料による
絶縁層との密着力を向上させることを目的に行われる化
学的処理を利用することができる。例えば、亜塩素酸ナ
トリウム水溶液、過硫酸カリウム水溶液等が用いられ
る。次に、カルボン酸を分子中に有する不飽和樹脂とポ
リエポキシ化合物を主成分とする二液型の光硬化型の材
料からなるソルダーレジストをスクリーン印刷などによ
り一様に形成し、８０℃程度でプレベイクする。このと
き銅の導体パターンとソルダーレジストの密着性を向上
させるために、導体表面を機械的に研磨して表面酸化膜
を除去する工程を含むこともある。ボールグリッドに対
応する位置にレーザーを照射することにより、所定の位
置にボールグリッドが形成されるようソルダーレジスト
層がオープニングされる。このとき使用するレーザーと
してはＣＯ2 、ＹＡＧ、ＹＡＧの第２高調波、第３高調
波、第４高調波、エキシマレーザー等が使用できるが、
加工スピードの速いＣＯ2 レーザーを用いる。レーザー
照射は、レーザーの一括露光あるいは走査によって行
う。
る。ＢＧＡの基板となるガラスエポキシ樹脂基板上には
約２０μｍ程度の銅薄膜が形成されている。この銅薄膜
上にネガ型もしくはポジ型の感光性樹脂性のレジストフ
ィルムをラミネートし熱圧着する。ネガ型のレジストフ
ィルムの場合には所望の導体パターンの開口したマスク
パターンによりレジストフィルムを光硬化する。その
後、塩化第２銅溶液などにより未露光部分を溶解除去
し、銅のエッチャントである塩化第二鉄により、銅をエ
ッチングし所望の導体パターンを得る。引き続き、所望
の位置にφ０．３ｍｍのスルーホール８を形成し、アル
カリ金属化合物水溶液または酸溶液で表面処理した後、
無電解Ｃｕメッキでスルーホールメッキを行う。スルー
ホール部を穴埋めした後、黒化処理を行った。黒化処理
は、下地配線層とその上に形成する有機樹脂材料による
絶縁層との密着力を向上させることを目的に行われる化
学的処理を利用することができる。例えば、亜塩素酸ナ
トリウム水溶液、過硫酸カリウム水溶液等が用いられ
る。次に、カルボン酸を分子中に有する不飽和樹脂とポ
リエポキシ化合物を主成分とする二液型の光硬化型の材
料からなるソルダーレジストをスクリーン印刷などによ
り一様に形成し、８０℃程度でプレベイクする。このと
き銅の導体パターンとソルダーレジストの密着性を向上
させるために、導体表面を機械的に研磨して表面酸化膜
を除去する工程を含むこともある。ボールグリッドに対
応する位置にレーザーを照射することにより、所定の位
置にボールグリッドが形成されるようソルダーレジスト
層がオープニングされる。このとき使用するレーザーと
してはＣＯ2 、ＹＡＧ、ＹＡＧの第２高調波、第３高調
波、第４高調波、エキシマレーザー等が使用できるが、
加工スピードの速いＣＯ2 レーザーを用いる。レーザー
照射は、レーザーの一括露光あるいは走査によって行
う。
【００３０】レーザーによってオープニングしたソルダ
ーレジスト除去部を顕微ラマン分光法により分析する。
レーザー加工とラマン分光分析に関しては、大森暢彦他
「エキシマレーザーによるポリイミドの分解除去加工」
（電気学会、光・量子デバイス研究会資料、ＯＱＤ−８
９−５５）に教示されている。測定条件は、例えば光源
としてＨｅＮｅレーザー（６３２．８ｎｍ）、光源出力
０．６ｍＷ、積算時間７００秒、レーザービーム径φ１
μｍ、分光器のスリット幅１００μｍである。図３にソ
ルダーレジストのラマンスペクトルを示す。観測された
ラマンバンドの主たる帰属は表１の通りである。
ーレジスト除去部を顕微ラマン分光法により分析する。
レーザー加工とラマン分光分析に関しては、大森暢彦他
「エキシマレーザーによるポリイミドの分解除去加工」
（電気学会、光・量子デバイス研究会資料、ＯＱＤ−８
９−５５）に教示されている。測定条件は、例えば光源
としてＨｅＮｅレーザー（６３２．８ｎｍ）、光源出力
０．６ｍＷ、積算時間７００秒、レーザービーム径φ１
μｍ、分光器のスリット幅１００μｍである。図３にソ
ルダーレジストのラマンスペクトルを示す。観測された
ラマンバンドの主たる帰属は表１の通りである。
【００３１】
【表１】
【００３２】観測されたラマンスペクトルはソルダーレ
ジストを構成する材料に対応するものである。図４に黒
化処理を行わない場合のレーザー加工後の下部電極部の
ラマンスペクトルを示す。図３に示したソルダーレジス
トに対応するラマンバンドが観測されると共に波数１６
００ｃｍ-1付近にアモルファスカーボンのＣ＝Ｃ伸縮振
動に帰属されるラマンバンドが観測される。この状態で
Ｎｉ／Ａｕメッキを行うとメッキが形成されない。一
方、黒化処理を施した場合、ＣＯ2 レーザーでオープニ
ング加工後、黒化処理面を化学的にソフトエッチングし
た場合のラマンスペクトルを図５に示す。この結果、図
３及び４に見られるようなソルダーレジストのラマンス
ペクトル、アモルファスカーボンのＣ＝Ｃ伸縮振動に帰
属されるラマンバンドの何れも観測されず、ソルダーレ
ジスト、アモルファスカーボンが存在していない。この
状態でＮｉ／Ａｕメッキを行うとメッキが良好に形成さ
れる。
ジストを構成する材料に対応するものである。図４に黒
化処理を行わない場合のレーザー加工後の下部電極部の
ラマンスペクトルを示す。図３に示したソルダーレジス
トに対応するラマンバンドが観測されると共に波数１６
００ｃｍ-1付近にアモルファスカーボンのＣ＝Ｃ伸縮振
動に帰属されるラマンバンドが観測される。この状態で
Ｎｉ／Ａｕメッキを行うとメッキが形成されない。一
方、黒化処理を施した場合、ＣＯ2 レーザーでオープニ
ング加工後、黒化処理面を化学的にソフトエッチングし
た場合のラマンスペクトルを図５に示す。この結果、図
３及び４に見られるようなソルダーレジストのラマンス
ペクトル、アモルファスカーボンのＣ＝Ｃ伸縮振動に帰
属されるラマンバンドの何れも観測されず、ソルダーレ
ジスト、アモルファスカーボンが存在していない。この
状態でＮｉ／Ａｕメッキを行うとメッキが良好に形成さ
れる。
【００３３】ラマン分光法をレーザー加工部に適用する
ことにより、加工部の残渣特にアモルファスカーボンの
存在を検知でき、後行程であるメッキの形成性の良否を
判定できる。また、加工部にソルダーレジストが完全に
除去されずに残渣として残る場合、その存在量によって
はメッキが形成されなかったり、形成されたとしても電
気的接続信頼性や機械的接続信頼性が劣るという問題が
生じる。
ことにより、加工部の残渣特にアモルファスカーボンの
存在を検知でき、後行程であるメッキの形成性の良否を
判定できる。また、加工部にソルダーレジストが完全に
除去されずに残渣として残る場合、その存在量によって
はメッキが形成されなかったり、形成されたとしても電
気的接続信頼性や機械的接続信頼性が劣るという問題が
生じる。
【００３４】銅配線表面を黒化処理するあるいは光吸収
層を設ける効果は、通常のＣＯ2 レーザー加工ではＣＯ
2 レーザーの波長λ＝１０．０６μｍに対し、銅の反射
率は約９９％であるため、絶縁層材料におけるレーザー
光の吸収が存在しても、入射光と銅表面での反射光によ
り定在波が形成され、銅表面は定在波の節となる。この
ため銅表面近傍の電界強度はほとんどゼロとなり、銅表
面近傍の絶縁層材料が残渣として残ると推測される。一
方、黒化処理を施す又は光吸収層を設けることにより、
レーザー光に対する銅表面の反射率を低下させるととも
に、黒化処理面又は光吸収層面での光の吸収を大きくす
ることで銅表面における電界強度が大きくなり、残渣の
ない加工面が得られるものと考えられる。また、かりに
完全に除去されなくとも黒化処理部は針状の酸化銅であ
るため、メッキ形成に先立って行われるソフトエッチン
グ処理によって黒化処理部が還元除去され、有機樹脂材
料やアモルファスカーボン等の残渣のない銅表面が得ら
れる。その結果、レーザーヴィア法で加工したソルダー
レジストのオープニング部（ボールグリッド部）に良好
な接続信頼性を有するメッキ形成を実現することができ
る。なお、ビルドアップ工法による多層配線基板に関し
ても同様な結果が得られた。
層を設ける効果は、通常のＣＯ2 レーザー加工ではＣＯ
2 レーザーの波長λ＝１０．０６μｍに対し、銅の反射
率は約９９％であるため、絶縁層材料におけるレーザー
光の吸収が存在しても、入射光と銅表面での反射光によ
り定在波が形成され、銅表面は定在波の節となる。この
ため銅表面近傍の電界強度はほとんどゼロとなり、銅表
面近傍の絶縁層材料が残渣として残ると推測される。一
方、黒化処理を施す又は光吸収層を設けることにより、
レーザー光に対する銅表面の反射率を低下させるととも
に、黒化処理面又は光吸収層面での光の吸収を大きくす
ることで銅表面における電界強度が大きくなり、残渣の
ない加工面が得られるものと考えられる。また、かりに
完全に除去されなくとも黒化処理部は針状の酸化銅であ
るため、メッキ形成に先立って行われるソフトエッチン
グ処理によって黒化処理部が還元除去され、有機樹脂材
料やアモルファスカーボン等の残渣のない銅表面が得ら
れる。その結果、レーザーヴィア法で加工したソルダー
レジストのオープニング部（ボールグリッド部）に良好
な接続信頼性を有するメッキ形成を実現することができ
る。なお、ビルドアップ工法による多層配線基板に関し
ても同様な結果が得られた。
【００３５】すなわち、ＢＧＡパッケージ用回路基板や
ビルドアップ工法により製造される多層配線基板におい
て、ソルダーレジストのパターン形成や層間接続のため
のヴィアホール形成をレーザー加工により行う場合、レ
ーザー加工により除去する有機絶縁材料下の金属導体回
路面を予め黒化処理することで、金属導体回路面上にソ
ルダーレジスト等の有機樹脂材料の残渣やレーザー加工
時に生じるアモルファス・カーボンが存在しない加工状
態とすることができる。その結果、メッキ処理の接続信
頼性が向上し、メッキ形成の歩留まりを向上させること
ができる。
ビルドアップ工法により製造される多層配線基板におい
て、ソルダーレジストのパターン形成や層間接続のため
のヴィアホール形成をレーザー加工により行う場合、レ
ーザー加工により除去する有機絶縁材料下の金属導体回
路面を予め黒化処理することで、金属導体回路面上にソ
ルダーレジスト等の有機樹脂材料の残渣やレーザー加工
時に生じるアモルファス・カーボンが存在しない加工状
態とすることができる。その結果、メッキ処理の接続信
頼性が向上し、メッキ形成の歩留まりを向上させること
ができる。
【００３６】
【実施例】（実施例１）以下、本発明の第１の実施形態
を、図６（Ａ）〜図６（Ｄ）に基づいて説明する。図６
（Ａ）〜図６（Ｄ）において、１は絶縁体、２，３は銅
箔、９はレーザー光の吸収がよく分解しやすい金属薄
膜、５はブラインドホール用の窓穴で、外層銅箔２を貫
通するようにフォトリソにより形成する。１０はレーザ
ー光により除去された導電層形成用の穴である。
を、図６（Ａ）〜図６（Ｄ）に基づいて説明する。図６
（Ａ）〜図６（Ｄ）において、１は絶縁体、２，３は銅
箔、９はレーザー光の吸収がよく分解しやすい金属薄
膜、５はブラインドホール用の窓穴で、外層銅箔２を貫
通するようにフォトリソにより形成する。１０はレーザ
ー光により除去された導電層形成用の穴である。
【００３７】本発明の、レーザー穴空け加工用プリント
基板を製造するには、まず図６（Ａ）に示したように銅
箔３上にレーザー光を吸収し分解しやすい薄膜９を成膜
する。成膜方法は特に限定されないが、例えば蒸着法、
メッキ法、ディッピング法等を挙げることができるが、
薄い方が低いエネルギーで瞬時に蒸発し、限定されるも
のではないが１〜２μｍ程度が好ましい。
基板を製造するには、まず図６（Ａ）に示したように銅
箔３上にレーザー光を吸収し分解しやすい薄膜９を成膜
する。成膜方法は特に限定されないが、例えば蒸着法、
メッキ法、ディッピング法等を挙げることができるが、
薄い方が低いエネルギーで瞬時に蒸発し、限定されるも
のではないが１〜２μｍ程度が好ましい。
【００３８】薄膜はレーザー光を吸収し分解しやすいも
のであれば特に限定されないが、例えばハンダ、Ｓｎ等
のＳｎ合金材料を挙げることができる。
のであれば特に限定されないが、例えばハンダ、Ｓｎ等
のＳｎ合金材料を挙げることができる。
【００３９】次いで図６（Ｂ）に示したように、銅箔３
上に薄膜９を成膜したものと絶縁体１とを薄膜９を内側
にして貼り合わせる。逆側は銅箔２を貼る。次いで、両
面の銅箔をパターニングするとともに、図６（Ｃ）に示
したようにプリント基板の外層銅箔２を貫通する窓穴５
を形成する。次いで図６（Ｄ）に示すように、前記窓穴
５を通してプリント基板にレーザー光を照射し外層銅箔
２と内層銅箔３との間にある絶縁材１と金属薄膜９を同
時に除去して、ブラインドホール１０を形成すると、炭
化層が残存しない銅面が露出する。
上に薄膜９を成膜したものと絶縁体１とを薄膜９を内側
にして貼り合わせる。逆側は銅箔２を貼る。次いで、両
面の銅箔をパターニングするとともに、図６（Ｃ）に示
したようにプリント基板の外層銅箔２を貫通する窓穴５
を形成する。次いで図６（Ｄ）に示すように、前記窓穴
５を通してプリント基板にレーザー光を照射し外層銅箔
２と内層銅箔３との間にある絶縁材１と金属薄膜９を同
時に除去して、ブラインドホール１０を形成すると、炭
化層が残存しない銅面が露出する。
【００４０】上記実施形態において、金属薄膜９は１μ
ｍのハンダを蒸着法により成膜したプリント基板におい
て、窓穴５の径がφ０．２ｍｍ、外層銅箔２と内層銅箔
３の間の絶縁材の厚さが、０．１ｍｍのとき、レーザー
出力が３０ｍｊ／ｐ、パルス幅５０μｓ、を大気中で、
５ショット照射して加工したところ、炭化層が残量しな
い銅面が露出した。 （実施例２）本発明の第２の実施形態を、図７（Ａ）〜
図７（Ｄ）に基づいて説明する。
ｍのハンダを蒸着法により成膜したプリント基板におい
て、窓穴５の径がφ０．２ｍｍ、外層銅箔２と内層銅箔
３の間の絶縁材の厚さが、０．１ｍｍのとき、レーザー
出力が３０ｍｊ／ｐ、パルス幅５０μｓ、を大気中で、
５ショット照射して加工したところ、炭化層が残量しな
い銅面が露出した。 （実施例２）本発明の第２の実施形態を、図７（Ａ）〜
図７（Ｄ）に基づいて説明する。
【００４１】図７（Ａ）〜図７（Ｄ）において、１は絶
縁層、２，３は銅箔、９はレーザー光の吸収がよく分解
しやすい薄膜である。本発明のレーザー穴空け加工用プ
リント基板を製造するには、まず図７（Ａ）に示したよ
うに、絶縁層１の両面に設けられた銅箔２，３のうち、
銅箔２上に薄膜９を成膜する。この成膜方法は特に限定
されないが、例えば蒸着法、メッキ法、ディッピング法
等が挙げられるが、前記第１実施形態に述べたように薄
い方がよい。薄膜の材質もレーザー光を吸収し分解しや
すいものであれば特に限定されず、例えばハンダ、Ｓｎ
等のＳｎ合金材料を挙げることができる。
縁層、２，３は銅箔、９はレーザー光の吸収がよく分解
しやすい薄膜である。本発明のレーザー穴空け加工用プ
リント基板を製造するには、まず図７（Ａ）に示したよ
うに、絶縁層１の両面に設けられた銅箔２，３のうち、
銅箔２上に薄膜９を成膜する。この成膜方法は特に限定
されないが、例えば蒸着法、メッキ法、ディッピング法
等が挙げられるが、前記第１実施形態に述べたように薄
い方がよい。薄膜の材質もレーザー光を吸収し分解しや
すいものであれば特に限定されず、例えばハンダ、Ｓｎ
等のＳｎ合金材料を挙げることができる。
【００４２】ついで図７（Ｂ）に示したように薄膜９と
ともに銅箔２をパターニングする。図７（Ｃ）は図７
（Ｂ）でパターニングされた基板上にソルダーレジスト
用の絶縁層を塗布した状態を示す。次に、プリント基板
の所望する位置にレーザー光を照射し、絶縁層７と金属
薄膜９を同時に除去して、ブラインドホール１０を形成
し、炭化層が残量しない銅面を露出させる（図７
（Ｄ））。
ともに銅箔２をパターニングする。図７（Ｃ）は図７
（Ｂ）でパターニングされた基板上にソルダーレジスト
用の絶縁層を塗布した状態を示す。次に、プリント基板
の所望する位置にレーザー光を照射し、絶縁層７と金属
薄膜９を同時に除去して、ブラインドホール１０を形成
し、炭化層が残量しない銅面を露出させる（図７
（Ｄ））。
【００４３】上記実施形態において、薄膜９は１μｍの
ハンダを蒸着法により成膜したプリント基板において、
絶縁層が３０μｍ、穴５の径がφ０．３ｍｍのブライン
ドホールを形成するために、レーザー出力が１２ｍｊ／
ｐ、パルス幅２５μｓ、を大気中で、５ショット照射し
て加工したところ、炭化層が残量しない銅面が露出し
た。 （実施例３）図８はＢＧＡのパッケージの断面模式図で
ある。基板としては両面に１８μｍのＣｕ箔が形成され
た両面銅張りガラスエポキシ板を用いた。ドリルもしく
はＣＯ2 レーザーを用いて所望の位置にφ０．３ｍｍの
スルーホール８８を形成し、アルカリ金属化合物水溶液
または酸溶液で表面処理した後、無電解Ｃｕメッキで１
５μｍ厚のＣｕ膜を形成した。この銅薄膜上にネガ型感
光性樹脂性のレジストフィルムをラミネートし熱圧着し
た。所望の導体パターンを開口したマスクパターンによ
りレジストフィルムを光硬化した後、塩化第２銅溶液な
どにより未露光部分を溶解除去し、銅のエッチャントで
ある塩化第二鉄により、銅をエッチングし所望の導体パ
ターンを得た。この銅配線を黒化処理するため、ＮａＯ
Ｈ：２０ｇ／ｌ、Ｎａ2 ＰＯ4 ・１２Ｈ2 Ｏ：１５ｇ／
ｌ、ＮａＣｌＯ2 ：４２ｇ／ｌの水溶液に５分浸漬し
た。
ハンダを蒸着法により成膜したプリント基板において、
絶縁層が３０μｍ、穴５の径がφ０．３ｍｍのブライン
ドホールを形成するために、レーザー出力が１２ｍｊ／
ｐ、パルス幅２５μｓ、を大気中で、５ショット照射し
て加工したところ、炭化層が残量しない銅面が露出し
た。 （実施例３）図８はＢＧＡのパッケージの断面模式図で
ある。基板としては両面に１８μｍのＣｕ箔が形成され
た両面銅張りガラスエポキシ板を用いた。ドリルもしく
はＣＯ2 レーザーを用いて所望の位置にφ０．３ｍｍの
スルーホール８８を形成し、アルカリ金属化合物水溶液
または酸溶液で表面処理した後、無電解Ｃｕメッキで１
５μｍ厚のＣｕ膜を形成した。この銅薄膜上にネガ型感
光性樹脂性のレジストフィルムをラミネートし熱圧着し
た。所望の導体パターンを開口したマスクパターンによ
りレジストフィルムを光硬化した後、塩化第２銅溶液な
どにより未露光部分を溶解除去し、銅のエッチャントで
ある塩化第二鉄により、銅をエッチングし所望の導体パ
ターンを得た。この銅配線を黒化処理するため、ＮａＯ
Ｈ：２０ｇ／ｌ、Ｎａ2 ＰＯ4 ・１２Ｈ2 Ｏ：１５ｇ／
ｌ、ＮａＣｌＯ2 ：４２ｇ／ｌの水溶液に５分浸漬し
た。
【００４４】次に、カルボン酸を分子中に有する不飽和
樹脂とポリエポキシ化合物を主成分とする二液型の光硬
化型の材料からなるソルダーレジスト８３を６０μｍ
（但し、導体パターン上は２７μｍ）スクリーン印刷に
より一様に形成し、８０℃程度でプレベイクした。次
に、図９に示すようにボールグリッドに対応した部分の
ソルダーレジストに対し、不図示のパルス幅２０μｓ、
繰り返し周波数３００ＨｚのＣＯ2 レーザー装置を用
い、エネルギー密度３５Ｊ／ｃｍ2 、ビーム形状が３０
*３０ｍｍとなるように光学系を調整した後、２ショッ
ト照射した。この条件でφ２００μｍの孔が開口してい
ることがＳＥＭ（走査型電子顕微鏡）観察により確認さ
れた。この状態でソルダーレジストを除去した導体電極
にＮｉ／Ａｕメッキを施した。このＢＧＡ基板上に半導
体チップ８６をマウント接着した後、Ａｕ線でグランド
用電極、パワー用電極、信号用電極にワイヤーボンディ
ングを行った。次いで、実装した基板上面のゲート部よ
り封止樹脂を型内に流入した。封止樹脂にはシリカ粉末
を充填剤、フェノールノボラック樹脂を硬化剤として含
有する熱硬化性エポキシ樹脂を用い、毛細管現象を利用
して流入、充填した。このとき、基板８１を６０〜８０
℃程度に加熱し封止樹脂の粘度を低減することにより樹
脂の充填性を改善した。充填した樹脂を１００℃／４ｈ
ｒ、１５０／２ｈｒのステップキュアにより硬化させ
た。ボールグリッドの所定位置に既存の方法によりはん
だボール・バンプを形成した。なお、図８ではスルーホ
ール８８とはんだボール・バンプ９０の位置が一致して
いないように示されるが、この位置関係に限らず、図１
に示されているような位置でも適用は可能である。しか
しながら、黒化処理を考慮すると図８に示されるよう
に、基板（基体）８１の表面に設けられた電極上とする
のは好ましい。
樹脂とポリエポキシ化合物を主成分とする二液型の光硬
化型の材料からなるソルダーレジスト８３を６０μｍ
（但し、導体パターン上は２７μｍ）スクリーン印刷に
より一様に形成し、８０℃程度でプレベイクした。次
に、図９に示すようにボールグリッドに対応した部分の
ソルダーレジストに対し、不図示のパルス幅２０μｓ、
繰り返し周波数３００ＨｚのＣＯ2 レーザー装置を用
い、エネルギー密度３５Ｊ／ｃｍ2 、ビーム形状が３０
*３０ｍｍとなるように光学系を調整した後、２ショッ
ト照射した。この条件でφ２００μｍの孔が開口してい
ることがＳＥＭ（走査型電子顕微鏡）観察により確認さ
れた。この状態でソルダーレジストを除去した導体電極
にＮｉ／Ａｕメッキを施した。このＢＧＡ基板上に半導
体チップ８６をマウント接着した後、Ａｕ線でグランド
用電極、パワー用電極、信号用電極にワイヤーボンディ
ングを行った。次いで、実装した基板上面のゲート部よ
り封止樹脂を型内に流入した。封止樹脂にはシリカ粉末
を充填剤、フェノールノボラック樹脂を硬化剤として含
有する熱硬化性エポキシ樹脂を用い、毛細管現象を利用
して流入、充填した。このとき、基板８１を６０〜８０
℃程度に加熱し封止樹脂の粘度を低減することにより樹
脂の充填性を改善した。充填した樹脂を１００℃／４ｈ
ｒ、１５０／２ｈｒのステップキュアにより硬化させ
た。ボールグリッドの所定位置に既存の方法によりはん
だボール・バンプを形成した。なお、図８ではスルーホ
ール８８とはんだボール・バンプ９０の位置が一致して
いないように示されるが、この位置関係に限らず、図１
に示されているような位置でも適用は可能である。しか
しながら、黒化処理を考慮すると図８に示されるよう
に、基板（基体）８１の表面に設けられた電極上とする
のは好ましい。
【００４５】得られたＢＧＡ素子の品質評価を以下の方
法で行った。パッケージング後のパッケージの反りをパ
ッケージ表面の平坦な部分から最大変位している部分の
ズレ量として測定した結果、４０μｍで問題となるレベ
ルではなかった。温度８５℃、湿度８５％の雰囲気中に
１５０時間放置して吸湿処理を行った後、２４０℃のは
んだ浴に３０秒間浸漬し耐はんだ性とクラック発生率を
調べた結果、十分な耐はんだ性とクラック発生率０／３
０を確認した。耐熱衝撃性試験として、−６５℃〜室温
〜１５０℃で１サイクルとする冷熱サイクル試験（ＴＣ
Ｔ試験）を５００サイクル繰り返した後、動作特性をチ
ェックした結果、不良発生率は０／３０であった。耐湿
信頼性を評価するために、１２７℃、２．５気圧の飽和
水蒸気圧雰囲気中に５００時間放置するプレシャークッ
カー試験（ＰＣＴ）を行った結果、リーク／オープン不
良率は０／３０であった。以上のように、信頼性の高い
ＢＧＡ素子であることを確認した。 （比較例１）実施例１と同様にして、黒化処理を施さな
い状態で作製したＢＧＡ基板のソルダーレジストのオー
プニングをレーザーによって行った。オープニングを行
った後、実施例３と同様にしてＮｉ／Ａｕメッキを行っ
た結果、メッキは形成されなかった。 （実施例４）実施例３と同様にして、レーザーのみをＹ
ＡＧレーザーの基本波、ＹＡＧの第２高調波、第３高調
波、第４高調波を用いてφ１５０μｍのソルダーレジス
トのオープニング除去を行った。この時のレーザーの加
工条件は表２に示す通りである。この状態で従来法に従
いＮｉ／Ａｕメッキをしたところ、ＹＡＧの基本波、第
２高調波、第３高調波、第４高調波の何れにおいても加
工面にはメッキが良好に形成された。
法で行った。パッケージング後のパッケージの反りをパ
ッケージ表面の平坦な部分から最大変位している部分の
ズレ量として測定した結果、４０μｍで問題となるレベ
ルではなかった。温度８５℃、湿度８５％の雰囲気中に
１５０時間放置して吸湿処理を行った後、２４０℃のは
んだ浴に３０秒間浸漬し耐はんだ性とクラック発生率を
調べた結果、十分な耐はんだ性とクラック発生率０／３
０を確認した。耐熱衝撃性試験として、−６５℃〜室温
〜１５０℃で１サイクルとする冷熱サイクル試験（ＴＣ
Ｔ試験）を５００サイクル繰り返した後、動作特性をチ
ェックした結果、不良発生率は０／３０であった。耐湿
信頼性を評価するために、１２７℃、２．５気圧の飽和
水蒸気圧雰囲気中に５００時間放置するプレシャークッ
カー試験（ＰＣＴ）を行った結果、リーク／オープン不
良率は０／３０であった。以上のように、信頼性の高い
ＢＧＡ素子であることを確認した。 （比較例１）実施例１と同様にして、黒化処理を施さな
い状態で作製したＢＧＡ基板のソルダーレジストのオー
プニングをレーザーによって行った。オープニングを行
った後、実施例３と同様にしてＮｉ／Ａｕメッキを行っ
た結果、メッキは形成されなかった。 （実施例４）実施例３と同様にして、レーザーのみをＹ
ＡＧレーザーの基本波、ＹＡＧの第２高調波、第３高調
波、第４高調波を用いてφ１５０μｍのソルダーレジス
トのオープニング除去を行った。この時のレーザーの加
工条件は表２に示す通りである。この状態で従来法に従
いＮｉ／Ａｕメッキをしたところ、ＹＡＧの基本波、第
２高調波、第３高調波、第４高調波の何れにおいても加
工面にはメッキが良好に形成された。
【００４６】
【表２】
【００４７】次に、実施例３と同様にしてＢＧＡパッケ
ージを作製し、得られたＢＧＡパッケージを実施例３と
同様の方法で信頼性試験をした結果、実施例３と同様の
良好な結果が得られた。 （実施例５）実施例３と同様にして、エキシマレーザー
のＡｒＦ，ＫｒＦ，ＸｅＣｌを用いてソルダーレジスト
のオープニング除去を行った。この時のレーザー加工条
件は表３に示す通りである。この状態で従来法に従いＮ
ｉ／Ａｕメッキをしたところ、すべての条件でメッキが
形成された。
ージを作製し、得られたＢＧＡパッケージを実施例３と
同様の方法で信頼性試験をした結果、実施例３と同様の
良好な結果が得られた。 （実施例５）実施例３と同様にして、エキシマレーザー
のＡｒＦ，ＫｒＦ，ＸｅＣｌを用いてソルダーレジスト
のオープニング除去を行った。この時のレーザー加工条
件は表３に示す通りである。この状態で従来法に従いＮ
ｉ／Ａｕメッキをしたところ、すべての条件でメッキが
形成された。
【００４８】次に、実施例３と同様にしてＢＧＡパッケ
ージを作製し、得られたＢＧＡパッケージを実施例３と
同様の方法で信頼性試験をした結果、実施例３と同様の
良好な結果が得られた。
ージを作製し、得られたＢＧＡパッケージを実施例３と
同様の方法で信頼性試験をした結果、実施例３と同様の
良好な結果が得られた。
【００４９】
【表３】
【００５０】（実施例６）ビルドアップ工法による多層
配線基板として、絶縁層の樹脂成分がエポキシ樹脂で、
補強材としてアラミド繊維を加えた積層基板の表裏両面
に、第１導電層と第２導電層として各１８μｍの銅箔を
貼付したものをコア基板とした。コア基板のスルーホー
ルの内面に導電処理を施した（図１０（Ａ），図１０
（Ｂ））。コア基板上の銅箔に感光性レジストを塗布ま
たはラミネートし、マスクフィルムを密着露光、現像す
ることにより配線パターンを形成した（図１０
（Ｃ））。配線パターンを形成したコア基板を実施例３
と同様の手法により黒化処理を行った。引き続き、非感
光性のエポキシ樹脂からなる絶縁層を５０μｍ塗布し
た。次に、実施例３と同様にＣＯ2 レーザーを用い、ヴ
ィアホールを形成した（図１０（Ｄ））。このときのレ
ーザーの加工条件は、パルス幅２０μｓ、繰返し周波数
３００Ｈｚ、エネルギー密度３５Ｊ／ｃｍ2 、ビーム形
状が３０*３０ｍｍ、パルス数３ショットとした。形成
したヴィアホール内をソフトエッチングにより酸化銅部
分を還元除去する。洗浄を十分行った後、絶縁層表面を
酸化剤溶液で粗化して、数μｍの微細なアンカーを形成
した。全面にパラジウム触媒を付与し、永久レジストと
なる無電解メッキ用の感光レジストを露光現像し、厚付
け無電解メッキによりＬ／Ｓ＝５０μｍ／５０μｍの導
体回路を形成した（図１０（Ｅ））。この形成工程をコ
ア基板の両面に対して繰り返し、ビルドアップ多層基板
を作製した（図１０（Ｆ））。なお、図１０（Ａ）〜図
１０（Ｆ）はビルドアップ多層基板の形成行程の一例を
示した断面模式図である。この多層配線基板を評価した
ところ、多層配線基板として満足すべき品質を保証でき
ることを確認した。
配線基板として、絶縁層の樹脂成分がエポキシ樹脂で、
補強材としてアラミド繊維を加えた積層基板の表裏両面
に、第１導電層と第２導電層として各１８μｍの銅箔を
貼付したものをコア基板とした。コア基板のスルーホー
ルの内面に導電処理を施した（図１０（Ａ），図１０
（Ｂ））。コア基板上の銅箔に感光性レジストを塗布ま
たはラミネートし、マスクフィルムを密着露光、現像す
ることにより配線パターンを形成した（図１０
（Ｃ））。配線パターンを形成したコア基板を実施例３
と同様の手法により黒化処理を行った。引き続き、非感
光性のエポキシ樹脂からなる絶縁層を５０μｍ塗布し
た。次に、実施例３と同様にＣＯ2 レーザーを用い、ヴ
ィアホールを形成した（図１０（Ｄ））。このときのレ
ーザーの加工条件は、パルス幅２０μｓ、繰返し周波数
３００Ｈｚ、エネルギー密度３５Ｊ／ｃｍ2 、ビーム形
状が３０*３０ｍｍ、パルス数３ショットとした。形成
したヴィアホール内をソフトエッチングにより酸化銅部
分を還元除去する。洗浄を十分行った後、絶縁層表面を
酸化剤溶液で粗化して、数μｍの微細なアンカーを形成
した。全面にパラジウム触媒を付与し、永久レジストと
なる無電解メッキ用の感光レジストを露光現像し、厚付
け無電解メッキによりＬ／Ｓ＝５０μｍ／５０μｍの導
体回路を形成した（図１０（Ｅ））。この形成工程をコ
ア基板の両面に対して繰り返し、ビルドアップ多層基板
を作製した（図１０（Ｆ））。なお、図１０（Ａ）〜図
１０（Ｆ）はビルドアップ多層基板の形成行程の一例を
示した断面模式図である。この多層配線基板を評価した
ところ、多層配線基板として満足すべき品質を保証でき
ることを確認した。
【００５１】
【発明の効果】以上、述べた如く、本発明によれば、銅
箔などの導体上に金属などの光吸収層を設ける又は導体
を黒化処理することにより、レーザー照射して、ブライ
ンドホールを形成するにおいて、内層銅箔上にアモルフ
ァスカーボンなどの樹脂の炭化物をのこすことなく、良
好な穴を形成することができる。
箔などの導体上に金属などの光吸収層を設ける又は導体
を黒化処理することにより、レーザー照射して、ブライ
ンドホールを形成するにおいて、内層銅箔上にアモルフ
ァスカーボンなどの樹脂の炭化物をのこすことなく、良
好な穴を形成することができる。
【００５２】また、本発明によれば、ヴィア・ホールな
どへのメッキ処理の接続信頼性を向上させることができ
る。
どへのメッキ処理の接続信頼性を向上させることができ
る。
【００５３】また、本発明によれば、高密度かつ高信頼
性のＢＧＡ配線基板やビルドアップ工法による多層配線
基板を高歩留まりで製造することが可能となる。
性のＢＧＡ配線基板やビルドアップ工法による多層配線
基板を高歩留まりで製造することが可能となる。
【図１】ＢＧＡパッケージの一例を示す模式的断面図。
【図２】多層プリント配線基板の一例を示す模式的断面
図。
図。
【図３】ラマンスペクトルを示す図。
【図４】ラマンスペクトルを示す図。
【図５】ラマンスペクトルを示す図。
【図６】（Ａ），（Ｂ），（Ｃ），（Ｄ）は配線基板の
作製工程の一例を説明するための模式的断面図。
作製工程の一例を説明するための模式的断面図。
【図７】（Ａ），（Ｂ），（Ｃ），（Ｄ）は配線基板の
作製工程の一例を説明するための模式的断面図。
作製工程の一例を説明するための模式的断面図。
【図８】ＢＧＡパッケージの一例を示す模式的断面図。
【図９】導体上へのハンダボールの配置の一例を示す模
式的断面図。
式的断面図。
【図１０】（Ａ），（Ｂ），（Ｃ），（Ｄ），（Ｅ），
（Ｆ）は配線基板の作製工程の一例を説明するための模
式的断面図。
（Ｆ）は配線基板の作製工程の一例を説明するための模
式的断面図。
【図１１】配線基板の一例を示す模式的断面図。
【図１２】配線基板の一例を示す模式的断面図。
【図１３】配線基板の一例を示す模式的断面図。
【図１４】ブラインドホールの形成例を説明するための
模式的断面図。
模式的断面図。
【図１５】ブラインドホールの形成例を説明するための
模式的断面図。
模式的断面図。
【図１６】ブラインドホールの形成例を説明するための
模式的断面図。
模式的断面図。
【図１７】ブラインドホールの形成例を説明するための
模式的断面図。
模式的断面図。
１ 絶縁体 ２，３ 銅箔 ５ ブラインドホール用窓穴 ９ レーザー光の吸収がよく分解しやすい金属薄膜 １０ レーザー光により除去された導電層形成用の穴
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０５Ｋ 3/46 Ｈ０１Ｌ 23/12 Ｎ
Claims (25)
- 【請求項１】 導体上に絶縁体を有し、該絶縁体にレー
ザー光を照射して該絶縁体下の導体を露出させて使用す
る配線基板において、該導体と絶縁体との間にレーザー
光吸収領域を有する配線基板。 - 【請求項２】 該レーザー光吸収領域はレーザー光を吸
収し、分解しやすい薄膜である請求項１に記載の配線基
板。 - 【請求項３】 該レーザー光吸収領域は該導体が黒化処
理された領域である請求項１に記載の配線基板。 - 【請求項４】 該絶縁体は有機樹脂を含む請求項１に記
載の配線基板。 - 【請求項５】 該有機樹脂はソルダーレジスト又は感光
性樹脂を含む請求項１に記載の配線基板。 - 【請求項６】 該レーザー光吸収領域はＳｎを含有する
合金材料を有する薄膜である請求項１に記載の配線基
板。 - 【請求項７】 導体上に絶縁体を有する基板を用意し、
該絶縁体にレーザー光を照射して該レーザー光照射部の
該絶縁体を除去し、該導体の表面を露出する工程を有す
る配線基板の製造方法であって、該導体と該絶縁体との
間にレーザー光吸収領域を有し、少なくとも該レーザー
光吸収領域までレーザー光を照射する工程を含む配線基
板の製造方法。 - 【請求項８】 該レーザー光吸収領域はレーザー光を吸
収し、分解しやすい薄膜である請求項７に記載の配線基
板の製造方法。 - 【請求項９】 該レーザー光吸収領域は該導体が黒化処
理された領域である請求項７に記載の配線基板の製造方
法。 - 【請求項１０】 該黒化処理された領域を絶縁体の除去
後還元処理する工程を有する請求項９に記載の配線基板
の製造方法。 - 【請求項１１】 前記レーザー光はＣＯ2 レーザー、Ｙ
ＡＧレーザー、エキシマレーザーからのレーザー光から
選択される請求項７に記載の配線基板の製造方法。 - 【請求項１２】 前記絶縁体は有機樹脂を含む請求項７
に記載の配線基板の製造方法。 - 【請求項１３】 該有機樹脂はソルダーレジスト又は感
光性樹脂から形成される請求項１２に記載の配線基板の
製造方法。 - 【請求項１４】 該導体を露出した後、該導体を露出す
る開口の少なくとも側面に導電処理を施す工程を有する
請求項７に記載の配線基板の製造方法。 - 【請求項１５】 更に残った絶縁体上に第２の絶縁体を
形成する工程を有する請求項１４に記載の配線基板の製
造方法。 - 【請求項１６】 該第２の絶縁体にレーザー光を照射し
て第２の絶縁体の不要部を除去する工程を有する請求項
１５に記載の配線基板の製造方法。 - 【請求項１７】 該レーザー光吸収領域はＳｎを含む合
金材料を有する薄膜である請求項７に記載の配線基板の
製造方法。 - 【請求項１８】 該配線基板はＢＧＡパッケージ用基板
又は多層配線基板として用いられる請求項１に記載の配
線基板の製造方法。 - 【請求項１９】 ＢＧＡパッケージ用基板やビルドアッ
プ工法により製造される多層配線基板において、レーザ
ーによりソルダーレジストのパターン形成や層間接続を
目的とする絶縁層へのヴィアホール形成部において、ソ
ルダーレジストや層間絶縁層の下に存在する銅配線パタ
ーン表面を黒化処理しておく配線基板の製造方法。 - 【請求項２０】 請求項１９記載のソルダーレジスト、
層間絶縁層のパターニング又はヴィアホール形成後に表
出している黒化処理部を還元処理して除去することを含
む請求項１記載の配線基板の製造方法。 - 【請求項２１】 請求項１９記載のレーザーがＣＯ2 、
ＹＡＧの基本波、第２高調波、第３高調波、第４高調
波、エキシマレーザーである請求項１記載の配線基板の
製造方法。 - 【請求項２２】 予め穴の開口部に対応する位置の銅箔
が除去されたプリント基板に、レーザー光を照射して、
開口部の下にある銅箔に達するブラインドホールを絶縁
体に形成するためのレーザー穴空け加工用の配線基板に
おいて、前記絶縁体と前記銅箔との間にレーザー光を吸
収し分解しやすい薄膜を設けたことを特徴とする配線基
板。 - 【請求項２３】 銅箔回路上に絶縁層が塗布された回路
基板に、レーザー光を照射して絶縁層の一部を除去して
絶縁層の下にある銅箔回路に達するブラインドホールを
形成するための配線基板において、銅箔回路上にレーザ
ー光を吸収し分解しやすい薄膜を設けたことを特徴とす
る配線基板。 - 【請求項２４】 レーザー光を吸収し分解しやすい薄膜
がハンダ、Ｓｎ合金材料であることを特徴とする請求項
２２に記載の配線基板。 - 【請求項２５】 レーザー光を吸収し分解しやすい薄膜
がハンダ、Ｓｎ合金材料であることを特徴とする請求項
２３に記載の配線基板。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11000282A JPH11266068A (ja) | 1998-01-14 | 1999-01-05 | 配線基板及び配線基板の製造方法 |
| US09/229,441 US6346678B1 (en) | 1998-01-14 | 1999-01-13 | Circuit board and method of manufacturing a circuit board |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP559398 | 1998-01-14 | ||
| JP10-5593 | 1998-01-14 | ||
| JP11000282A JPH11266068A (ja) | 1998-01-14 | 1999-01-05 | 配線基板及び配線基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11266068A true JPH11266068A (ja) | 1999-09-28 |
Family
ID=26333230
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11000282A Pending JPH11266068A (ja) | 1998-01-14 | 1999-01-05 | 配線基板及び配線基板の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6346678B1 (ja) |
| JP (1) | JPH11266068A (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001058225A1 (en) * | 2000-02-03 | 2001-08-09 | Nikko Materials Company, Limited | Copper foil excellent in laser beam drilling performance and production method therefor |
| WO2001078473A1 (fr) * | 2000-04-05 | 2001-10-18 | Nikko Materials Company, Limited | Tôle laminée cuivrée |
| WO2001080609A1 (en) * | 2000-04-14 | 2001-10-25 | 3M Innovative Properties Company | Double-sided wiring board and its manufacture method |
| WO2002093989A1 (en) * | 2001-05-14 | 2002-11-21 | Metfoils Ab | Method for laser drilling in materials used for production of printed circuits |
| JP2005340785A (ja) * | 2004-04-30 | 2005-12-08 | Hitachi Via Mechanics Ltd | プリント基板およびプリント基板の加工方法並びにプリント基板の製造方法 |
| JP2008021942A (ja) * | 2006-07-14 | 2008-01-31 | Rohm & Haas Electronic Materials Llc | 銅と樹脂の複合体製造方法 |
| JP2008172267A (ja) * | 2000-07-21 | 2008-07-24 | Agere Systems Guardian Corp | 集積回路パッケージの製造方法および集積回路パッケージ |
| KR101058695B1 (ko) | 2008-11-11 | 2011-08-22 | 삼성전기주식회사 | 구리 다이렉트 레이저 가공에 의하여 제조되는 인쇄회로기판에 사용되는 동박 코팅 적층판 및 이를 이용한인쇄회로기판의 제조방법 |
| KR101349617B1 (ko) * | 2006-07-28 | 2014-01-09 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시장치의 제조방법 |
| CN115361776A (zh) * | 2022-08-03 | 2022-11-18 | 广东通元精密电路有限公司 | 一种带盲埋孔的高频电路板及其制作方法 |
| WO2024106313A1 (ja) * | 2022-11-17 | 2024-05-23 | 信越エンジニアリング株式会社 | レーザ加工方法、基板の製造方法、レーザ加工装置、基板、及び半導体パッケージ基板 |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000031640A (ja) * | 1998-07-08 | 2000-01-28 | Ibiden Co Ltd | プリント配線板及びその製造方法 |
| DE50000836D1 (de) * | 1999-03-16 | 2003-01-09 | Siemens Ag | Verfahren zum einbringen von durchkontaktierungslöchern in ein beidseitig mit metallschichten versehenes, elektrisch isolierendes basismaterial |
| JP3657168B2 (ja) * | 2000-02-28 | 2005-06-08 | 富士通株式会社 | 多層プリント配線板の製造方法 |
| US20020182432A1 (en) * | 2000-04-05 | 2002-12-05 | Masaru Sakamoto | Laser hole drilling copper foil |
| JPWO2002081141A1 (ja) * | 2001-04-05 | 2004-07-29 | 三菱電機株式会社 | 積層材料の炭酸ガスレーザ加工方法 |
| US20020170897A1 (en) * | 2001-05-21 | 2002-11-21 | Hall Frank L. | Methods for preparing ball grid array substrates via use of a laser |
| US6808959B2 (en) * | 2001-05-24 | 2004-10-26 | Nec Electronics Corporation | Semiconductor device having reinforced coupling between solder balls and substrate |
| US6797404B2 (en) * | 2001-09-07 | 2004-09-28 | Siemens Vdo Automotive Corporation | Anti-spatter coating for laser machining |
| US6811888B2 (en) * | 2001-09-07 | 2004-11-02 | Siemens Vdo Automotive Corporation | Anti-spatter coating for laser machining |
| AT413921B (de) * | 2002-10-01 | 2006-07-15 | Akg Acoustics Gmbh | Mikrofone mit untereinander gleicher empfindlichkeit und verfahren zur herstellung derselben |
| CN1309527C (zh) * | 2003-03-17 | 2007-04-11 | 三菱电机株式会社 | 激光加工方法 |
| US7081209B2 (en) * | 2003-07-09 | 2006-07-25 | Taiwan Semiconductor Manufacturing Co., Ltd. | Solder mask removal method |
| US7109087B2 (en) * | 2003-10-03 | 2006-09-19 | Applied Materials, Inc. | Absorber layer for DSA processing |
| KR100621550B1 (ko) * | 2004-03-17 | 2006-09-14 | 삼성전자주식회사 | 테이프 배선 기판의 제조방법 |
| JP4993848B2 (ja) * | 2004-05-28 | 2012-08-08 | 三洋電機株式会社 | 配線基材 |
| KR101277390B1 (ko) * | 2005-05-31 | 2013-06-20 | 히다치 비아 메카닉스 가부시키가이샤 | 프린트 배선판의 제조방법 및 그것에 이용되는 동박을 붙인 적층판 및 처리액 |
| JP4528204B2 (ja) * | 2005-05-31 | 2010-08-18 | 日立ビアメカニクス株式会社 | プリント配線板の製造方法 |
| US7602062B1 (en) * | 2005-08-10 | 2009-10-13 | Altera Corporation | Package substrate with dual material build-up layers |
| JP5183893B2 (ja) * | 2006-08-01 | 2013-04-17 | 新光電気工業株式会社 | 配線基板及びその製造方法、及び半導体装置 |
| US7968473B2 (en) * | 2006-11-03 | 2011-06-28 | Applied Materials, Inc. | Low temperature process for depositing a high extinction coefficient non-peeling optical absorber for a scanning laser surface anneal of implanted dopants |
| US20100078418A1 (en) * | 2008-09-26 | 2010-04-01 | Electro Scientific Industries, Inc. | Method of laser micro-machining stainless steel with high cosmetic quality |
| FR2963158B1 (fr) * | 2010-07-21 | 2013-05-17 | Commissariat Energie Atomique | Procede d'assemblage par collage direct entre deux elements comprenant des portions de cuivre et de materiaux dielectriques |
| CN103260350B (zh) * | 2013-05-07 | 2016-07-06 | 梅州市志浩电子科技有限公司 | 盲埋孔板压合方法 |
| US9832865B2 (en) * | 2016-04-26 | 2017-11-28 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Methods and devices for providing increased routing flexibility in multi-layer printed circuit boards |
| JP7100571B2 (ja) * | 2018-12-13 | 2022-07-13 | 株式会社荏原製作所 | めっき可能な基板の枚数を予測する予測モデルを構築する方法、不具合を引き起こす構成部材を予想するための選択モデルを構築する方法、およびめっき可能な基板の枚数を予測する方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05136650A (ja) | 1991-11-11 | 1993-06-01 | Sharp Corp | Ｓａｗフイルタ取付用プリント配線基板 |
| JPH05152748A (ja) | 1991-11-26 | 1993-06-18 | Teijin Ltd | 有機基板におけるスルーホールの形成方法 |
| JPH05152744A (ja) | 1991-11-27 | 1993-06-18 | Teijin Ltd | 両面回路板の形成方法 |
| US6103992A (en) * | 1996-11-08 | 2000-08-15 | W. L. Gore & Associates, Inc. | Multiple frequency processing to minimize manufacturing variability of high aspect ratio micro through-vias |
| US6071597A (en) * | 1997-08-28 | 2000-06-06 | 3M Innovative Properties Company | Flexible circuits and carriers and process for manufacture |
-
1999
- 1999-01-05 JP JP11000282A patent/JPH11266068A/ja active Pending
- 1999-01-13 US US09/229,441 patent/US6346678B1/en not_active Expired - Lifetime
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001058225A1 (en) * | 2000-02-03 | 2001-08-09 | Nikko Materials Company, Limited | Copper foil excellent in laser beam drilling performance and production method therefor |
| US6638642B2 (en) | 2000-02-03 | 2003-10-28 | Nikko Materials Company, Limited | Copper foil excellent in laser beam drilling performance and production method therefor |
| EP1781073A3 (en) * | 2000-02-03 | 2007-05-30 | Nippon Mining & Metals Co., Ltd. | Copper foil excellent in drilling property by laser and method for manufacturing thereof |
| WO2001078473A1 (fr) * | 2000-04-05 | 2001-10-18 | Nikko Materials Company, Limited | Tôle laminée cuivrée |
| US6833198B2 (en) | 2000-04-05 | 2004-12-21 | Nikko Materials Company, Limited | Copper clad laminate |
| KR100822502B1 (ko) | 2000-04-14 | 2008-04-16 | 쓰리엠 이노베이티브 프로퍼티즈 캄파니 | 양면 배선 기판 및 그 제조 방법 |
| WO2001080609A1 (en) * | 2000-04-14 | 2001-10-25 | 3M Innovative Properties Company | Double-sided wiring board and its manufacture method |
| JP2008172267A (ja) * | 2000-07-21 | 2008-07-24 | Agere Systems Guardian Corp | 集積回路パッケージの製造方法および集積回路パッケージ |
| WO2002093989A1 (en) * | 2001-05-14 | 2002-11-21 | Metfoils Ab | Method for laser drilling in materials used for production of printed circuits |
| JP2005340785A (ja) * | 2004-04-30 | 2005-12-08 | Hitachi Via Mechanics Ltd | プリント基板およびプリント基板の加工方法並びにプリント基板の製造方法 |
| JP2008021942A (ja) * | 2006-07-14 | 2008-01-31 | Rohm & Haas Electronic Materials Llc | 銅と樹脂の複合体製造方法 |
| KR101349617B1 (ko) * | 2006-07-28 | 2014-01-09 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시장치의 제조방법 |
| KR101058695B1 (ko) | 2008-11-11 | 2011-08-22 | 삼성전기주식회사 | 구리 다이렉트 레이저 가공에 의하여 제조되는 인쇄회로기판에 사용되는 동박 코팅 적층판 및 이를 이용한인쇄회로기판의 제조방법 |
| CN115361776A (zh) * | 2022-08-03 | 2022-11-18 | 广东通元精密电路有限公司 | 一种带盲埋孔的高频电路板及其制作方法 |
| WO2024106313A1 (ja) * | 2022-11-17 | 2024-05-23 | 信越エンジニアリング株式会社 | レーザ加工方法、基板の製造方法、レーザ加工装置、基板、及び半導体パッケージ基板 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6346678B1 (en) | 2002-02-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11266068A (ja) | 配線基板及び配線基板の製造方法 | |
| US7832098B2 (en) | Method of manufacturing a multilayered printed circuit board | |
| US7462555B2 (en) | Ball grid array substrate having window and method of fabricating same | |
| JP4057589B2 (ja) | 電子部品搭載基板の製造方法 | |
| US6221690B1 (en) | Semiconductor package and production method thereof | |
| CN101112141B (zh) | 多层印刷线路板 | |
| US5837154A (en) | Method of manufacturing double-sided circuit tape carrier | |
| JPH10308576A (ja) | プリント配線板及びその製造方法 | |
| JP2011211194A (ja) | 配線板及びその製造方法 | |
| TW200411869A (en) | Package substrate for electrolytic leadless plating and manufacturing method thereof | |
| JP2000340599A (ja) | ワイヤボンディング装置及び該ワイヤボンディング装置によるワイヤボンディング方法 | |
| JP6894289B2 (ja) | 配線基板及びその製造方法 | |
| JP2012080101A (ja) | 配線板 | |
| US20240284593A1 (en) | Wiring substrate and method of manufacturing wiring substrate | |
| JP2000101252A (ja) | 半導体パッケージ用基板及び多層配線基板の製造方法 | |
| KR100723489B1 (ko) | 신뢰성을 개선할 수 있는 반도체 장치 및 그 제조방법 | |
| JP3062142B2 (ja) | 多層印刷配線板の製造方法 | |
| JP2004158521A (ja) | 多層印刷配線板及びその製造方法並びに半導体装置 | |
| JP4589519B2 (ja) | 半導体回路部品の製造方法 | |
| JP2004095582A (ja) | コア基板およびその製造方法 | |
| KR100688755B1 (ko) | Ｂｇａ 인쇄회로기판의 솔더 볼 패드 형성방법 및 이로부터제조된 ｂｇａ 인쇄회로기판 | |
| JP2005217054A (ja) | レジスト付き配線基板及び電気装置並びにその製造方法 | |
| JP4090151B2 (ja) | パッケージ基板 | |
| JPH10117058A (ja) | プリント基板の加工方法 | |
| JP2025186809A (ja) | 電子部品内蔵プリント配線板 |