JPH1126680A - 半導体装置用リードフレーム - Google Patents
半導体装置用リードフレームInfo
- Publication number
- JPH1126680A JPH1126680A JP9182005A JP18200597A JPH1126680A JP H1126680 A JPH1126680 A JP H1126680A JP 9182005 A JP9182005 A JP 9182005A JP 18200597 A JP18200597 A JP 18200597A JP H1126680 A JPH1126680 A JP H1126680A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- element mounting
- mounting portion
- semiconductor device
- lead frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/073—Connecting or disconnecting of die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/931—Shapes of bond pads
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 半導体装置の組立過程において加熱処理を行
っても、半導体素子搭載部と半導体素子との間の熱膨張
係数の差に起因する変形を極力抑えることのできる半導
体装置用リードフレームを提供する。 【解決手段】 半導体素子１０と異なる熱膨張係数の部
材により形成された半導体装置用リードフレームの半導
体素子搭載部１に複数のスリット部２，３を設けりとと
もに、前記半導体素子搭載部１の中心点近傍を通る全て
の仮想直線４および前記半導体素子搭載部１の縁部とこ
れに対向する縁部とを結ぶ全ての仮想直線５，６のそれ
ぞれが、少なくとも一つのスリット部２，３を通過する
ように、これらのスリット部２，３を配置する。
っても、半導体素子搭載部と半導体素子との間の熱膨張
係数の差に起因する変形を極力抑えることのできる半導
体装置用リードフレームを提供する。 【解決手段】 半導体素子１０と異なる熱膨張係数の部
材により形成された半導体装置用リードフレームの半導
体素子搭載部１に複数のスリット部２，３を設けりとと
もに、前記半導体素子搭載部１の中心点近傍を通る全て
の仮想直線４および前記半導体素子搭載部１の縁部とこ
れに対向する縁部とを結ぶ全ての仮想直線５，６のそれ
ぞれが、少なくとも一つのスリット部２，３を通過する
ように、これらのスリット部２，３を配置する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置に用い
られる半導体装置用リードフレームに係わり、特に半導
体素子を搭載する半導体素子搭載部（ダイパット）を備
えた半導体装置用リードフレームの半導体素子搭載部の
形状に関するものである。
られる半導体装置用リードフレームに係わり、特に半導
体素子を搭載する半導体素子搭載部（ダイパット）を備
えた半導体装置用リードフレームの半導体素子搭載部の
形状に関するものである。
【０００２】
【従来の技術】一般に、半導体装置用リードフレームと
しては、その材料や形状等において多種多様のものが存
在するが、その一つとして、例えば図４に示すように構
成された樹脂封止型半導体装置（以下、単に半導体装置
と称す）に用いられるものが広く知られている。
しては、その材料や形状等において多種多様のものが存
在するが、その一つとして、例えば図４に示すように構
成された樹脂封止型半導体装置（以下、単に半導体装置
と称す）に用いられるものが広く知られている。
【０００３】この半導体装置では、例えば０．１〜０．
２mm厚の銅系合金材料からなるリードフレームの半導体
素子搭載部１０に、シリコン系材料等からなる半導体素
子１１が接着剤１２を介して搭載されるとともに、この
半導体素子１１がボンディングワイヤー１３によりリー
ドフレームの内部導出リード１４と電気的に接続されて
おり、さらにはこれらの各部がエポキシ樹脂等の封止樹
脂１５によって封止されている。また、封止樹脂１５か
らは、リードフレームの外部導出リード１６が、外装メ
ッキおよび成形加工等が加えられた状態で突出してい
る。
２mm厚の銅系合金材料からなるリードフレームの半導体
素子搭載部１０に、シリコン系材料等からなる半導体素
子１１が接着剤１２を介して搭載されるとともに、この
半導体素子１１がボンディングワイヤー１３によりリー
ドフレームの内部導出リード１４と電気的に接続されて
おり、さらにはこれらの各部がエポキシ樹脂等の封止樹
脂１５によって封止されている。また、封止樹脂１５か
らは、リードフレームの外部導出リード１６が、外装メ
ッキおよび成形加工等が加えられた状態で突出してい
る。
【０００４】このような半導体装置に用いられるリード
フレームでは、従来、半導体素子１１を搭載する半導体
素子搭載部１０が、図５に示すように形成されている。
すなわち、半導体素子搭載部１０は、略方形の平板状に
形成されており、さらに半導体素子１１搭載面からその
裏面へ貫通するスリット１７が、格子状に配設されてい
る。これらのスリット１７は、半導体素子搭載部１０の
耐クラック性向上のために設けられている。
フレームでは、従来、半導体素子１１を搭載する半導体
素子搭載部１０が、図５に示すように形成されている。
すなわち、半導体素子搭載部１０は、略方形の平板状に
形成されており、さらに半導体素子１１搭載面からその
裏面へ貫通するスリット１７が、格子状に配設されてい
る。これらのスリット１７は、半導体素子搭載部１０の
耐クラック性向上のために設けられている。
【０００５】ここで、このような半導体装置用リードフ
レームを用いて、上述したような半導体装置を構成する
場合の組立手順について、図６を参照しながら説明す
る。先ず、図６（ａ）に示すように、半導体素子搭載部
１０に例えば熱硬化性の接着剤１２を塗布し、続いて図
６（ｂ）に示すように、半導体素子搭載部１０上に半導
体素子１１を搭載する。そして、これらを例えば１５０
℃程度で１〜２時間加熱することで接着剤１２の硬化を
促進させる。
レームを用いて、上述したような半導体装置を構成する
場合の組立手順について、図６を参照しながら説明す
る。先ず、図６（ａ）に示すように、半導体素子搭載部
１０に例えば熱硬化性の接着剤１２を塗布し、続いて図
６（ｂ）に示すように、半導体素子搭載部１０上に半導
体素子１１を搭載する。そして、これらを例えば１５０
℃程度で１〜２時間加熱することで接着剤１２の硬化を
促進させる。
【０００６】次いで、図６（ｃ）に示すように、ボンデ
ィングワイヤー１３により半導体素子１１と内部導出リ
ード１４とを電気的に接続する。この接続は、加熱処理
を必要とする方法により行うこともある。ボンディング
ワイヤー１３による接続が完了すると、これらの各部を
所定の金型に挟み込み、図６（ｄ）に示すように、エポ
キシ樹脂等を溶融した封止樹脂１５を流し込み、その封
止樹脂１５を硬化させて封止する。このとき、封止樹脂
１５を流し込む際および乾燥させるために加熱処理が行
われる。そして、最後に外部導出リード１６を所定の形
に成形して、図６（ｅ）に示すような半導体装置を形成
する。
ィングワイヤー１３により半導体素子１１と内部導出リ
ード１４とを電気的に接続する。この接続は、加熱処理
を必要とする方法により行うこともある。ボンディング
ワイヤー１３による接続が完了すると、これらの各部を
所定の金型に挟み込み、図６（ｄ）に示すように、エポ
キシ樹脂等を溶融した封止樹脂１５を流し込み、その封
止樹脂１５を硬化させて封止する。このとき、封止樹脂
１５を流し込む際および乾燥させるために加熱処理が行
われる。そして、最後に外部導出リード１６を所定の形
に成形して、図６（ｅ）に示すような半導体装置を形成
する。
【０００７】
【発明が解決しようとする課題】ところで、上述した半
導体装置のうち、銅系合金材料からなる半導体素子搭載
部１０と、シリコン系材料等からなる半導体素子１１と
では、その熱膨張係数が異なる。そのために、上述した
組立手順のように、例えば半導体素子搭載部１０と半導
体素子１１とを接着する接着剤１２の硬化促進のための
加熱処理を行うと、半導体装置では、接着剤１２の硬化
後に変形等が発生してしまう可能性がある。
導体装置のうち、銅系合金材料からなる半導体素子搭載
部１０と、シリコン系材料等からなる半導体素子１１と
では、その熱膨張係数が異なる。そのために、上述した
組立手順のように、例えば半導体素子搭載部１０と半導
体素子１１とを接着する接着剤１２の硬化促進のための
加熱処理を行うと、半導体装置では、接着剤１２の硬化
後に変形等が発生してしまう可能性がある。
【０００８】これを図７を参照しながら詳細に説明す
る。図７は、図４中のＢ−Ｂ断面から見た場合の搭載手
順を示す図である。図７（ａ）は、半導体素子搭載部１
０上に半導体素子１１を搭載した直後を示す。このと
き、接着剤１２は未乾燥状態である。その後、接着剤１
２を乾燥させるために、半導体素子搭載部１０および半
導体素子１１を含めて加熱処理を行うと、半導体素子搭
載部１０および半導体素子１１には、図７（ｂ）に示す
ように、それぞれの熱膨張係数に応じて熱膨張が生じ
る。例えば、半導体素子搭載部１０の熱膨張係数のほう
が半導体素子１１の熱膨張係数よりも大きければ、半導
体素子搭載部１０は、半導体素子搭載部１１よりも大き
く熱膨張する。
る。図７は、図４中のＢ−Ｂ断面から見た場合の搭載手
順を示す図である。図７（ａ）は、半導体素子搭載部１
０上に半導体素子１１を搭載した直後を示す。このと
き、接着剤１２は未乾燥状態である。その後、接着剤１
２を乾燥させるために、半導体素子搭載部１０および半
導体素子１１を含めて加熱処理を行うと、半導体素子搭
載部１０および半導体素子１１には、図７（ｂ）に示す
ように、それぞれの熱膨張係数に応じて熱膨張が生じ
る。例えば、半導体素子搭載部１０の熱膨張係数のほう
が半導体素子１１の熱膨張係数よりも大きければ、半導
体素子搭載部１０は、半導体素子搭載部１１よりも大き
く熱膨張する。
【０００９】そして、加熱による接着剤１２の硬化後、
常温状態に戻して、半導体素子搭載部１０と半導体素子
１１との接着を完了する。ところが、接着剤１２は半導
体素子搭載部１０および半導体素子１１が熱膨張した状
態で硬化している。しかも、半導体素子搭載部１０と半
導体素子１１とは、いずれも部材の連続性を有してい
る。したがって、これらを常温状態に戻すことによって
半導体素子搭載部１０および半導体素子１１が収縮する
と、その熱膨張係数の違いから、例えば半導体素子搭載
部１０の収縮の度合いのほうが大きくなってしまい、図
７（ｃ）に示すように半導体素子搭載部１０と半導体素
子１１との間で反り等の変形が発生してしまう。
常温状態に戻して、半導体素子搭載部１０と半導体素子
１１との接着を完了する。ところが、接着剤１２は半導
体素子搭載部１０および半導体素子１１が熱膨張した状
態で硬化している。しかも、半導体素子搭載部１０と半
導体素子１１とは、いずれも部材の連続性を有してい
る。したがって、これらを常温状態に戻すことによって
半導体素子搭載部１０および半導体素子１１が収縮する
と、その熱膨張係数の違いから、例えば半導体素子搭載
部１０の収縮の度合いのほうが大きくなってしまい、図
７（ｃ）に示すように半導体素子搭載部１０と半導体素
子１１との間で反り等の変形が発生してしまう。
【００１０】このような半導体素子搭載部１０と半導体
素子１１との間の変形は、半導体装置自体の形状の変化
も招いてしまう。よって、例えば、外部導出リード１６
の位置が安定せずに、半導体装置が不良品となってしま
う可能性がある。その他にも、組み立て過程および半導
体装置実装時における加熱および冷却に起因する変形に
より、半導体素子１１にストレスを与え、これによりそ
の機能の破損を引き起こすといった不具合が生じてしま
うことがある。
素子１１との間の変形は、半導体装置自体の形状の変化
も招いてしまう。よって、例えば、外部導出リード１６
の位置が安定せずに、半導体装置が不良品となってしま
う可能性がある。その他にも、組み立て過程および半導
体装置実装時における加熱および冷却に起因する変形に
より、半導体素子１１にストレスを与え、これによりそ
の機能の破損を引き起こすといった不具合が生じてしま
うことがある。
【００１１】そこで、本発明は、半導体装置の組立手順
において加熱処理を必要とする工程が存在しても、半導
体素子搭載部と半導体素子との間の熱膨張係数の差に起
因する変形を極力抑えることのできる半導体装置用リー
ドフレームを提供することを目的とする。
において加熱処理を必要とする工程が存在しても、半導
体素子搭載部と半導体素子との間の熱膨張係数の差に起
因する変形を極力抑えることのできる半導体装置用リー
ドフレームを提供することを目的とする。
【００１２】
【課題を解決するための手段】本発明は、上記目的を達
成するために案出された半導体装置用リードフレーム
で、半導体素子が搭載される平板状の半導体素子搭載部
を備えるとともに、前記半導体素子と異なる熱膨張係数
の部材により形成されたリードフレームにおいて、前記
半導体素子搭載部には、前記半導体素子の搭載面からそ
の裏面へ貫通する複数のスリット部が設けられ、さら
に、前記複数のスリット部は、前記半導体素子搭載部の
中心点近傍を通る全ての仮想直線および前記半導体素子
搭載部の縁部とこれに対向する縁部とを結ぶ全ての仮想
直線のそれぞれが、少なくとも一つのスリット部を通過
するように、前記半導体素子搭載部上に配置されている
ことを特徴とするものである。
成するために案出された半導体装置用リードフレーム
で、半導体素子が搭載される平板状の半導体素子搭載部
を備えるとともに、前記半導体素子と異なる熱膨張係数
の部材により形成されたリードフレームにおいて、前記
半導体素子搭載部には、前記半導体素子の搭載面からそ
の裏面へ貫通する複数のスリット部が設けられ、さら
に、前記複数のスリット部は、前記半導体素子搭載部の
中心点近傍を通る全ての仮想直線および前記半導体素子
搭載部の縁部とこれに対向する縁部とを結ぶ全ての仮想
直線のそれぞれが、少なくとも一つのスリット部を通過
するように、前記半導体素子搭載部上に配置されている
ことを特徴とするものである。
【００１３】上記構成の半導体装置用リードフレームに
よれば、半導体素子搭載部上において、その中心点近傍
を通る仮想直線およびその縁部とこれに対向する縁部と
を結ぶ全ての仮想直線のそれぞれが、少なくとも一つの
スリット部を通過するように、各スリット部が配置され
ている。よって、これらの仮想直線上における半導体素
子搭載部の断面には、必ずスリット部が含まれる。つま
り、半導体素子搭載部は、各断面において部材の連続性
を有することがない。したがって、この半導体装置用リ
ードフレームでは、例えば半導体素子搭載部上に半導体
素子を搭載する過程等で加熱処理が行われても、半導体
素子搭載部と半導体素子との熱膨張による変形量の差が
スリット部によって吸収され、熱膨張係数の違いによる
変形の発生が極力抑えられる。
よれば、半導体素子搭載部上において、その中心点近傍
を通る仮想直線およびその縁部とこれに対向する縁部と
を結ぶ全ての仮想直線のそれぞれが、少なくとも一つの
スリット部を通過するように、各スリット部が配置され
ている。よって、これらの仮想直線上における半導体素
子搭載部の断面には、必ずスリット部が含まれる。つま
り、半導体素子搭載部は、各断面において部材の連続性
を有することがない。したがって、この半導体装置用リ
ードフレームでは、例えば半導体素子搭載部上に半導体
素子を搭載する過程等で加熱処理が行われても、半導体
素子搭載部と半導体素子との熱膨張による変形量の差が
スリット部によって吸収され、熱膨張係数の違いによる
変形の発生が極力抑えられる。
【００１４】
【発明の実施の形態】以下、図面に基づき本発明に係わ
る半導体装置用リードフレームについて説明する。ただ
し、ここでは、既に説明した樹脂封止型半導体装置に用
いられる半導体装置用リードフレームに、本発明を適用
した場合を例に挙げて説明する。図１は、本発明に係わ
る半導体装置用リードフレームの一例の半導体素子搭載
部の形状を示す平面図である。
る半導体装置用リードフレームについて説明する。ただ
し、ここでは、既に説明した樹脂封止型半導体装置に用
いられる半導体装置用リードフレームに、本発明を適用
した場合を例に挙げて説明する。図１は、本発明に係わ
る半導体装置用リードフレームの一例の半導体素子搭載
部の形状を示す平面図である。
【００１５】図例のように、この半導体装置用リードフ
レームは、略方形の平板状に形成された半導体素子搭載
部１を備えており、さらには半導体素子搭載部１に複数
のスリット部、すなわち第１のスリット部２および第２
のスリット部３が設けられている。
レームは、略方形の平板状に形成された半導体素子搭載
部１を備えており、さらには半導体素子搭載部１に複数
のスリット部、すなわち第１のスリット部２および第２
のスリット部３が設けられている。
【００１６】第１のスリット部２は、半導体素子搭載部
１の中心点近傍を中心にして、その半導体素子搭載部１
上のそれぞれの対角線に沿って、略十字状に形成された
開口からなるものである。なお、略十字状に形成された
第１のスリット部２のそれぞれの端部（４か所）は、Ｒ
形状にすると加工が容易になる。
１の中心点近傍を中心にして、その半導体素子搭載部１
上のそれぞれの対角線に沿って、略十字状に形成された
開口からなるものである。なお、略十字状に形成された
第１のスリット部２のそれぞれの端部（４か所）は、Ｒ
形状にすると加工が容易になる。
【００１７】第２のスリット部３は、略方形の半導体素
子搭載部１の４つの端辺（以下、縁部と称す）の中央近
傍から、半導体素子搭載部１の中心点近傍に向けて、そ
れぞれの箇所に形成された切り欠きからなるものであ
る。なお、第２のスリット部３の半導体素子搭載部１中
心点近傍側の端部も、第１のスリット部２と同様にＲ形
状にすると加工が容易になる。
子搭載部１の４つの端辺（以下、縁部と称す）の中央近
傍から、半導体素子搭載部１の中心点近傍に向けて、そ
れぞれの箇所に形成された切り欠きからなるものであ
る。なお、第２のスリット部３の半導体素子搭載部１中
心点近傍側の端部も、第１のスリット部２と同様にＲ形
状にすると加工が容易になる。
【００１８】また、第２のスリット部３は、その半導体
素子搭載部１中心点近傍側の端部が、その第２のスリッ
ト部３が設けられた側における第１のスリット部２の端
部（２か所）を結ぶ線よりも、半導体素子搭載部１中心
点近傍側に達している。
素子搭載部１中心点近傍側の端部が、その第２のスリッ
ト部３が設けられた側における第１のスリット部２の端
部（２か所）を結ぶ線よりも、半導体素子搭載部１中心
点近傍側に達している。
【００１９】このように、半導体素子搭載部１には、第
１のスリット部２と、４つの第２のスリット部３とが、
配置されている。これにより、半導体素子搭載部１上で
は、半導体素子搭載部１の中心点近傍を通る全ての仮想
直線４が、第１のスリット部２を通過するようになる。
さらには、半導体素子搭載部１の縁部とこれに対向する
縁部とを結ぶ全ての仮想直線５，６が、第１のスリット
部２と第２のスリット部３とのいずれか一方または両方
を通過するようになる。
１のスリット部２と、４つの第２のスリット部３とが、
配置されている。これにより、半導体素子搭載部１上で
は、半導体素子搭載部１の中心点近傍を通る全ての仮想
直線４が、第１のスリット部２を通過するようになる。
さらには、半導体素子搭載部１の縁部とこれに対向する
縁部とを結ぶ全ての仮想直線５，６が、第１のスリット
部２と第２のスリット部３とのいずれか一方または両方
を通過するようになる。
【００２０】つまり、半導体素子搭載部１上では、半導
体素子搭載部１の中心点近傍を通る全ての仮想直線４
と、半導体素子搭載部１の縁部とこれに対向する縁部と
を結ぶ全ての仮想直線５，６とのそれぞれが、少なくと
も第１のスリット部２と第２のスリット部３とのいずれ
かを通過するように、第１のスリット部２と第２のスリ
ット部３とが配置されている。したがって、これらの仮
想直線４，５，６上における半導体素子搭載部１の断面
には、必ず第１のスリット部２または第２のスリット部
３が含まれることとなり、結果として半導体素子搭載部
１は各断面において部材の連続性を有することがなくな
る。
体素子搭載部１の中心点近傍を通る全ての仮想直線４
と、半導体素子搭載部１の縁部とこれに対向する縁部と
を結ぶ全ての仮想直線５，６とのそれぞれが、少なくと
も第１のスリット部２と第２のスリット部３とのいずれ
かを通過するように、第１のスリット部２と第２のスリ
ット部３とが配置されている。したがって、これらの仮
想直線４，５，６上における半導体素子搭載部１の断面
には、必ず第１のスリット部２または第２のスリット部
３が含まれることとなり、結果として半導体素子搭載部
１は各断面において部材の連続性を有することがなくな
る。
【００２１】ここで、このように構成された半導体装置
用リードフレームを用いて半導体装置を構成する手順、
特に半導体素子搭載部１上に半導体素子１１を搭載する
手順について説明する。図２は、図１中のＡ−Ａ断面か
ら見た場合の手順を示す図である。なお、半導体素子搭
載部１上に搭載する半導体素子１１およびこれらを接着
する接着剤１２は、既に説明した従来の場合と同一のも
のとする。
用リードフレームを用いて半導体装置を構成する手順、
特に半導体素子搭載部１上に半導体素子１１を搭載する
手順について説明する。図２は、図１中のＡ−Ａ断面か
ら見た場合の手順を示す図である。なお、半導体素子搭
載部１上に搭載する半導体素子１１およびこれらを接着
する接着剤１２は、既に説明した従来の場合と同一のも
のとする。
【００２２】図２（ａ）は、半導体素子搭載部１上に半
導体素子１１を搭載した直後を示す。このとき、接着剤
１２は未乾燥状態である。その後、接着剤１２を乾燥さ
せるために、半導体素子搭載部１および半導体素子１１
を含めて加熱処理を行うと、半導体素子搭載部１および
半導体素子１１には、図２（ｂ）に示すように、それぞ
れの熱膨張係数に応じて熱膨張が生じる。そして、加熱
による接着剤１２の硬化後、常温状態に戻して、半導体
素子搭載部１と半導体素子１１との接着を完了する。こ
のとき、半導体素子搭載部１と半導体素子１１とには、
常温状態に戻すことにより、熱膨張前の状態への収縮が
生じる。
導体素子１１を搭載した直後を示す。このとき、接着剤
１２は未乾燥状態である。その後、接着剤１２を乾燥さ
せるために、半導体素子搭載部１および半導体素子１１
を含めて加熱処理を行うと、半導体素子搭載部１および
半導体素子１１には、図２（ｂ）に示すように、それぞ
れの熱膨張係数に応じて熱膨張が生じる。そして、加熱
による接着剤１２の硬化後、常温状態に戻して、半導体
素子搭載部１と半導体素子１１との接着を完了する。こ
のとき、半導体素子搭載部１と半導体素子１１とには、
常温状態に戻すことにより、熱膨張前の状態への収縮が
生じる。
【００２３】ところが、半導体素子搭載部１の断面に
は、第１のスリット部２が含まれている。つまり、半導
体素子搭載部１は、部材の連続性を有していない。した
がって、接着剤１２が半導体素子搭載部１および半導体
素子１１が熱膨張した状態で硬化し、その後にこれらを
常温状態に戻すことによって半導体素子搭載部１および
半導体素子２が収縮しても、第１のスリット部２がニゲ
として機能し、半導体素子搭載部１と半導体素子１１と
の熱膨張による変形量の差が第１のスリット部２によっ
て吸収されるので、図２（ｃ）に示すように、その熱膨
張係数の違いに起因する反り等の変形が発生し難くな
る。これは、上述した全ての仮想直線４，５，６上の断
面についても同様である。
は、第１のスリット部２が含まれている。つまり、半導
体素子搭載部１は、部材の連続性を有していない。した
がって、接着剤１２が半導体素子搭載部１および半導体
素子１１が熱膨張した状態で硬化し、その後にこれらを
常温状態に戻すことによって半導体素子搭載部１および
半導体素子２が収縮しても、第１のスリット部２がニゲ
として機能し、半導体素子搭載部１と半導体素子１１と
の熱膨張による変形量の差が第１のスリット部２によっ
て吸収されるので、図２（ｃ）に示すように、その熱膨
張係数の違いに起因する反り等の変形が発生し難くな
る。これは、上述した全ての仮想直線４，５，６上の断
面についても同様である。
【００２４】また、半導体素子搭載部１と半導体素子２
とでは、銅系合金材料からなる半導体素子搭載部１のほ
うが、シリコン系材料等からなる半導体素子１１より
も、熱膨張係数が大きいのが一般的である。
とでは、銅系合金材料からなる半導体素子搭載部１のほ
うが、シリコン系材料等からなる半導体素子１１より
も、熱膨張係数が大きいのが一般的である。
【００２５】これに対して、この半導体素子搭載部１で
は、各仮想直線４，５，６上の断面には第１のスリット
部２と第２のスリット部３とのいずれかが含まれている
ので、これらがいずれも含まれていない場合に比べて、
その断面積が小さくなり、熱膨張による変形量を小さく
することができる。さらに、半導体素子搭載部１に熱膨
張による変形が発生した場合に、第１のスリット部２ま
たは第２のスリット部３は、その大きさが小さくなる方
向に変形する。これにより、この半導体素子搭載部１で
は、第１のスリット部２または第２のスリット部３がい
ずれかも含まれていない場合に比べて、半導体素子搭載
部１全体の熱膨張による変形量、すなわち半導体素子搭
載部１の一端から他端までの間における熱膨張による変
形量を小さくすることができる。
は、各仮想直線４，５，６上の断面には第１のスリット
部２と第２のスリット部３とのいずれかが含まれている
ので、これらがいずれも含まれていない場合に比べて、
その断面積が小さくなり、熱膨張による変形量を小さく
することができる。さらに、半導体素子搭載部１に熱膨
張による変形が発生した場合に、第１のスリット部２ま
たは第２のスリット部３は、その大きさが小さくなる方
向に変形する。これにより、この半導体素子搭載部１で
は、第１のスリット部２または第２のスリット部３がい
ずれかも含まれていない場合に比べて、半導体素子搭載
部１全体の熱膨張による変形量、すなわち半導体素子搭
載部１の一端から他端までの間における熱膨張による変
形量を小さくすることができる。
【００２６】したがって、半導体素子搭載部１のほうが
半導体素子１１よりも熱膨張係数が大きい場合であって
も、この半導体素子搭載部１では、半導体素子１１との
間の変形量の差を少なくすることができるので、結果と
して反り等の変形が発生し難くなる。
半導体素子１１よりも熱膨張係数が大きい場合であって
も、この半導体素子搭載部１では、半導体素子１１との
間の変形量の差を少なくすることができるので、結果と
して反り等の変形が発生し難くなる。
【００２７】以上のように、本実施の形態の半導体装置
用リードフレームによれば、半導体素子搭載部１が各仮
想直線４，５，６上の断面において部材の連続性を有し
ていないので、例えば半導体素子搭載部１上に半導体素
子１１を搭載する過程等で加熱処理が行われた後に冷却
されても、半導体素子搭載部１と半導体素子１１との熱
膨張による変形量の差が、第１のスリット部２または第
２のスリット部３に吸収され、これらの間の熱膨張係数
の違いに起因する反り等の変形の発生を極力抑えること
ができるようになる。
用リードフレームによれば、半導体素子搭載部１が各仮
想直線４，５，６上の断面において部材の連続性を有し
ていないので、例えば半導体素子搭載部１上に半導体素
子１１を搭載する過程等で加熱処理が行われた後に冷却
されても、半導体素子搭載部１と半導体素子１１との熱
膨張による変形量の差が、第１のスリット部２または第
２のスリット部３に吸収され、これらの間の熱膨張係数
の違いに起因する反り等の変形の発生を極力抑えること
ができるようになる。
【００２８】そのために、本実施の形態の半導体装置用
リードフレームを用いて半導体装置を構成すれば、その
組立手順において加熱処理を必要としても、半導体装置
自体の形状の変化を招いてしまうことがなく、例えば外
部導出リード１６の位置が安定せずに、半導体装置が不
良品となってしまうといったこともなくなる。しかも、
加熱処理を行っても変形の発生を極力抑えることができ
るので、このような変形により半導体素子１１にストレ
スを与えてしまい、これによりその機能の破損を引き起
こすといった不具合も防ぐことができるようになる。
リードフレームを用いて半導体装置を構成すれば、その
組立手順において加熱処理を必要としても、半導体装置
自体の形状の変化を招いてしまうことがなく、例えば外
部導出リード１６の位置が安定せずに、半導体装置が不
良品となってしまうといったこともなくなる。しかも、
加熱処理を行っても変形の発生を極力抑えることができ
るので、このような変形により半導体素子１１にストレ
スを与えてしまい、これによりその機能の破損を引き起
こすといった不具合も防ぐことができるようになる。
【００２９】次に、本発明に係わる半導体装置用リード
フレームの他の実施の形態について説明する。図３は、
他の実施の形態における半導体装置用リードフレームの
半導体素子搭載部の形状を示す平面図である。
フレームの他の実施の形態について説明する。図３は、
他の実施の形態における半導体装置用リードフレームの
半導体素子搭載部の形状を示す平面図である。
【００３０】図例のように、この半導体装置用リードフ
レームは、略方形の平板状に形成された半導体素子搭載
部１ａに、複数のスリット部、すなわち第１のスリット
部２ａおよび第２のスリット部３ａが設けられている。
レームは、略方形の平板状に形成された半導体素子搭載
部１ａに、複数のスリット部、すなわち第１のスリット
部２ａおよび第２のスリット部３ａが設けられている。
【００３１】第１のスリット部２ａは、半導体素子搭載
部１ａの中心点近傍を中心にして、その半導体素子搭載
部１の縁部と平行な方向に沿って、略十字状に形成され
た開口からなるものである。なお、略十字状に形成され
た第１のスリット部２のそれぞれの端部（４か所）は、
段状（クランク形状）に形成されている。
部１ａの中心点近傍を中心にして、その半導体素子搭載
部１の縁部と平行な方向に沿って、略十字状に形成され
た開口からなるものである。なお、略十字状に形成され
た第１のスリット部２のそれぞれの端部（４か所）は、
段状（クランク形状）に形成されている。
【００３２】第２のスリット部３ａは、略方形の半導体
素子搭載部１ａの４つの縁部の中央近傍から半導体素子
搭載部１ａの中心点近傍に向けて、なおかつ第１のスリ
ット部２ａに対応する状態で、それぞれの箇所に形成さ
れた切り欠きからなるものである。なお、第２のスリッ
ト部３ａの半導体素子搭載部１中心点近傍側の端部は、
それぞれが、第１のスリット部２ａの端部に応じた段状
（クランク形状）に形成されている。
素子搭載部１ａの４つの縁部の中央近傍から半導体素子
搭載部１ａの中心点近傍に向けて、なおかつ第１のスリ
ット部２ａに対応する状態で、それぞれの箇所に形成さ
れた切り欠きからなるものである。なお、第２のスリッ
ト部３ａの半導体素子搭載部１中心点近傍側の端部は、
それぞれが、第１のスリット部２ａの端部に応じた段状
（クランク形状）に形成されている。
【００３３】このように、第１のスリット部２ａおよび
４つの第２のスリット部３ａが配置された半導体素子搭
載部１ａにおいても、半導体素子搭載部１ａの中心点近
傍を通る全ての仮想直線４と、半導体素子搭載部１ａの
縁部とこれに対向する縁部とを結ぶ全ての仮想直線５，
６とのそれぞれが、第１のスリット部２ａと第２のスリ
ット部３とのいずれか一方または両方を通過するように
なる。
４つの第２のスリット部３ａが配置された半導体素子搭
載部１ａにおいても、半導体素子搭載部１ａの中心点近
傍を通る全ての仮想直線４と、半導体素子搭載部１ａの
縁部とこれに対向する縁部とを結ぶ全ての仮想直線５，
６とのそれぞれが、第１のスリット部２ａと第２のスリ
ット部３とのいずれか一方または両方を通過するように
なる。
【００３４】したがって、このような形状の半導体素子
搭載部１ａを備える半導体装置用リードフレームにおい
ても、上述した場合と同様に、半導体素子搭載部１ａと
半導体素子１１との間の熱膨張係数の違いに起因する反
り等の変形の発生を極力抑えることができるようにな
る。
搭載部１ａを備える半導体装置用リードフレームにおい
ても、上述した場合と同様に、半導体素子搭載部１ａと
半導体素子１１との間の熱膨張係数の違いに起因する反
り等の変形の発生を極力抑えることができるようにな
る。
【００３５】なお、上述した実施の形態では、半導体素
子搭載部１，１ａの熱膨張係数のほうが半導体素子１１
よりも大きい場合を例に挙げて説明したが、例えばその
逆の場合であっても、半導体素子搭載部１，１ａが部材
の連続性を有さないように複数のスリット部を設けれ
ば、これらの間の熱膨張係数の違いに起因する反り等の
変形の発生を極力抑えることができるようになる。
子搭載部１，１ａの熱膨張係数のほうが半導体素子１１
よりも大きい場合を例に挙げて説明したが、例えばその
逆の場合であっても、半導体素子搭載部１，１ａが部材
の連続性を有さないように複数のスリット部を設けれ
ば、これらの間の熱膨張係数の違いに起因する反り等の
変形の発生を極力抑えることができるようになる。
【００３６】また、上述した実施の形態では、本発明
を、樹脂封止型半導体装置に用いられる半導体装置用リ
ードフレームに適用した場合について説明したが、これ
以外の半導体装置の用いられるリードフレームであって
も、組み立て過程において熱処理を要するものであれ
ば、本発明は適用可能であり、その場合にも上述と同様
の効果を得ることができる。
を、樹脂封止型半導体装置に用いられる半導体装置用リ
ードフレームに適用した場合について説明したが、これ
以外の半導体装置の用いられるリードフレームであって
も、組み立て過程において熱処理を要するものであれ
ば、本発明は適用可能であり、その場合にも上述と同様
の効果を得ることができる。
【００３７】
【発明の効果】以上に説明したように、本発明の半導体
装置用リードフレームでは、半導体素子搭載部が部材の
連続性を有さないように、その半導体素子搭載部に複数
のスリット部が設けられているので、例えば半導体装置
の組み立て過程において加熱処理が行われても、半導体
素子搭載部と半導体素子との熱膨張による変形量の差が
スリット部によって吸収され、熱膨張係数の違いによる
変形の発生が極力抑えることができ、結果として熱膨張
による変形に起因する半導体装置の不良品発生や機能破
損等の不具合発生を防ぐことができるようになる。
装置用リードフレームでは、半導体素子搭載部が部材の
連続性を有さないように、その半導体素子搭載部に複数
のスリット部が設けられているので、例えば半導体装置
の組み立て過程において加熱処理が行われても、半導体
素子搭載部と半導体素子との熱膨張による変形量の差が
スリット部によって吸収され、熱膨張係数の違いによる
変形の発生が極力抑えることができ、結果として熱膨張
による変形に起因する半導体装置の不良品発生や機能破
損等の不具合発生を防ぐことができるようになる。
【図１】本発明に係わる半導体装置用リードフレームの
実施の形態の一例における半導体素子搭載部の形状を示
す平面図である。
実施の形態の一例における半導体素子搭載部の形状を示
す平面図である。
【図２】図１の半導体装置用リードフレームの半導体素
子搭載部に半導体素子を搭載する手順を示す説明図であ
り、（ａ）は搭載直後の状態を示す図、（ｂ）は加熱時
の状態を示す図、（ｃ）は冷却後の状態を示す図であ
る。
子搭載部に半導体素子を搭載する手順を示す説明図であ
り、（ａ）は搭載直後の状態を示す図、（ｂ）は加熱時
の状態を示す図、（ｃ）は冷却後の状態を示す図であ
る。
【図３】本発明に係わる半導体装置用リードフレームの
他の実施の形態における半導体素子搭載部の形状を示す
平面図である。
他の実施の形態における半導体素子搭載部の形状を示す
平面図である。
【図４】樹脂封止型半導体装置の概略構成の一例を示す
断面図である。
断面図である。
【図５】従来の半導体装置用リードフレームにおける半
導体素子搭載部の形状を示す平面図である。
導体素子搭載部の形状を示す平面図である。
【図６】半導体装置用リードフレームを用いた半導体装
置の組立手順を示す説明図であり、（ａ）は半導体素子
搭載前の状態を示す図、（ｂ）は半導体素子搭載後の状
態を示す図、（ｃ）はワイヤーボンディング後の状態を
示す図、（ｄ）は樹脂封止後の状態を示す図、（ｅ）は
外部導出リード成型後のの状態を示す図である。
置の組立手順を示す説明図であり、（ａ）は半導体素子
搭載前の状態を示す図、（ｂ）は半導体素子搭載後の状
態を示す図、（ｃ）はワイヤーボンディング後の状態を
示す図、（ｄ）は樹脂封止後の状態を示す図、（ｅ）は
外部導出リード成型後のの状態を示す図である。
【図７】従来の半導体装置用リードフレームの半導体素
子搭載部に半導体素子を搭載する手順を示す説明図であ
り、（ａ）は搭載直後の状態を示す図、（ｂ）は加熱時
の状態を示す図、（ｃ）は冷却後の状態を示す図であ
る。
子搭載部に半導体素子を搭載する手順を示す説明図であ
り、（ａ）は搭載直後の状態を示す図、（ｂ）は加熱時
の状態を示す図、（ｃ）は冷却後の状態を示す図であ
る。
１…半導体素子搭載部、２，３…スリット部、４，５，
６…仮想直線、１１…半導体素子、１２…接着剤
６…仮想直線、１１…半導体素子、１２…接着剤
Claims (1)
- 【請求項１】 半導体素子が搭載される平板状の半導体
素子搭載部を備えるとともに、前記半導体素子と異なる
熱膨張係数の部材により形成された半導体装置用リード
フレームにおいて、 前記半導体素子搭載部には、前記半導体素子の搭載面か
らその裏面へ貫通する複数のスリット部が設けられ、 前記複数のスリット部は、前記半導体素子搭載部の中心
点近傍を通る全ての仮想直線および前記半導体素子搭載
部の縁部とこれに対向する縁部とを結ぶ全ての仮想直線
のそれぞれが、少なくとも一つのスリット部を通過する
ように、前記半導体素子搭載部上に配置されていること
を特徴とする半導体装置用リードフレーム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9182005A JPH1126680A (ja) | 1997-07-08 | 1997-07-08 | 半導体装置用リードフレーム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9182005A JPH1126680A (ja) | 1997-07-08 | 1997-07-08 | 半導体装置用リードフレーム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1126680A true JPH1126680A (ja) | 1999-01-29 |
Family
ID=16110666
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9182005A Pending JPH1126680A (ja) | 1997-07-08 | 1997-07-08 | 半導体装置用リードフレーム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1126680A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002007490A3 (de) * | 2000-07-18 | 2002-06-27 | Bosch Gmbh Robert | Baugruppe mit einem strukturierten trägerelement und einem mit diesem wirkverbundenen substrat |
| JP2003017625A (ja) * | 2001-06-29 | 2003-01-17 | Sony Corp | インターポーザおよび半導体パッケージ |
-
1997
- 1997-07-08 JP JP9182005A patent/JPH1126680A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002007490A3 (de) * | 2000-07-18 | 2002-06-27 | Bosch Gmbh Robert | Baugruppe mit einem strukturierten trägerelement und einem mit diesem wirkverbundenen substrat |
| JP2003017625A (ja) * | 2001-06-29 | 2003-01-17 | Sony Corp | インターポーザおよび半導体パッケージ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3034814B2 (ja) | リードフレーム構造及び半導体装置の製造方法 | |
| JP2602076B2 (ja) | 半導体装置用リードフレーム | |
| US5053852A (en) | Molded hybrid IC package and lead frame therefore | |
| JPH1126680A (ja) | 半導体装置用リードフレーム | |
| JPH04249348A (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| JP3737233B2 (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| JP4010860B2 (ja) | 混成集積回路装置およびその製造方法 | |
| JPH0151058B2 (ja) | ||
| CN101097904A (zh) | 减少翘曲的封装结构 | |
| JPH0210858A (ja) | 樹脂封止型半導体装置 | |
| JPS60121751A (ja) | 半導体装置の製法 | |
| JP3001483B2 (ja) | リードフレーム、半導体装置及びその製造方法 | |
| JP3232954B2 (ja) | 電子部品の製造方法 | |
| JP2907181B2 (ja) | 半導体装置用リードフレーム | |
| JPS5992535A (ja) | 半導体装置 | |
| JPH08181273A (ja) | リードフレーム及び半導体装置 | |
| JP2710207B2 (ja) | 半導体装置およびその製造方法 | |
| JPS6360533B2 (ja) | ||
| JP2628412B2 (ja) | リードフレームおよびこれを用いた半導体装置 | |
| JP3736207B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| KR200186000Y1 (ko) | 반도체 리드프레임 탑재판 구조 | |
| JP2549633Y2 (ja) | パワーモジュール | |
| JPH1126643A (ja) | 半導体装置 | |
| JPH03120856A (ja) | 半導体装置 | |
| JP2917556B2 (ja) | 絶縁物封止型電子部品の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040707 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040810 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050315 |