JPH1126757A5 - - Google Patents

Claims (17)

1. 半導体基板の主面側に側面が側壁絶縁膜で囲まれ少なくともダミーゲート膜を含むゲート構成パターンを形成する工程と、このゲート構成パターンの両側の半導体基板にソース・ドレイン拡散領域を形成する工程と、前記側面が側壁絶縁膜で囲まれたゲート構成パターンを覆うエッチングストッパー用のストッパー膜を形成する工程と、このストッパー膜で覆われたゲート構成パターンが形成されている領域以外の領域に第１の層間絶縁膜を形成する工程と、前記ソース・ドレイン拡散領域上の第１の層間絶縁膜を前記ストッパー膜に対して選択的に除去して第１の凹部を形成する工程と、前記ストッパー膜を除去した第１の凹部には前記ソース・ドレイン拡散領域に接続されるコンタクトプラグ材を埋め込み、少なくとも前記ダミーゲート膜を除去して得られる第２の凹部には少なくともゲート電極材を埋め込む工程とを有することを特徴とする半導体装置の製造方法。
2. 前記ゲート構成パターンは半導体膜及びその上のダミーゲート膜によって形成され、前記半導体膜の下にはゲート絶縁膜が形成されていることを特徴とする請求項１に記載の半導体装置の製造方法。
3. 前記ゲート構成パターンはダミーゲート膜のみによって形成され、このダミーゲート膜下にはダミーゲート絶縁膜が形成され、前記ダミーゲート膜及び前記ダミーゲート絶縁膜を除去して得られる第２の凹部にゲート絶縁膜を介してゲート電極材を埋め込むことを特徴とする請求項１に記載の半導体装置の製造方法。
4. 前記第１の層間絶縁膜を形成する工程は、前記ストッパー膜上に所定の絶縁膜を形成する工程と、この絶縁膜を前記ゲート構成パターンとほぼ等しい高さまで平坦化する工程とからなることを特徴とする請求項１に記載の半導体装置の製造方法。
5. 前記第１の凹部にコンタクトプラグ材、第２の凹部に少なくともゲート電極材を埋め込む工程は、前記ストッパー膜を除去した第１の凹部にコンタクトプラグ材を埋め込む工程と、その後前記ダミーゲート膜を除去して得られる第２の凹部にゲート電極材を埋め込む工程とからなることを特徴とする請求項１に記載の半導体装置の製造方法。
6. 前記第１の凹部にコンタクトプラグ材、第２の凹部に少なくともゲート電極材を埋め込む工程は、前記ストッパー膜を除去した第１の凹部にコンタクトプラグ材を埋め込む工程と、その後前記ダミーゲート膜及びその下のダミーゲート絶縁膜を除去して得られる第２の凹部にゲート絶縁膜を介してゲート電極材を埋め込む工程とからなることを特徴とする請求項１に記載の半導体装置の製造方法。
7. 前記第１の凹部にコンタクトプラグ材、第２の凹部に少なくともゲート電極材を埋め込む工程は、前記ストッパー膜を除去した第１の凹部及び前記ダミーゲート膜を除去して得られる第２の凹部に同一工程で前記コンタクトプラグ材及びゲート電極材となる同一の材料を埋め込むものであることを特徴とする請求項１に記載の半導体装置の製造方法。
8. 前記第１の凹部にコンタクトプラグ材、第２の凹部に少なくともゲート電極材を埋め込む工程は、前記ストッパー膜を除去した第１の凹部に所定のダミープラグ材を埋め込む工程と、第１の凹部にダミープラグ材を残した状態で前記ダミーゲート膜を除去して第２の凹部を形成する工程と、前記ダミープラグ材を除去する工程と、このダミープラグ材を除去した第１の凹部及び前記第２の凹部に同一工程で前記コンタクトプラグ材及びゲート電極材となる同一の材料を埋め込む工程とからなることを特徴とする請求項１に記載の半導体装置の製造方法。
9. 前記第１の凹部にコンタクトプラグ材、第２の凹部に少なくともゲート電極材を埋め込む工程は、前記ストッパー膜を除去した第１の凹部に所定のダミープラグ材を埋め込む工程と、第１の凹部にダミープラグ材を残した状態で前記ダミーゲート膜及びその下のダミーゲート絶縁膜を除去して第２の凹部を形成する工程と、この第２の凹部にゲート絶縁膜を介してゲート電極材を埋め込む工程と、前記ダミープラグ材を除去する工程と、このダミープラグ材を除去した第１の凹部にコンタクトプラグ材を埋込む工程とからなることを特徴とする請求項１に記載の半導体装置の製造方法。
10. 前記第１の凹部にコンタクトプラグ材、第２の凹部に少なくともゲート電極材を埋め込む工程の後、第２の層間絶縁膜を形成する工程と、この第２の層間絶縁膜の一部を除去してそのパターン位置が前記第１の凹部のパターン位置に対して前記ゲート構成パターンと反対方向にシフトした第３の凹部を形成する工程と、この第３の凹部に前記第１の凹部に埋め込まれたコンタクトプラグ材に接続される導電材を埋め込む工程とをさらに有することを特徴とする請求項１に記載の半導体装置の製造方法。
11. 前記第１の凹部にコンタクトプラグ材、第２の凹部に少なくともゲート電極材を埋め込む工程の後、第２の層間絶縁膜を形成する工程と、この第２の層間絶縁膜の一部を除去してそのパターン位置が前記第１の凹部のパターン位置に対して前記ゲート構成パターンと反対方向にシフトした第３の凹部及びこの第３の凹部に連なる配線用の第４の凹部を形成する工程と、これら第３の凹部及び第４の凹部に前記第１の凹部に埋め込まれたコンタクトプラグ材に接続される導電材を埋め込む工程とをさらに有することを特徴とする請求項１に記載の半導体装置の製造方法。
12. 半導体基板の主面側にゲート絶縁膜を介して形成されたゲート電極と、このゲート電極の両側の半導体基板に形成されたソース・ドレイン拡散領域と、前記ゲート電極の側面に形成された側壁絶縁膜と、前記ソース・ドレイン拡散領域に接続され前記側壁絶縁膜によって前記ゲート電極と分離されその上面の高さが前記ゲート電極の上面の高さとほぼ同一であるコンタクトプラグとを有することを特徴とする半導体装置。
13. 前記コンタクトプラグには配線に連なる導電材部が接続されており、この導電材部のパターン位置は前記コンタクトプラグのパターン位置に対して前記ゲート電極と反対方向にシフトしたものであることを特徴とする請求項１２に記載の半導体装置。
14. 前記側壁絶縁膜はシリコン酸化膜であることを特徴とする請求項１２に記載の半導体装置。
15. 半導体基板上にゲート絶縁膜を介して形成され、半導体膜とこの半導体膜上に形成されたメタル膜とを含み、前記メタル膜がその上層部分を構成し前記半導体膜がその下層部分を構成するゲート電極と、
    前記ゲート電極の側壁を囲む側壁絶縁膜と、
    前記側壁絶縁膜から所定距離隔てて形成された層間絶縁膜と、
    前記半導体基板の表面であって且つ前記ゲート電極の両側に形成された拡散層と、
    前記拡散層上であって且つ前記側壁絶縁膜と前記層間絶縁膜との間に形成され、前記ゲート電極の高さとほぼ同一の高さで且つ前記半導体膜の高さよりも高く形成され、前記ゲート電極のメタル膜よりも厚く形成されたメタル膜を含んだコンタクトプラグと、
    を備えたことを特徴とする半導体装置。
16. 半導体基板上にゲート絶縁膜を介して形成され、半導体膜とこの半導体膜上に形成されたメタル膜とを含み、前記メタル膜がその上層部分を構成し前記半導体膜がその下層部分を構成するゲート電極と、
    前記ゲート電極の側壁を囲む側壁絶縁膜と、
    前記側壁絶縁膜から所定距離隔てて形成された層間絶縁膜と、
    前記半導体基板の表面であって且つ前記ゲート電極の両側に形成された拡散層と、
    前記拡散層上であって且つ前記側壁絶縁膜と前記層間絶縁膜との間に形成され、前記ゲート電極の高さとほぼ同一の高さで形成されたコンタクトプラグと、
    前記コンタクトプラグの上面の一部及び前記コンタクトプラグの側面の一部に接したコンタクトと、
    を備えたことを特徴とする半導体装置。
17. 半導体基板上にゲート絶縁膜を介して形成され、半導体膜とこの半導体膜上に形成されたメタル膜とを含み、前記メタル膜がその上層部分を構成し前記半導体膜がその下層部分を構成するゲート電極と、
    前記ゲート電極の側壁を囲む側壁絶縁膜と、
    前記側壁絶縁膜から所定距離隔てて形成された層間絶縁膜と、
    前記半導体基板の表面であって且つ前記ゲート電極の両側に形成された拡散層と、
    前記拡散層上であって且つ前記側壁絶縁膜と前記層間絶縁膜との間に形成され、前記ゲート電極の高さとほぼ同一の高さで且つ前記半導体膜の高さよりも高く形成され、前記ゲート電極のメタル膜よりも厚く形成されたメタル膜を含んだコンタクトプラグと、
    前記コンタクトプラグの上面の一部及び前記コンタクトプラグの側面の一部に接したコンタクトと、
    を備えたことを特徴とする半導体装置。