JPH1126766A - Ｍｏｓ型電界効果トランジスタおよびその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 耐圧の低下を招かず、電流駆動能力の大きい
ＭＯＳ型電界効果トランジスタおよびその製造方法を提
供する。 【解決手段】 ゲート電極と低濃度ドレイン領域間の絶
縁膜を、ゲート酸化膜より厚くするとともに、ゲート電
圧の印加によって、低濃度ドレイン領域表面が強反転
し、キャリアが蓄積する厚さに設定する。ここで、低濃
度ドレイン領域は、ゲート電極下まで拡散しない構造と
する。このような構造のＭＯＳ型電界効果トランジスタ
を形成するため、５００オングストローム程度の窒化膜
をマスクに、不純物イオンを注入した半導体領域を熱酸
化する。薄い窒化膜により形成する酸化膜は、おおきな
バーズビークが形成され、チャネル方向への不純物イオ
ンの拡散より、酸化速度が大きくなり、低濃度ドレイン
領域上には、常に厚い酸化膜が形成することになる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体集積回路を
構成するＭＯＳ型電界効果トランジスタに関し、特に高
耐圧が要求されるＭＯＳ型電界効果トランジスタに関す
る。

【０００２】

【従来の技術】従来の高耐圧構造のＮチャネルＭＯＳ型
電界効果トランジスタを図５に示す。図において１はＰ
型シリコン基板あるいはＰウエル領域からなる素子形成
予定領域のＰ型半導体領域、２は低濃度ドレイン領域、
３は高濃度ドレイン領域、４は低濃度ソース領域、５は
高濃度ソース領域、６はゲート酸化膜、７はゲート絶縁
膜の一部を厚く形成した厚い酸化膜、８はゲート電極、
９は絶縁膜、１０はドレイン電極、１１はソース電極で
ある。

【０００３】図に示すように、従来のＭＯＳ型電界効果
トランジスタは、高耐圧化のため、高濃度ソース領域
５、高濃度ドレイン領域３をそれぞれ低濃度ソース領域
４、低濃度ドレイン領域２で取り囲む構造としていた。
更に、ゲート電極８と低濃度ドレイン領域２及び低濃度
ソース領域４の間に厚い酸化膜７を形成していた。

【０００４】この厚い酸化膜７は、製造工程を簡略化す
るため、素子分離に使用される５０００〜１００００オ
ングストロームと非常に厚いＬＯＣＯＳ酸化膜と同時に
形成していた。一般に、ＬＯＣＯＳ酸化膜の製造工程で
は、バーズビークをできるだけ小さくするため、耐酸化
性膜として１０００オングストローム以上の厚い窒化膜
を使用し、長時間の熱酸化を行う。

【０００５】

【発明が解決しようとする課題】従来の高耐圧構造のＭ
ＯＳ型電界効果トランジスタは、この長時間の熱酸化工
程の結果、低濃度ドレイン領域２及び低濃度ソース領域
４は、ゲート酸化膜６下まで拡散する構造となってい
た。このような構造では、特に、ドレイン電極１０と接
触する高濃度ドレイン領域３とゲート酸化膜６直下に形
成されるチャネル領域との間の寸法が大きくなる。その
結果、ドレイン抵抗が大きくなり、電流駆動能力が下が
るという問題点があった。本発明は上記問題点を解消
し、耐圧の低下を招かず、電流駆動能力の大きいＭＯＳ
型電界効果トランジスタおよびその製造方法を提供する
ことを目的とする。

【０００６】

【課題を解決するための手段】上記目的を達成するた
め、本願第１の発明のＭＯＳ型電界効果トランジスタ
は、一導電型の半導体領域内に形成された逆導電型のソ
ース領域およびドレイン領域と、該ソース領域およびド
レイン領域間にゲート絶縁膜を介して配置されたゲート
電極とを備えたＭＯＳ型電界効果トランジスタにおい
て、前記ドレイン領域はドレイン電極と接触する逆導電
型の高濃度拡散領域と前記ゲート電極方向に延出した逆
導電型の低濃度拡散領域とを備え、該低濃度拡散領域と
前記ゲート電極間に配置される絶縁膜を、前記ゲート絶
縁膜より厚く、かつ前記ゲート電極に電圧が印加された
とき、前記絶縁膜下の低濃度拡散領域に加わる電界強度
を緩和し、該低濃度拡散領域表面のキャリア濃度を増大
させることができる厚さとしたことを特徴とするもので
ある。

【０００７】また、本願第２の発明のＭＯＳ型電界効果
トランジスタの製造方法は、一導電型の半導体領域内に
形成された逆導電型のソース領域およびドレイン領域
と、該ソース領域およびドレイン領域間にゲート酸化膜
を介して形成されたゲート電極とを備え、少なくとも前
記ドレイン領域はドレイン電極と接触する逆導電型の高
濃度拡散領域と前記ゲート電極方向に延出した逆導電型
の低濃度拡散領域とからなり、該低濃度拡散領域と前記
ゲート電極間に、前記ゲート酸化膜より厚い酸化膜を備
えたＭＯＳ型電界効果トランジスタの製造方法におい
て、前記ゲート電極形成領域上に耐酸化性膜を形成する
工程と、該耐酸化性膜をマスクに、前記低濃度拡散領域
を形成するための不純物を前記半導体領域内に導入する
工程と、前記耐酸化性膜をマスクに熱酸化を行い、前記
不純物の拡散領域と前記耐酸化性膜間に、ゲート酸化膜
より厚い酸化膜を形成する工程とを含み、該厚い酸化膜
は、前記ゲート電極に電圧が印加されたとき、該酸化膜
下の低濃度拡散領域に加わる電界強度を緩和し、かつ該
低濃度拡散領域表面のキャリア濃度を増大させることが
できる厚さとすることを特徴とするものである。

【０００８】

【発明の実施の形態】以下、第１および第２の発明の実
施の形態について、ＮチャネルＭＯＳ型電界効果トラン
ジスタを例に取り、製造工程に従い説明する。まず、Ｐ
型シリコン基板あるいはＰ型ウエル領域からなる素子形
成予定領域のＰ型半導体領域１表面に、酸化膜１２と、
酸化膜１２上に耐酸化性膜となる窒化膜１３を積層形成
する。ここで、窒化膜１３の厚さは、通常のＬＯＣＯＳ
酸化膜を形成する際に使用する窒化膜の厚さより薄くす
る。具体的には、耐酸化性膜として使用可能な３００オ
ングストロームより厚く、適当なバーズビークが形成す
る５００オングストロームを越えない厚さとする。その
後、ホトレジストをマスクとしてチャネル形成領域を残
し、窒化膜１３をエッチング除去する。

【０００９】低濃度ドレイン領域及び低濃度ソース領域
を開口するホトレジストを形成し、図１に破線で示す領
域に、リンイオンを注入する（図１）。ホトレジストを
除去した後、窒化膜１３をマスクとして、半導体領域１
表面を熱酸化し、１５００オングストローム程度の厚い
酸化膜１４を形成する。この厚い酸化膜１４の厚さは、
後述するように、ＭＯＳ型電界効果トランジスタの動作
条件に従い、適宜選択される。この酸化膜１４の形成と
同時に、先に注入したリンイオンが熱拡散し、不純物濃
度が５．０×１０16〜１．０×１０17atom／cm3程度の
低濃度ドレイン領域２及び低濃度ソース領域４が形成さ
れる（図２）。

【００１０】この薄い窒化膜１３をマスクとして使用
し、リンイオンが注入された半導体領域１表面に厚い酸
化膜１４を形成することが、本発明の大きな特徴であ
る。薄い窒化膜１３を使用して熱酸化を行うと、ＬＯＣ
ＯＳ酸化膜を形成する場合と比較して大きなバーズビー
クが形成され、チャネル方向の酸化物の成長速度を不純
物イオンの拡散速度に較べて大きくすることができる。
このように、バーズビークの成長速度が大きくなる条
件、具体的には、耐酸化性膜の厚さ、熱処理温度、およ
び時間と、拡散する不純物イオンの組み合わせを適宜選
択することで、低濃度ドレイン領域２が、常に、厚い酸
化膜１４の下に配置するようになる。

【００１１】窒化膜１３とその下に残る酸化膜１２をエ
ッチング除去し、チャネル形成領域のＰ型半導体領域１
表面を、露出させる。再度、熱酸化を行い、露出するＰ
型半導体領域１表面ににゲート酸化膜６を形成する。こ
のエッチング工程、熱酸化工程により、ゲート酸化膜６
および厚い酸化膜１４の厚さは、それぞれ５００オング
ストローム、１０００オングストロームとなる。次に、
全面にゲート電極を構成するポリシリコン膜を形成し、
ホトレジストをマスクとしてエッチングを行い、ゲート
電極８を形成する。ここで、ゲート電極８は、一部が厚
い酸化膜１４上に重なるように形成される（図３）。

【００１２】以下、通常のＭＯＳ型電界効果トランジス
タの製造工程に従い、絶縁膜９を形成し、厚い酸化膜１
４の一部をエッチング除去し、低濃度ドレイン領域２、
低濃度ソース領域４内に、それぞれ高濃度ドレイン領域
３、高濃度ソース領域５を形成する。その後、それぞれ
に接続するドレイン電極１０、ソース電極１１を形成
し、ＭＯＳ型電界効果トランジスタを完成する（図
４）。

【００１３】このように形成されたＭＯＳ型電界効果ト
ランジスタは、低濃度ドレイン領域２とゲート電極８間
の厚い酸化膜１４によって、低濃度ドレイン領域２に加
わる電界強度を小さくすることができる。同時に、ゲー
ト電極８に印加される電圧によって、低濃度ドレイン領
域２表面にキャリア（電子）が蓄積する。このキャリア
により、ドレイン抵抗を低減することができる。その結
果、ＭＯＳ型電界強度トランジスタは高耐圧化と同時
に、大きい電流駆動能力を得ることができる。上記構造
の厚い酸化膜が１０００オングストローム程度のＭＯＳ
型電界効果トランジスタでは、ソース、ドレイン間電圧
Ｖｄｓが、ゲート、ソース間電圧Ｖｇより大きくなる
と、低濃度ドレイン領域２表面にキャリアが蓄積し、電
流駆動能力が向上する。

【００１４】低濃度ドレイン領域２とゲート電極８間の
厚い酸化膜１４の厚さは、上記条件に限定されることな
く、ゲート電極８に印加される電圧に応じて、適宜設定
されることになる。即ち、低濃度ドレイン領域２に加わ
る電界強度を小さくするため、厚い酸化膜１４の厚さは
できるだけ厚い方が好ましい。同時に、ゲート電極８に
印加される電圧によって、低濃度ドレイン領域３表面に
キャリア（電子）が蓄積できる厚さに設定する必要があ
る。つまり、ゲート電極８に印加される電圧が大きいほ
ど、厚い酸化膜１４を厚く形成することが可能となる。

【００１５】以上のように、本発明のＭＯＳ型電界効果
トランジスタでは、低濃度ドレイン領域２表面にキャリ
ア（電子）が蓄積する結果、ドレイン電極１０に接続す
る高濃度ドレイン領域３とゲート酸化膜直下のチャネル
領域との寸法が大きい場合でも、ドレイン抵抗を小さく
することができ、電流駆動能力を向上させることが可能
となる。さらに、低濃度ドレイン領域２に加わる電界強
度は、厚い酸化膜１４の厚さに比例し、厚さが厚いほ
ど、その大きさが緩和される。これにより、バンド間ト
ンネル現象が緩和されるという効果があり、ホットキャ
リアのゲート酸化膜への注入を防ぐことができる。ま
た、高濃度ドレイン領域をゲート電極から離して形成す
ることができるため、インパクトアイオニゼーションが
緩和されるという効果があり、耐圧の低下を防ぐことが
できる。

【００１６】上記構造のＭＯＳ型電界効果トランジスタ
について、シュミレーションを行った結果、ソース、ド
レイン間電圧Ｖｄｓ＝２０Ｖ、ゲート電圧Ｖｇ＝４Ｖと
したとき、ゲート電極がオーバーラップする１０００オ
ングストローム程度の厚い酸化膜１４下の低濃度ドレイ
ン領域２では、電界強度が、厚い酸化膜１４が無い場合
６．０×１０5Ｖ／ｃｍであったものが、３．０×１０5
Ｖ／ｃｍに低減された。この結果は、バンド間トンネル
現象が緩和されることを示している。また、低濃度ドレ
イン領域２とゲート酸化膜６下のチャネルとの境界付近
の電界強度は、２．０×１０5Ｖ／ｃｍから１．０×１
０5Ｖ／ｃｍ以下に低減された。この結果は、ホットキ
ャリア耐性が改善されたことを示している。

【００１７】本発明の製造方法では、耐酸化性膜の厚さ
等を選択することで、簡便に所望の構造のＭＯＳ型電界
効果トランジスタを得ることが可能となった。本発明の
製造方法は、簡便な方法であり、歩留まり良くＭＯＳ型
電界効果トランジスタを形成することができる。

【００１８】本発明の製造方法は、上記方法に限定され
ることなく、種々変更することができる。例えば、図１
に示す窒化膜１３は、素子分離に使用するフィールド酸
化膜を形成するため、厚い（３０００オングストロー
ム）窒化膜を形成し、フィールド酸化膜を形成した後、
５００オングストローム程度まで薄膜化、パターニング
して、厚い酸化膜を形成するための耐酸化性膜として使
用することも可能である。また、注入する不純物は、リ
ンに限定されることはなく、砒素など、厚い酸化膜の酸
化速度に応じて、所望の拡散係数を有する不純物イオン
を適宜選択すればよい。

【００１９】以上、ＮチャネルＭＯＳ型電界効果トラン
ジスタについて説明を行ったが、ＰチャネルＭＯＳ型電
界効果トランジスタについても、同様な製造方法に従い
形成することが可能であり、同様の効果が期待できるこ
とはいうまでもない。

【００２０】

【発明の効果】以上説明したように、第１の発明のＭＯ
Ｓ型電界効果トランジスタは、低濃度ドレイン領域とゲ
ート電極あるいはチャネル領域近傍に電界強度が緩和さ
れ、バンド間トンネリング、ホットキャリアによる劣化
が改善され、リーク特性、ホットキャリア耐性の向上に
効果がある。

【００２１】さらに、ゲート電極が厚い酸化膜上に形成
されるため、ゲート容量を小さくすることができ、高速
動作が可能となるという効果もある。

【００２２】また、第２の発明のＭＯＳ型電界効果トラ
ンジスタの製造方法は、薄い耐酸化性膜をマスクに熱酸
化を行うことにより、大きなバーズビークを形成するこ
とができ、所望の形状を、複雑な製造工程を経ることな
く簡便に形成することができる。

【図面の簡単な説明】

【図１】本発明の実施の形態の説明図である。

【図２】本発明の実施の形態の説明図である。

【図３】本発明の実施の形態の説明図である。

【図４】本発明の実施の形態の説明図である。

【図５】従来の高耐圧構造のＭＯＳ型電界効果トランジ
スタの説明図である。

【符号の説明】

１ Ｐ型半導体領域 ２ 低濃度ドレイン領域 ３ 高濃度ドレイン領域 ４ 低濃度ソース領域 ５ 高濃度ソース領域 ６ ゲート酸化膜 ７ 厚い酸化膜 ８ ゲート電極 ９ 絶縁膜 １０ ドレイン電極 １１ ソース電極 １２ 酸化膜 １３ 窒化膜 １４ 厚い酸化膜

Claims (2)

【特許請求の範囲】
1. 【請求項１】 一導電型の半導体領域内に形成された逆
   導電型のソース領域およびドレイン領域と、該ソース領
   域およびドレイン領域間にゲート絶縁膜を介して配置さ
   れたゲート電極とを備えたＭＯＳ型電界効果トランジス
   タにおいて、 前記ドレイン領域はドレイン電極と接触する逆導電型の
   高濃度拡散領域と前記ゲート電極方向に延出した逆導電
   型の低濃度拡散領域とを備え、 該低濃度拡散領域と前記ゲート電極間に配置される絶縁
   膜を、前記ゲート絶縁膜より厚く、かつ前記ゲート電極
   に電圧が印加されたとき、前記絶縁膜下の低濃度拡散領
   域に加わる電界強度を緩和し、該低濃度拡散領域表面の
   キャリア濃度を増大させることができる厚さとしたこと
   を特徴とするＭＯＳ型電界効果トランジスタ。
2. 【請求項２】 一導電型の半導体領域内に形成された逆
   導電型のソース領域およびドレイン領域と、該ソース領
   域およびドレイン領域間にゲート酸化膜を介して形成さ
   れたゲート電極とを備え、少なくとも前記ドレイン領域
   はドレイン電極と接触する逆導電型の高濃度拡散領域と
   前記ゲート電極方向に延出した逆導電型の低濃度拡散領
   域とからなり、該低濃度拡散領域と前記ゲート電極間
   に、前記ゲート酸化膜より厚い酸化膜を備えたＭＯＳ型
   電界効果トランジスタの製造方法において、 前記ゲート電極形成領域上に耐酸化性膜を形成する工程
   と、 該耐酸化性膜をマスクに、前記低濃度拡散領域を形成す
   るための不純物を前記半導体領域内に導入する工程と、 前記耐酸化性膜をマスクに熱酸化を行い、前記不純物の
   拡散領域と前記耐酸化性膜間に、ゲート酸化膜より厚い
   酸化膜を形成する工程とを含み、 該厚い酸化膜は、前記ゲート電極に電圧が印加されたと
   き、該酸化膜下の低濃度拡散領域に加わる電界強度を緩
   和し、かつ該低濃度拡散領域表面のキャリア濃度を増大
   させることができる厚さとすることを特徴とするＭＯＳ
   型電界効果トランジスタの製造方法。