JPH11273013A - 磁気ディスク装置 - Google Patents

Abstract

(57)【要約】 【課題】 従来の磁気ディスク装置におけるＡＧＣルー
プ回路は、オフセットキャンセル回路の消費電流が増大
するとともに、占有面積および発生する出力雑音も大き
くなってしまうという問題点があった。 【解決手段】 磁気ヘッドにより読み出されて信号を増
幅する読出し回路（５４）と、可変利得アンプ（１１）
とローパスフィルタ（１２）と後段アンプ（１３）と利
得制御電圧発生回路（１４）とからなるＡＧＣループ回
路を備え読出し回路からの信号に基づいて必要なデータ
を抽出するとともに上記ヘッド駆動モータのサーボ信号
を生成する信号処理回路（５５）と、上記回転駆動モー
タを制御する制御回路（５８）とを備えた磁気ディスク
装置において、上記信号処理回路のＡＧＣループ回路に
は、後段アンプのオフセットキャンセル回路（１５）と
は別個に、電圧入力・電流出力型アンプからなり上記可
変利得アンプもしくはローパスフィルタの出力電圧に基
づいて可変利得アンプ内の電流経路から引き抜く電流を
調整可能なオフセットキャンセル回路（１６）を設け
た。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、可変利得アンプの
オフセットキャンセル回路に適用して有効な技術さらに
は磁気ヘッドからの読出し信号を増幅するＡＧＣ（自動
利得制御）ループ回路を含む磁気ディスク装置に利用し
て有効な技術に関する。

【０００２】

【従来の技術】従来、磁気ディスク型記憶装置におい
て、記録媒体である磁気ディスクへのデータの書込みや
磁気ディスクからのデータの読出しは、磁気ヘッドを介
して行われる。この磁気ヘッドには、データの読み出し
（検出および増幅）を行なうためのリードアンプやデー
タの書き込みを行なうためのライトアンプと呼ばれる回
路を備えたリード・ライトＩＣ(ヘッドドライバ)が結合
される。そして、このリード・ライトＩＣには、該リー
ド・ライトＩＣからの読出し信号に基づいて必要なデー
タを抽出する回路や必要に応じてヘッド駆動モータのサ
ーボ信号を生成する回路等を備えた信号処理回路（ＬＳ
Ｉ）が接続されるようにされており、この信号処理ＬＳ
Ｉ内のリード系には、ＶＧＡ（可変利得アンプ）を備え
リード・ライトＩＣからの読出し信号Ｒｉｎｘ，Ｒｉｎ
ｙを振幅が一定になるように増幅するＡＧＣ（自動利得
制御）ループ回路が設けられる。

【０００３】図７に、従来のＡＧＣループ回路の構成例
が示されている。図７に示されているように、ＡＧＣル
ープ回路は、読出し信号が入力される可変利得アンプＶ
ＧＡと、読出し信号から高周波のノイズ成分を除去する
ローパスフィルタＬＰＦと、読出し信号をさらに増幅す
る後段アンプＡＭＰと、該後段アンプの出力を監視して
その出力振幅が常に所定のレベルになるように可変利得
アンプＶＧＡの利得を制御する制御電圧Ｖｃを形成しフ
ィードバックする利得制御電圧形成回路ＡＧＣＤＥＴと
により構成されている。

【０００４】上記可変利得アンプや後段アンプは差動増
幅回路により構成されるが、差動増幅回路は、対をなす
素子等のアンバランスによりオフセットが生じる。そし
て、オフセットがあると、交流入力信号を増幅したとき
に出力信号波形の中心電位が所望の電位からずれてしま
い、正確なデータの再生ができなくなる。また、磁気デ
ィスク型記憶装置においては、データ読出し信号に基づ
いて磁気ヘッドの位置決め制御を行なっている。そのた
め、データ読出し信号を増幅するアンプを構成する差動
増幅回路にオフセットがあると正確なヘッドの位置決め
が行なえないという不具合がある。

【０００５】従来のＡＧＣループ回路においては、最終
出力からオフセットを除去できれば良いという考えか
ら、図７に示すように、後段アンプＡＭＰにオフセット
キャンセル回路が設けられていた。

【０００６】

【発明が解決しようとする課題】しかしながら、従来の
ＡＧＣループ回路においては、利得可変アンプの利得が
−４０〜９ｄＢに対して後段アンプの利得が２６ｄＢの
ように設計されているにも関わらず、利得可変アンプの
オフセットをキャンセルするようにしていないため、後
段アンプＡＭＰの入力側（図７のノードＮａ）で平均し
て約１０ｍＶのオフセットが生じていたため、これによ
って後段アンプＡＭＰの出力側（図７のノードＮｂ）で
は約２００ｍＶ、最大では５００ｍＶに近いオフセット
が発生してしまい、これをキャンセルするにはオフセッ
トキャンセル回路のダイナミックレンジを広げなくては
ならなかった。その結果、従来のＡＧＣループ回路で
は、オフセットキャンセル回路の消費電流が増大すると
ともに、占有面積および発生する出力雑音も大きくなっ
てしまうという問題点があった。

【０００７】この発明の目的は、消費電流および占有面
積を増大させることなくＡＧＣループ回路のオフセット
を低減可能なオフセットキャンセル回路を備えた磁気デ
ィスク装置を提供することにある。

【０００８】この発明の他の目的は、磁気ディスク装置
のＡＧＣループ回路における出力雑音を低減することに
ある。

【０００９】この発明の前記ならびにそのほかの目的と
新規な特徴については、本明細書の記述および添附図面
から明らかになるであろう。

【００１０】

【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を説明すれば、下記のと
おりである。

【００１１】すなわち、磁気ディスクを回転駆動する回
転駆動モータと、磁気ディスクに記憶されているデータ
を読み取る磁気ヘッドと、該磁気ヘッドの位置決めを行
なうヘッド駆動モータと、上記磁気ヘッドにより読み取
られた信号を増幅する読出し回路と、可変利得アンプと
ローパスフィルタと後段アンプと利得制御電圧発生回路
とからなるＡＧＣループ回路を備え前記読出し回路から
の読出し信号を増幅しデータを再生する信号処理回路
と、上記回転駆動モータを制御する制御回路とを備えた
磁気ディスク装置において、上記信号処理回路のＡＧＣ
ループ回路には、上記後段アンプのオフセットキャンセ
ル回路とは別個に、電圧入力・電流出力型アンプからな
り可変利得アンプもしくはローパスフィルタの出力電圧
に基づいてオフセットをキャンセルするように可変利得
アンプ内の電流経路から引き抜く電流を調整するオフセ
ットキャンセル回路を設けるようにしたものである。

【００１２】上記した手段によれば、後段アンプの利得
が大きいＡＧＣループ回路において可変利得アンプもし
くはローパスフィルタの出力側にもオフセットキャンセ
ル回路を設けているため、後段アンプの入力側における
オフセットを低減することができ、これによって後段ア
ンプのオフセットキャンセル回路のダイナミックレンジ
を大きくする必要がなくなり、消費電流および占有面積
を増大させることなくＡＧＣループ回路のオフセットを
大幅に小さくすることができるとともに、出力雑音を低
減することができる。

【００１３】さらに、上記オフセットキャンセル回路
は、次段の回路に対応した第１の差動アンプと、ハイパ
スフィルタ機能のための容量を有する第２の差動アンプ
と、該第２の差動アンプの差動出力に応じた電流を出力
する第３の差動アンプとにより構成する。これにより、
オフセットキャンセル機能を有し所望の利得および周波
数特性を有するアンプを容易に設計することができる。

【００１４】また、上記第２の差動アンプは、上記第１
の差動アンプの出力がベースに差動信号として入力され
るとともにエミッタ間が抵抗を介して接続された一対の
バイポーラ差動トランジスタと、これらの差動トランジ
スタのエミッタ端子にそれぞれ接続された定電流源と、
上記差動トランジスタのコレクタ端子にそれぞれ接続さ
れた定電流源と、上記差動トランジスタのコレクタ端子
間に接続された容量とから構成し、上記差動トランジス
タのエミッタ端子間に異なる抵抗値を有する複数の抵抗
が並列に設けられ、切換えスイッチにより上記複数の抵
抗のいずれか一つを接続可能に構成する。これにより、
例えばヘッドの位置決めのためのサーボ制御動作モード
と読出し信号からデータを抽出するリード動作モード等
に応じてＡＧＣループ回路の特性を切り換えることがで
きる。

【００１５】

【発明の実施の形態】以下、本発明の好適な実施例を図
面に基づいて説明する。

【００１６】図１は、本発明に係るオフセットキャンセ
ル回路を備えた可変利得アンプとそれを用いたＡＧＣル
ープ回路の一実施例を示す。この実施例のＡＧＣループ
回路は、読出し信号Ｖｉｎを増幅する可変利得アンプ１
１と、読出し信号Ｖｉｎから高周波のノイズ成分を除去
するローパスフィルタ１２と、読出し信号をさらに増幅
する後段アンプ１３と、後段アンプ１３の出力を監視し
てその出力振幅が所定のレベルになるように可変利得ア
ンプ１１にフィードバックする制御電圧Ｖｃを形成する
ＡＧＣ制御電圧形成回路１４とにより構成され、上記後
段アンプ１３のオフセットをキャンセルするオフセット
キャンセル回路１５とは別個に、上記利得可変アンプ１
１のオフセットをキャンセルするオフセットキャンセル
回路１６が設けられている。

【００１７】この実施例のオフセットキャンセル回路１
６は、特に制限されないが、３個の差動アンプ６１，６
２，６３からなり、全体として電圧入力・電流出力型の
ｇｍアンプを構成しており、可変利得アンプ１１の出力
電圧に基づいて可変利得アンプ１１内の電流経路から引
き抜く電流を調整することで利得可変アンプ１１のオフ
セットをキャンセルするように構成されている。なお、
図１のＡＧＣループ回路においては、利得可変アンプ１
１およびオフセットキャンセル回路１６全体としての利
得が−４０〜９ｄＢに、また後段アンプの利得が２６ｄ
Ｂとなるように設計される。

【００１８】図２に、上記利得可変アンプ１１とオフセ
ットキャンセル回路１６を構成する差動アンプ６１〜６
３の具体的な回路例が示されている。

【００１９】利得可変アンプ１１は、図２に示すよう
に、例えばベースに差動信号Ｖｉｎが入力されエミッタ
端子にはそれぞれ定電流源Ｉ１，Ｉ２が接続されるとと
もにエミッタ同士が抵抗Ｒ０を介して接続された一対の
差動トランジスタＱ１，Ｑ２と、このトランジスタＱ
１，Ｑ２のコレクタ端子と電源電圧Ｖｃｃにそれぞれエ
ミッタ端子とコレクタ端子が接続されベースに利得制御
電圧Ｖｃが入力されるトランジスタＱ３，Ｑ４と、これ
らのトランジスタＱ３，Ｑ４とそれぞれ並列形態に設け
られ上記トランジスタＱ１，Ｑ２のコレクタ端子と電源
電圧Ｖｃｃとの間にそれぞれ抵抗Ｒ１，Ｒ１と直列に接
続されかつ互いにベースが結合されたトランジスタＱ５
およびＱ６とから構成されている。そして、このトラン
ジスタＱ５，Ｑ６のコレクタから出力が取り出されるよ
うにされている。

【００２０】上記オフセットキャンセル回路１６を構成
する差動アンプ６１〜６３は、特に制限されないが、こ
の実施例ではそれぞれｇｍアンプで構成されており、そ
のうち上記利得可変アンプ１１の出力端子に接続された
第１の差動アンプ６１は、利得可変アンプ１１の出力電
圧がベースに差動信号として入力されエミッタ端子には
それぞれ定電流源Ｉ１１，Ｉ１２が接続されるとともに
エミッタ間が抵抗Ｒ１０を介して接続された一対の差動
トランジスタＱ１１，Ｑ１２と、このＱ１１，Ｑ１２の
コレクタ端子と電源電圧Ｖｃｃとの間にそれぞれ接続さ
れた抵抗Ｒ２，Ｒ２とから構成され、トランジスタＱ１
１，Ｑ１２のコレクタから出力が取り出されるようにさ
れている。

【００２１】また、上記オフセットキャンセル回路１６
を構成する第２の差動アンプ６２は、前段の差動アンプ
６１の出力電圧がベースに差動信号として入力されエミ
ッタ端子にはそれぞれ定電流源Ｉ２１，Ｉ２２が接続さ
れるとともにエミッタ間が抵抗Ｒ２０を介して接続され
た一対の差動トランジスタＱ２１，Ｑ２２と、このＱ２
１，Ｑ２２のコレクタ端子と電源電圧Ｖｃｃとの間にそ
れぞれ接続された定電流源Ｉ２３，Ｉ２４と、トランジ
スタＱ２１，Ｑ２２のコレクタ端子間に接続された容量
Ｃとから構成され、トランジスタＱ１１，Ｑ１２のコレ
クタから出力が取り出されるようにされている。容量Ｃ
を設けることによりこの差動アンプ６２は、直流成分を
カットするハイパスフィルタとしても機能する。定電流
源Ｉ２１〜Ｉ２４の電流値はすべて同一である。

【００２２】さらに、上記オフセットキャンセル回路１
６を構成する第３の差動アンプ６３は、前段の差動アン
プ６２の出力電圧がゲート端子に差動信号として入力さ
れソース端子が互いに結合されたｎチャネル形の差動Ｍ
ＯＳＦＥＴ Ｑ３１，Ｑ３２と、このＭＯＳＦＥＴ Ｑ
３１，Ｑ３２の共通ソース端子に定電流源Ｉ３０とから
構成され、上記差動ＭＯＳＦＥＴ Ｑ３１，Ｑ３２のド
レイン端子が前記利得可変アンプ１１の一対の出力ノー
ドＮ１，Ｎ２に接続され、利得可変アンプ１１の電流経
路から電流の一部を引き抜き可能にされるとともに、前
段のアンプ６２の出力電圧すなわち利得可変アンプ１１
の出力電圧に応じて引き抜く電流を調整可能に構成され
ている。

【００２３】なお、この第３の差動アンプは、ＭＯＳＦ
ＥＴ Ｑ３１，Ｑ３２の代わりにバイポーラトランジス
タを用いた差動アンプで構成することも可能である。た
だし、ＭＯＳＦＥＴを用いた差動アンプの場合には、Ｍ
ＯＳＦＥＴの素子サイズを小さくして入力範囲を広くす
ることができるので、バイポーラトランジスタを用いた
差動アンプよりも小さな占有面積、少ない消費電流で大
きなダイナミックレンジを得ることができるという利点
がある。

【００２４】次に、図２の実施例回路の作用を説明す
る。

【００２５】今仮に、利得可変アンプ１１において、利
得可変アンプ１１の有するオフセットにより出力Ｖout1
がＶout2よりもΔＶだけ高くなったとする。すると、オ
フセットキャンセル回路１６を構成する第１の差動アン
プ６１のトランジスタＱ１１に流れる電流ｉ１がＱ１２
に流れる電流ｉ２よりも大きくなって出力Ｖout11より
もＶout12の方が高くなる。これによって、第２の差動
アンプ６２では、トランジスタＱ２１のコレクタ電流の
方がＱ２２のコレクタ電流よりも多くなり、定電流源Ｉ
２３の電流で足りない分は容量ＣからＱ２１へ流れ、逆
にＱ２２のコレクタ電流が少なくなることによって余っ
た定電流源Ｉ２４の電流は容量Ｃに流れ込む。また、ト
ランジスタＱ２１のコレクタ電流のうち定電流源Ｉ２１
の電流で引ききれない分は抵抗Ｒ２０を通って定電流源
Ｉ２２へ流れ込み、定電流源Ｉ２２では減少したＱ２２
のコレクタ電流では足りない分が抵抗Ｒ２０から流れ込
む電流で補償される。

【００２６】このようにして、第２の差動アンプ６２に
おいて、トランジスタＱ２１のコレクタ電流がＱ２２の
コレクタ電流よりも増加すると、出力Ｖout21よりもＶo
ut22の方が高くなる。その結果、第３の差動アンプ６３
では、ＭＯＳＦＥＴ Ｑ３１がＱ３２よりも強くオンさ
れて利得可変アンプ１１の出力ノードＮ１からの引き抜
き電流Ｉout1よりも出力ノードＮ２からの引き抜き電流
Ｉout2の方が大きくなって出力Ｖout2を引き下げてＶou
t1に近づけるように作用する。また、利得可変アンプ１
１の出力Ｖout1がオフセットによりＶout2よりもΔＶだ
け低くなったときはオフセットキャンセル回路１６が上
記とは逆に動作して、利得可変アンプ１１の出力ノード
Ｎ１からの引き抜き電流Ｉout1よりも出力ノードＮ２か
らの引き抜き電流Ｉout2の方が小さくなって出力Ｖout2
を引き上げてＶout1に近づけるように作用する。

【００２７】この実施例の回路において、利得可変アン
プ１１の利得をｇｍ１、オフセットキャンセル回路１６
を構成する各差動アンプ６１，６２，６３の利得をｇｍ
２，ｇｍ３，ｇｍ４、アンプ１１，６１内の抵抗Ｒ１，
Ｒ２の抵抗値をｒ１，ｒ２とすると、利得可変アンプ１
１およびオフセットキャンセル回路１６の伝達関数は Ｖout／Ｖin＝Ｓ・gm1・gm2・r1・r2／(Ｓ+gm2・gm3・gm4・r1・
r2/Ｃ) 利得可変アンプ１１およびオフセットキャンセル回路１
６全体としての利得Ｇは Ｇ＝ｇｍ１・ｇｍ２・ｒ１・ｒ２ カットオフ周波数ｆｃは、 ｆｃ＝gm2・gm3・gm4・r1・r2／２πＣ で表される。なお、上式において、Ｓはラプラス変換に
おける演算子である。

【００２８】実施例の回路において、例えば、利得可変
アンプ１１およびオフセットキャンセル回路１６全体の
利得Ｇが９ｄＢ、ｆｃが９００ｋＨｚの場合、後段アン
プ１３の入力ノードＮａにおけるオフセットは従来の回
路では数１０ｍＶあったものが数ｍＶに低減させること
ができる。そのため、後段アンプ１３に設けられている
オフセットキャンセル回路１５の入力ダイナミックレン
ジは、オフセットキャンセル回路１６を設けないときは
約３８０ｍＶ必要であったものが、オフセットキャンセ
ル回路１６を設けたことにより、約４０ｍＶに下げるこ
とができる。また、上記利得可変アンプ１１のオフセッ
トキャンセル回路１６が図２に示すような３個のｇｍア
ンプ６１，６２，６３で構成されていると、アンプの特
性が上記のような式で表されるため、回路の設計が極め
て容易である。

【００２９】図３はオフセットキャンセル回路１６の他
の実施例を示す。この実施例は、オフセットキャンセル
回路１６を構成する第２の差動アンプ６２において、ト
ランジスタＱ２１，Ｑ２２のエミッタ端子間に接続され
る抵抗Ｒ３０と並列に異なる抵抗値を有する抵抗Ｒ３
０’を設けて、切換えスイッチＳＷ１によりＲ３０とＲ
３０’のいずれか一方を接続可能な構成にしたものであ
る。なお、抵抗Ｒ３０，Ｒ３０’はＭＯＳＦＥＴのオン
抵抗を利用して構成することができる。

【００３０】この実施例においては、スイッチＳＷ１を
切り換えることにより差動アンプ６２の利得ｇｍ２を変
えてオフセットキャンセル回路１６のカットオフ周波数
ｆｃを切り換えることができる。例えば、抵抗値の大き
な方の抵抗を接続するようにスイッチＳＷ１を制御して
やると、利得ｇｍ２が小さくなってカットオフ周波数ｆ
ｃが低くなる。このような回路は、磁気ディスク装置に
おいて、ヘッドの位置決めのためのサーボ制御動作モー
ドと読出し信号からデータを再生するリードモードとで
ＡＧＣループ回路の応答性を切り換えたり、使用するヘ
ッドの種類やシステムの仕様（例えば磁気ディスクの回
転速度）等が異なる場合に最適の状態で読出し信号を増
幅したりすることができるようにするのに有効である。

【００３１】図４はＡＧＣループ回路の他の実施例を示
す。この実施例は、利得可変アンプ１１の出力を監視し
てフィードバックをかける代わりに、ローパスフィルタ
１２の出力を監視して利得可変アンプ１１にフィードバ
ックをかけるようにしたオフセットキャンセル回路１
６’を設けたものであり、オフセットキャンセル回路１
６’の構成は図２に示されている回路と同様で良く、作
用もほぼ同じである。この実施例のオフセットキャンセ
ル回路１６’は、ローパスフィルタ１２において生じる
オフセットもキャンセルできるので、第１の実施例のオ
フセットキャンセル回路に比べて後段アンプ１３の入力
側のオフセットをさらに小さくすることができる。

【００３２】次に、本発明に係るオフセットキャンセル
回路を備えた可変利得アンプを使用して好適なシステム
の一例を説明する。図５はハードディスク装置の概略構
成、図６はハードディスク装置を構成する信号処理回路
（ＬＳＩ）の構成を示すもので、本発明に係るオフセッ
トキャンセル回路を備えた可変利得アンプは、信号処理
回路内のＡＧＣループ回路の部分に使用される。

【００３３】図５のハードディスク装置の構成を簡単に
説明すると、５０は磁気ディスク、５１は磁気ディスク
を回転させるスピンドルモータ、５２は磁気ディスク５
０に対するデータの書込み、読取りを行なう磁気ヘッ
ド、５３は磁気ヘッド５２の位置決め用のボイスコイル
モータ、５４は磁気ヘッド５２に書込み電流を流すライ
トアンプや磁気ヘッド５２により読み取られた信号を増
幅するためのリードアンプを有するリード・ライトＩ
Ｃ、５５はライトデータにＩＤ情報を付加して書込み信
号を形成したり読出し信号からデータを抽出したりする
信号処理用ＬＳＩ、５６はボイスコイルモータ５３を駆
動するドライバ、５７はスピンドルモータ５１を駆動す
るドライバ、５８はマイクロプロセッサ等に代わってハ
ードディスク装置全体を制御するハードディスク・コン
トローラである。図５の実施例では、ハードディスク・
コントローラ５８がスピンドルモータ５１を制御するよ
うに構成されているが、ハードディスク・コントローラ
５８とは別個にスピンドルモータ５１を制御する回路を
設けても良い。

【００３４】上記信号処理用ＬＳＩ５５にはリード系の
回路とライト系の回路が設けられており、このうちリー
ド系の回路は、図６に示すように、読出し信号Ｒｉｎ
ｘ，Ｒｉｎｙを増幅する前記実施例のＡＧＣループ回路
５０１と、読出し信号Ｒｉｎｘ，Ｒｉｎｙのデータ部の
信号をデジタル信号に変換するＡＤ変換回路５０３と、
ヘッド位置決め用のサーボ信号を生成するサーボ信号生
成回路５０４などから構成されている。

【００３５】読出し信号Ｒｉｎｘ，Ｒｉｎｙを増幅する
前記実施例のＡＧＣループ回路５０１を構成するＶＧＡ
アンプのオフセットキャンセル回路として本発明に係る
オフセットキャンセル回路を適用することによって、Ｖ
ＧＡアンプのオフセットにより読出し信号の出力信号波
形の中心電位が所望の電位からずれるのを防止して正確
なデータの再生が行なえるようになる。また、サーボ信
号生成回路５０４においては、ＡＧＣループ回路５０１
の持つオフセットにより磁気ヘッドが磁気ディスク面の
トラックの中心からずれているように見えてしまうのを
防止して、精度の高い磁気ヘッドの位置決め制御が可能
となるという利点がある。

【００３６】以上本発明者によってなされた発明を実施
例に基づき具体的に説明したが、本発明は上記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない。例えば、上
記実施例においては、ＶＧＡアンプの出力またはローパ
スフィルタの出力を監視してオフセットがなくなるよう
にＶＧＡアンプ内の電流を制御するように構成されてい
るが、ローパスフィルタがオペアンプを用いたアクティ
ブフィルタで構成されているような場合にはローパスフ
ィルタの出力を監視してオフセットがなくなるようにロ
ーパスフィルタを構成するオペアンプ内の電流を制御す
るように構成することも可能である。

【００３７】また、上記実施例では、オフセットキャン
セル回路１６を構成する３個の差動アンプ６１，６２，
６３がそれぞれｇｍアンプで構成されていると説明した
が、オフセットキャンセル回路１６は回路全体として電
圧入力・電流出力型のアンプを構成していれば良く、差
動アンプ６１，６２として通常の電圧入力・電圧出力型
の差動増幅回路（例えば図２(b)の差動アンプ６１の抵
抗Ｒ１０を省略し、定電流源を１つとしたような回路）
を使用することも可能である。ただし、差動アンプ６１
の出力は次段の回路の入力にもなっているので、次段の
ローパスフィルタ１２または後段アンプ１３の回路形式
に応じて、電圧入力・電流出力型のアンプまたは電圧入
力・電圧出力型のアンプが選択される。

【００３８】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野であるハード
ディスク装置を構成する信号処理回路（ＬＳＩ）内のＡ
ＧＣループ回路のオフセットキャンセルに適用したもの
について説明したが、この発明はそれに限定されるもの
でなく、差動増幅回路におけるオフセットのキャンセル
に広く利用することができる。また、ハードディスク装
置のみならずフロッピーディスク装置やコンパクトディ
スク装置などの読出し信号増幅回路にも利用することが
できる。

【００３９】

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば下記
のとおりである。

【００４０】すなわち、この発明は、消費電流および占
有面積を増大させることなくＡＧＣループ回路のオフセ
ットを低減可能なオフセットキャンセル回路を備えた磁
気ディスク装置を実現するとともに、ＡＧＣループ回路
における出力雑音を低減することができる。

【図面の簡単な説明】

【図１】利得可変アンプにオフセットキャンセル回路を
備えた本発明に係るＡＧＣループ回路の一実施例を示す
ブロック図である。

【図２】オフセットキャンセル回路の具体的例を示す回
路図である。

【図３】オフセットキャンセル回路を構成する差動アン
プの他の具体的例を示す回路図である。

【図４】利得可変アンプにオフセットキャンセル回路を
備えた本発明に係るＡＧＣループ回路の他の実施例を示
すブロック図である。

【図５】本発明に係るオフセット補正回路を備えた差動
アンプを使用して好適なシステムの一例としてのハード
ディスク装置の概略構成を示すブロック図である。

【図６】ハードディスク装置を構成する信号処理回路
（ＬＳＩ）のリード系の回路の構成例を示すブロック図
である。

【図７】後段アンプにのみオフセットキャンセル回路を
備えた従来のＡＧＣループ回路の構成例を示すブロック
図である。

【符号の説明】

１１ 可変利得アンプ １２ ローパスフィルタ １３ 後段アンプ １４ ＡＧＣ制御電圧形成回路 １５ オフセットキャンセル回路 １６ オフセットキャンセル回路 ６１，６２，６３ 差動アンプ（電圧入力・電流出力型
のｇｍアンプ） ５０ 磁気ディスク ５１ スピンドルモータ ５２ 磁気ヘッド ５３ ボイスコイルモータ ５４ リード・ライトＩＣ ５５ 信号処理ＬＳＩ ５６ モータドライバ ５７ モータドライバ ５８ ハードディスクコントローラ ５０１ ＡＧＣループ回路 ５０３ ＡＤ変換回路 ５０４ サーボ信号生成回路

───────────────────────────────────────────────────── フロントページの続き (72)発明者 倉石 守 東京都国分寺市東恋ケ窪三丁目１番地１ 日立超エル・エス・アイ・エンジニアリン グ株式会社内 (72)発明者 藤井 宣亨 東京都青梅市新町六丁目16番地の３ 株式 会社日立製作所デバイス開発センタ内

Claims (3)

【特許請求の範囲】
1. 【請求項１】 磁気ディスクを回転駆動する回転駆動モ
   ータと、磁気ディスクに記憶されているデータを読み取
   る磁気ヘッドと、該磁気ヘッドの位置決めを行なうヘッ
   ド駆動モータと、上記磁気ヘッドにより読み取られた信
   号を増幅する読出し回路と、可変利得アンプとローパス
   フィルタと後段アンプと利得制御電圧発生回路とからな
   るＡＧＣループ回路を備え前記読出し回路からの読出し
   信号を増幅しデータを再生する信号処理回路と、上記回
   転駆動モータを制御する制御回路とを備えた磁気ディス
   ク装置において、 上記信号処理回路のＡＧＣループ回路には、上記後段ア
   ンプのオフセットキャンセル回路とは別個に、電圧入力
   ・電流出力型アンプからなり可変利得アンプもしくはロ
   ーパスフィルタの出力電圧に基づいてオフセットをキャ
   ンセルするように可変利得アンプ内の電流経路から引き
   抜く電流を調整するオフセットキャンセル回路を設けた
   ことを特徴とする磁気ディスク装置。
2. 【請求項２】 上記オフセットキャンセル回路は、次段
   の回路に対応した第１の差動アンプと、ハイパスフィル
   タ機能のための容量を有する第２の差動アンプと、該第
   ２の差動アンプの差動出力に応じた電流を出力する第３
   の差動アンプとにより構成されていることを特徴とする
   請求項１に記載の磁気ディスク装置。
3. 【請求項３】 上記第２の差動アンプは、上記第１の差
   動アンプの出力がベースに差動信号として入力されると
   ともにエミッタ間が抵抗を介して接続された一対のバイ
   ポーラ差動トランジスタと、これらの差動トランジスタ
   のエミッタ端子にそれぞれ接続された定電流源と、上記
   差動トランジスタのコレクタ端子にそれぞれ接続された
   定電流源と、上記差動トランジスタのコレクタ端子間に
   接続された容量とから構成され、上記差動トランジスタ
   のエミッタ端子間には異なる抵抗値を有する複数の抵抗
   が並列に設けられ、切換えスイッチにより上記複数の抵
   抗のいずれか一つが接続可能に構成されていることを特
   徴とする請求項２に記載の磁気ディスク装置。