JPH1127387A - 交換機ノード間の中継回線導通試験方式 - Google Patents

交換機ノード間の中継回線導通試験方式

Info

Publication number
JPH1127387A
JPH1127387A JP18152197A JP18152197A JPH1127387A JP H1127387 A JPH1127387 A JP H1127387A JP 18152197 A JP18152197 A JP 18152197A JP 18152197 A JP18152197 A JP 18152197A JP H1127387 A JPH1127387 A JP H1127387A
Authority
JP
Japan
Prior art keywords
test
trunk
frame
pattern
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18152197A
Other languages
English (en)
Inventor
Nobuhiro Miyake
信弘 三宅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP18152197A priority Critical patent/JPH1127387A/ja
Publication of JPH1127387A publication Critical patent/JPH1127387A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Monitoring And Testing Of Exchanges (AREA)

Abstract

(57)【要約】 【課題】 試験時間を短縮し、保守性の向上を図ること
のできる中継回線導通試験方式を実現する。 【解決手段】 試験用固定マルチフレームパターンを生
成して送出する試験装置と、試験用固定マルチフレーム
パターンを複数の被測定回線を分配し、各被測定回線を
通って対向ノードのループトランクにて折り返された信
号を多重化して試験装置に返送する交換機スイッチと、
中継回線導通試験を行う際に、中継回線の対向ノードの
ループトランクを折り返し状態に設定するとともに試験
装置に試験用固定マルチフレームパターンの生成および
送出を指示する制御装置とを備え、試験装置は交換機ス
イッチより返送された多重化された折り返し信号を各中
継回線毎に分離した折り返し信号の内容から各中継回線
の内容を判定する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は交換機ノード間の中
継回線導通試験方式に関し、特に、交換機システムの保
守運用に使用され、交換機システムの建設時や回線増設
時、もしくは定期試験時等に行われる交換機ノード間の
中継回線導通試験方式に関する。
【0002】
【従来の技術】従来のこの種の中継回線導通試験方式と
して特開平1−151350号公報に開示される方式が
ある。上記公報に開示される方式は、自動交換機制御部
からの指示によりディジタル試験パターンをディジタル
通話トランクよりディジタル搬送回線(中継回線)に送
出し、対向交換機のディジタル通話トランクで受信した
試験パターンを受信回路でチェックするというものであ
った。
【0003】また、試験用パターン送出回路および受信
回路とディジタル通話トランクのタイムスロットリソー
スと被試験回線がそれぞれ1対1に対応しており、一度
に試験することができる試験回線数は数回線程度という
ものであった。
【0004】
【発明が解決しようとする課題】上述した従来の中継回
線導通試験方式では、一度に試験可能な回線数が数回線
と少ないために何百回線もの試験を行う場合には多大な
時間がかかるという問題点がある。
【0005】また、上記の問題点を解決するために従来
の中継回線導通試験方式で試験装置側の設備数を増やし
て対応させる場合には、試験回線当たりの試験側役備と
ディジタル通話トランク間のタイムスロットリソースが
1対1に対応しているために設備数に比例して試験装置
のコストが高いものとなり、試験装置とディジタル通話
トランク間のタイムスロットリソースを消費するという
問題点があった。
【0006】本発明は上述したような従来の技術が有す
る問題点に鑑みてなされたものであって、一度に試験可
能な回線数を増やすことにより試験時間を短縮し、保守
性の向上を図ることのできる中継回線導通試験方式を実
現することを目的とする。
【0007】また、試験装置のコストと、試験装置と交
換機スイッチ間のタイムスロットリソース数を抑え、伝
送効率を向上することのできる中継回線導通試験方式を
実現することを目的とする。
【0008】
【課題を解決するための手段】本発明の交換機ノード間
の中継回線導通試験方式は、試験用ディジタルパターン
が送受信される時分割ハイウェイを備える交換機ノード
間の中継回線導通試験方式において、試験用固定マルチ
フレームパターンを生成して送出する試験装置と、前記
試験用固定マルチフレームパターンを複数の被測定回線
を分配し、各被測定回線を通って対向ノードのループト
ランクにて折り返された信号を多重化して前記試験装置
に返送する交換機スイッチと、中継回線導通試験を行う
際に、中継回線の対向ノードのループトランクを折り返
し状態に設定するとともに前記試験装置に前記試験用固
定マルチフレームパターンの生成および送出を指示する
制御装置とを備え、前記試験装置は前記交換機スイッチ
より返送された多重化された折り返し信号を各中継回線
毎に分離した折り返し信号の内容から各中継回線の内容
を判定することを特徴とする。
【0009】この場合、交換機スイッチは、折り返され
た信号を所定の回線グループ毎にハイウェイ多重し、さ
らにタイムスロットに前記回線グループ毎に異なるマル
チフレームビットを付加するマルチフレーム化回路を備
え、試験装置は、前記交換機スイッチより返送された多
重化された折り返し信号を前記マルチフレームビットに
基づいて前記回線グループ毎に分離し、さらにタイムス
ロット番号に基づいて各中継回線毎に分離する分離部を
備えることとしてもよい。
【0010】また、上記のいずれにおいても、制御装置
へ導通試験を指示する保守センタ端末と制御装置とがデ
ータ転送網で接続され、制御装置は導通試験結果をデー
タ転送網を介して保守センタ端末へ送信することとして
もよい。
【0011】「作用」上記のように構成される本発明の
交換機ノード間の中継回線導通試験方式は、試験用ディ
ジタルパターンが送受信される時分割ハイウェイにおい
てマルチフレーム構成を組んでいる。このため、試験装
置側の設備数を増やすことなく、一度の試験指示で試験
可能な回線数を増加させることができる。また、マルチ
フレーム構成を組むことにより、試験装置と集線/分配
スイッチ間のタイムスロットリソースを多大に消費する
こともなく効率的に使用することができる。
【0012】
【発明の実施の形態】次に、本発明の実施例について図
面を参照して説明する。
【0013】図1は本発明の中継回線導通試験方式の一
実施例の構成を示すブロック図である。
【0014】交換機スイッチ3と対向ノードのループト
ランク#0〜#119とは中継回線#0〜#119を介
して接続されており、この間が中継回線導通試験の対象
となる系である。また、交換機スイッチ3には試験装置
4が接続され、試験装置4は制御装置5によって制御さ
れる。制御装置5はデータ転送網6を介して保守センタ
端末7と接続されている。
【0015】本実施例は、試験装置4からの試験用パタ
ーンを交換機スイッチ3により中継回線#0〜#119
へ送出し、その折り返し信号の内容により導通試験を行
うものである。交換機スイッチ3には試験用パターンを
各中継回線へ送出し、各回線から折り返された信号を所
定回線数毎にハイウェイ多重化するスイッチ301と、
各回線のタイムスロット毎にビットを付与してマルチフ
レーム化するマルチフレーム化回路302が設けられ
(図3参照)、試験装置4には後述する試験用パターン
を生成するパターンジェネレータ401およびマルチフ
レーム化された折り返し信号を分離する分離部402が
設けられている(図2参照)。
【0016】次に、本実施例の動作について、図1〜図
4を参照して詳細に説明する。
【0017】中継回線導通試験を実施する場合、まず、
保守センタ端末7よりデータ転送網6を介して制御装置
5に試験指示が送信される。制御装置5は保守センタ端
末7より試験指示を受信すると、交換機スイッチ3を制
御し、被試験対象回線を引き込み試験装置4と接続する
とともに、保守センタ端末7よりデータ転送網6を介し
て対向ノードのループトランクの折り返しを設定する。
【0018】図2(a)は試験装置4から交換機スイッ
チ3への試験用信号の送出状態を示す図であり、図2
(b)は試験用信号としてのマルチフレーム固定パター
ンを示す図である。
【0019】本実施例ではタイムスロット1が試験用パ
ターンを示し、‘FF’×8フレームと‘00’×8フ
レームの繰り返しデータであり、このような内容の試験
用マルチフレーム固定パターンが試験装置4内のパター
ンジェネレータ401により生成されて送出され、交換
機スイッチ3は各被測定回線にタイムスロット1の試験
用パターンを分配する。前記試験用パターンは前記対向
ノードのループトランク#0〜#119で折り返され
る。
【0020】図3(a)は交換機スイッチ3から試験装
置4へのパターン送出状態を示す図であり、図3(b)
は折り返し信号試験用マルチフレーム固定パターンを示
す図である。
【0021】受信側については図3に示すように、交換
機スイッチ301が15回線毎のグループ毎(#0〜#
14、#15〜#29等)にハイウェイ多重化を行い、
さらに、マルチフレーム化回路302によってタイムス
ロット0にマルチフレーム番号を示すデータを付加し、
8マルチフレームデータとした後に試験装置4に送出す
る。
【0022】試験装置4の分離部402では、マルチフ
レームデータを受信後、タイムスロット0のマルチフレ
ーム番号を示すデータに基づいて上述した15回線毎の
グループに分離し、次に、タイムスロット番号(1〜1
5)により各回線毎の受信データに分離する。
【0023】分離された受信データは図4に示す受信パ
ターンチェックメモリにそれぞれ過去4回の履歴を残す
ようにシフトして書き込まれる。受信パターンチェック
メモリでは各書き込み時間毎に、本実施例では’F
F’,’00’,’F F’,’00’または‘0
0’,’F F’,’00’,’F F’であるかどうか
をチェックし、導通試験結果を判定し、過去4回のデー
タについて更新記憶する。
【0024】試験結果は制御装置5にて読み取られ、デ
ータ転送網6を介し保守センタ端末7に返送される。
【0025】なお、試験装置4で特徴的となる構成は上
記のような分離を行う分離部402であり、分離後に行
われる試験方法および構成は従来から公知のものである
ため、試験を行う構成についてはここでは特に説明しな
い。
【0026】
【発明の効果】第1の効果は、局建時、回線増設時、定
期試験時等、一度に伺百回線もの導通試験を行う場合の
試験時間が大幅に縮小できるということである。
【0027】その理由は、試験パターンに対しマルチフ
レーム構成を組むことにより、一度に試験可能な回線数
を従来の10倍以上に増やすことができるからである。
ここで、8マルチフレームを組んだ場合、従来の方式と
比べ試験結果が出る最短の時間は、125μs×4=5
00μsから125μs×4×8=4msに増えるが、
一度に試験できる回線数が終わる度に交換機スイッチ3
の試験パスを張り替えることの方が試験時間に対するオ
ーバヘッドは大きいと考えられる。
【0028】第2の効果は、試験装置側の設備数を増や
して対応した場合と比べ、試験装置のコストと試験装置
〜交換機スイッチ間のタイムスロットリソースを節約で
きるということである。
【0029】その理由は、マルチフレーム構成を組むこ
とにより、試験装置側の処理を時分割して処理すること
ができ、またタイムスロットリソースも本例では1/8
に縮小することができるからである。
【図面の簡単な説明】
【図1】本発明の一実施例の構成を示すブロック図であ
る。
【図2】(a)は試験装置4から交換機スイッチ3への
試験用信号の送出状態を示す図であり、(b)は試験用
信号としてのマルチフレーム固定パターンを示す図であ
る。
【図3】(a)は交換機スイッチ3から試験装置4への
パターン送出状態を示す図であり、(b)は折り返し信
号試験用マルチフレーム固定パターンを示す図である。
【図4】試験装置の受信パターンチェックメモリの内容
を示す図である。
【符号の説明】
1 対向ノード 3 交換機スイッチ 4 試験装置 5 制御装置 6 データ転送網 7 保守センタ端末 301 スイッチ 302 マルチフレーム化回路 401 パターンジェネレータ 402 分離部

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 試験用ディジタルパターンが送受信され
    る時分割ハイウェイを備える交換機ノード間の中継回線
    導通試験方式において、 試験用固定マルチフレームパターンを生成して送出する
    試験装置と、 前記試験用固定マルチフレームパターンを複数の被測定
    回線を分配し、各被測定回線を通って対向ノードのルー
    プトランクにて折り返された信号を多重化して前記試験
    装置に返送する交換機スイッチと、 中継回線導通試験を行う際に、中継回線の対向ノードの
    ループトランクを折り返し状態に設定するとともに前記
    試験装置に前記試験用固定マルチフレームパターンの生
    成および送出を指示する制御装置とを備え、 前記試験装置は前記交換機スイッチより返送された多重
    化された折り返し信号を各中継回線毎に分離した折り返
    し信号の内容から各中継回線の内容を判定することを特
    徴とする交換機ノード間の中継回線導通試験方式。
  2. 【請求項2】 請求項1記載の交換機ノード間の中継回
    線導通試験方式において、 交換機スイッチは、折り返された信号を所定の回線グル
    ープ毎にハイウェイ多重し、さらにタイムスロットに前
    記回線グループ毎に異なるマルチフレームビットを付加
    するマルチフレーム化回路を備え、 試験装置は、前記交換機スイッチより返送された多重化
    された折り返し信号を前記マルチフレームビットに基づ
    いて前記回線グループ毎に分離し、さらにタイムスロッ
    ト番号に基づいて各中継回線毎に分離する分離部を備え
    ることを特徴とする交換機ノード間の中継回線導通試験
    方式。
  3. 【請求項3】 請求項1または請求項2記載の交換機
    ノード間の中継回線導通試験方式において、 制御装置へ導通試験を指示する保守センタ端末と制御装
    置とがデータ転送網で接続され、制御装置は導通試験結
    果をデータ転送網を介して保守センタ端末へ送信するこ
    とを特徴とする中継回線導通試験方式。
JP18152197A 1997-07-07 1997-07-07 交換機ノード間の中継回線導通試験方式 Pending JPH1127387A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18152197A JPH1127387A (ja) 1997-07-07 1997-07-07 交換機ノード間の中継回線導通試験方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18152197A JPH1127387A (ja) 1997-07-07 1997-07-07 交換機ノード間の中継回線導通試験方式

Publications (1)

Publication Number Publication Date
JPH1127387A true JPH1127387A (ja) 1999-01-29

Family

ID=16102223

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18152197A Pending JPH1127387A (ja) 1997-07-07 1997-07-07 交換機ノード間の中継回線導通試験方式

Country Status (1)

Country Link
JP (1) JPH1127387A (ja)

Similar Documents

Publication Publication Date Title
KR0168417B1 (ko) 비동기 광 통신 시스템
US5910977A (en) Device for testing telecommunication terminals, in particular mobile radio terminals, and telecommunication terminal adapted to be tested by means of a device of this kind
US5220563A (en) Device for the transmission by an asynchronous network, notably an atm type network, of signalling data, channel by channel, assembled in a multiframe transmitted synchronously in out-of-band mode
US5151902A (en) Method and apparatus for quality monitoring of at least two transmission sections of a digital signal transmission link
JPH0427244A (ja) 広帯域交換ネットワーク
US20020064179A1 (en) System and method for in-service reconfiguration of a synchronous optical communications network
US4466095A (en) Speech path control system
US6393019B1 (en) Matrix switch
JPH1127387A (ja) 交換機ノード間の中継回線導通試験方式
US7304957B2 (en) Methods and systems for simultaneous, multi-channel link fault sectionalization testing
JP2874708B2 (ja) ディジタル導通試験方式
Kohashi et al. Integrated-circuit and packet-switching applications to a loop system for local area networks
JPH0253338A (ja) 監視データ収集方式
KR100289689B1 (ko) 신호링크 기능을 이용한 넘버세븐 신호 메시지핸들링 프로세서
JP3041868B2 (ja) 高速回線障害通知方法および高速回線障害通知システム
JP3190760B2 (ja) 一括データ伝送方式
JP2918976B2 (ja) 時分割通話路の試験方法
DE69024742T2 (de) Synchrones Netzwerk
JP3133723B2 (ja) 時分割多重伝送装置
US20030147429A1 (en) Data transfer interface for a switching network and a test method for said network
JP2002217946A (ja) ハイブリットスイッチ装置
JP3028068B2 (ja) 衛星通信システムの回線制御方式
JPH07336326A (ja) 試験リンクの構成方法
JPH06125324A (ja) 時分割多重化通信システム
JPS59131252A (ja) テストル−プ設定回路