JPH11273997A

JPH11273997A - 電子部品及びその製造方法

Info

Publication number: JPH11273997A
Application number: JP10069116A
Authority: JP
Inventors: Katsuhiko Hayashi; 克彦林
Original assignee: TDK Corp
Current assignee: TDK Corp
Priority date: 1998-03-18
Filing date: 1998-03-18
Publication date: 1999-10-08

Abstract

(57)【要約】【課題】基板内部の配線と、基板表面に形成される導
体との間の電気的断線を回避でき、しかも低温焼成可能
な電子部品を提供する。【解決手段】基板１は、内部導体３０を有しており、
内部導体３０は導体パターン２に接続される配線導体を
構成する。導体パターン２はＣｕーＡｇ導体膜２０を含
み、回路要素を構成する。ＣｕーＡｇ導体膜２０は基板
１上に付着されている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、電子部品及びその
製造方法に関する。本発明に係る電子部品は、例えば、
携帯電話、自動車電話等の無線機器、或いはその他各種
通信機器等の分野において利用される表面実装電子部品
として好適なものである。

【０００２】

【従来の技術】この種の電子部品において、高密度配線
を実現する手段として、従来より、多層配線構造が採用
されてきた。多層配線構造を開示した先行技術文献とし
ては、例えば特公平３ー７８７９８号公報や特許第２６
１４７７８号公報等が知られている。これらの公知文献
は、ガラスとセラミックとの複合組成物でなるガラス−
セラミック材料を用いた低温焼成多層基板を開示してい
る。多層基板の内部には、銀を主体とした導体が形成さ
れており、その表面には銅による配線パターンが形成さ
れている。この先行技術では、多層基板の内部に銀を主
体とした導体を形成してあるので、セラミック多層基板
を形成する際、脱バインダの促進に有効な空気中焼成が
可能である。また、多層基板の表面に銅による配線パタ
ーンを形成してあるので、多層基板の表面におけるシル
バーマイグレーション、及び、半田食われを阻止できる
と共に、導電性の高い配線パターンを構成できるという
利点がある。

【０００３】多層基板の製造に当たっては、ガラス及び
セラミック材料を樹脂系バインダ中で混合してシート化
し、前記シートに対し、銀を主体とし、ガラスフリット
及びバインダを用いて塗料化した導体ペーストをスクリ
ーン印刷法等で塗布して配線パターンを形成する。次
に、前記配線パターンの形成されたシートを積層し、積
層体を熱プレスして一体化する。次に、熱処理により、
バインダ（シート中の樹脂分）を除去すると共に、ガラ
ス−セラミック材料と銀を主体とした導体と同時に焼結
させる。これにより、多層基板の内部に、銀を主成分と
した焼結導体膜による配線を有する多層配線構造が得ら
れる。銀を主成分とした焼結導体膜は、その内部に含ま
れるガラスフリットにより基板に強固に密着する。

【０００４】次に、多層基板の表面に銅を主成分とした
配線パターンを形成する。この配線パターン形成方法に
ついては、上記２件の公知例では多少異なる。前者は、
スクリーン印刷法等を適用して、多層基板上に銅ペース
トを塗布し、その後、還元雰囲気中で導体を焼結させる
方法を開示している。後者は、多層基板上に先ず無電解
メッキでニッケルを付着させ、その後電解メッキにより
銅を付着させる。そして、銅メッキ膜を、フォトリソグ
ラフィ技術を用いて、パターン化する方法を開示してい
る。

【０００５】

【発明が解決しようとする課題】上述した従来技術のう
ち、セラミック多層基板の内部に、銀を主成分する導体
を形成し、表面に銅を主成分とする導体パターンを、厚
膜印刷法の適用により形成する技術には、前述したよう
な利点があるけれども、次のような解決しなければなら
ない問題点も抱えている。

【０００６】まず、多層基板の内部の配線は、スルーホ
ール等を通して、基板表面に露出させ、表面に形成され
る導体と接続する必要がある。ところが、内部の配線と
して銀を使用し、表面に銅を主成分とする銅ペーストを
厚膜印刷した場合、露出した銀の導体と基板表面に形成
された銅ペーストとが接触することになる。この状態で
銅ペーストを焼結させた場合、銅と銀の接触部では６０
０℃を越える温度で、相互の原子同士が拡散し合い、液
相を生じる。この液相化により、銀と銅とを含む接触部
が、焼成中に、周囲の銅パターンよりも極度に収縮す
る。この収縮のために、前記接触部と、その周囲にある
銅パターンとの間に空隙が生じてしまう。

【０００７】上記断線を回避するためには、６００℃程
度で焼結可能な銅ペーストを使用する必要がある。実際
に、６００℃程度で焼結可能な銅ペーストも存在する。
しかし、銅ペーストは９００℃程度で焼成されるものが
一般的であり、しかも、９００℃以上で焼成する銅ペー
ストの方が、６００℃程度で焼結可能な銅ペーストより
も、高い周波数帯まで高周波損失の少ない良好な導体を
形成できる。換言すれば、６００℃程度で焼結可能な銅
ペーストを用いた場合は、基板内部の銀による配線と、
基板表面に形成される銅による導体との間の電気的断線
を回避することは可能であるが、高い周波数帯まで高周
波損失の少ない良好な導体を得ることができない。

【０００８】基板内部の銀による配線と、基板表面の銅
による導体との間の電気的断線及び高周波特性の劣化
は、銅を用いることによって生じるものであるから、こ
れ改善する手段として、基板表面に形成される導体を
も、銀によって構成する手段が考えられる。しかしなが
ら、銀は反応活性が高いため、周囲の環境により、導体
パターン間の絶縁抵抗の低下、あるいはシルバーマイグ
レーションを発生させる危険性がある。

【０００９】しかも、銀は半田中に拡散移行し易いた
め、マザーボード等と接続するために形成される外部接
続電極が前述のように銀で形成されている場合、半田付
けの際に外部接続電極が、溶解した半田中に拡散移行し
て消滅してしまう、いわゆる半田食われ現象を生じる可
能性がある。

【００１０】更に、銀を主成分とした焼結導体膜に対し
てエッチングを施し、導体パターンを形成する場合、前
記焼結導体膜はガラスフリットにより基板に付着されて
いるため、導体パターンの形成に当たっては、ガラスフ
リットを溶解させるエッチング液、例えば硝酸のような
酸性系エッチング液を使用することができない。使用で
きるエッチング液として、現時点では、アンモニアと過
酸化水素水との混合液か、青酸カリと過硫酸アンモニウ
ムとを含む水溶液に限られる。ところが、アンモニアと
過酸化水素水との混合液を用いた場合、エッチング速度
が遅く、エッチング処理に長時間を要する上に、多量の
エッチング液を必要とし、その上、酸素を放出するため
に、火気に注意して取り扱う必要があり、量産向けでは
ない。青酸カリと過硫酸アンモニウムとを含む水溶液を
用いたエッチング処理は、人体に対して極めて毒性の強
いエッチング液を使用することになるので、作業者の安
全性確保が極めて重要になると共に、エッチング液及び
その材料の保管、維持、廃棄に厳重な管理が必要であ
り、これらに要するコストを考慮すると、量産には不向
きである。

【００１１】上記のような厚膜印刷法によらず、メッキ
により銅を付着させる方法を採用した場合は、一般的
に、メッキプロセスでは、歪みを残しながらメッキ膜が
形成されていくため、膜厚を１０μ程度まで厚くする
と、基板に対するメッキ膜の付着強度が低下し易くな
る。導体膜の付着強度が低下すると、前述した外部接続
電極を形成した場合、マザーボードに対する十分な固着
強度を得ることが困難となる。

【００１２】更に、メッキ膜を厚く形成する場合、基板
表面全体に均一なメッキ膜厚を形成することが困難であ
り、メッキ膜に膜厚のばらつきを生じる。この膜厚のば
らつきは、フォトリソグラフィ技術を用いて極細のライ
ンパターンを形成する際、パターン成形精度を低下させ
る。一般にフォトリソグラフィ技術を用いたパターン形
成精度は形成された導体表面の状態に大きく依存するか
らである。

【００１３】本発明の課題は、基板内部の配線と、基板
表面に形成される導体膜との間の電気的断線を回避し得
る電子部品及びその製造方法を提供することである。

【００１４】本発明のもう一つの課題は、例えば６５０
〜８５０℃の低温で焼成の可能な電子部品及びその製造
方法を提供することである。

【００１５】本発明の更にもう一つの課題は、焼成後の
基板の反りを低減させ得る電子部品及びその製造方法を
提供することである。

【００１６】本発明の更にもう一つの課題は、基板表面
に形成される導体膜を、接着力を劣化させずにパターン
化し得る電子部品及びその製造方法を提供することであ
る。

【００１７】本発明の更にもう一つの課題は、導体抵抗
の低い導体膜を有する電子部品及びその製造方法を提供
することである。

【００１８】

【課題を解決するための手段】上述した課題を解決する
ため、本発明に係る電子部品は、基板と、導体パターン
とを含む。前記基板は、その内部に内部導体を有してお
り、前記内部導体は前記導体パターンに接続される配線
導体を構成している。前記導体パターンは、銅を主成分
とし、銀を含有する導体膜（以下ＣｕーＡｇ導体膜と称
する）でなり、回路要素を構成する。前記ＣｕーＡｇ導
体膜は、前記基板上に付着されている。

【００１９】本発明に係る電子部品において、導体パタ
ーンはＣｕーＡｇ導体膜を含んでおり、ＣｕーＡｇ導体
膜は基板上に付着されている。この構造は、多層基板に
導体膜を形成する場合に、大きな利点をもたらす。即
ち、多層基板を構成する場合、一般には、多層基板の内
部に、銀を主成分とする配線を備える。この配線は、ス
ルーホール等を通して基板の表面に露出させ、基板の表
面に形成される導体膜と接続する。本発明において、導
体パターンを構成するＣｕーＡｇ導体膜が基板上に付着
されているから、基板の内部の配線として用いられる銀
が、ＣｕーＡｇ導体膜と接触することになる。この場
合、基板の内部配線として用いられる銀とＣｕーＡｇ導
体膜との間に、液相化による電気的断線が生じるのを回
避することができる。

【００２０】しかも、ＣｕーＡｇ導体ペーストの場合、
ペースト組成物の組成比の条件設定により、９００℃未
満の温度、例えば６５０〜８５０℃の低温で焼成が可能
になる。このため、製造にかかわるエネルギ消費を低減
すると共に、焼成炉の寿命を延長することができる。ま
た、低温度で焼成可能なＣｕーＡｇ導体ペーストを用い
ることができるので、導体膜焼成工程において発生する
多層基板の反りを極めて小さくすることができる。

【００２１】更に、本発明において用いられるＣｕーＡ
ｇ導体膜は、Ｃｕを主成分とし、銀は添加物として加え
た組成であるので、Ｃｕのエッチング液として、Ｃｕー
Ａｇ導体膜を基板に接着させているガラスフリットの接
着力を劣化させる度合いが少ない塩化第二鉄(FeCl₃)を
用いることができる。このため、接着力の大きなＣｕー
Ａｇ導体膜を得ることができる。

【００２２】Ｃｕ単独でなる導体膜の場合、低抵抗の導
体膜を得るには９００℃以上の温度で焼成する必要があ
る。これ以下の温度条件、例えば６００℃前後では、焼
結が不充分になり導体抵抗が増大する。これに対して、
ＣｕーＡｇ導体膜の場合、例えば６５０〜８５０℃の低
い温度で焼成することにより、ほぼ完全に焼結させ、低
い導体抵抗を実現することができる。

【００２３】ＣｕーＡｇ導体膜による上記効果は、添加
される銀の含有量による影響を受ける。銀の好ましい含
有量は、ＣｕーＡｇ導体膜中の銅と銀との総和を１００
ｗｔ％としたとき、０．３〜３０ｗｔ％である。

【００２４】本発明において、導体パターンは受動回路
を構成する要素として用いられる。導体パターンは、単
独または他の構成要素と組み合わされて必要な受動回路
を構成する。受動回路は、具体的には、インダクタ、キ
ャパシタまたは抵抗の少なくとも１つを含む。上述した
受動回路は、単機能回路であってもよいし、それらのい
くつかを組み合わせた機能回路を構成してもよい。組み
合わせによる機能回路の代表例は、フィルタ、カプラま
たは移相器等の回路である。導体パターン及び他の構成
要素は、目的とする受動回路に応じて、適宜選択され
る。

【００２５】基板の内部導体として、銀を用いた場合、
空気中で焼成可能であり、基板中のバインダを容易に除
去することができる。バインダに含まれる炭素は、基板
中に残存し易い性質を持つが、空気中で焼成した場合、
炭素を、空気中の酸素により、炭酸ガスとして処理しや
すいからである。しかも、窒素雰囲気中での焼成が必要
ないため、焼成炉の雰囲気の維持管理が容易である。

【００２６】更に、内部導体が、銀を主成分とする場
合、既に述べたように、基板の表面に付着されたＣｕー
Ａｇ導体膜との間で、焼成時の液相化現象による電極断
線を生じさせない。

【００２７】前記基板は、好ましくは、セラミック成分
及びガラス成分を含む複合組成物でなる。更に好ましく
は、前記基板は、研磨された面を有する。この場合、前
記ＣｕーＡｇ導体膜は前記研磨された前記面に付着させ
る。本発明は、好ましいセラミック成分及びガラス成分
の具体例を開示する。

【００２８】更に、別の態様として、本発明に係る電子
部品は、絶縁層と、別の導体パターンとを有していても
よい。この場合、前記絶縁層は前記導体パターンを覆っ
ており、前記別の導体パターンは前記絶縁層によって支
持されている。更に具体的には、前記別の導体パターン
は、銅を主成分とする導体膜でなる。かかる構造によれ
ば、更に多層化を進め、より一層の小型化、及び、高機
能化を達成できる。

【００２９】本発明に係る電子部品は、通常、外部接続
電極を含んでいる。この外部接続電極は前記絶縁層上に
設けられる。前記外部接続電極は、表面に半田層を有し
ていてもよい。

【００３０】上述した電子部品を製造するため、本発明
に係る製造方法では、前記基板上にＣｕーＡｇ導体ペー
ストを塗布し、乾燥、脱バインダ及び焼成等の処理を行
ってＣｕーＡｇ導体膜を形成する。次に、前記ＣｕーＡ
ｇ導体膜にフォトリソグラフィ技術を適用することによ
り、導体パターンを形成する。

【００３１】かかる製造方法によれば、上述した利点を
有する本発明に係る電子部品が得られることは明らかで
ある。

【００３２】本発明の他の目的、特徴及び利点について
は、実施例である添付図面を参照して、さらに詳しく説
明する。図面は、単に、実施例を示すものに過ぎない。

【００３３】

【発明の実施の形態】図１は本発明に係る電子部品の断
面図である。図を参照すると、本発明に係る電子部品
は、基板１と、導体パターン２とを含む。導体パターン
２は、ＣｕーＡｇ導体膜２０を含み、回路要素を構成す
る。ＣｕーＡｇ導体膜２０は基板１上に付着されてい
る。

【００３４】図示された基板１は、多層基板で構成され
ており、多層基板１の内部に銀を主成分とする内部導体
３０が備えられている。内部導体３０は、銀を主成分と
するスルーホール導体３１を通して基板１の表面に導出
され、表面に形成されるＣｕーＡｇ導体膜２０と接続さ
れている。

【００３５】かかる構造によれば、基板１の内部導体３
０として用いられる銀と、ＣｕーＡｇ導体膜２０との間
に液相化による電気的断線が生じるのを回避することが
できる。即ち、ＣｕーＡｇ導体膜２０は、銀でなる内部
導体３０を露出させた基板１上に、ＣｕーＡｇ導体ペー
ストを塗布し、焼成することによって形成される。この
場合、ＣｕーＡｇ導体ペーストの焼成時に、基板１に設
けられた銀でなる内部導体３０と、ＣｕーＡｇ導体ペー
ストとの接触箇所において液相化を生じる。しかしなが
ら、ＣｕーＡｇ導体ペースト中では、銅成分及び銀成分
が広く分散しているため、焼成時に生じる液相化は、基
板１上に塗布されたＣｕーＡｇ導体ペーストの全体と、
基板１上に露出する銀でなる内部導体３０との間で生じ
る。このため、従来から問題となっていた銅と、銀でな
る内部導体との異種金属間の局所的な液相化、及び、そ
れによる電気的断線を生じることがない。

【００３６】また、焼成時に液相化を起こすといって
も、液相化が始まってから完全に液相化するまでには、
ある程度、温度範囲があるから、ＣｕーＡｇ導体ペース
トが流動しない焼成温度条件を設定することにより、多
層基板１上に、一定の品質を有するＣｕーＡｇ導体膜２
０を形成することができる。

【００３７】しかも、ＣｕーＡｇ導体ペーストは、Ｃｕ
を単独で用いたＣｕペーストに比べて、低い焼成温度条
件で焼結させることができる。即ち、ＣｕとＡｇは液相
化により合金化するが、それに伴い融点自体も低下す
る。例えば、Ｃｕペーストの場合、約９００℃程度で焼
成させる必要があるが、ＣｕーＡｇ導体ペーストの場
合、ペースト組成物の組成比の条件設定により、９００
℃未満の温度、例えば６５０〜８５０℃の低温で焼成が
可能になる。このため、製造にかかわるエネルギ消費を
低減すると共に、焼成炉の寿命を延長することができ
る。

【００３８】ＣｕまたはＡｇの単独でなる導体膜の場
合、低抵抗の導体膜を得るには９００℃以上の温度で焼
成する必要がある。これ以下の温度条件、例えば６００
℃前後では、焼結が不充分になり導体抵抗が増大する。
これに対して、ＣｕーＡｇ導体膜２０の場合、例えば６
５０〜８５０℃の低い温度で焼成して、ほぼ完全に焼結
させ、低い導体抵抗を実現することができる。

【００３９】また、本発明においては、低温度で焼成可
能なＣｕーＡｇ導体ペーストを用いることができるの
で、導体膜焼成工程において発生する多層基板１の反り
を極めて小さくすることができる。

【００４０】更に、本発明において用いられるＣｕーＡ
ｇ導体膜２０は、Ｃｕを主成分とし、銀は添加物として
用いる組成であるので、塩化第二鉄(FeCl₃)を用いて、
エッチングすることができる。塩化第二鉄(FeCl₃)のエ
ッチング液は、ＣｕーＡｇ導体膜２０を基板１に接着さ
せているガラスフリットの接着力を劣化させる度合いが
少ないから、接着力の大きなＣｕーＡｇ導体膜２０を得
ることができる。

【００４１】上述した作用効果は、後述する製造方法の
説明の欄において、更に、詳しく説明する。

【００４２】ＣｕーＡｇ導体膜に含まれる銀の含有量
は、ＣｕーＡｇ導体膜中の銅と銀との総和を１００ｗｔ
％としたとき、０．３〜３０ｗｔ％である。この範囲で
は、上述した銀の添加効果が確実に得られると共に、シ
ルバーマイグレーション、半田食われ現象を阻止するこ
とができる。銀の含有量が０．３ｗｔ％未満であると、
銀の均一分散が困難になり、銀の添加効果が損なわれ
る。銀の含有量が３０ｗｔ％を越えると、シルバーマイ
グレーション、半田食われ現象が顕著になると共に、Ｃ
ｕーＡｇの合金化による上記利点が損なわれる。

【００４３】本発明において、導体パターン２は受動回
路を構成する要素として用いられる。導体パターン２
は、単独または他の構成要素と組み合わされて必要な受
動回路を構成する。受動回路は、具体的には、インダク
タ、キャパシタまたは抵抗の少なくとも１つを含む。上
述した受動回路は、単機能回路であってもよいし、それ
らのいくつかを組み合わせた機能回路を構成してもよ
い。組み合わせによる機能回路の代表例は、フィルタま
たはカプラ等である。導体パターン２及び他の構成要素
は、目的とする受動回路に応じて、適宜選択される。

【００４４】実施例において、基板１は、内部導体３０
を有しており、内部導体３０は導体パターン２に接続さ
れる配線導体を構成する。これにより、多層化された基
板１を得ることができる。

【００４５】更に、実施例に示された電子部品は、絶縁
膜４と、別の導体パターン５０とを有している。絶縁膜
４は導体パターン２を覆っており、導体パターン５０は
絶縁膜４によって支持されている。導体パターン５０
は、銅を主成分とする導体膜でなる。かかる構造によれ
ば、更に多層化を進め、より一層の小型化、及び、高機
能化を達成できる。

【００４６】更に、図示された電子部品は、外部接続電
極５１、５２を含んでいる。この外部接続電極５１、５
２は導体パターン５０の上に設けられる。外部接続電極
５１、５２は、表面に半田層を有していてもよい。半田
層は、半田バンプまたは半田プリコートを含む。

【００４７】基板１は、好ましくは、セラミック成分及
びガラス成分を含む複合組成物でなる。更に好ましく
は、基板１は、研磨された面１０を有する。ＣｕーＡｇ
導体膜２０は研磨された面１０に付着させる。実施例に
おいて、基板１は、内部導体３０を境界にして、絶縁層
１１と補強層１２とに分けられており、研磨された面１
０は絶縁層１１の表面に設けられている。基板１は、セ
ラミック成分及びガラス成分を含む複合組成物でなる焼
結体である。焼結体でなる基板１に、焼成による反りが
発生していたとしても、この反りは研磨によって解消さ
れており、このような反りのない面１０にＣｕーＡｇ導
体膜２０でなる導体パターン２を形成することができ
る。このため、セラミック基板１を半導体製造技術に適
応させ、フォトリソグラフィ工程において、高精度の導
体パターン２を形成することが可能になる。よって、導
体パターン２によって形成される各回路素子の定数値の
精度を向上させると共に、小さなパターン領域で回路素
子、及び、回路素子の集合体である機能回路を設計しう
る。

【００４８】しかも、セラミック成分及びガラス成分を
含む複合組成物でなる絶縁層１１は、ガラス成分とセラ
ミック成分との混合比、成分等を適切に選択することに
より、切削性、強度、表面の平滑性等をほぼ同時に満た
すことができる。チップ化するためにダイシングソウ等
で個別に分割する場合でも、良好な切削性を確保し、量
産性を向上させることができる。従って、基板１の焼成
時に発生する全体の焼成反りや凹凸を、表面研磨によっ
て容易に除去することができる。また、絶縁層１１を構
成する無機成分の種類または成分毎の含有量等の選択に
よって、表面の状態が平滑で、且つ、欠陥がなく、しか
も反りの少ない絶縁層１１を有する電子部品を得ること
もできる。

【００４９】セラミック成分及びガラス成分を含む複合
組成物でなる絶縁層１１は、セラミック単体またはガラ
ス単体による絶縁層との対比において、欠陥が極めて少
なく、且つ、平滑性を有する基板１とすることができ
る。また、セラミック成分を含有することにより、ガラ
ス単体よりも強度が大きくなる。更に、ガラス単体の時
よりも基板１の製造時の流動性が低下することにより、
多層配線構造とすることができる。

【００５０】セラミック成分及びガラス成分を含む複合
組成物でなる絶縁層１１は、セラミック成分単体を焼結
させた場合に比べ、１０００℃以下の比較的低温で、且
つ、約１０分程度の短い焼成温度保持時間で焼成が可能
である。このため、セラミック成分単体を焼成させる場
合に比べ、製造設備的にも安価であり、製造時間が短く
なるため、量産性がよい。

【００５１】絶縁層１１を構成するためのセラミック成
分としては、アルミナ、マグネシア、スピネル、シリ
カ、ムライト、フォルステライト、ステアタイト、コー
ジェライト、ストロンチウム長石、石英、ケイ酸亜鉛及
びジルコニアの群から選ばれた少なくとも一種を含むも
のを用いることができる。

【００５２】ガラス成分としては、ホウケイ酸ガラス、
鉛ホウケイ酸ガラス、ホウケイ酸バリウムガラス、ホウ
ケイ酸ストロンチウムガラス、ホウケイ酸亜鉛ガラス及
びホウケイ酸カリウムガラスの群から選ばれた少なくと
も一種を含むものを用いることができる。ガラス成分の
含有率は、複合組成物の全体積に対する体積比で５０％
以上であることが望ましい。特に、体積比で６０〜７０
％の範囲が最適である。

【００５３】補強層１２は絶縁層１１の表面１０とは反
対側において、絶縁層１１と一体化されている。上述し
た補強層１２を有することにより、絶縁層１１を薄くし
つつ、基板１の強度を確保することができる。補強層１
２は、絶縁層１１とは異なる材質のものであってもよい
が、製造プロセスの一元化という観点からは、同材質と
することが望ましい。

【００５４】図２は図１に示した電子部品をマザーボー
ド７０に搭載した状態を示した図である。図示するよう
に、本発明に係る電子部品は、ＣｕーＡｇ導体膜２０で
なる導体パターン２の形成された面を、マザーボード７
０の搭載面７３に向き合わせて、マザーボード７０の上
に搭載されている。外部接続電極５１、５２上に設けた
半田層８１、８２は、マザーボード７０上の電極７１、
７２上で半田リフロー等の熱処理により溶融させる。こ
れにより、電子部品の外部接続電極５１、５２及びマザ
ーボード７０の上に設けられた電極７１、７２が電気
的、機械的に接続される。

【００５５】図３は本発明に係る電子部品の実施例であ
るローパスフィルタ(Low Pass Filter 以下ＬＰＦと称
する）の分解斜視図、図４は図３の４ー４線に沿った断
面図、図５は図３の５ー５線に沿った断面図、図６は図
３の６ー６線に沿った断面図、図７は図３〜図６に示し
たＬＰＦの等価回路図を示している。図において、図１
に図示された構成部分と同一の構成部分については、同
一の参照符号を付してある。

【００５６】導体パターン２は、第１のコンデンサ電極
２０４と、第２のコンデンサデン電極２０５と、インダ
クタ電極２０３と、端子電極２０１、２０２とを備え
る。コンデンサ電極２０４は、ＣｕーＡｇ導体膜２０で
なる。ＣｕーＡｇ導体膜２０は、基板１を構成する絶縁
層１１の研磨された面１０の上に付着されている。

【００５７】基板１は、多層基板で構成されており、多
層基板１の内部に銀を主成分とする内部導体３０及びス
ルーホール導体３１が備えられている。内部導体３０
は、銀を主成分とするスルーホール導体３１を通して基
板１の表面に導出され、表面に形成されたＣｕーＡｇ導
体膜２０と接続されている。このように、銀を主成分と
する内部導体３０及びスルーホール導体３１が、Ｃｕー
Ａｇ導体膜２０と接触することになるため、従来問題と
なっていた異種金属間の液相化による電気的断線を生じ
ることがない。

【００５８】コンデンサ電極２０５は、一端が端子電極
２０１に接続されている。コイル導体２０３は、スパイ
ラル状パターンを有しており、外周端がコンデンサ電極
２０５の一端と共に、端子電極２０１に接続されてい
る。

【００５９】コンデンサ電極２０５、コイル導体２０３
及び端子電極２０１、２０２も、コンデンサ電極２０４
と同様に、ＣｕーＡｇ導体膜２０でなる。ＣｕーＡｇ導
体膜２０は基板１を構成する絶縁層１１の面１０の上に
付着されている。従って、コンデンサ電極２０４のみな
らず、コンデンサ電極２０５、コイル導体２０３及び端
子電極２０１、２０２も、高い周波数帯まで高周波損失
の少ない良好な導体パターンを得ることができる。

【００６０】導体パターン２は、絶縁膜４によって覆わ
れている。絶縁膜４の表面には銅を主成分とする導体パ
ターン５０が付着されている。導体パターン５０は、コ
ンデンサ電極５０１〜５０３と、外部接続電極５１〜５
４とを有する。コンデンサ電極５０１は、絶縁膜４を間
に挟んで、導体パターン２を構成するコンデンサ電極２
０５と対向する。コンデンサ５０１は外部接続電極５２
に導通されている。コンデンサ電極５０２及び５０３
は、互いに間隔を隔てて、絶縁膜４の表面に付着され、
導体パターン２を構成するコンデンサ電極２０４に共通
に対向している。コンデンサ電極５０２はコンデンサ電
極５０１と共に、外部接続電極５２に導通されている。
コンデンサ電極５０３は外部接続電極５１に接続されて
いる。

【００６１】外部接続電極５２は、リード導体５０４を
有しており、リード導体５０４は、絶縁膜４に設けられ
た孔４５を通してコイル導体２０３の内周端に接続され
ている。これにより、コイル導体２０３が外部接続電極
５２に接続される。

【００６２】外部接続電極５１は、絶縁膜４に設けられ
た貫通孔４１を通して、導体パターン２の端子電極２０
１に接続され、外部接続電極５２は貫通孔４２を通して
導体パターン２の端子電極２０２に接続される。外部接
続電極５３、５４は、絶縁膜４に設けられた貫通孔４
３、４４により、導体パターン２を構成するコンデンサ
電極２０４に接続される。

【００６３】図７は図３〜図６に示したＬＰＦの電気回
路を示している。図７において、コンデンサＣ１は、絶
縁膜４を挟んで対向するコンデンサ電極２０５及びコン
デンサ電極５０１によって取得される。コンデンサＣ２
は絶縁膜４を挟んで対向するコンデンサ電極２０４及び
コンデンサ電極５０３によって取得される。コンデンサ
Ｃ３は絶縁膜４を挟んで対向するコンデンサ電極２０４
及びコンデンサ電極５０２によって取得される。インダ
クタンスＬ１はコイル導体２０３によって発生する。図
７の回路図から明らかなように、図３〜図６によれば、
小型のＬＰＦが得られる。

【００６４】図８は図３〜図７に示した電子部品をマザ
ーボード７０に搭載した状態を示す図である。図示する
ように、本発明に係る電子部品９は、絶縁膜６の表面
を、マザーボード７０の搭載面７３に向き合わせて、マ
ザーボード７０の上に搭載されている。電子部品９の外
部接続電極５３、５４及びマザーボード７０の上に設け
られた電極７１、７２は、半田層８１、８２によって、
電気的、機械的に接続される。更に、基板１の内部に設
けた内部導体３０が接地電極となるから、外界から加わ
る電磁気的影響から、ＬＰＦ回路をシールドすることが
可能である。半田層８１、８２は、外部接続電極５１〜
５４上に予め付着させておき、マザーボード７０上の電
極７１、７２上で半田リフロー等の熱処理により溶融さ
せることができる。

【００６５】実際の機器の高周波回路部では、金属製の
シールドカバーにより、高周波回路部の全体を覆う。そ
の際、高周波回路部に搭載された部品であって、搭載部
品の上面側がＧＮＤ電位でシールドされていない部品
は、前記シールドカバーのＧＮＤ電位の影響を受けるた
めに、周波数特性が変化する。この傾向は周波数が高く
なるに従い顕著になる。実施例に示す電磁気的シールド
構造によれば上記現象を回避することができる。

【００６６】次に、本発明に係る電子部品の製造方法に
ついて、図９〜図２０を参照して説明する。図９は本発
明に係る電子部品の製造工程を示すフローチャート、図
１０〜図２０は図９に示された各工程を示す図である。
以下、図９を参照して工程の順序を説明し、図１０〜図
２０を参照して各工程の詳細を説明する。

【００６７】＜シート成形工程＞シート成形工程では、
誘電体材料を用いて、基板のためのシートを成形する。
誘電体材料は、導体ペーストを印刷し、かつ、焼成によ
り導体パターンが形成することが可能であれば、材料的
な制限はない。実施例では、銀と同時焼成可能な誘電体
材料を用いるものとして説明する。

【００６８】また、１GHzを越す高周波帯で使用する電
子部品を得る場合は、比誘電率が１５以下、好ましくは
１０以下の誘電体材料を使用するのが望ましい。その理
由は、前述のような高周波帯では、比誘電率が大き過ぎ
ると、形成される導体パターン間の浮遊容量が無視でき
なくなり、パターン設計に困難を伴うからである。基板
は後述する加工に対する切削性の良好さも必要である。
従って、誘電体材料は、ガラス材料を母材とし、セラミ
ック材料を骨材として混合した複合組成物が最適であ
る。

【００６９】誘電体材料の具体例としては、例えば、ア
ルミナ（εｒ≒１０）、マグネシア（εｒ≒９）、スピ
ネル（εｒ≒９）、シリカ（εｒ≒４）、ムライト（ε
ｒ≒６．５）、フォルステライト（εｒ≒６）、ステア
タイト（εｒ≒６）、コージェライト（εｒ≒５）、ジ
ルコニア（εｒ≒１０）等があり、これらのグループか
ら、比誘電率（εｒ）や焼成温度等に応じ、例えば、１
種類以上を適宜選択すればよい。

【００７０】複合組成物でなる誘電体材料中のガラスの
含有率は、体積率で５０％以上、特に６０〜７０％であ
ることが好ましい。ガラスの含有率が前記範囲未満であ
ると、複合組成物となりにくく、強度及び成形性が低下
する。またガラス材料は、骨材であるセラミック材料と
同等程度の比誘電率を有することが望ましい。具体例と
しては、ホウケイ酸カリウムガラス、ホウケイ酸ガラ
ス、鉛ホウケイ酸ガラス、ホウケイ酸バリウムガラス、
ホウケイ酸ストロンチウムガラス、ホウケイ酸亜鉛ガラ
ス等の一般にガラスフリットとして用いられるものが挙
げられ、特に、ホウケイ酸カリウムガラス、鉛ホウケイ
酸ガラス、ホウケイ酸ストロンチウムガラスが好適であ
る。ガラスの組成の一例としては、SiO₂：５０〜６５重
量％、Al₂O₃：５〜１５重量％、B₂O₃：８重量％以下、C
aO、SrO、BaO、及びMgOの１〜４種：１５〜４０重量
％、PbO：３０重量％以下の例を上げることができる。
上記組成に、更に、Bi₂O₃、TiO₂、ZrO₂、Y₂O₃から選ば
れた１種以上が、５重量％以下の含有率で含有されても
よい。

【００７１】シート製造方法としては、グリーンシート
法が好ましい。グリーンシート法では、セラミックの粒
子及びガラスフリットを混合し、これにバインダ、溶剤
等のビヒクルを加え、これらを混練してペースト（スラ
リー）とし、このペーストを用いて、例えばドクターブ
レード法、押し出し法等により、好ましくは０．０５〜
０．５mm程度の厚さのグリーンシートを所定枚数作製す
る。この場合、ガラスの粒径は、０．１〜５μm程度、
骨材のセラミック粒子は１〜８μm程度であることが好
ましい。ビヒクルとしては、エチルセルロース、ポリビ
ニルブチラールや、メタクリル樹脂、ブチルメタアクリ
レート等のアクリル系樹脂等のバインダ、エチルセルロ
ース、テルピネオール、ブチルカルビトール等の溶剤、
その他各種分散材、活性剤、可塑剤等から、目的に応じ
て適宜選択すればよい。図１０のシート１１、１０１〜
１０５はこのようにして得られたグリーンシートを示し
ている。

【００７２】＜シートパンチング工程＞シートパンチン
グ工程では、シート成形工程で得られたグリーンシート
に対し、パンチングマシンや金型プレスを用いて、スル
ーホールを形成する。

【００７３】＜内部導体印刷工程＞内部導体印刷工程で
は、グリーンシート上に、例えばスクリーン印刷法によ
り、内部導体及びスルーホール導体を形成する。図１０
において、グリーンシート１０５の表面に内部導体３０
が印刷されており、シート１１にスルーホール導体３１
が形成されている。グリーンシート１１のスルーホール
導体３１は、スルーホールランドパターン（後述）を形
成するのと同時に、スルーホール内に導体ペーストを充
填することによって形成される。導体ペーストとして
は、銀粉とガラスフリットとを混合し、これに前記と同
様のビヒクルを加え、これらを混練してスラリー化した
ものが好ましい。この場合、銀粉の含有率は、８０〜９
５重量％程度であることが好ましい。また、導電性粒子
の平均粒径は、１．０１〜５μm程度であることが好ま
しい。

【００７４】＜積層及び熱プレス工程＞積層及び熱プレ
ス工程では、前述した各工程を経て得られたグリーンシ
ート１０１〜１０５を、図１０に示すような順序で積層
する。そして、４０〜１２０℃、５０〜１０００Kgf/cm
²程度で熱プレスを行うことにより、グリーンシート１
０１〜１０５、１１による積層体が得られる。何も印刷
されないグリーンシート１０１〜１０４は基板全体の厚
みを調整するために積層されたものであり、その枚数等
は任意である。

【００７５】＜脱バインダ及び焼成工程＞積層及び熱プ
レス工程を経て得られた積層体は、脱バインダ工程に付
され、積層体中に存在するバインダが熱処理により取り
除かれ、更に、１０００℃以下好ましくは８００〜１０
００℃程度、更に好ましくは８５０〜９００℃の温度条
件で、約１０分程度保持することにより焼成する。図１
１は脱バインダ及び焼成工程を経た後の積層体を示して
おり、グリーンシート１０１〜１０５の一体焼結でなる
補強層１２と、絶縁層１１との間に内部導体３０を有す
る多層基板が得られる。絶縁層１１にはスルーホール導
体３１が設けられている。スルーホール導体３１は、一
端が内部導体３０に接続しており、他端は絶縁層１１の
表面において、スルーホールランドパターン３２に接続
している。

【００７６】ここで、内部導体３０及びスルーホール導
体３１は、前述したように、銀を主成分とするので、空
気中で焼成可能であり、基板中のバインダを容易に除去
することができる。バインダに含まれる炭素は、基板中
に残存し易い性質を持つが、空気中で焼成した場合、炭
素を、空気中の酸素により、炭酸ガスとして処理しやす
いからである。しかも、窒素雰囲気中での焼成が必要な
いため、焼成炉の雰囲気の維持管理が容易である。

【００７７】＜多層基板研磨工程＞焼成工程を経て得ら
れた多層基板（図１１）は、焼成工程により、基板全体
に反りが生じている。本発明に係る電子部品の基板表面
に形成される導体パターンは後述するフォトリソグラフ
ィ技術により形成するため、導体パターンの精度は基板
の平面性に左右される。即ち、そのため、フォトマスク
との密着性が必要であったり、またフォトレジストが均
一に塗布されたり、或いは光が均一に照射される必要が
ある。多層基板研磨工程では、基板の表面研磨（ラッピ
ング）を行って、基板全体の反りを除去する。

【００７８】ここで、多層基板はガラスとセラミックと
の複合組成物でなり、切削性が良好であるので容易にラ
ッピングを行うことができる。これにより多層基板全体
の反りがなくなり、且つ、基板表面の平滑性も良好にな
る。図１２は研磨後の多層基板を示している。多層基板
の表面１０が研磨され、面１０にあったスルーホールラ
ンドパターン３２は除去され、スルーホールランドパタ
ーン３２よりも小さな面積のスルーホール導体３１を、
面１０に露出させることができる。そのため、多層基板
の表面での回路パターンを設計する上で自由度が大きく
なる。

【００７９】＜表面導体印刷工程＞次に、図１３に示す
ように、多層基板研磨工程の終了した多層基板に対し、
その表面の略全面に対し、銅を主成分とし、銀を含有さ
せたＣｕーＡｇ導体ペーストを塗布してＣｕーＡｇ導体
膜２０を形成する。ＣｕーＡｇ導体ペーストは、Ｃｕ粉
体と、Ａｇ粉体と、ガラスフリットと、バインダとを混
合して塗料化されている。ＣｕーＡｇ導体ペーストに含
まれる銀の含有量は、ＣｕーＡｇ導体ペースト中の銅と
銀との総和を１００ｗｔ％としたとき、０．３〜３０ｗ
ｔ％である。

【００８０】導体ペーストを塗布する方法については制
限はない。代表的な具体例はスクリーン印刷法である
が、多層基板は研磨により平面性が得られているので、
多層基板を回転させながら、導体ペーストを滴下して塗
布するスピンコートを用いることができる。その際、ス
ピンコートでは一度に導体ペーストを厚く塗布すること
ができないので、塗布と塗膜の乾燥を繰り返して行うこ
とにより、目的の塗膜厚を有するＣｕーＡｇ導体膜２０
を得ることが好ましい。

【００８１】このように、基板１の上に、ＣｕーＡｇ導
体ペーストを印刷手段等によって塗布してＣｕーＡｇ導
体膜２０を形成するので、薄膜技術や湿式メッキ技術を
適用する場合よりも、ＣｕーＡｇ導体膜２０を、容易に
厚く形成できる。このため、高周波帯において実抵抗損
失の小さな導体パターンが得られる。特に、渦巻き状の
コイルパターン（図３参照）を形成する際は、外側から
内側に向かう渦巻きパターンを、上述した印刷手段等に
よって形成し、更に、渦巻きパターンの内側及び外側に
接続される端子電極を、蒸着やスパッタ等の薄膜技術あ
るいは湿式メッキ技術を適用して形成することにより、
高周波帯においてＱの高いコイルを得ることができる。

【００８２】また、一般に導体ペースト中には、基板１
との接着強度を上げるためにガラスフリットが添加され
ている。その上、前述の如く導体ペーストによる導体
は、その膜厚を容易に厚くできる。このため、マザーボ
ード等に対し十分な付着強度を得ることができる。

【００８３】＜乾燥・焼成工程＞塗布されたＣｕーＡｇ
導体膜２０に対して乾燥、脱バインダ及び焼成を行う。
本発明に係る電子部品の多層基板表面上に塗布されたＣ
ｕーＡｇ導体膜２０は銅を主体にしているため、脱バイ
ンダ及び焼成は窒素または中性雰囲気中で行う。焼成温
度については、焼成時間との関係もあるが、６５０〜８
５０℃の温度範囲において、適当な温度に設定する。

【００８４】この工程において、ＣｕーＡｇ導体ペース
トの焼成時に、基板１に設けられた銀でなる内部導体３
０と、ＣｕーＡｇ導体ペーストとの接触箇所において液
相化を生じる。しかしながら、ＣｕーＡｇ導体ペースト
中では、銅成分及び銀成分が広く分散しているため、Ｃ
ｕーＡｇ導体ペーストの焼成時に生じる液相化は、基板
１上に塗布されたＣｕーＡｇ導体ペーストの全体と、基
板１上に露出する銀でなる内部導体３０との間で生じ
る。このため、従来から問題となっていた銅と、銀でな
る内部導体との異種金属間の局所的な液相化、及び、そ
れによる電気的断線を生じることがない。

【００８５】また、焼成時に液相化を起こすといって
も、液相化が始まってから完全に液相化するまでには、
ある程度、温度範囲があるから、ＣｕーＡｇ導体ペース
トが流動しない焼成温度条件を設定することにより、多
層基板１上に、一定の品質を有するＣｕーＡｇ導体膜２
０を形成することができる。

【００８６】しかも、ＣｕーＡｇ導体ペーストは、Ｃｕ
を単独で用いたＣｕペーストに比べて、低い焼成温度条
件で焼結させることができる。即ち、ＣｕとＡｇは液相
化により合金化するが、それに伴い融点自体も低下す
る。例えば、Ｃｕペーストの場合、約９００℃程度で焼
成させる必要があるが、ＣｕーＡｇ導体ペーストの場
合、ペースト組成物の組成比の条件設定及び焼成時間の
設定により、上述したように、６５０〜８５０℃の温度
範囲で焼成が可能になる。このため、製造にかかわるエ
ネルギ消費を低減すると共に、焼成炉の寿命を延長する
ことができる。

【００８７】また、多層基板１を、セラミック成分及び
ガラス成分を含む複合組成物で構成した場合、導体膜を
焼成する温度が高い程、多層基板１の構成材料が軟化す
る傾向にあり、導体膜焼成工程後に多層基板１に反りを
生じ易かった。本発明においては、低温度で焼成可能な
ＣｕーＡｇ導体ペーストを用いることができるので、導
体膜焼成工程において発生する多層基板１の反りを、極
めて小さくすることができる。

【００８８】更に、Ｃｕ単独でなる導体膜の場合、低抵
抗の導体膜を得るには９００℃以上の温度で焼成する必
要がある。これ以下の温度条件、例えば６００℃前後で
は、焼結が不充分になり導体抵抗が増大する。これに対
して、ＣｕーＡｇ導体膜２０の場合、例えば６５０〜８
５０℃の低い温度で焼成して、ほぼ完全に焼結させ、低
い導体抵抗を実現することができる。

【００８９】焼成後のＣｕーＡｇ導体膜２０の表面は、
通常、粗い状態になっているので、焼成後にＣｕーＡｇ
導体膜２０の表面にバフ研磨等の鏡面化するための研磨
を行なうことが好ましい。これにより、ＣｕーＡｇ導体
膜２０の表面が平滑化され、細い導体パターンを高精度
で形成することが可能になる。

【００９０】＜パターン形成工程＞次に、図１４に示す
ように、ＣｕーＡｇ導体膜２０に対してフォトリソグラ
フィ技術を適用し、目的とする導体パターンとなるよう
に、パターン化処理を行なう。パターン化に当たって
は、先ず、ＣｕーＡｇ導体膜２０の全表面に、フォトレ
ジストを塗布する。塗布方法としてはスピンコート法が
好ましい。

【００９１】次に、目的のパターンが形成されたフォト
マスクを透して露光を行う。その後、現像してレジスト
膜を除去する。ＣｕーＡｇ導体膜の露出した部分は、例
えば、化学的エッチング処理によって除去する。

【００９２】ここで、本発明において用いられるＣｕー
Ａｇ導体膜２０は、Ｃｕを主成分とし、銀は添加物とし
て加えた組成であるので、多層基板１上に形成されたＣ
ｕーＡｇ導体膜２０を、Ｃｕのエッチング液として一般
的な塩化第二鉄(FeCl₃)を用いて、エッチングすること
ができる。塩化第二鉄(FeCl₃)のエッチング液は、Ｃｕ
ーＡｇ導体膜２０を基板１に接着させているガラスフリ
ットの接着力を劣化させる度合いが少ない。このため、
接着力の大きなＣｕーＡｇ導体膜２０を得ることができ
る。よって、本発明に係る電子部品はマザーボードに対
し十分な固着強度を有し、且つ、半田による電極の消失
のない搭載部品とすることが可能となる。

【００９３】＜絶縁層形成工程＞次に、図１５に示すよ
うに、導体パターン２の形成された面上に、スピンコー
ト等の手段によって、絶縁膜４を塗布する。絶縁膜４は
ポリイミド系、エポキシ系といった樹脂系材料が適して
いる。前記樹脂系材料としては、好ましくは、感光性を
有する材料を用いる。感光性を有する樹脂系材料であれ
ば、フォトリソグラフィ技術の適用によって、高精度の
パターンを形成できるという利点が得られる。

【００９４】＜上部導体形成工程＞次に、図１６に示す
ように、絶縁膜４に対して、フォトリソグラフィ技術を
適用し、次工程のためのパターン処理を行なう。図１６
において、参照符号４００は、抜きパターンを示してい
る。

【００９５】次に、図１７に示すように、蒸着、スパッ
タ、メッキ等を用いて、絶縁膜４の上に銅を付着させ、
銅導体膜５を形成する。銅導体膜５の膜厚は０．５〜３
μｍ程度でよく、処理が比較的早いスパッタを用いるこ
とができる。

【００９６】次に、図１８に示すように、銅導体膜５に
フォトリソグラフィ技術を適用して目的の導体パターン
５０を得る。図１８の参照符号５００は銅導体膜５のパ
ターン処理によって生じた抜きパターンを示している。

【００９７】上述したように、基板１上に、フォトリソ
グラフィ技術の適用により導体パターン２を形成した
後、ポリイミドやエポキシ等の樹脂による絶縁膜４を形
成し、その上に更に、蒸着、スパッタあるいは湿式メッ
キにより、銅導体膜５を形成する。そして、再度、フォ
トリソグラフィ技術を適用して、銅膜による導体パター
ン５０を形成するので、導体パターンの多層化が可能と
なる。このため、多層化により、小型化した電子部品を
得ることができる。

【００９８】＜保護層形成工程＞次に、図１９に示すよ
うに、保護膜６を形成する。保護膜６の材料としては前
記した樹脂系が好ましい。保護膜６の内、外部接続電極
となる端子電極に対応する部分は、除去する。除去方法
としては、フォトリソグラフィ技術を適用して、不要部
分をエッチングによって除去する方法が適している。但
し、外部接続電極は基板上に形成したパターンに比べ、
比較的大型のパターンとなるため、スクリーン印刷法に
より、形成してもよい。

【００９９】＜個別分割工程＞次に、図２０に示すよう
に、切断線Ｘ１ーＸ１に沿って分割し、個々の電子部品
に分割する。この時、基板はガラス−セラミック基板で
あるので、ダイシングソウ等で容易に分割することがで
きる。以上により、本発明に係る電子部品が完成する。

【０１００】上記実施例では、ＬＰＦを例にとって説明
したが、本発明は、バンドパスフィルタ、ハイパスフィ
ルタ、バンドエリミネイションフィルタ等の各種フィル
タ、カプラ、フェイズシフタ等の各種機能部品及び、前
記各機能の複合部品に応用が可能である。またコイル、
コンデンサといった単機能の個別部品に応用することも
可能である。

【０１０１】

【発明の効果】以上説明したように、本発明によれば、
次のような効果を得ることができる。（ａ）基板内部の配線と、基板表面に形成される導体膜
との間の電気的断線を回避し得る電子部品及びその製造
方法を提供することができる。（ｂ）例えば６５０〜８５０℃の低温で焼成の可能な電
子部品及びその製造方法を提供することができる。（ｃ）焼成後の基板の反りを低減させ得る電子部品及び
その製造方法を提供することができる。（ｄ）基板表面に形成される導体膜を、接着力を劣化さ
せずにパターン化し得る電子部品及びその製造方法を提
供することができる。（ｅ）導体抵抗の低い導体膜を有する電子部品及びその
製造方法を提供することができる。

【図面の簡単な説明】

【図１】本発明に係る電子部品の断面図である。

【図２】図１に示した電子部品の実装状態を示す断面図
である。

【図３】本発明にかかる電子部品の具体例としてのＬＰ
Ｆを示す分解斜視図である。

【図４】図３の４ー４線に沿った断面図である。

【図５】図３の５ー５線に沿った断面図である。

【図６】図３の６ー６線に沿った断面図である。

【図７】図３〜図６に示したＬＰＦの等価回路図であ
る。

【図８】図３〜図７に示したＬＰＦをマザーボードに実
装した状態を示す部分断面図である。

【図９】本発明に係る電子部品の製造工程を示すフロー
チャートである。

【図１０】本発明に係る電子部品の製造工程を示す図で
ある。

【図１１】図１０に示した製造工程の後の製造工程を示
す図である。

【図１２】図１１に示した製造工程の後の製造工程を示
す図である。

【図１３】図１２に示した製造工程の後の製造工程を示
す図である。

【図１４】図１３に示した製造工程の後の製造工程を示
す図である。

【図１５】図１４に示した製造工程の後の製造工程を示
す図である。

【図１６】図１５に示した製造工程の後の製造工程を示
す図である。

【図１７】図１６に示した製造工程の後の製造工程を示
す図である。

【図１８】図１７に示した製造工程の後の製造工程を示
す図である。

【図１９】図１８に示した製造工程の後の製造工程を示
す図である。

【図２０】図１９に示した製造工程の後の製造工程を示
す図である。

【符号の説明】

１基板１１絶縁層１０研磨された面１２補強層２導体パターン２０ＣｕーＡｇ導体膜

フロントページの続き (51)Int.Cl.⁶ 識別記号ＦＩＨ０５Ｋ 1/09 Ｈ０５Ｋ 1/09 Ａ 3/46 3/46 ＨＬ

Claims

【特許請求の範囲】

【請求項１】基板と、導体パターンとを含む電子部品
であって、前記基板は、その内部に内部導体を有しており、前記内
部導体は前記導体パターンに接続される配線導体を構成
しており、前記導体パターンは、銅を主成分とし、銀を含有する導
体膜でなり、回路要素を構成しており、前記導体膜は、前記基板上に付着されている電子部品。
【請求項２】請求項１に記載された電子部品であっ
て、前記内部導体は、銀を主成分とする電子部品。
【請求項３】請求項１または２の何れかに記載された
電子部品であって、前記導体膜に含まれる前記銀の含有量は、前記銅と銀と
の総和を１００ｗｔ％としたとき、０．３〜３０ｗｔ％
である電子部品。
【請求項４】請求項１に記載された電子部品であっ
て、前記基板は、セラミック成分及びガラス成分を含む複合
組成物でなる電子部品。
【請求項５】請求項４に記載された電子部品であっ
て、前記基板は、研磨された面を有しており、前記導体膜は、前記研磨された前記面に付着されている
電子部品。
【請求項６】請求項４に記載された電子部品であっ
て、前記セラミック成分は、アルミナ、マグネシア、スピネ
ル、シリカ、ムライト、フォルステライト、ステアタイ
ト、コージェライト、ストロンチウム長石、石英、ケイ
酸亜鉛及びジルコニアの群から選ばれた少なくとも一種
を含む電子部品。
【請求項７】請求項４に記載された電子部品であっ
て、前記ガラス成分は、ホウケイ酸ガラス、鉛ホウケイ酸ガ
ラス、ホウケイ酸バリウムガラス、ホウケイ酸ストロン
チウムガラス、ホウケイ酸亜鉛ガラス及びホウケイ酸カ
リウムガラスの群から選ばれた少なくとも一種を含む電
子部品。
【請求項８】請求項１に記載された電子部品であっ
て、更に、絶縁層と、別の導体パターンとを有しており、前記絶縁層は、前記導体パターンを覆っており、前記別の導体パターンは、前記絶縁層によって支持され
ている電子部品。
【請求項９】請求項８に記載された電子部品であっ
て、前記別の導体パターンは、銅を主成分と導体膜でなる電
子部品。
【請求項１０】請求項９に記載された電子部品であっ
て、前記別の導体パターンは、外部接続用の外部接続電極を
含む電子部品。
【請求項１１】請求項１０に記載された電子部品であ
って、前記外部接続電極は、表面に半田層を有する電子部品。
【請求項１２】請求項１に記載された電子部品であっ
て、前記受動回路は、インダクタ、キャパシタまたは抵抗の
少なくとも１つを含む電子部品。
【請求項１３】請求項１に記載された電子部品であっ
て、前記受動回路は、フィルタ、カプラまたは移相器等の回
路を構成する電子部品。
【請求項１４】請求項１乃至１３の何れかに記載され
た電子部品の製造方法であって、前記基板上に、銅を主成分とし銀を含有する導体ペース
トを塗布し、乾燥、脱バインダ及び焼成等の処理を行っ
て導体膜を形成し、前記導体膜にフォトリソグラフィ技術を適用することに
より、前記導体パターンを形成する工程を含む電子部品
の製造方法。
【請求項１５】請求項１４に記載された電子部品の製
造方法であって、焼成後に前記導体膜の表面をバフ研磨する工程を含む電
子部品の製造方法。