JPH11274097A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】 【課題】ＤＲＡＭ等の半導体装置の製造法方法、特に、
半導体装置のＨＳＧ−Ｓｉ電極形成方法において、リン
ドープ非晶質シリコン表面上に安定して微結晶を形成す
る方法を提供する。 【解決手段】不純物が添加されている非晶質シリコン層
を有する基板の該非晶質シリコン層表面の自然酸化膜を
除去する工程と、該基板を加熱処理する工程と、所定の
分圧で珪素化合物ガスに前記基板をさらす工程と、およ
び非酸化性ガス雰囲気下で前記基板を加熱処理する工程
を有する半導体装置の製造方法において、前記非晶質シ
リコン層表面の自然酸化膜を除去する工程の前に、前記
基板を純水に浸す工程を有する半導体装置の製造方法。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は半導体装置の製造方
法に関し、特にＤＲＡＭ等の半導体装置の電極形成方法
に関する。

【０００２】

【従来の技術】近年、ＤＲＡＭ等の半導体装置の高集積
化に伴いセルサイズは縮小し、キャパシタを形成する部
分の面積も小さくなっている。そこで、十分な容量を確
保するために容量部面積が大きいスタックドキャパシタ
等が用いられてきた。

【０００３】しかし、半導体装置の集積度が６４Ｍｂｉ
ｔ、２５６Ｍｂｉｔと増加するに伴い、セル面積はさら
に縮小し、これらの構造を用いても容量絶縁膜のさらな
る極薄膜化が要求されている。現在実用的には、ＳｉＯ
₂ ／Ｓｉ₃ Ｎ₄ 等が容量絶縁膜として用いられている
が、これらの絶縁膜の薄膜化の限界は４ｎｍ程度であ
り、容量絶縁膜の薄膜化だけでセル面積の縮小化の要求
に対応することは難しい。

【０００４】これを解決する手段として、特開平３−２
７２１６５号公報には、ＬＰＣＶＤ（Ｌｏｗ Ｐｒｅｓ
ｓｕｒｅ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓ
ｉｔｉｏｎ）法を用いるシリコン膜の堆積において、シ
リコン膜の結晶状態が非晶質から多結晶に遷移する温度
付近で、半球状の結晶粒（以下、「グレイン」とい
う。）を得る方法が記載されている。そして、このグレ
インを電極に適用することにより、電極表面にこの凹凸
を形成せしめて電極の蓄積電荷量を大幅に増大させるこ
とができるものである。しかし、前記公報記載によれ
ば、このグレインに起因する凹凸は特定温度範囲でしか
成長させることができない。また、グレインサイズ等の
制御が難しいという問題が残った。

【０００５】特開平５−３０４２７３号公報には、清浄
した非晶質シリコン電極表面に、ジシランガス（Ｓｉ₂
Ｈ₆ ガス）を照射して、先ず微結晶核を形成し、この後
に、非晶質シリコン表面をマイグレーションするシリコ
ン原子を微結晶核に付着させ、キノコ状のグレインを成
長させる方法が記載されている。この方法を用いれば、
密度の制御された均一なグレインを電極表面に形成させ
ることができ、グレインサイズの制御が難しいという問
題を解決することができる。

【０００６】また、１９９２年の「Ｓｏｌｉｄ Ｓｔａ
ｔｅ Ｄｅｖｉｃｅｓ ａｎｄ Ｍａｔｅｒｉａｌｓ」
の４２２頁には、「Ｈｅｍｉｓｐｈｅｒｉｃａｌ Ｇｒ
ａｉｎｅｄ Ｓｉｌｉｃｏｎ（以下、「ＨＳＧ−Ｓｉ」
という。） Ｆｏｒｍａｔｉｏｎ ｏｎ ｉｎ−ｓｉｔ
ｕ Ｐｈｏｓｐｈｏｒｏｕｓ Ｄｏｐｅｄ Ａｍｏｒｐ
ｈｏｕｓ−Ｓｉ Ｕｓｉｎｇ ｔｈｅ Ｓｅｅｄｉｎｇ
Ｍｅｔｈｏｄ」と題して、グレインサイズ及び密度の
制御されたグレインがリンを添加した非晶質シリコン電
極上にも形成できる旨が記載されている。この方法は、
非晶質シリコン表面に凹凸形成した後に、イオン注入等
のグレイン変形を引き起こすような不純物添加処理を施
す必要がないという利点がある。

【０００７】さらに、「Ｉｎｔｅｒｎａｔｉｏｎａｌ
Ｅｌｅｃｔｒｏｎ ＤｅｖｉｃｅｓＭｅｅｔｉｎｇ」の
２５９頁には、「Ａ Ｎｅｗ Ｃｙｌｉｎｄａｌ Ｃａ
ｐａｃｉｔｏｒ Ｕｓｉｎｇ Ｈｅｍｉｓｐｈｅｒｉｃ
ａｌ Ｇｒａｉｎｅｄ Ｓｉ（ＨＳＧ−Ｓｉ） ｆｏｒ
２５６Ｍｂ ＤＲＡＭｓ」と題して、シリンダ構造を
有する電極にも微結晶に起因する凹凸を形成できる旨が
記載されている。そして、この技術を電極形成に用いる
ことにより、２５６ＭｂｉｔのＤＲＡＭも製造可能とな
った。以上のことから、前記特開平５−３０４２７３号
公報記載の技術は、集積度の高い半導体メモリの電極形
成に非常に有効な方法である。

【０００８】しかし、上記方法を用いた場合には、リン
濃度が５×１０²⁰ ａｔｏｍｓ／ｃｍ³ を超えた非晶質
シリコン上には凹凸が形成できないという問題がある。
これは、膜表面のリン原子が凹凸形成を阻害するためで
ある。また、凹凸の形成は、非晶質シリコンからシリコ
ン原子の供給を受けて進行するため、シリンダ電極の側
壁等が薄い場合には、個々のグレインを十分に成長させ
ることはできないという問題もある。

【０００９】

【発明が解決しようとする課題】一方、特開平８−３０
６６４６号公報には、リンドープ或いは不純物が添加さ
れていない非晶質シリコン上に、１×１０^-3Ｔｏｒｒ以
下でシランガスを照射して非晶質シリコンを選択的に成
長させ、連続的にアニールを施すことにより、非晶質シ
リコン上に微結晶を成長させて電極表面に凹凸を形成す
る方法が記載されている。

【００１０】図１１に、特開平８−３０６６４６号公報
に記載されたＨＳＧ−Ｓｉ形成の工程フローチャートを
示す。即ち、下部電極を形成した後（工程１）、アンモ
ニア、過酸化水素水及び純水の混合溶液で電極表面を洗
浄し（工程２）、ＨＦ／Ｈ₂Ｏ＝１／３０の水溶液に３
０秒間、電極を浸すことにより表面の自然酸化膜を除去
し（工程４）、ウエハを乾燥（工程５）、次いでＨＳＧ
−Ｓｉを形成する（工程６）ものである。

【００１１】前記工程５は、非晶質シリコンの選択的な
成長を行わせることで、電極表面に供給されるシリコン
原子を増加させ、球状又は半球状のグレインを安定して
形成するものである。この方法は、ＤＲＡＭ等の半導体
装置の容量電極形成に適用することが可能となるもので
あり、グレインを電極に適用することにより、電極に凹
凸を形成すれば、電極の蓄積電荷量を大幅に増大させる
ことができる。

【００１２】しかし、前記従来法をそのまま用いた場合
には、図１２に示すように、シランガスの照射時間が長
くなると、リンドープ非晶質シリコンが局所的に結晶化
してしまう。従って、連続してアニール処理するときに
シリコン原子がその部分だけマイグレーションできず、
微結晶が形成できないことから、電極表面の一部に凹凸
が形成できなくなる。一方、シランガスの照射時間を短
くしてしまうと、リンドープ非晶質シリコン上に形成す
る微結晶密度が低下してしまい、結果的に電極に形成さ
れる凹凸密度が低下するため、蓄積電荷量の向上が図れ
なくなる。

【００１３】なお、図１２は、濃度３×１０²⁰ ａｔｏ
ｍｓ／ｃｍ³ および５×１０²⁰ ａｔｏｍｓ／ｃｍ³ の
リンを含む非晶質シリコンに、シランガスを、それぞれ
一定時間照射したのち、４０分間窒素ガス雰囲気下でア
ニール処理を行ったときの、シランガス照射時間と電極
の容量増加率との関係を示す図である。縦軸が容量増加
率、横軸が照射時間である。

【００１４】上記従来法において、リンドープ非晶質シ
リコン表面上に安定して微結晶を形成することは難し
く、リンドープ非晶質シリコン表面上に安定して微結晶
を形成するには、珪素化合物ガスの照射量、照射時間を
微妙にコントロールする必要がある。従って、リンドー
プ非晶質シリコン表面上に安定して微結晶を、より簡便
かつ効率的に形成する方法の開発が要望されている。

【００１５】本発明は、以上の実状に鑑みてなされたも
のであり、半導体装置の電極形成方法、特に、半導体装
置の電極形成方法において、リンドープ非晶質シリコン
表面上に安定して微結晶を形成する方法を提供すること
を目的とする。

【００１６】

【課題を解決するための手段】上記課題を解決すべく本
発明は、不純物が添加されている非晶質シリコン層を有
する基板の該非晶質シリコン層表面の自然酸化膜を除去
する工程と、該基板を加熱処理する工程と、所定の分圧
で、珪素化合物ガスに前記基板をさらす工程と、非酸化
性ガス雰囲気中で前記基板を加熱処理する工程を有する
半導体装置の製造方法において、前記非晶質シリコン層
表面の自然酸化膜を除去する工程の前に、前記基板を純
水に浸す工程を有することを特徴とする半導体装置の製
造方法を提供する。

【００１７】前記本発明の半導体装置の製造方法におい
て、前記純水は、温度が５０℃以上、より好ましくは、
５０〜８０℃の温純水であるのが好ましい。

【００１８】本発明において、前記不純物は、リン化合
物または砒素化合物であるのが好ましい。また、不純物
の濃度は、１×１０¹⁸〜１×１０²²ａｔｏｍｓ／ｃｍ³
程度が好ましい。

【００１９】本発明において、前記基板を加熱処理する
工程は、該基板を、好ましくは、真空中（例えば、１×
１０^-8Ｔｏｒｒ程度）、又はアルゴン、ヘリウム、窒素
ガス等の不活性ガス中において前記基板を加熱処理する
工程である。加熱処理温度は、通常、４００〜７００℃
程度、好ましくは５５０℃付近である。

【００２０】本発明において、前記所定の分圧で珪素化
合物ガスに前記基板をさらす工程は、好ましくは、分圧
値が１×１０^-3Ｔｏｒｒ以下で珪素化合物ガスを前記基
板に照射する工程である。

【００２１】また、前記珪素化合物ガスは、シランガス
またはジシランガスであるのが好ましい。また、前期珪
素化合物ガスは、アルゴン、窒素、ヘリウム等の不活性
ガスで希釈されていてもよい。

【００２２】本発明では、リンドープ非晶質シリコン表
面上に安定して微結晶を形成する方法として、リンドー
プ非晶質シリコン表面を温純水で処理し、リンドープ非
晶質シリコン表面上のリン濃度を予め低下させておくこ
とがポイントである。

【００２３】従来は、前記特開平８−３０６６４６号公
報に記載のように、リンドープ非晶質シリコン表面のリ
ン濃度の制御は、シランガスを照射量及び照射時間を制
御しながら照射し、不純物を添加しない非晶質シリコン
を最表面に形成することにより行なわれていた。しかし
ながら、上述したような理由により、電極表面の一部に
凹凸が形成できなくなるという問題や、リンドープ非晶
質シリコン上に形成する微結晶密度が低下してしまうこ
とにより、電極に形成される凹凸密度が低下し、蓄積電
荷量の向上量が低下してしまう問題等があり、安定して
微結晶を形成することが困難であった。

【００２４】本発明によれば、リンドープ非晶質シリコ
ン表面を、純水、好ましくは、温度が５０℃以上の温純
水で処理することにより、リンドープ非晶質シリコン表
面上のリン濃度を低下させた後に、前述の特開平８−３
０６６４６号公報に記載されている電極形成技術を用い
ることで、より簡便且つ効率よく安定して電極表面に凹
凸（ＨＳＧ−Ｓｉ）を形成することができる。従って、
ＤＲＡＭやＳＲＡＭ等の半導体装置電極の蓄積電荷量が
安定し、歩留まり及び信頼性を向上させることができ
る。

【００２５】

【発明の実施の形態】以下、本発明の半導体装置の製造
方法を詳細に説明する。図１に本発明の半導体製造方法
により製造される汎用ＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａ
ｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）の断面図を示
す。２５６Ｍｂｉｔ以降の汎用ＤＲＡＭは、キャパシタ
ー面積を得るために単純なスタック構造から、フィンあ
るいはシリンダーと呼ばれる構造のスタックキャパシタ
ーが用いられる。図１中、例えば、１０５は下部電極、
１０６は誘電体膜、１０７は上部電極を示す。本発明
は、特に下部電極１０５の形成方法として適用すること
ができる。

【００２６】図２に、本発明の製造工程のフロチャート
を示す。図２に示すのは、半導体製造工程の内、特にＤ
ＲＡＭ等の半導体装置の電極形成の工程のフローチャー
トである。この工程は次の６つの工程からなる。すなわ
ち、 （工程１）リンや砒素等の不純物を、１×１０²⁰〜５×
１０²⁰ ａｔｏｍｓ／ｃｍ³ 程度ドープした非晶質シリ
コンからなる下部電極１を、フォトリソグラフィとドラ
イエッチングにより形成する工程。

【００２７】（工程２）ウエハをアンモニア、過酸化水
素及び純水を混合した溶液で洗浄することにより、ウエ
ハ表面の汚染を除去する工程。

【００２８】（工程３）ウエハを、純水、好ましくは５
０℃以上の温純水に５分〜２０分間浸す工程。

【００２９】この工程は、純水、好ましくは５０℃以上
の温純水でウエハを処理することにより、電極表面のリ
ン、砒素等の不純物を溶出させてリンまたは砒素が添加
されている非晶質シリコン層表面近傍のリン又は砒素濃
度を低下させるものである。非晶質シリコン層表面近傍
のリン又は砒素濃度を低下させることにより、該非晶質
シリコン表面上に安定して微結晶を形成することができ
る。

【００３０】本発明に用いられる純水はシリコンとの反
応性がない。純水は、脱イオン化した高比抵抗のもので
かつ水に溶解しない微粒子をフィルターで除去したもの
が好ましい。また、バクテリアの除去も必要である。こ
のような純水の品質としては、一般に室温で１４〜１８
ＭΩ・ｃｍの比抵抗を有し、かつ０．２〜０．４５μ以
上の微粒子が除去されており、バクテリアの含有量が０
〜１０個／ｃｍ³ であるものが好ましい。

【００３１】また、純水の温度は５０℃以上であるのが
好ましい。純水の温度が５０℃未満であるとリンや砒素
の溶出が不十分であり、本発明の効果が十分に発揮され
ない。

【００３２】（工程４）ＨＦ／Ｈ₂ Ｏ比が１／３０のＨ
Ｆ（フッ化水素）水溶液に１〜１０分間浸して、下部電
極表面の自然酸化膜を除去する工程。

【００３３】（工程５）ウエハを乾燥する工程。

【００３４】（工程６）ＨＳＧ−Ｓｉを形成する工程。
この工程は、例えば、ＬＰＣＶＤ（Ｌｏｗ Ｐｒｅｓｓ
ｕｒｅ Ｃｈｅｍｉｃａｌ Ｖａｐｏｕｒ Ｄｅｐｏｓ
ｉｔｉｏｎ）法により、２０〜１００ＳＣＣＭ（ｃｃ／
ｍｉｎ）の珪素化合物ガスを、好ましくは圧力１×１０
^-3Ｔｏｒｒ以下で、１分〜６０分間、ウエハに４００〜
８００℃で照射することにより、ＨＳＧ−Ｓｉを形成す
るものである。ここで、分圧値が１×１０^-3Ｔｏｒｒを
超える場合には、気相中でＳｉＨ₄ がクラスタ化し、非
晶質ＳｉとＳｉＯ₂ やＳｉＮとの選択性が保てなくなる
ため好ましくない。

【００３５】このＨＳＧ−Ｓｉを形成する工程は、不純
物を含有する非晶質シリコンからなる下部電極表面に、
所定の圧力でシラン、ジシラン等の珪素化合物ガスを照
射することにより、電極表面にシリコンの微結晶核をつ
けた後、非酸化性雰囲気下、好ましくは、高真空下でア
ニールを施すことにより、電極表面に凹凸（ＨＳＧ−Ｓ
ｉ）を形成するものである。

【００３６】図３に、ジシランガスを用いる前記ＨＳＧ
−Ｓｉの成長機構の説明図を示す。先ず、ジシランガス
を照射することにより非晶質シリコン膜Ａ上にシリコン
の微結晶核を成長させる。その後、高真空でアニールを
施すことにより、膜表面にターミネートされた水素原子
が脱離し、膜表面のシリコン原子がマイグレーションで
きるようになる。マイグレーションしたシリコン原子
は、ジシランガス照射により成長した微結晶核に集ま
り、半球状のグレインが形成される。グレインが半球状
になる理由は、表面エネルギーが最も小さくなる構造で
あることと、微結晶核上をもシリコン原子がマイグレー
ションするためである。

【００３７】図４にリンをドープした非晶質シリコン
（以下、「ＰＤＡＳ」という。）Ｂ上に、シランガスを
照射してＨＳＧ−Ｓｉを形成する場合の成長機構の概念
図を示す。ＨＳＧ−Ｓｉの成長のメカニズムは、前記図
３に示したジシランガスを照射してアニールを施す場合
と同様に考えられる。

【００３８】次に、発明の実施形態により、本発明を更
に詳細に説明する。第１実施形態 第１実施形態は、ＤＲＡＭの下部電極の製造に本発明を
適用した例である。先ず、図５（ａ）に示すように、Ｐ
型のシリコン半導体基板２０１上に選択的にフィールド
酸化膜２０２を形成し、ＤＲＡＭセルにおけるトランジ
スタのポリシリコンゲート２０３（ワード線ともなる）
を選択的に形成する。なお、図面では、二つのＤＲＡＭ
セルのためのゲート２０３がゲート絶縁膜２１０を介し
て形成されており、フィールド酸化膜２０２をマスクに
してＮ型不純物（リンや砒素）が半導体基板２０１ 中
に選択的に導入され、各トランジスタのソース／ドレイ
ン領域としての不純物領域２０８が形成される。この
後、シリコン酸化膜やホウ素及び／又はリン含有のシリ
コン酸化膜（ＢＰＳＧ膜等）２０４が全面に形成され
る。

【００３９】次に、図５（ｂ）に示すように、ビット線
コンタクトホール２１１が絶縁膜２０４に形成されて二
つのセルの共通領域２０９の一部が露出される。このコ
ンタクトホール２１１は、不純物含有のポリシリコン２
１２に埋め込まれ、さらにタングステンシリサイドのよ
うな高融点金属シリサイド層２１３がポリシリコン層２
１２に接触して形成される。かくしてビット線２１４が
形成される。

【００４０】次いで、図５（ｃ）に示すように、シリコ
ン酸化膜等の絶縁膜が全面に堆積されて厚い絶縁層２１
５が形成され、キャパシタコンタクトホール２１６が選
択的に形成される。このコンタクトホール２１６を埋め
て絶縁膜２１５の全面にリンドープの非晶質シリコン層
が形成され、フォトリソグラフィによりパターニング
後、選択的エッチングによりキャパシタのストレージ用
非晶質シリコン電極２１７が形成される。

【００４１】この後、アンモニア、過酸化水素水及び純
水を混合した溶液で洗浄することによりウエハ表面の汚
染を除去しこのウエハを６０℃の温純水にて１０分間浸
す。これにより、電極表面のリン、砒素等の不純物を溶
出させてリンまたは砒素が添加されている非晶質シリコ
ン層表面近傍のリン又は砒素濃度を低下させる。

【００４２】引き続きウエハをＨＦ／Ｈ₂ Ｏ比が１／３
０の水溶液に３０秒間浸し、非晶質シリコン電極 表面
の自然酸化膜を除去して、ウエハ表面にシリコン膜の領
域とシリコン酸化膜の領域とをそれぞれ形成することが
できる。

【００４３】次に、このウエハを５３０℃に加熱した縦
型ＬＰＣＶＤ炉に導入する。この装置は、真空ロードロ
ック機構を有しているために、シリコン電極表面が酸化
されることなく、反応チャンバーまで導入できる。ま
た、反応チャンバーの到達真空度は１×１０^-8Ｔｏｒｒ
程度であり、このチャンバー内でウエハ温度が安定する
まで３０分間保持した後に、５０ＳＣＣＭ（ｃｃ／ｍｉ
ｎ）のシランガス（２０％ヘリウム希釈）を、０．００
０６Ｔｏｒｒで４５分間照射し、連続してチャンバー内
で１×１０^-8Ｔｏｒｒの圧力で４０分間真空アニールを
施す。以上の操作を行うことにより、図６（ｄ）に示す
ように、表面に半球状又は球状のシリコンのグレイン成
長により、電極２１８の表面に凹凸が形成されたＨＳＧ
−Ｓｉを形成することができる。

【００４４】次いで、図６（ｅ）に示すように、窒素ガ
ス雰囲気下で熱処理を施して、各ストレージ電極２１８
上に熱窒化シリコン膜を含む誘電体膜２１９を形成す
る。このときの熱処理により、各電極２１８の表面のシ
リコングレインに内部からリンが拡散する。また、シリ
コン電極２１８の多結晶化が進む。そして、リンドープ
の多結晶又は非晶質シリコンを堆積させることによりセ
ルプレート電極層２２０が形成される。その後は、公知
所定の後工程により、ＤＲＡＭを製造することができ
る。

【００４５】以上のようにして形成されたセルプレート
電極層は、電極表面のグレインが大きくグレインバウン
ダリ（結晶粒界）の少ない多結晶シリコン膜からなって
おり、電荷蓄積容量が大幅に増加している。

【００４６】第２実施形態 第２実施形態は、シリンダ形状の電極を有するＤＲＡＭ
に本発明を適用した例である。先ず、絶縁膜３１５にキ
ャパシタコンタクトホール３１１を形成した後、リンド
ープの非晶質シリコン層をコンタクトホール３１１を埋
め込みながら絶縁膜３１５上に堆積させ、さらにシリコ
ン酸化膜のような絶縁膜を形成してパターニングする。
この結果、図７（ａ）に示すように、各キャパシタコン
タクトホール３１１が埋め込まれ、その上に絶縁膜３２
１を有する非晶質シリコン層が形成される。

【００４７】この後、全面にリンドープの非晶質シリコ
ン層を堆積させ、絶縁膜３２１の上表面が露出するまで
エッチバックを行う。そして、絶縁膜３２１を除去する
ことにより、図７（ｂ）に示すように、各キャパシタの
シリンダ形状の非晶質シリコン層３１７が形成される。

【００４８】この後、第１実施形態と同様にして、各シ
リコン層３１７の表面をクリーニングし、シランガスの
照射により比較的厚いノンドープの非晶質シリコンを堆
積させ、不活性ガス中でアニールを施すことにより、表
面が凹凸とされたシリンダ形状のシリコン電極３１８が
形成される。

【００４９】次いで、誘電体膜３１９を形成し、その上
にセルプレート電極層３２０を形成する。以上の様にし
て、小さい占有面積をもって容量値が大きいＤＲＡＭを
製造することができる。

【００５０】第３実施形態 第３実施形態は、本発明の半導体装置の製造方法をＳＲ
ＡＭ（ＳｔａｔｉｃＲａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅ
ｍｏｒｙ）の負荷用トランジスタに適用した例を示す。
図８〜図１０にそのプロセスの断面図を示す。

【００５１】先ず、Ｐ型シリコン基板４０１表面の素子
分離領域にＬＯＣＯＳ法を用いて選択酸化処理により素
子分離膜４０２を形成する。次いで、素子分離領域に８
５０℃で熱酸化を行いゲート酸化膜４１０を形成する。
次に、該ゲート酸化膜４１０の所定の位置に、バッファ
ードフッ化水素酸を用いたウエットエッチング法等によ
り、レジストマスクを用いてコンタクトホール４１１を
開孔する。これらのコンタクトホールがウエットエッチ
ングにより形成できるのは、多少のオーバーエッチング
によりこれらのコンタクトホールの口径が多少広くなっ
ても支障がないからである。

【００５２】次に、全面にＬＰＣＶＤ法により、ｉｎ−
ｓｉｔｕ Ｐ（リン）−ｄｏｐｅｄシリコン膜を６２０
℃で堆積させ、Ｎ型の多結晶シリコン膜を形成する。続
いて、スパッタリング法によりタングステンシリサイド
膜を堆積する。次いで、これらの積層膜は、レジストを
マスクとしたドライエッチング処理によりパターニング
され、ゲート電極４０３を形成する。ゲート電極４０３
は、それぞれコンタクトホール４１１を介してＰ型シリ
コン基板４０１表面に接続している。このとき、例え
ば、コンタクトホール４１１におけるゲート電極４０３
の先端とゲート酸化膜４１０とのオーバーラップマージ
ンは、０．１μｍ程度である。

【００５３】次いで、フィールド酸化膜４０２とゲート
電極４０３とをマスクにした砒素のイオン注入により、
Ｐ型シリコン基板４０１の表面にＮ型拡散層４０８を形
成する。このＮ型拡散層４０８の不純物濃度は、１０²⁰
〜１０²¹ａｔｏｍｓ／ｃｍ³程度となる濃度であり、こ
の時の状態断面図を図８（ａ）に示す。

【００５４】次に、ＬＰＣＶＤ法により、層間絶縁膜の
シリコン酸化膜４０４を全面に形成する。次いで、図示
しないＮ型拡散層に達する接地コンタクトホール をレ
ジストマスクを用いて層間絶縁膜に開口し、スパッタリ
ング法により、全面にタングステンシリサイド膜を堆積
させる。次に、このタングステンシリサイド膜の所定の
領域に開口部が形成され、接地コンタクトホールを介し
てＮ型拡散層に接続する接地線４２１を形成する。

【００５５】その後、ＬＰＣＶＤ法により、平坦な表面
を有する酸化シリコンからなる層間絶縁膜４１５を全面
に堆積する。このときの状態断面図を図８（ｂ）に示
す。

【００５６】次に、図８（ｃ）に示すように、層間絶縁
膜４０４，４１５を貫通して、それぞれゲート電極４０
３に達するコンタクトホール４２２を形成する。このコ
ンタクトホールは、図示しないレジストをマスクとして
ドライエッチング処理により開口することができる。

【００５７】続いて、ＬＰＣＶＤ法により、全面に多結
晶シリコン膜を形成し、イオン注入により１０¹⁶〜１０
¹⁹ａｔｏｍｓ／ｃｍ³ のＮ型不純物である砒素をドープ
する。但し、この場合、不純物はＰ型不純物であっても
よい。次いで、得られた多結晶シリコン膜は、レジスト
をマスクとしてドライエッチング処理することによりパ
ターニングされ、ゲート電極４２３を形成する。このと
きの状態断面図を図９（ｄ）に示す。

【００５８】次いで、これらのゲート電極４２３は、コ
ンタクトホール４２２を介して、それぞれ上記ゲート電
極４０３に接続される。次に、ＬＰＣＶＤ法により、酸
化シリコン膜からなるゲート絶縁膜４２６を全面に形成
する。この時の成膜は、例えば、８００℃でシランガス
とＮ₂ Ｏガスを混合した雰囲気で行うことができる。こ
の雰囲気で堆積した膜は段差被覆性に優れるため、本実
施形態ではシリコン酸化膜をゲート絶縁膜として用いる
が、酸化膜と窒化膜の積層膜（所謂、ＯＮＯ膜）でもよ
い。

【００５９】次に、概ねコンタクトホール４２２の位置
に開口部を有する図示しないフォトレジスト膜をマスク
にしてゲート絶縁膜４２６を異方性ドライエッチングに
より、ゲート電極４２３にコンタクトホール４２４を形
成する。この異方性ドライエッチングは、オーバーエッ
チング気味に行うことが好ましい。これは、例えば、コ
ンタクトホール４２２の側壁部分を覆うゲート電極４２
３の表面に、ゲート絶縁膜４２６がサイドウォールスペ
ーサー的に残置するのをできるだけ回避するためであ
る。

【００６０】尚、これらのコンタクトホール４２２を形
成するエッチングとしては、等方性エッチングは好まし
くない。等方性エッチングでこれらのコンタクトホール
を形成すると、オーバーエッチングによりこれらのコン
タクトホールでは、ゲート電極等からはみ出す部分が生
じ、後工程で行う多結晶シリコン膜のエッチングに支障
を来すことになるからである。

【００６１】また、ゲート電極４２３を構成する材料と
しては、多結晶シリコン膜が好ましい。これらゲート電
極４２３がシリサイド膜、ポリサイド膜あるいは高融点
金属膜等から構成されるならば、ゲート絶縁膜４２６と
これらとが直接接触する部分が存在することになり、ゲ
ート絶縁膜の信頼性が低下する。

【００６２】次に、上記フォトレジスト膜をアッシング
により除去した後、酸洗浄を行う。次いで、ゲート電極
４２３表面を７０℃の温純水に全体を１０分間浸すこと
により、ゲート電極表面の砒素の含有率を低下させる。
この操作により、後工程でＨＳＧ−Ｓｉを形成する際、
微結晶を安定して形成することが可能となる。

【００６３】その後、コンタクトホール４２２の側壁部
分を覆うゲート電極４２３の表面において除去されなか
ったゲート絶縁膜４２６及び自然酸化膜等の除去の為
に、ゲート絶縁膜４２６の表面をフッ酸により洗浄す
る。続いて、ＬＰＣＶＤ法により全面に非晶質シリコン
膜を５５０℃で形成する。この非晶質シリコン膜の堆積
は、例えば、到達真空度が１×１０^-8Ｔｏｒｒを有する
高真空ＣＶＤ装置を用いて行うことができる。この成膜
は、流量２００ｃｃ／ｍｉｎのシラン（２０％Ｈｅ希
釈）ガスをチャンバー内に導入し、０．１Ｔｏｒｒで１
５ｎｍの膜を堆積させることにより行う。以上の処理に
より、酸化膜４２６上に、表面に凹凸を有する非晶質シ
リコン膜が形成される。

【００６４】次いで、得られた多結晶シリコン膜をパタ
ーニングすることにより、多結晶シリコン膜パターン４
２５を形成し、これらの多結晶シリコン膜パターン４２
５は、それぞれコンタクトホール４２４を介してゲート
電極４２３に接続させる。以上の用にして得られる状態
断面図を図９（ｅ）に示す。

【００６５】次に、少なくともゲート電極４２３を覆う
部分の多結晶シリコン膜パターン４２５とゲート電極４
２３とを覆う部分の多結晶シリコン膜パターン４２５と
が覆われたフォトレジスト膜４２７をマスクにしてホウ
素のイオン注入を施す。これにより、多結晶シリコン膜
パターン４２５には、Ｐ型拡散領域４２９が形成され、
チャネル領域が残置される。Ｐ型拡散領域４２９の不純
物濃度は、１０¹⁸〜１０²⁰ａｔｏｍｓ／ｃｍ³ 程度であ
る。特に、Ｐ型のドレイン領域であるＰ型拡散領域４２
９の不純物濃度が１０²¹ａｔｏｍｓ／ｃｍ³ 以上になる
と、これらを含んだ負荷用ＰチャネルＴＦＴのリーク電
流が増加する。従って、不純物濃度の制御が重要とな
る。このときのデバイスの状態断面図を図１０（ｆ）に
示す。

【００６６】次いで、上記フォトレジスト膜４２７を除
去したのち、平坦な表面を有する層間絶縁膜４３０を全
面に形成し、Ｎ型拡散層４２９に達するビットコンタク
トホール４３１を図示しないレジストをマスクにしてド
ライエッチングにより開孔する。続いて、Ｎ型拡散層４
２９に接続される対をなすビット線４３２を形成する。
以上の様にして得られるデバイスの断面図を図１０
（ｇ）に示す。

【００６７】その後は、公知の方法に従い、所定の後工
程を経て、ＳＲＡＭの負荷用トランジスタを製造するこ
とができる。以上の様にして製造されるＳＲＡＭは、そ
の電極にＨＳＧ−Ｓｉを有しているため、電荷蓄積容量
が大きい信頼性の高いものである。

【００６８】以上、本発明をいくつかの実施形態に基づ
いて説明したが、本発明は上述の実施形態に限定される
ものではなく、温純水の温度、温純水にウエハを浸す時
間等のプロセス条件は、本発明の主旨を逸脱しない範囲
で適宜選択することができる。

【００６９】以上説明したように、本発明の半導体装置
の製造方法は、半導体装置の製造、特に、ＤＲＡＭ，Ｓ
ＲＡＭ等の半導体記憶装置の下部電極形成方法として、
広く適用することができる。

【００７０】

【発明の効果】以上説明したように、本発明は、半導体
装置の製造、特に半導体装置の電極に用いられるＨＳＧ
−Ｓｉ形成方法において、リン、砒素等の不純物がドー
プされた非晶質シリコン表面を、純水、好ましくは温純
水で処理し、非晶質シリコン表面上の不純物濃度を事前
に低下させることによって、該非晶質シリコン表面上に
安定して微結晶を形成させることができる。

【００７１】従って、本発明の半導体装置の製造方法に
よれば、ＤＲＡＭ等半導体装置のキャパシターの蓄積電
荷量が増大、安定化し、歩留りの向上及び信頼性の高い
半導体装置を製造することができる。

【図面の簡単な説明】

【図１】図１は、本発明により製造されるＤＲＡＭの構
造断面図である。

【図２】図２は、本発明の半導体装置の製造方法におい
て、ＨＳＧ−Ｓｉを形成する工程図である。

【図３】図３は、ジシランガス照射によるＨＳＧ−Ｓｉ
形成機構を説明する概念図である。

【図４】図４は、シランガス照射によるＨＳＧ−Ｓｉ形
成機構を説明する概念図である。

【図５】図５は、第１実施形態のＤＲＡＭの製造工程に
おける主な工程の状態断面図である。（ａ）は、基板上
に素子分離領域を形成したのち、ゲート酸化膜とゲート
電極を形成した後、層間絶縁膜を形成した図であり、
（ｂ）は、（ａ）に示す状態から、コンタクトホールを
開孔し、ビット線を形成した図であり、（ｃ）は、
（ｂ）に示す状態から、シリコン酸化膜を堆積させた
後、コンタクトホールを開孔し、ストレージ様非晶質シ
リコン電極を形成した図である。

【図６】図６は、第１実施形態のＤＲＡＭの製造工程に
おける主な工程の状態断面図である。（ｄ）は、図５
（ｃ）に示す状態から、電極表面を洗浄後、温純水で処
理し、アニールを施すことによりＨＳＧ−Ｓｉを形成し
た図であり、（ｅ）は、（ｄ）に示す状態から誘電体膜
２１９を形成し、セルプレート電極層を形成した図であ
る。

【図７】図７は、第２実施形態のシリンダ形状の電極を
有するＤＲＡＭの製造工程における主な工程の状態断面
図である。（ａ）は、半導体基板上に素子分離領域を形
成後、ゲート酸化膜、ゲート電極、ビット線を形成した
後、上部に絶縁膜が形成された非晶質シリコン層を形成
した図であり、（ｂ）は、（ａ）に示す状態から、リン
ドープ非晶質シリコンを堆積させ、エッチバックした
後、絶縁膜を除去して、シリンダ形状の非晶質シリコン
電極層を形成した図であり、（ｃ）は、（ｂ）に示す状
態から、誘電体膜を形成し、セルプレート電極層を形成
した図である。

【図８】図８は、第３実施形態のＳＲＡＭの負荷用トラ
ンジスタの製造工程における主な工程の状態断面図であ
る。（ａ）は、半導体基板上に素子分離領域を形成し、
ゲート絶縁膜とゲート電極、およびＮ型拡散層を形成し
た図であり、（ｂ）は、（ａ）に示す状態から、層間絶
縁膜、接地線および第２の層間絶縁膜を形成した図であ
り、（ｃ）は、（ｂ）に示す状態から、コンタクトホー
ルを開孔した図である。

【図９】図９は、第３実施形態のＳＲＡＭの負荷用トラ
ンジスタの製造工程における主な工程の状態断面図であ
る。（ｄ）は、図８（ｃ）に示す状態から、ゲート電極
を形成した図であり、（ｅ）は、（ｄ）に示す状態か
ら、ゲート絶縁膜を形成し、非晶質シリコン膜を形成し
た図である。

【図１０】図１０は、第３実施形態のＳＲＡＭの負荷用
トランジスタの製造工程における主な工程の状態断面図
である。（ｆ）は、図９（ｅ）に示す状態から、レジス
ト膜を成膜後、所定のパターニングを行い、ボロンのイ
オン注入を行うことによってＮ型拡散層を形成する図で
あり、（ｇ）は、（ｆ）に示す状態からレジスト膜を除
去し、層間絶縁膜を形成し、ビットコンタクト孔を開孔
し、ビット線を形成した図である。

【図１１】図１１は、従来のＨＳＧ−Ｓｉ形成の工程図
である。

【図１２】図１２は、シランガス照射時間と電極の容量
増加率との関係を示す図である。

【符号の説明】

１０１，２０１，３０１，４０１…シリコン半導体基
板、１０２，２０２，３０２，４０２…フィールド酸化
膜、１０３，２０３，３０３，４０３，４２３，４２５
…ゲート電極、１０４，４０４，４１５，４３０…層間
絶縁膜、１０５…下部電極、１０６，２１９，３１９…
誘電体膜、１０７…上部電極、１０９，２０９，３０９
…共通領域、１１０，２１０，４１０，４２６…ゲート
絶縁膜、２０４…ＢＰＳＧ膜、２０８，３０８…不純物
領域、２１１，２１６，３１１，４０８，４１１，４２
２，４２４，４２８，４３１…コンタクトホール、２１
２，３１２…ポリシリコン層、２１３，３１３…金属シ
リサイド層、２１４，３１４，４３２…ビット線、２１
５，３１５，３２１…絶縁膜、２１７，３１８，４２３
…非晶質シリコン電極、２１８，３１８…ＨＳＧ−Ｓ
ｉ、２２０，３２０…セルプレート電極層、３１７，Ｂ
…リンがドープされた非晶質シリコン膜、４０８…Ｎ型
拡散層、４２１…接地線、４２７…フォトレジスト膜、
４２５，４２９…Ｐ型拡散層、Ａ…非晶質シリコン膜

フロントページの続き (51)Int.Cl.⁶ 識別記号 ＦＩ Ｈ０１Ｌ 21/8242

Claims (7)

【特許請求の範囲】
1. 【請求項１】不純物が添加されている非晶質シリコン層
   を有する基板の該非晶質シリコン層表面の自然酸化膜を
   除去する工程と、該基板を加熱処理する工程と、所定の
   分圧で珪素化合物ガスに前記基板をさらす工程と、およ
   び非酸化性ガス雰囲気下で前記基板を加熱処理する工程
   を有する半導体装置の製造方法において、 前記非晶質シリコン層表面の自然酸化膜を除去する工程
   の前に、前記基板を純水に浸す工程を有する、 半導体装置の製造方法。
2. 【請求項２】前記純水は、温度が５０℃以上の温純水で
   ある、 請求項１記載の半導体装置の製造方法。
3. 【請求項３】前記不純物は、リン化合物または砒素化合
   物である、 請求項１記載の半導体装置の製造方法。
4. 【請求項４】前記基板を加熱処理する工程は、該基板を
   真空中または不活性ガス中において前記基板を加熱処理
   する工程である、 請求項１記載の半導体装置の製造方法。
5. 【請求項５】前記所定の分圧で珪素化合物ガスに前記基
   板をさらす工程は、分圧値が１×１０^-3Ｔｏｒｒ以下で
   珪素化合物ガスに前記基板をさらす工程である、 請求項１記載の半導体装置の製造方法。
6. 【請求項６】前記所定の分圧で珪素化合物ガスに前記基
   板をさらす工程は、分圧値が１×１０^-3Ｔｏｒｒ以下で
   珪素化合物ガスを前記基板に照射する工程である、 請求項１記載の半導体装置の製造方法。
7. 【請求項７】前記珪素化合物は、シランまたはジシラン
   である、 請求項１記載の半導体装置の製造方法。