JPH11274247A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH11274247A JPH11274247A JP10075976A JP7597698A JPH11274247A JP H11274247 A JPH11274247 A JP H11274247A JP 10075976 A JP10075976 A JP 10075976A JP 7597698 A JP7597698 A JP 7597698A JP H11274247 A JPH11274247 A JP H11274247A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- semiconductor device
- electrode
- strain detecting
- detecting element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
- H10W74/15—Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Pressure Sensors (AREA)
- Wire Bonding (AREA)
- Force Measurement Appropriate To Specific Purposes (AREA)
- Measurement Of Length, Angles, Or The Like Using Electric Or Magnetic Means (AREA)
Abstract
(57)【要約】
【課題】 半導体チップにかかるストレスを容易に検出
することのできる半導体装置を提供する。 【解決手段】 半導体チップ１を基板５上に実装してな
る半導体装置であって、半導体チップ１内の所定個所に
半導体チップ１の歪みを検出するための歪み検出素子３
を形成し、歪み検出素子３に電気信号を印加するととも
に歪み検出素子３からの出力を外部へ取り出すための電
極２、２０を形成し、歪み検出素子３は１つの電極２０
を中心にして放射状に配置し、基板５には、電極２、２
０と接続するための測定用端子６を形成し、測定用端子
６と電極２、２０とを接続するようにした。
することのできる半導体装置を提供する。 【解決手段】 半導体チップ１を基板５上に実装してな
る半導体装置であって、半導体チップ１内の所定個所に
半導体チップ１の歪みを検出するための歪み検出素子３
を形成し、歪み検出素子３に電気信号を印加するととも
に歪み検出素子３からの出力を外部へ取り出すための電
極２、２０を形成し、歪み検出素子３は１つの電極２０
を中心にして放射状に配置し、基板５には、電極２、２
０と接続するための測定用端子６を形成し、測定用端子
６と電極２、２０とを接続するようにした。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体チップを基
板へ実装する際等にかかるストレスを検出することので
きる半導体装置に関するものである。
板へ実装する際等にかかるストレスを検出することので
きる半導体装置に関するものである。
【０００２】
【従来の技術】従来、半導体チップを基板へ実装する際
等にかかるストレスの分布を解析、評価する場合、故障
モードの解析やシミュレーションによる解析を行う必要
があった。
等にかかるストレスの分布を解析、評価する場合、故障
モードの解析やシミュレーションによる解析を行う必要
があった。
【０００３】
【発明が解決しようとする課題】しかしながら、上述の
ような解析、評価の方法においては、モデルパターンの
作成が必要になり、この作業に多大の時間を要してしま
うという問題があった。
ような解析、評価の方法においては、モデルパターンの
作成が必要になり、この作業に多大の時間を要してしま
うという問題があった。
【０００４】本発明は、上記の点に鑑みてなしたもので
あり、その目的とするところは、半導体チップにかかる
ストレスを容易に検出することのできる半導体装置を提
供することにある。
あり、その目的とするところは、半導体チップにかかる
ストレスを容易に検出することのできる半導体装置を提
供することにある。
【０００５】
【課題を解決するための手段】請求項１記載の発明は、
半導体チップを基板上に実装してなる半導体装置であっ
て、半導体チップ内の所定個所に該半導体チップの歪み
を検出するための歪み検出素子を形成し、該歪み検出素
子に電気信号を印加するとともに歪み検出素子からの出
力を外部へ取り出すための電極を形成し、前記歪み検出
素子は１つの電極を中心にして放射状に配置し、前記基
板には、前記電極と接続するための測定用端子を形成
し、該測定用端子と前記電極とを接続するようにしたこ
とを特徴とするものである。
半導体チップを基板上に実装してなる半導体装置であっ
て、半導体チップ内の所定個所に該半導体チップの歪み
を検出するための歪み検出素子を形成し、該歪み検出素
子に電気信号を印加するとともに歪み検出素子からの出
力を外部へ取り出すための電極を形成し、前記歪み検出
素子は１つの電極を中心にして放射状に配置し、前記基
板には、前記電極と接続するための測定用端子を形成
し、該測定用端子と前記電極とを接続するようにしたこ
とを特徴とするものである。
【０００６】請求項２記載の発明は、請求項１記載の半
導体装置において、前記放射状に配置された歪み検出素
子群を半導体チップ内の全面に均一に分散配置させるよ
うにしたことを特徴とするものである。
導体装置において、前記放射状に配置された歪み検出素
子群を半導体チップ内の全面に均一に分散配置させるよ
うにしたことを特徴とするものである。
【０００７】請求項３記載の発明は、請求項１記載の半
導体装置において、前記放射状に配置された歪み検出素
子群を半導体チップ内に局所的に配置させるようにした
ことを特徴とするものである。
導体装置において、前記放射状に配置された歪み検出素
子群を半導体チップ内に局所的に配置させるようにした
ことを特徴とするものである。
【０００８】請求項４記載の発明は、請求項１乃至請求
項３のいずれかに記載の半導体装置において、前記歪み
検出素子を半導体チップ内の表面側と裏面側の同一個所
に各々対応させて配置するようにしたことを特徴とする
ものである。
項３のいずれかに記載の半導体装置において、前記歪み
検出素子を半導体チップ内の表面側と裏面側の同一個所
に各々対応させて配置するようにしたことを特徴とする
ものである。
【０００９】
【発明の実施の形態】以下、本発明の実施の形態の一例
を図面に基づき説明する。図１は、本発明の実施の形態
の一例に係る半導体チップの模式図である。本実施形態
の半導体チップ１には、所定個所、つまり、歪みを検出
したい個所に歪み検出素子としての複数のピエゾ抵抗素
子３が形成され、各ピエゾ抵抗素子３の両端近傍には接
続用配線４を介して接続される電極２が形成されてい
る。ピエゾ抵抗素子３は、例えば、シリコンウエハにホ
ウ素をドーピングすることにより形成することができ
る。
を図面に基づき説明する。図１は、本発明の実施の形態
の一例に係る半導体チップの模式図である。本実施形態
の半導体チップ１には、所定個所、つまり、歪みを検出
したい個所に歪み検出素子としての複数のピエゾ抵抗素
子３が形成され、各ピエゾ抵抗素子３の両端近傍には接
続用配線４を介して接続される電極２が形成されてい
る。ピエゾ抵抗素子３は、例えば、シリコンウエハにホ
ウ素をドーピングすることにより形成することができ
る。
【００１０】ここで、複数のピエゾ抵抗素子３は、１つ
の電極２０を中心にして放射状に配置されるように形成
される。
の電極２０を中心にして放射状に配置されるように形成
される。
【００１１】本実施形態の半導体チップ１は、図２に示
すように、半導体チップ１の電極２上にバンプ７を形成
しておき、バンプ７の形成面を測定用端子６の形成され
た基板５の測定用端子６に対向させて、フリップチップ
実装し、さらに、アンダーフィル封止樹脂８による樹脂
封止を行い半導体装置が完成されるのである。
すように、半導体チップ１の電極２上にバンプ７を形成
しておき、バンプ７の形成面を測定用端子６の形成され
た基板５の測定用端子６に対向させて、フリップチップ
実装し、さらに、アンダーフィル封止樹脂８による樹脂
封止を行い半導体装置が完成されるのである。
【００１２】本実施形態の半導体装置では、フリップチ
ップ実装工程やアンダーフィル封止工程等において、半
導体チップ１にストレスがかかり半導体チップ１が歪め
ば、ピエゾ抵抗素子３の抵抗値が変化することになり、
外部から測定用端子６を介して電気信号を印加すること
により、ピエゾ抵抗素子３の抵抗値を測定すれば、この
抵抗値の変化により半導体チップ１の歪みを検出するこ
とができるのである。
ップ実装工程やアンダーフィル封止工程等において、半
導体チップ１にストレスがかかり半導体チップ１が歪め
ば、ピエゾ抵抗素子３の抵抗値が変化することになり、
外部から測定用端子６を介して電気信号を印加すること
により、ピエゾ抵抗素子３の抵抗値を測定すれば、この
抵抗値の変化により半導体チップ１の歪みを検出するこ
とができるのである。
【００１３】従って、半導体チップ１のピエゾ抵抗素子
３の形成された個所にかかっているストレスが容易に検
出できるようになるのである。なお、歪み検出素子とし
て、ピエゾ抵抗素子３の替りに静電容量型素子を使用し
ても良い。
３の形成された個所にかかっているストレスが容易に検
出できるようになるのである。なお、歪み検出素子とし
て、ピエゾ抵抗素子３の替りに静電容量型素子を使用し
ても良い。
【００１４】本実施形態の半導体装置によれば、ピエゾ
抵抗素子３は、半導体チップ１において、１つの電極２
０を中心にして放射状に配置されているので、フリップ
チップ実装工程やアンダーフィル封止工程での半導体チ
ップ１にかかる応力が、その大きさだけでなく方向の両
方が測定できるのである。従って、半導体チップ１にか
かるストレスの大きさと方向の両方を容易に検出するこ
とができる。
抵抗素子３は、半導体チップ１において、１つの電極２
０を中心にして放射状に配置されているので、フリップ
チップ実装工程やアンダーフィル封止工程での半導体チ
ップ１にかかる応力が、その大きさだけでなく方向の両
方が測定できるのである。従って、半導体チップ１にか
かるストレスの大きさと方向の両方を容易に検出するこ
とができる。
【００１５】放射状に形成された複数のピエゾ抵抗素子
３からなる１つのピエゾ抵抗素子群を、図３に示すよう
に、半導体チップ１の全面にわたって、均一に分散配置
した場合には、半導体チップ１の全面にわたってのスト
レスの大きさと方向の両方が検出できる。また、ピエゾ
抵抗素子群を局所的に配置すれば、局所的且つ詳細なス
トレス分布が検出できる。さらには、ピエゾ抵抗素子３
を、半導体チップ１内の表面側と裏面側の同一個所に各
々対応させて配置すれば、半導体チップ１の厚み方向の
ストレス分布が検出できる。
３からなる１つのピエゾ抵抗素子群を、図３に示すよう
に、半導体チップ１の全面にわたって、均一に分散配置
した場合には、半導体チップ１の全面にわたってのスト
レスの大きさと方向の両方が検出できる。また、ピエゾ
抵抗素子群を局所的に配置すれば、局所的且つ詳細なス
トレス分布が検出できる。さらには、ピエゾ抵抗素子３
を、半導体チップ１内の表面側と裏面側の同一個所に各
々対応させて配置すれば、半導体チップ１の厚み方向の
ストレス分布が検出できる。
【００１６】また、半導体チップ１の電極２と基板５の
測定用端子６との接続がワイヤボンディングではなくて
バンプ７により行われるので、基板５の測定用端子６の
形成位置の自由度が増す。
測定用端子６との接続がワイヤボンディングではなくて
バンプ７により行われるので、基板５の測定用端子６の
形成位置の自由度が増す。
【００１７】なお、ピエゾ抵抗素子３を半導体チップ１
に形成される回路（図示せず）のない部分に形成してお
けば、ストレスを検査した後の半導体装置であっても通
常の使用をすることができる。
に形成される回路（図示せず）のない部分に形成してお
けば、ストレスを検査した後の半導体装置であっても通
常の使用をすることができる。
【００１８】
【発明の効果】以上のように、請求項１記載の発明によ
れば、半導体チップを基板上に実装してなる半導体装置
であって、半導体チップ内の所定個所に該半導体チップ
の歪みを検出するための歪み検出素子を形成し、該歪み
検出素子に電気信号を印加するとともに歪み検出素子か
らの出力を外部へ取り出すための電極を形成し、前記歪
み検出素子は１つの電極を中心にして放射状に配置し、
前記基板には、前記電極と接続するための測定用端子を
形成し、該測定用端子と前記電極とを接続するようにし
たので、半導体チップにかかるストレスの大きさ及びそ
の方向の両方を容易に検出することのできる半導体装置
が提供できた。
れば、半導体チップを基板上に実装してなる半導体装置
であって、半導体チップ内の所定個所に該半導体チップ
の歪みを検出するための歪み検出素子を形成し、該歪み
検出素子に電気信号を印加するとともに歪み検出素子か
らの出力を外部へ取り出すための電極を形成し、前記歪
み検出素子は１つの電極を中心にして放射状に配置し、
前記基板には、前記電極と接続するための測定用端子を
形成し、該測定用端子と前記電極とを接続するようにし
たので、半導体チップにかかるストレスの大きさ及びそ
の方向の両方を容易に検出することのできる半導体装置
が提供できた。
【００１９】請求項２記載の発明によれば、請求項１記
載の半導体装置において、前記放射状に配置された歪み
検出素子群を半導体チップ内の全面に均一に分散配置さ
せるようにすれば、半導体チップの全面にわたってのス
トレスの大きさと方向の両方が検出できる。
載の半導体装置において、前記放射状に配置された歪み
検出素子群を半導体チップ内の全面に均一に分散配置さ
せるようにすれば、半導体チップの全面にわたってのス
トレスの大きさと方向の両方が検出できる。
【００２０】請求項３記載の発明によれば、請求項１記
載の半導体装置において、前記放射状に配置された歪み
検出素子群を半導体チップ内に局所的に配置させるよう
にすれば、局所的且つ詳細にストレスの大きさと方向が
検出できる。
載の半導体装置において、前記放射状に配置された歪み
検出素子群を半導体チップ内に局所的に配置させるよう
にすれば、局所的且つ詳細にストレスの大きさと方向が
検出できる。
【００２１】請求項４記載の発明によれば、請求項１乃
至請求項３のいずれかに記載の半導体装置において、前
記歪み検出素子を半導体チップ内の表面側と裏面側の同
一個所に各々対応させて配置するようにすれば、半導体
チップの厚み方向のストレス分布が容易に検出できる。
至請求項３のいずれかに記載の半導体装置において、前
記歪み検出素子を半導体チップ内の表面側と裏面側の同
一個所に各々対応させて配置するようにすれば、半導体
チップの厚み方向のストレス分布が容易に検出できる。
【図１】本発明の一実施形態に係る半導体チップの模式
図である。
図である。
【図２】同上の半導体チップを基板にフリップチップ実
装及びアンダーフィル封止を行って構成された半導体装
置の断面方向から見た状態を示す模式図である。
装及びアンダーフィル封止を行って構成された半導体装
置の断面方向から見た状態を示す模式図である。
【図３】本発明の他の実施形態に係る半導体チップの模
式図である。
式図である。
１ 半導体チップ ２ 電極 ３ ピエゾ抵抗素子 ４ 接続用配線 ５ 基板 ６ 測定用端子 ７ バンプ ８ アンダーフィル封止樹脂 ２０ 電極
Claims (4)
- 【請求項１】 半導体チップを基板上に実装してなる半
導体装置であって、半導体チップ内の所定個所に該半導
体チップの歪みを検出するための歪み検出素子を形成
し、該歪み検出素子に電気信号を印加するとともに歪み
検出素子からの出力を外部へ取り出すための電極を形成
し、前記歪み検出素子は１つの電極を中心にして放射状
に配置し、前記基板には、前記電極と接続するための測
定用端子を形成し、該測定用端子と前記電極とを接続す
るようにしたことを特徴とする半導体装置。 - 【請求項２】 前記放射状に配置された歪み検出素子群
を半導体チップ内の全面に均一に分散配置させるように
したことを特徴とする請求項１記載の半導体装置。 - 【請求項３】 前記放射状に配置された歪み検出素子群
を半導体チップ内に局所的に配置させるようにしたこと
を特徴とする請求項１記載の半導体装置。 - 【請求項４】 前記歪み検出素子を半導体チップ内の表
面側と裏面側の同一個所に各々対応させて配置するよう
にしたことを特徴とする請求項１乃至請求項３のいずれ
かに記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07597698A JP3837898B2 (ja) | 1998-03-24 | 1998-03-24 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07597698A JP3837898B2 (ja) | 1998-03-24 | 1998-03-24 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11274247A true JPH11274247A (ja) | 1999-10-08 |
| JP3837898B2 JP3837898B2 (ja) | 2006-10-25 |
Family
ID=13591797
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07597698A Expired - Fee Related JP3837898B2 (ja) | 1998-03-24 | 1998-03-24 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3837898B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002022579A (ja) * | 2000-07-13 | 2002-01-23 | Nippon Denshi Kogyo Kk | 応力検知センサおよび応力測定装置 |
| JP2005142537A (ja) * | 2003-10-15 | 2005-06-02 | Bondotekku:Kk | 縦振接合方法及び装置 |
| JP2007057284A (ja) * | 2005-08-23 | 2007-03-08 | Ngk Spark Plug Co Ltd | 圧力センサ及び圧力検出装置 |
| JP2022043712A (ja) * | 2020-09-04 | 2022-03-16 | 株式会社豊田中央研究所 | 変形センサ |
-
1998
- 1998-03-24 JP JP07597698A patent/JP3837898B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002022579A (ja) * | 2000-07-13 | 2002-01-23 | Nippon Denshi Kogyo Kk | 応力検知センサおよび応力測定装置 |
| JP2005142537A (ja) * | 2003-10-15 | 2005-06-02 | Bondotekku:Kk | 縦振接合方法及び装置 |
| JP2007057284A (ja) * | 2005-08-23 | 2007-03-08 | Ngk Spark Plug Co Ltd | 圧力センサ及び圧力検出装置 |
| JP2022043712A (ja) * | 2020-09-04 | 2022-03-16 | 株式会社豊田中央研究所 | 変形センサ |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3837898B2 (ja) | 2006-10-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7678589B2 (en) | Semiconductor device for providing capacitive semiconductor sensor and method for manufacturing capacitive semiconductor sensor | |
| US8502224B2 (en) | Measuring apparatus that includes a chip having a through silicon via, a heater, and a stress sensor | |
| CN110160681B (zh) | 负荷感测装置、封装件以及系统 | |
| JP3281217B2 (ja) | 半導体式加速度センサと該センサのセンサ素子の特性評価方法 | |
| JP3837898B2 (ja) | 半導体装置 | |
| CN101825683A (zh) | 集成电路装置与其测量系统和方法 | |
| JP3873438B2 (ja) | 半導体装置 | |
| JP3599003B2 (ja) | ボンディングダメージの計測方法 | |
| JPH11304614A (ja) | 半導体装置 | |
| JPH11163020A (ja) | 半導体装置 | |
| JPH08146034A (ja) | 加速度検出装置 | |
| JPH1138079A (ja) | ボールグリッドアレイ型集積回路の試験方法 | |
| JP3753023B2 (ja) | ボンディングダメージの計測用バンプ付きチップ | |
| JP2952641B2 (ja) | 集積回路装置の試験装置およびその試験方法 | |
| JP3573113B2 (ja) | ボンディングダメージの計測装置および計測方法 | |
| US11897756B2 (en) | Micromechanical device with contact pad | |
| JPH11211586A (ja) | 半導体装置 | |
| JP4877465B2 (ja) | 半導体装置、半導体装置の検査方法、半導体ウェハ | |
| JP7474964B2 (ja) | デバイス製造装置の検査方法及びデバイス製造装置 | |
| KR100533569B1 (ko) | 테스트용 반도체 패키지 및 그 제조 방법 | |
| JPS5943733Y2 (ja) | 半導体装置 | |
| JP3573112B2 (ja) | ボンディングダメージの計測用基板 | |
| JP2884780B2 (ja) | Ｔａｂ型半導体装置 | |
| CN118919520A (zh) | 芯片封装结构、芯片封装结构的制备方法及物理量测量装置 | |
| JPH11121556A (ja) | ウェハ一括型プローブカードによる検査に適した半導体装置およびその検査方法ならびにプローブカード |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040618 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050322 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060711 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060724 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090811 Year of fee payment: 3 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090811 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090811 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100811 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110811 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120811 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130811 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |