JPH11274290A - 半導体素子の製造方法 - Google Patents

半導体素子の製造方法

Info

Publication number
JPH11274290A
JPH11274290A JP10370972A JP37097298A JPH11274290A JP H11274290 A JPH11274290 A JP H11274290A JP 10370972 A JP10370972 A JP 10370972A JP 37097298 A JP37097298 A JP 37097298A JP H11274290 A JPH11274290 A JP H11274290A
Authority
JP
Japan
Prior art keywords
silicon substrate
forming
trench
film
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10370972A
Other languages
English (en)
Other versions
JP3413516B2 (ja
Inventor
Seion Ri
聖 恩 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hyundai Electronics Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hyundai Electronics Industries Co Ltd filed Critical Hyundai Electronics Industries Co Ltd
Publication of JPH11274290A publication Critical patent/JPH11274290A/ja
Application granted granted Critical
Publication of JP3413516B2 publication Critical patent/JP3413516B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/60—Wet etching
    • H10P50/64—Wet etching of semiconductor materials
    • H10P50/642—Chemical etching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
    • H10P90/19—Preparing inhomogeneous wafers
    • H10P90/1904—Preparing vertically inhomogeneous wafers
    • H10P90/1906—Preparing SOI wafers
    • H10P90/1922—Preparing SOI wafers using silicon etch back techniques, e.g. BESOI or ELTRAN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/10—Isolation regions comprising dielectric materials
    • H10W10/181—Semiconductor-on-insulator [SOI] isolation regions, e.g. buried oxide regions of SOI wafers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/928—Front and rear surface processing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/967—Semiconductor on specified insulator
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/977—Thinning or removal of substrate

Landscapes

  • Element Separation (AREA)

Abstract

(57)【要約】 【目的】 素子分離膜を有するＳＯＩウェーハを製造す
る工程において、シリコン基板の研磨時に発生されるわ
ん状変形を防止するための方法を提供する。 【構成】 第１及び第２シリコン基板を提供する段階；
第１シリコン基板の予定された活性領域に不純物をイオ
ン注入する段階；第１シリコン基板の活性領域の間をエ
ッチングしてトレンチを形成する段階；トレンチが埋め
込まれるように第１シリコン基板の全面上に第１絶縁膜
を形成する段階；第１絶縁膜を第１シリコン基板が露出
されるまでエッチバックしてトレンチ型素子分離膜を形
成する段階；トレンチ型素子分離膜の形成された第１シ
リコン基板上に第２絶縁膜を形成する段階；第１シリコ
ン基板と第２シリコン基板とを接合させる段階；第１シ
リコン基板を不純物のドーピングされている部分に近接
させて１次研磨する段階；第１シリコン基板を不純物の
ドーピングされている領域が除去されるまでエッチング
液(etchant)を用いてエッチングする段階；素子分離膜
を研磨停止層にして第１シリコン基板を２次研磨してＳ
ＯＩウェーハを製造する段階を含んでなる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体素子の製造
方法に関し、特に、素子分離膜を備えるＳＯＩ（Silico
n-On-Insulator）ウェーハの製造方法に関する。
【０００２】
【従来の技術】ＳＯＩウェーハは、全体を支持する基板
とデバイスが形成される基板との間に絶縁体が挟まれる
構造である。このようなＳＯＩウェーハを利用して製作
された半導体素子は、完全な素子分離、寄生容量の減少
及び高速動作を容易にするという利点を有する。
【０００３】ＳＯＩウェーハを製造する方法としては、
一般的に、シリコン基板内部に酸素イオンを注入して形
成するＳＩＭＯＸ（seperation by implanted oxygen）
方法と、絶縁膜が形成された支持基板とデバイス基板と
を接着させて形成する接合方法とが利用される。
【０００４】
【発明が解決しようとする課題】ところが、ＳＩＭＯＸ
方法を利用したＳＯＩウェーハ形成方法は、イオン注入
によって形成されるので、デバイスが形成されるシリコ
ン層の厚さを調節し難いという問題点がある。又、工程
時間が長くなるという問題点もある。従って、近年にお
いて、２枚のシリコン基板を接着させる接合方法が主に
利用されている。
【０００５】図１は素子分離膜を備えたＳＯＩウェーハ
を示す断面図であって、これに基づいてその製造方法を
説明する。第１シリコン基板１１を備え、前記第１シリ
コン基板１１にトレンチを形成する。後続工程の化学的
・機械的研磨（Chemical Mechenical Polishing;ＣＭ
Ｐ）工程の際に、研磨停止層として使用するための酸化
膜１２を前記トレンチ内に埋め込む。酸化膜１２は、第
１シリコン基板１１の上部表面が露出されるまでＣＭＰ
工程により研磨される。その結果として、酸化膜１２が
トレンチ内に埋め込まれた形態の素子分離膜となる。素
子分離膜を含む第１シリコン基板１１上に酸化膜からな
る埋め込み絶縁膜１４が形成される。
【０００６】第２シリコン基板１３を備え、この第２シ
リコン基板１３は、第１シリコン基板１１と接合され
る。この時、前記第２シリコン基板１３の上部表面は、
前記第１シリコン基板１１上に形成された埋め込み絶縁
膜１４と当接するように接合される。その後、熱処理す
ることにより前記第１及び第２シリコン基板１１、１３
間の接合強度は増加する。
【０００７】第１シリコン基板１１の後面は、トレンチ
内に埋め込まれた前記酸化膜１２からなる素子分離膜が
露出されるまでＣＭＰ工程にて研磨される。その結果、
ＳＯＩウェーハ１００が製造される。この時、残ってい
る第１シリコン基板１１の厚さはＳＯＩウェーハ１００
上に形成される素子が要求する活性層の厚さとなる。
【０００８】従来におけるＳＯＩウェーハの製造方法
は、厚さが均一で薄い活性層を得るために、ＣＭＰ工程
の際にトレンチに埋め込まれた酸化膜１２を研磨停止層
にして施すにも係わらず、図１のＡ部分のように、シリ
コン基板１１の活性領域の中心部分が他の部分に比し低
くなるという、わん状変形（dishing）が発生する。
【０００９】このような問題を解決するため、従来は、
ＣＭＰ工程際に用いる研磨溶液（slurry）の濃度及び酸
度（pH）を調節してＣＭＰ工程を安定化させている。
【００１０】しかし、前記方法におけるわん状変形は、
同一幅の素子分離領域を有するシリコン基板に適用する
場合には発生しないが、違う幅の素子分離領域を有する
シリコン基板に適用する場合には相変らず発生する。
【００１１】このように、本発明の目的は、シリコン基
板の研磨際に発生する、わん状変形を防止することによ
り、均一な厚さのシリコン活性層が得られる半導体素子
の製造方法を提供することにある。
【００１２】
【課題を解決するための手段】前記目的を達成するため
の本発明の半導体素子製造方法は、第１及び第２シリコ
ン基板を提供する段階；前記第１シリコン基板の予定さ
れた活性領域に不純物をイオン注入する段階；前記第１
シリコン基板の活性領域の間をエッチングしてトレンチ
を形成する段階；前記トレンチが埋め込まれるように前
記第１シリコン基板の全面上に第１絶縁膜を形成する段
階；前記第１絶縁膜を前記第１シリコン基板が露出され
るまでエッチバックしてトレンチ型素子分離膜を形成す
る段階；前記トレンチ型素子分離膜の形成された前記第
１シリコン基板上に第２絶縁膜を形成する段階；前記第
１シリコン基板上に形成された前記第２絶縁膜と前記第
２シリコン基板とが接するように、前記第１シリコン基
板と前記第２シリコン基板とを接合させる段階；前記第
１シリコン基板を不純物のドーピングされている部分に
近接させて１次研磨する段階；前記１次研磨した第１シ
リコン基板を不純物のドーピングされている領域が除去
されるまでエッチング液（etchant）を用いてエッチン
グする段階；及び前記素子分離膜を研磨停止層にして前
記第１シリコン基板を２次研磨してＳＯＩウェーハを製
造する段階を含んでなる。
【００１３】
【発明の実施の形態】図２を参照して、第１シリコン基
板２０１を備え、前記第１シリコン基板２０１上にイオ
ン注入マスクパターン２０２を形成する。前記イオン注
入マスクパターン２０２は素子分離膜の形成される前記
第１シリコン基板２０１の部分が遮断されるように形成
する。前記イオン注入マスクパターン２０２はフォトレ
ジストで形成するのがよく、その他の物質で形成しても
よい。露出された前記第１シリコン基板２０１部分に
は、例えば、ホウ素（Ｂ）のような不純物が２×１０
１５〜２×１０１６/cm２の高濃度でイオン注入され、
前記第１シリコン基板２０１の所定深さに不純物２０３
が分布される。前記不純物２０３のイオン注入の深さ
は、活性層の厚さを考慮した深さで、かつトレンチのそ
れより深くする必要がある。
【００１４】図３を参照して、イオン注入マスクパター
ン２０２は除去される。前記第１シリコン基板２０１上
に５０〜２００Åの熱酸化膜２０４と７００〜１，５０
０Åの窒化膜２０５とが続いて形成される。
【００１５】図４を参照して、前記窒化膜２０５上にト
レンチ形成のためのエッチングマスクパターン２０６を
形成する。前記エッチングマスクパターン２０６は不純
物の分布されている第１シリコン基板２０１の上部の前
記窒化膜の部分が露出されるように形成する。エッチン
グ工程を施して露出された窒化膜２０５部分とその下部
の熱酸化膜２０４部分を除去する。前記窒化膜２０５及
び熱酸化膜２０４がエッチングされることにより露出さ
れた第１シリコン基板２０１部分は所定深さ、例えば５
００〜３，０００Åの深さだけエッチングされる。その
結果として、前記第１シリコン基板２０１にトレンチ２
０７が形成される。
【００１６】エッチングマスクパターン２０６はイオン
注入マスクとは互いに反対形であるので、同一の露光マ
スクと反対型のフォトレジストとを使用して形成でき
る。
【００１７】一方、トレンチの形成後には、熱酸化工程
を施してトレンチ壁面に熱酸化膜を形成させる。その
後、前記熱酸化膜を除去させる犠牲酸化工程を施する。
これにより、トレンチを形成するためのエッチング時に
前記トレンチ壁面に発生される損傷は補償される。
【００１８】図５を通じて前記トレンチ壁面に５０〜２
００Åの厚さの熱酸化膜(図示せず)を形成し、前記第１
シリコン基板２０１の全面上に前記トレンチが埋め込ま
れる程度の厚さで化学気相蒸着法にて第１絶縁膜２０８
を蒸着する。
【００１９】第１絶縁膜はＯ３ ＴＥＯＳ ＵＳＧ酸化
膜、又は、高密度プラズマ化学気相蒸着法にて形成され
た酸化膜が使用される。Ｏ３ＴＥＯＳ ＵＳＧ酸化膜が
使用される場合、蒸着後にＯ３ ＴＥＯＳＵＳＧ酸化膜
の緻密化のため、９５０〜１，１５０℃の温度、及びＮ
２ 雰囲気下で３０〜６０分間熱処理する。
【００２０】図６を参照して、前記窒化膜が露出される
ように前記第１絶縁膜２０８をエッチバックしてから前
記窒化膜を除去する。これによって、第１シリコン基板
２０１にトレンチ型素子分離膜２０８ａが形成される。
ここで、窒化膜の除去時に熱酸化膜は除去或いは残存す
る事もある。図は熱酸化膜の除去された場合を示したも
のである。
【００２１】図７を参照して、第１シリコン基板２０１
上に第２絶縁膜２０９が蒸着される。前記第２絶縁膜２
０９はＯ３ＢＰＳＧ膜であり、３，０００〜１０，００
０Åの厚さで蒸着される。第２絶縁膜２０９が蒸着され
た後には、この膜に対するＣＭＰ工程が行われて表面平
坦化がなされる。
【００２２】図８を参照して、第２シリコン基板２１０
を備え、前記第２シリコン基板２１０は第１シリコン基
板２０１と接合される。この時、前記第２シリコン基板
２１０の上部表面は前記第１シリコン基板２０１上に形
成された第２絶縁膜２０９と当接するように接合され
る。その後、それら間の接合強度を向上させるため、８
００〜９５０℃の温度、Ｏ２ 又はＮ２雰囲気下で１０
〜６０分間熱処理する。
【００２３】図９を参照して、前記第１シリコン基板２
０１の後面はＣＭＰ工程により１次研磨される。ここ
で、１次研磨は不純物２０３の分布されている部分まで
近接させ実施する。
【００２４】続いて、ドーピングされたシリコン層より
ドーピングされないシリコン層のエッチング速度を速く
するエッチング液によって、前記第１シリコン基板２０
１の後面は不純物２０３の分布された領域が除去される
までウェットエッチングされる。その結果、第１シリコ
ン基板２０１の不純物がイオン注入された部分は、前記
第１シリコン基板２０１の素子分離膜２０８ａの形成さ
れた部分より速くエッチングされるので、図９のように
なる。エッチング液は不純物のホウ素の場合、ＮＨ２
ＯＨ、Ｈ２Ｏ２ 及びＨ２Ｏの混合溶液が用いられる。
【００２５】図１０を参照して、第１シリコン基板２０
１は、素子分離膜２０８ａを研磨停止層とするＣＭＰ工
程を利用した２次研磨工程が行われる。その結果、素子
分離膜の具備されたＳＯＩウェーハが完成する。
【００２６】本発明の実施の形態では、素子分離膜２０
８ａ間の第１シリコン基板２０１部分の厚さは前記素子
分離膜２０８ａの上部の前記第１シリコン基板２０１の
厚さより相対的に厚い状態でＣＭＰ工程が行われる。こ
れにより、素子分離膜２０８ａ間の活性領域で、わん状
変形が発生しない。
【００２７】前記実施の形態においては、トレンチ型素
子分離膜を示して説明したが、局部酸化工程によるフィ
ールド酸化膜を形成することについても適用が可能であ
る。
【００２８】なお、本発明の技術思想を、前記好ましい
一実施の形態により具体的に説明したが、本発明はこの
実施の形態によって限定されないことに注意すべきであ
る。すなわち、当業者においては、本発明の技術思想の
範囲内において多様な実施の形態をとりうることは論を
またない。
【００２９】
【発明の効果】以上の説明のように本発明においては、
素子分離膜を有するＳＯＩウェーハを製造するにあた
り、シリコンの研磨時に発生するわん状変形を防止でき
るので、均一な厚さのシリコン活性層が得られる。これ
に伴い、後続工程が容易であるだけでなく、製造歩留ま
りも向上させることができる。
【図面の簡単な説明】
【図１】従来技術により製作された素子分離膜を有する
ＳＯＩウェーハの断面図である。
【図２】本発明の実施の形態による素子分離膜を有する
ＳＯＩウェーハの製造工程図である。
【図３】本発明の実施の形態による素子分離膜を有する
ＳＯＩウェーハの製造工程図である。
【図４】本発明の実施の形態による素子分離膜を有する
ＳＯＩウェーハの製造工程図である。
【図５】本発明の実施の形態による素子分離膜を有する
ＳＯＩウェーハの製造工程図である。
【図６】本発明の実施の形態による素子分離膜を有する
ＳＯＩウェーハの製造工程図である。
【図７】本発明の実施の形態による素子分離膜を有する
ＳＯＩウェーハの製造工程図である。
【図８】本発明の実施の形態による素子分離膜を有する
ＳＯＩウェーハの製造工程図である。
【図９】本発明の実施の形態による素子分離膜を有する
ＳＯＩウェーハの製造工程図である。
【図１０】本発明の実施の形態による素子分離膜を有す
るＳＯＩウェーハの製造工程図である。
【符号の説明】
２０１ 第１シリコン基板 ２０２ イオン注入マスクパターン ２０３ 不純物 ２０４ 熱酸化膜 ２０５ 窒化膜 ２０６ エッチングマスクパターン ２０７ トレンチ ２０８ 第１絶縁膜 ２０８ａ 素子分離膜 ２０９ 第２絶縁膜 ２１０ 第２シリコン基板

Claims (17)

    【特許請求の範囲】
  1. 【請求項１】 第１及び第２シリコン基板を提供する段
    階；前記第１シリコン基板の予定された活性領域に不純
    物をイオン注入する段階；前記第１シリコン基板の活性
    領域の間をエッチングしてトレンチを形成する段階；前
    記トレンチが埋め込まれるように前記第１シリコン基板
    の全面上に第１絶縁膜を形成する段階；前記第１絶縁膜
    を、前記第１シリコン基板が露出されるまでエッチバッ
    クしてトレンチ型素子分離膜を形成する段階；前記トレ
    ンチ型素子分離膜の形成された前記第１シリコン基板上
    に第２絶縁膜を形成する段階；前記第１シリコン基板上
    に形成された前記第２絶縁膜と前記第２シリコン基板と
    が接するように、前記第１シリコン基板と前記第２シリ
    コン基板とを接合させる段階；前記第１シリコン基板を
    不純物がドーピングされている部分に近接させて１次研
    磨する段階；前記１次研磨した第１シリコン基板を不純
    物のドーピングされている領域が除去されるまでエッチ
    ング液(etchant)を用いてエッチングする段階；及び前
    記素子分離膜を研磨停止層にして、前記第１シリコン基
    板を２次研磨し、ＳＯＩウェーハを製造する段階を含ん
    でなることを特徴とする半導体素子の製造方法。
  2. 【請求項２】 前記第１シリコン基板の活性領域に不純
    物をイオン注入する段階；前記第１シリコン基板上にそ
    の活性領域を露出させるイオン注入マスクパターンを形
    成する段階；及び前記露出された第１シリコン基板の、
    予定された活性領域に不純物をイオン注入する段階を含
    んでなることを特徴とする請求項１に記載の半導体素子
    の製造方法。
  3. 【請求項３】 前記不純物はホウ素で、２×１０１５〜
    ２×１０１６／cm２の量で注入することを特徴とする請
    求項２に記載の半導体素子の製造方法。
  4. 【請求項４】 前記１次研磨した第１シリコン基板をエ
    ッチングする段階は、前記第１シリコン基板の素子分離
    領域間の不純物がイオン注入される部分より、前記第１
    シリコン基板の素子分離領域の上部の方を遅くエッチン
    グするようなエッチング液を用いてウェットエッチング
    することを特徴とする請求項３に記載の半導体素子の製
    造方法。
  5. 【請求項５】 前記エッチング液は、イオン注入された
    不純物がホウ素の場合、ＮＨ２ＯＨ、Ｈ２Ｏ２及びＨ２
    Ｏの混合液を用いることを特徴とする請求項４に記載の
    半導体素子の製造方法。
  6. 【請求項６】 前記イオン注入の深さはトレンチのそれ
    より深くすることを特徴とする請求項２に記載の半導体
    素子の製造方法。
  7. 【請求項７】 前記トレンチを形成する段階は、前記第
    １シリコン基板上に熱酸化膜及び窒化膜を形成する段
    階；前記窒化膜上に前記第１シリコン基板の活性領域を
    遮断するエッチングマスクパターンを形成する段階；前
    記第１シリコン基板の活性領域の間をエッチングしてト
    レンチを形成する段階；及び前記エッチングマスクパタ
    ーン、熱酸化膜及び窒化膜を除去する段階を含んでなる
    ことを特徴とする請求項１に記載の半導体素子の製造方
    法。
  8. 【請求項８】 前記熱酸化膜は、５０〜２００Åで、前
    記窒化膜は７００〜１，５００Åで形成することを特徴
    とする請求項７に記載の半導体素子の製造方法。
  9. 【請求項９】 前記第１シリコン基板にトレンチを形成
    する段階と前記トレンチが埋め込まれるように前記第１
    シリコン基板上に第１絶縁膜を形成する段階との間に熱
    酸化工程を行って、前記トレンチ壁面に所定厚さの熱酸
    化膜を形成し、前記熱酸化膜を除去する犠牲酸化工程を
    更に行うことを特徴とする請求項１に記載の半導体素子
    の製造方法。
  10. 【請求項１０】 前記トレンチを形成する段階と前記第
    １絶縁膜を形成する段階との間に、前記トレンチ壁面に
    酸化膜を形成するための熱酸化工程を更に行うことを特
    徴とする請求項１に記載の半導体素子の製造方法。
  11. 【請求項１１】 前記第１絶縁膜は、Ｏ３ＴＥＯＳ Ｕ
    ＳＧ酸化膜、又は、高密度プラズマ化学気相蒸着法にて
    形成された酸化膜であることを特徴とする請求項１に記
    載の半導体素子の製造方法。
  12. 【請求項１２】 前記Ｏ３ＴＥＯＳ ＵＳＧ酸化膜は、
    その蒸着後に、９５０〜１，１５０℃の温度、及びＮ２
    雰囲気下で３０〜６０分間熱処理することを特徴とする
    請求項１１に記載の半導体素子の製造方法。
  13. 【請求項１３】 前記第２絶縁膜は、Ｏ３ＢＰＳＧ膜で
    あることを特徴とする請求項１に記載の半導体素子の製
    造方法。
  14. 【請求項１４】 前記第２絶縁膜は、３，０００〜１
    ０，０００Åの厚さで形成することを特徴とする請求項
    １３に記載の半導体素子の製造方法。
  15. 【請求項１５】 前記第１及び第２シリコン基板を接合
    させる段階と、前記第１シリコン基板を１次研磨する段
    階との間に、前記第１及び第２シリコン基板間の接合強
    度が向上するように熱処理工程を更に行うことを特徴と
    する請求項１に記載の半導体素子の製造方法。
  16. 【請求項１６】 前記熱処理工程は、８００〜９５０℃
    の温度、Ｏ２またはＮ２ 雰囲気下で１０〜６０分間行
    うことを特徴とする請求項１５に記載の半導体素子の製
    造方法。
  17. 【請求項１７】 １次及び２次研磨は、化学的・機械的
    研磨工程で行うことを特徴とする請求項１に記載の半導
    体素子の製造方法。
JP37097298A 1997-12-27 1998-12-25 半導体素子の製造方法 Expired - Fee Related JP3413516B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019970075033A KR100252751B1 (ko) 1997-12-27 1997-12-27 반도체 소자 제조 방법
KR1997/P75033 1997-12-27

Publications (2)

Publication Number Publication Date
JPH11274290A true JPH11274290A (ja) 1999-10-08
JP3413516B2 JP3413516B2 (ja) 2003-06-03

Family

ID=19528926

Family Applications (1)

Application Number Title Priority Date Filing Date
JP37097298A Expired - Fee Related JP3413516B2 (ja) 1997-12-27 1998-12-25 半導体素子の製造方法

Country Status (3)

Country Link
US (1) US6127244A (ja)
JP (1) JP3413516B2 (ja)
KR (1) KR100252751B1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001127149A (ja) * 1999-10-26 2001-05-11 Denso Corp 半導体装置およびその製造方法
KR100505404B1 (ko) * 1999-06-22 2005-08-04 주식회사 하이닉스반도체 에스오아이 웨이퍼의 제조방법
KR100850180B1 (ko) 2002-12-30 2008-08-04 동부일렉트로닉스 주식회사 에스오아이 기판의 제조방법 및 이에 사용되는 연마장치
JP2010123986A (ja) * 2010-01-12 2010-06-03 Denso Corp 半導体装置およびその製造方法

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6350659B1 (en) * 1999-09-01 2002-02-26 Agere Systems Guardian Corp. Process of making semiconductor device having regions of insulating material formed in a semiconductor substrate
KR100587038B1 (ko) * 1999-11-04 2006-06-07 주식회사 하이닉스반도체 이중막 실리콘 기판의 제조 방법
US6287891B1 (en) * 2000-04-05 2001-09-11 Hrl Laboratories, Llc Method for transferring semiconductor device layers to different substrates
JP2002057153A (ja) * 2000-08-08 2002-02-22 Mitsubishi Electric Corp 半導体装置の製造方法およびその製造装置
JP4285899B2 (ja) * 2000-10-10 2009-06-24 三菱電機株式会社 溝を有する半導体装置
US6524929B1 (en) 2001-02-26 2003-02-25 Advanced Micro Devices, Inc. Method for shallow trench isolation using passivation material for trench bottom liner
US6486038B1 (en) 2001-03-12 2002-11-26 Advanced Micro Devices Method for and device having STI using partial etch trench bottom liner
US6521510B1 (en) 2001-03-23 2003-02-18 Advanced Micro Devices, Inc. Method for shallow trench isolation with removal of strained island edges
US6534379B1 (en) 2001-03-26 2003-03-18 Advanced Micro Devices, Inc. Linerless shallow trench isolation method
FR2830983B1 (fr) * 2001-10-11 2004-05-14 Commissariat Energie Atomique Procede de fabrication de couches minces contenant des microcomposants
US6927073B2 (en) * 2002-05-16 2005-08-09 Nova Research, Inc. Methods of fabricating magnetoresistive memory devices
FR2876219B1 (fr) * 2004-10-06 2006-11-24 Commissariat Energie Atomique Procede d'elaboration de structures empilees mixtes, a zones isolantes diverses et/ou zones de conduction electrique verticale localisees.
US20080173972A1 (en) * 2007-01-19 2008-07-24 International Business Machines Corporation Method of wafer thinning
US10354910B2 (en) 2016-05-27 2019-07-16 Raytheon Company Foundry-agnostic post-processing method for a wafer
KR102533585B1 (ko) * 2020-02-25 2023-05-18 주식회사 효산 Soi 기판 제조 방법
KR102895900B1 (ko) * 2020-05-22 2025-12-03 삼성전자주식회사 반도체 장치 및 반도체 장치 제조 방법

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04266047A (ja) * 1991-02-20 1992-09-22 Fujitsu Ltd 埋め込み層形成に相当するｓｏｉ型半導体装置の製造方法及び半導体装置
JPH05160087A (ja) * 1991-12-04 1993-06-25 Fujitsu Ltd 半導体基板の製造方法
JPH05252559A (ja) * 1992-03-06 1993-09-28 Nippon Telegr & Teleph Corp <Ntt> ダイバーシチ送受信方式
JPH05291214A (ja) * 1992-04-10 1993-11-05 Dainippon Screen Mfg Co Ltd 基板表面の洗浄方法
JPH0834261B2 (ja) * 1992-06-17 1996-03-29 インターナショナル・ビジネス・マシーンズ・コーポレイション Ｂｉｃｍｏｓ集積回路用のｓｏｉ構造体およびその製造方法
US5234535A (en) * 1992-12-10 1993-08-10 International Business Machines Corporation Method of producing a thin silicon-on-insulator layer
US5476819A (en) * 1993-07-26 1995-12-19 Litton Systems, Inc. Substrate anchor for undercut silicon on insulator microstructures
US5793107A (en) * 1993-10-29 1998-08-11 Vlsi Technology, Inc. Polysilicon pillar heat sinks for semiconductor on insulator circuits
US5449638A (en) * 1994-06-06 1995-09-12 United Microelectronics Corporation Process on thickness control for silicon-on-insulator technology
JP2930194B2 (ja) * 1995-08-17 1999-08-03 信越半導体株式会社 Ｓｏｉウェーハ及びその製造方法
US5710057A (en) * 1996-07-12 1998-01-20 Kenney; Donald M. SOI fabrication method
JP4144047B2 (ja) * 1997-08-20 2008-09-03 株式会社デンソー 半導体基板の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100505404B1 (ko) * 1999-06-22 2005-08-04 주식회사 하이닉스반도체 에스오아이 웨이퍼의 제조방법
JP2001127149A (ja) * 1999-10-26 2001-05-11 Denso Corp 半導体装置およびその製造方法
KR100850180B1 (ko) 2002-12-30 2008-08-04 동부일렉트로닉스 주식회사 에스오아이 기판의 제조방법 및 이에 사용되는 연마장치
JP2010123986A (ja) * 2010-01-12 2010-06-03 Denso Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US6127244A (en) 2000-10-03
JP3413516B2 (ja) 2003-06-03
KR100252751B1 (ko) 2000-04-15
KR19990055121A (ko) 1999-07-15

Similar Documents

Publication Publication Date Title
KR100213196B1 (ko) 트렌치 소자분리
JPH11274290A (ja) 半導体素子の製造方法
KR100268121B1 (ko) 절연층 및 반도체층 사이의 접촉 없이 서로 접착된 반도체웨이퍼로부터 제조되는 적층기판 및 그 제조방법
JP2001332615A (ja) 半導体素子の製造方法
JP3932442B2 (ja) Ｓｏｉ基板の製造方法
KR20020042251A (ko) 반도체 소자의 분리구조 제조방법
JP3039978B2 (ja) 集積ｍｉｓｆｅｔデバイス中に電界分離構造及びゲート構造を形成する方法
US5851901A (en) Method of manufacturing an isolation region of a semiconductor device with advanced planarization
US6344374B1 (en) Method of fabricating insulators for isolating electronic devices
US5668043A (en) Method for forming isolated regions in a semiconductor device
JP3021850B2 (ja) 半導体装置の製造方法
JP3855638B2 (ja) 半導体装置の製造方法
JPH07226433A (ja) 半導体装置の製造方法
JP2001144273A (ja) 半導体装置の製造方法
KR100511896B1 (ko) 에스오아이 기판의 제조방법
KR100291195B1 (ko) 에스오아이 기판제조방법
KR100224674B1 (ko) 실리콘 온 인슐레이터 웨이퍼 제작방법
JP4180809B2 (ja) 半導体装置の製造方法
JP2883242B2 (ja) 半導体装置の製造方法
JP3434272B2 (ja) 半導体素子の製造方法
JP2001007341A (ja) 半導体装置およびその製造方法
KR100303365B1 (ko) 에스오아이 기판의 제조방법
KR20030001941A (ko) 반도체소자의 제조방법
KR20030056388A (ko) 반도체 소자의 소자분리막 형성방법
JPH1050824A (ja) Ｓｏｉ基板の製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090404

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090404

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100404

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100404

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110404

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110404

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120404

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130404

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130404

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140404

Year of fee payment: 11

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees