JPH11274292A

JPH11274292A - 張り合わせｓｏｉ基板の作製方法

Info

Publication number: JPH11274292A
Application number: JP7803498A
Authority: JP
Inventors: Yuji Komatsu; 裕司小松
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1998-03-25
Filing date: 1998-03-25
Publication date: 1999-10-08

Abstract

(57)【要約】【課題】ストッパーを用いた選択研磨時において、シリ
コン残り発生を防止するためのオーバー研磨によってＳ
ＯＩ膜厚の均一性が低下する。【解決手段】被研磨基板１に最終的な活性層厚を決定す
る段差１ａを形成し、少なくとも段差１ａの上部を埋込
絶縁膜８で覆い、かつ、少なくとも段差１ａの底部上に
シリコンの選択研磨においてストッパーとなる層（例え
ば埋込絶縁膜８で兼用）を形成し、被研磨基板１を支持
基板１２と張り合わせ、被研磨基板１の研削および選択
研磨により、シリコン領域を薄膜化する。張り合わせに
先立って、段差１ａの底部に接し選択研磨にて除去され
るシリコン領域部分にシリコンの研磨速度を増大させる
不純物領域６を予め形成した後に選択研磨を行う。また
は、不純物領域６が露出した段階で、当該不純物領域６
が除去され易い化学作用の強い研磨条件を用いる、ある
いは当該不純物領域６のみを選択除去する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、張り合わせＳＯＩ
基板の作製方法に関する。特定的に、本発明は、２枚の
ウェハ（被研磨基板と支持基板）の張り合わせと、それ
に続く被研磨基板のウェハ研削およびストッパーを用い
た選択研磨とによって作製される支持基板上のＳＯＩ膜
厚について、そのウェハ面内分布を改善した張り合わせ
ＳＯＩ基板の作製方法に関する。

【０００２】

【従来の技術】ＳＯＩ（Silicon on Insulator）構造に
よって素子間同士の完全分離が容易になり、またソフト
エラーやＣＭＯＳトランジスタに特有なラッチアップの
抑制が可能になることが知られており、比較的早くから
５００ｎｍ程度のシリコン活性層の厚さのＳＯＩ構造に
よって、ＣＭＯＳトランジスタ・ＬＳＩの高速化，高信
頼性化の検討が行われてきた。最近、ＳＯＩの表面層を
さらに１００ｎｍ程度にまで薄く、またチャネルの不純
物濃度も比較的低い状態に制御して、ほぼシリコン活性
層全体が空乏化するような条件にすると、短チャネル効
果の抑制やＭＯＳトランジスタの電流駆動能力の向上な
どさらに優れた性能が得られることがわかってきた。

【０００３】このＳＯＩ層の形成方法として、近年はＳ
ＩＭＯＸ(Separation by ImplantedOxgen) 法とウェハ
張り合わせ法の代表的な２つの方法の完成度が上がりつ
つあり、注目を浴びている。

【０００４】しかしながら、これら２つの方法には、現
時点ではそれぞれ一長一短が有る。ＳＩＭＯＸ法では、
ＳＯＩ膜厚の均一性が優れている反面、埋込酸化膜との
界面の急峻性が悪くトランジスタの動作性能，信頼性等
に問題が残る。一方、ウェハ張り合わせ法にて作製した
ＳＯＩ基板は、埋込酸化膜界面の特性は良いが、工程が
複雑なうえ、ＳＯＩ膜を研磨により薄膜化することから
研磨の終点検出精度が悪いとＳＯＩ膜厚の制御性が問題
となる。

【０００５】このウェハ張り合わせ法には、ＳＯＩ層を
全面に形成する場合と、ＳＯＩ層を平面方向で分離し孤
立パターンとして形成する場合がある。後者の場合、平
面方向の分離領域をストッパーとして研磨の終点検出に
用いることができる。これらに共通したＳＯＩ基板作製
のプロセスフローは、おおまかには次の４つのステップ
からなる。（ａ）張り合わせ面の平坦化研磨と表面処理（ｂ）張り合わせおよびアニール（ｃ）研削（ｄ）研磨（又は、選択研磨）

【０００６】以下、選択研磨によって孤立パターンＳＯ
Ｉ層の形成を行う張り合わせ法の一般的な手順を、上記
フローに沿い図面を参照しながら説明する。図８は、こ
の従来の張り合わせ法により作製されたＳＯＩ基板の断
面図である。図８において、符号１００はＳＯＩ基板、
１０１はＳＯＩ層（活性層）を残して殆どが研磨により
除去される活性層基板、１０１ａは活性層基板１０１に
形成された段差、１０１ｂは当該段差により層厚が決定
され素子の能動領域となるＳＯＩ層、１０２は支持基
板、１０４は埋込絶縁膜、１０６は基板同士の張り合わ
せ時に密着層となるポリシリコン層を示す。

【０００７】このＳＯＩ基板１００の作製では、上記ス
テップ（ａ）に先立って、まず、活性層に段差１０１ａ
を設け、その段差を埋め込むように全面を埋込絶縁膜１
０４およびポリシリコン層１０６を成膜する。上記ステ
ップ（ａ）として、ポリシリコン層１０６表面を平坦化
する。つぎに、上記ステップ（ｂ）で、活性層基板１０
１を、そのポリシリコン層１０６の平坦化面から支持基
板１０２と張り合わせ、アニーリングにより張り合わせ
強度を増大させる。そして、研削で活性層基板を十分に
薄くした後（上記ステップ（ｃ））、化学的機械研磨
（ＣＭＰ）により研磨する。この研磨では、前記段差に
埋め込まれた埋込絶縁膜がストッパーとして機能するの
で、この埋込絶縁膜により平面方向のパターン間（フィ
ールド部）、及び支持基板との間が完全に絶縁されたＳ
ＯＩ層１０１ｂが孤立パターン状に形成される。

【０００８】このようにして作製したＳＯＩ基板は、埋
込絶縁膜の厚さ等を比較的自由に設定できるだけでな
く、張り合わせ前に被研磨基板１０１の活性層１０１ｂ
となる部分上に素子を形成して配線等を行い、これを埋
込絶縁膜１０４中に予め埋め込んでおくことにより、活
性層１０１ｂの厚み方向両側に素子を３次元的に配置し
た高い集積度のＬＳＩを作製することが可能となる。

【０００９】

【発明が解決しようとする課題】このストッパーを用い
た選択研磨でＳＯＩ基板を作製する張り合わせ法では、
個々のＳＯＩ層或いはウェハ面内おけるＳＯＩ層間の膜
厚の均一性の改善が必要であり、これが最も重要な課題
となっている。

【００１０】このＳＯＩ膜厚の面内分布を悪化させる原
因の一つに、フィールド部分のシリコンを完全に下地の
ストッパーである酸化シリコン等が露出するまで選択研
磨を行わなければならず、オーバー研磨がどうしても増
加せざるを得ないことが挙げられる。選択研磨によって
ＳＯＩ活性領域のみにシリコン層を残すべくフィールド
部のシリコン層を研磨で除去する場合において、比較的
大きな段差形状を有するシリコンの残膜を除去するの
は、ＣＭＰの機械的な性質を利用することによって達成
される。

【００１１】しかし、比較的広い面積をもつフィールド
部のシリコン（残さ）は、特にシリコン残膜が薄くなる
につれて、上記の機械的な研磨特性を利用することが出
来なくなり、研磨速度は低下する。また、周辺で酸化シ
リコンが露出した場合、研磨液のｐＨの変化によりシリ
コンの研磨速度が極端に低下すると言う報告もあり、実
際の選択研磨では完全にフィールド部のシリコン残りを
全て研磨で除去する間に相当量のオーバー研磨が行われ
るのが通例である。その一方で、図８に示すように、こ
のオーバー研磨中にもディッシング(Dishing) や化学的
なエッチング作用により、本来きちんと側壁部のストッ
パーによって保護されるべき活性領域の特に中央付近の
ＳＯＩ層が失われていく場合が多い。このように段差部
において本来研磨がストップすべきであるのにシリコン
層がオーバー研磨量の増加とともに失われるために研磨
液の供給量や研磨速度の面内分布の影響を受けて、活性
領域のシリコン層は面内で不均一に膜厚を減少させるこ
とになり、結果的に出来上がるＳＯＩ基板のＳＯＩ膜厚
の面内分布も悪化してしまう。

【００１２】微細化が進む将来のＬＳＩにおいて使用さ
れるＳＯＩ基板のＳＯＩ膜厚は、ますます薄膜化してき
ており、膜厚の均一性に対する要求もより厳しいものと
なっていく。よって、張り合わせ法にて作製されるＳＯ
Ｉ基板においてもフィールド部でのシリコン残りを発生
すること無く、オーバー研磨量を減少させ、ＳＯＩ膜厚
の均一性に優れたＳＯＩ基板の作製方法が求められてい
る。

【００１３】本発明は、このような実情に鑑みてなさ
れ、ストッパーを用いた選択研磨により作製される張り
合わせＳＯＩ基板において、フィールド部でのシリコン
残りを発生することなくオーバー研磨量を減少させこと
によってＳＯＩ膜厚の均一性に優れたＳＯＩ基板の作製
方法を提供することを目的とする。

【００１４】

【課題を解決するための手段】上述した従来技術の問題
点を解決し、上記目的を達成するために、本発明のＳＯ
Ｉ基板の作製方法では、被研磨基板のシリコン領域上に
最終的な活性層厚を決定する段差を形成し、少なくとも
前記段差の底部上にシリコンの選択研磨においてストッ
パーとなる層を形成し、かつ、少なくとも前記段差の上
部を埋込絶縁膜で覆い、前記被研磨基板を前記埋込絶縁
膜の形成面側から支持基板と張り合わせ、前記被研磨基
板の研削およびストッパーを用いた選択研磨により、前
記シリコン領域を薄膜化する張り合わせＳＯＩ基板の作
製方法において、前記張り合わせに先立って、前記段差
の底部に接し選択研磨にて除去されるシリコン領域部分
にシリコンの研磨速度を増大させる不純物領域を予め形
成する。

【００１５】好ましくは、前記不純物領域の形成に際
し、前記段差底面の面積に応じて、前記不純物領域の形
成の有無及び／又は不純物導入に関する条件を決定し、
当該条件にしたがって前記不純物領域を形成する。ま
た、前記不純物領域の形成をイオン注入で行う場合、前
記段差を形成するのに用いたエッチングマスクパターン
と同じものを用いてもよいし、異なるマスクパターンを
用いてもよい。異なるマスクパターンとしては、段差に
対してオフセットをかけたレジストパターンでもよい
が、例えば絶縁膜のマスクパターンとしたときは、好ま
しくは、当該マスクパターンの一部に前記段差の側壁に
接するスペーサ部を具備させてもよい。

【００１６】一般に、シリコン中に含有する不純物の種
類やその濃度を調整することによって、シリコンの化学
的なエッチング速度を大きく変化させることが可能であ
る。この場合、化学作用が大きければエッチング速度の
変化もより大きいものとなるが、ＣＭＰのように化学作
用と機械作用とが混在した研磨であっても、シリコン中
に含有する不純物の種類やその濃度を調整することによ
って研磨速度をある程度調整することが可能である。

【００１７】本発明のＳＯＩ基板の作製方法では、フィ
ールド部分のシリコンに化学作用によるエッチングにお
いてエッチング速度を高める物質、例えば半導体に対す
るドーパントとなるＡｓ、Ｐｈｏｓ、Ｂ等の不純物を選
択的に導入しておくことにより、フィールド部分でシリ
コンがよりスムーズに除去されるようになり、選択研磨
におけるオーバー研磨量を減少させることが可能とな
る。フィールド部分へ選択的に不純物を注入するには、
最初にストッパーとなる段差を形成する時に用いるマス
クを用いて、或いはスペーサを用いることにより段差に
対して自己整合的にイオン注入を行えば良い。また、フ
ィールド部でも広い部分にのみ選択的に不純物を注入す
るには、素子分離パターンを形成したのとは別のマスク
を用いて、フィールド部の広い部分にのみイオン注入に
より不純物を導入すれば良い。

【００１８】以上のようにして、フィールド部分に選択
的に不純物が導入できたなら、従来と同様に選択研磨を
行っても選択研磨の化学的作用からある程度の効果が期
待できる。また、選択研磨によるシリコン層の薄膜化中
にフィールド部分の不純物導入層が露出してから、選択
研磨での化学性を高める条件もしくは化学溶液によるエ
ッチングのみの工程を経てフィールド部のシリコン層を
選択的に薄膜化すればより好ましい。

【００１９】

【発明の実施の形態】本発明のＳＯＩ基板の作製方法
は、通常のストッパーを用いた選択研磨によってＳＯＩ
層を形成する張り合わせ法に、フィールド部となる基板
段差の底部に接する被研磨シリコン部分（以下、フィー
ルド基板領域という）が周囲の基板段差の凸部（活性層
となるシリコン層）下に接する被研磨シリコン部分より
研磨されやすくするステップを追加したものである。

【００２０】このステップは、基本的には、以下の３つ
の態様に分類することができる。（１）フィールド基板領域に化学的エッチング作用を増
大させる不純物を導入する。この不純物を導入したフィ
ールド基板領域を、本発明では単に“不純物領域”と称
する。（２）選択研磨によるシリコン層の薄膜化中に、フィー
ルド基板領域の不純物領域が露出してから、研磨条件を
変えてより化学作用を高めた研磨ステップを導入する。（３）選択研磨によるシリコン層の薄膜化中にフィール
ド基板領域の不純物領域が露出してから、当該不純物領
域のみを選択的に除去する化学作用のみのエッチングス
テップを導入する。上記（１）をあらかじめ行っておけ
ば、あとは通常の選択研磨条件のみにてシリコン層の薄
膜化を行ってもよいが、上記の（２）または（３）を併
用することにより、より早い段階で不純物領域が除去さ
れ、これにより更にフィールド基板領域が研磨で除去さ
れやすくなる。

【００２１】上記（３）は、不純物領域の選択エッチン
グによってフィールド基板領域のシリコンのボリューム
を低下させる方法である。その一方、これと同じように
シリコンのボリュームを部分的に低下させる他の方法と
しては、基板段差に形成される埋込絶縁膜及びシリコン
の双方に対し選択的に除去できる例えば絶縁物の層を段
差の底部に埋込絶縁膜とは別に設けてもよい。この場
合、当該絶縁物等の層が研磨中に露出した段階で、これ
を埋込絶縁膜およびシリコン双方に対し選択的にエッチ
ングする。この絶縁物等の層を段差の底部のみに形成す
る方法としては、例えば、当該絶縁物等の層を被研磨基
板のフィールド基板領域上に形成し、この層をマスクと
して能動基板領域上に所定厚のシリコン層を選択エピタ
キシャル成長させることで、ストッパーに対し自己整合
的に後で基板段差を形成する方法等が採用できる。

【００２２】以下、被研磨基板の段差の底部側に選択的
に不純物領域を形成する場合を例に、より詳細に、本発
明のＳＯＩ基板の作製方法の実施形態を図面を参照しな
がら説明する。

【００２３】第１実施形態本実施形態は、フィールド基板領域にリンイオン（Ｐｈ
ｏｓ⁺）等の不純物イオンを選択的に導入し、フィール
ド基板領域でのシリコンの選択研磨速度を高めて、選択
研磨におけるオーバー研磨量を抑制する場合である。図
１〜図４は、本実施形態に係るＳＯＩ基板の作製方法の
各工程における基板断面を示す図である。

【００２４】まず、図１（ａ）において、最終的にＳＯ
Ｉ活性層となるシリコン製の被研磨基板１（以下、活性
層基板ともいう）を用意し、その上に熱酸化膜２を薄く
形成する。この熱酸化膜２は、後の工程でＳＯＩ活性層
となる領域にレジスト等から金属等の汚染物質が混入す
ることを防止する。この時の熱酸化膜２の厚さは、〜１
０ｎｍ程度でよい。

【００２５】つぎに、この熱酸化膜２上に素子分離のレ
ジストパターン４を形成し（図１（ｂ））、このレジス
トパターン４をエッチングマスクとして、熱酸化膜２を
除去し活性層基板１に段差１ａを形成する。ここで形成
するシリコン基板の段差１ａが最終的なＳＯＩ膜厚をほ
ぼ決定する。なお、この段差形成のためのシリコンのエ
ッチング条件として、通常酸化シリコンのエッチングに
用いられているフロロカーボン系のガスを用いて行う
と、上記図１（ａ）で形成した熱酸化膜２も同時にエッ
チングされる。

【００２６】レジストパターン４を残したまま、図１
（ｄ）において、シリコン基板の段差１ａの底部に例え
ばＰｈｏｓ⁺等の不純物をイオン注入する。この場合、
最終的にＳＯＩ活性層となる基板領域には、レジストが
存在するのでイオンは注入されない。Ｐｈｏｓ⁺イオン
の注入条件は、例えば３００ｋｅＶの加速電圧で、ドー
ズは５×１０¹⁵ｃｍ^-2とする。このような条件でイオン
注入するとイオンの飛程は〜０．４μｍとなり、後の工
程における１０００℃程度の張り合わせの熱処理では、
ＳＯＩ活性層となる部分へのＰｈｏｓの拡散は生じな
い。なお、上記条件以外でＳＯＩ活性層となる部分への
Ｐｈｏｓの拡散が問題となる場合では、一旦レジストパ
ターン４を除去し、段差１ａから底部にオフセットをか
けて底部の周縁を覆う別のパターンを設け、このパター
ンをマスクにイオン注入を行ってもよい。

【００２７】次の図２（ｅ）においてレジストパターン
４、続いて熱酸化膜２をそれぞれ除去する。そして、図
２（ｆ）において、ＳＯＩ基板の例えば酸化シリコン等
からなる埋込絶縁膜８を例えば６００ｎｍ堆積し、続い
て張り合わせ時の密着層としてポリシリコン膜１０を例
えば〜５μｍほど堆積する。このポリシリコン膜１０表
面は下方のシリコン基板の段差を反映して凹凸が形成さ
れているが、図２（ｇ）では、このポリシリコン膜１０
の表面を研磨により平坦化する。

【００２８】つぎに、図３（ｈ）において最終的に支持
基板となる別の基板１２（シリコン基板のほかガラス基
板等でも可）と張り合わせ、張り合わせの結合強度を増
すために熱処理を行う。熱処理条件は、例えば酸素雰囲
気中で１０００℃、３０ｍｉｎである。

【００２９】そして、図３（ｉ）において、この活性層
基板１を、その裏面側から研削し〜５μｍ程度の膜厚ま
で薄膜化する。さらに、図３（ｊ）以降では、活性層基
板１を選択研磨により更に薄膜化する。この時の選択研
磨条件は、以下の通りである。

【００３０】〔支持基板の選択研磨条件〕，研磨パッド；湿式発泡系不織布タイプクロス（製品名：
Suba800 ）圧力；３００ｇ／ｃｍ² ，回転数；６０ｒｐｍ研磨剤；０．０００５％エチレンジアミン水溶液研磨剤流量；６０ｃｃ／ｍｉｎ。

【００３１】図３（ｊ）は選択研磨において不純物領域
６が露出した段階、図４（ｋ）は不純物領域６が除去さ
れる寸前の段階、図４（ｌ）は不純物領域６の除去後、
図４（ｍ）はストッパーとなる埋込絶縁膜８の部分が露
出した段階、図４（ｎ）は研磨終了後を示す。ＣＭＰに
よる選択研磨では、一定でもＰｈｏｓが高濃度に導入さ
れたフィールド基板領域は研磨速度が増大する。したが
って、研磨途中に図４（ｋ）及び図４（ｌ）のようにフ
ィールド基板領域のシリコン層の方が活性領域下のシリ
コン層よりも速く薄膜化していくので、活性領域の研磨
が終了しない前に、まずストッパーとなる酸化シリコン
が露出し始める（図４（ｍ））。そして、図４（ｎ）に
示すように、フィールド部の酸化シリコンが完全に露出
したら、選択研磨を終了してＳＯＩ基板が完成する。

【００３２】なお、上記説明では、フィールド部分に選
択的に導入する不純物としてＰｈｏｓ⁺イオンの場合に
ついて説明したが、エチレンジアミンを用いた選択研磨
の場合、導入する不純物は他にもＡｓ⁺やＳｂ⁺等の一
般にｎ型のシリコンを形成する不純物であればよい。ま
た、上述したイオンの注入条件、張り合わせ後の熱処理
条件、選択研磨条件等は何れも一例であって、本発明は
この条件に限定されることなく、適時適切な条件を用い
て行うことが可能である。さらに後で第３実施形態とし
て説明するが、化学作用のみのエッチングステップを不
純物領域が露出後のシリコン層の薄膜化に用いる場合
は、そこで用いるエッチング液によってはＢ⁺等の不純
物を用いることも可能である。

【００３３】また、不純物領域を形成するための方法も
イオン注入に限定されない。但し、イオン注入或いはイ
オン注入以外の方法で不純物の横方向拡散が大きな場
合、不純物領域形成マスクの形成を、例えば以下のよう
に行うことができる。図５は、不純物領域形成マスクを
絶縁膜で形成した場合の変更例を示す図である。図５
（ａ−１）では、活性層の汚染防止のための絶縁膜２ａ
を比較的に厚く堆積し、次の図５（ｂ−１）及び（ｃ−
１）において、上記説明と同様に、レジストパターン４
の形成、絶縁膜２ａ及び基板のエッチングによる段差１
ａの形成を行う。そして、本例では、図５（ｃ−２）に
示すように、レジストパターン４を除去後、第２の絶縁
膜３ａを全面に堆積し、その全面を異方性エッチングに
よりエッチバックする。これにより、図５（ｄ−１）に
示すように、絶縁膜２ａ及びシリコン基板の段差１ａ側
壁にサイドウォール絶縁膜３が形成される。このサイド
ウォール絶縁膜３の幅は絶縁膜２ａの膜厚及び異方性エ
ッチング量で調整でき、これにより段差に対し所定のオ
フセットがかかった絶縁膜による不純物領域形成マスク
パターン２ａ，３が形成される。後は、この不純物領域
形成マスクパターン２ａ，３上から、例えばイオン注
入、拡散等により所定の不純物を所定量導入して、不純
物領域６ａを形成する。この方法では、サイドウォール
絶縁膜３が不純物導入時のスペーサとして機能して不純
物が導入される範囲に制限を加えることができ、この結
果、後の基板張り合わせにおいて例えば１０００℃以上
の高いアニーリングを行った場合であっても、不純物が
活性層となるシリコン基板領域に拡散することを有効に
防止できる。

【００３４】第２実施形態本発明のＳＯＩ基板の作製方法では、不純物導入条件、
例えば不純物導入箇所、不純物導入量等をウェハ内で適
宜変えることができる。このうち、本実施形態は、基板
に段差を設けたときと別のパターン用いて、フィールド
部の特に広い領域にＰｈｏｓ⁺をイオン注入して、この
部分でのシリコンの研磨速度を増大させて選択研磨を行
いＳＯＩ基板を形成する手法に関する。図６は、この本
発明の第２実施形態に係るＳＯＩ基板の作製方法の主要
な工程における基板断面を示す図である。

【００３５】先の第１実施形態（図１（ａ），（ｂ））
と同様に熱酸化膜２の形成およびレジストパターン４の
形成を行った後、図６（ａ）において、第１実施形態の
図１（ｃ）と同様に、熱酸化膜２の除去および段差１ａ
の形成を行う。次の図６（ｂ）では、レジストパターン
４を除去後、不純物を導入すべき広いフィールド部分の
みで開口する別のレジストパターン５を形成する。この
ときのレジストパターン５は、本例では広いフィールド
部の段差より内側で開口させる。そして、このレジスト
パターン５をマスクに、シリコンの研磨速度を増大させ
る不純物として先の第１実施形態と同様にＰｈｏｓ⁺等
をイオン注入する。その後は、第１実施形態と同様にし
て、レジストパターン５を除去して埋込絶縁膜８および
ポリシリコン膜１０を形成し、平坦化後に当該活性層基
板１を支持基板と張り合わせて熱処理し、研削、選択研
磨を行ってＳＯＩ基板を完成させる。

【００３６】本第２実施形態では、先の第１実施形態よ
りもリソグラフィーが１工程増加することになるが、フ
ィールド部の広い部分にのみ不純物を注入することがで
き、活性領域となるシリコンの段差から段差底部に一定
のオフセットをかけてレジストパターンを形成すること
ができる。このため、張り合わせの熱処理にともなう不
純物の横方向（つまり、活性領域の方向）への拡散を考
慮する必要がなくなる。したがって、不純物濃度は段差
底部の最表面で高くし、或いは不純物の基板深さ方向の
分布も大きく設定することができ、選択研磨において埋
込絶縁膜８と接する部分のシリコン層（フィールド基板
領域）の研磨速度を、第１実施形態よりも増加させるこ
とができる。

【００３７】第３実施形態本実施形態は、フィールド部のシリコン研磨速度を不純
物導入により高めた後、さらに選択研磨中の研磨条件の
変更もしくは、他のエッチングステップの追加を行いフ
ィールド部でシリコンの研磨速度をより高めて、ＳＯＩ
基板を作製する方法に関する。図７は、本実施形態に係
るＳＯＩ基板の作製方法の主要な工程における基板断面
を示す図である。

【００３８】先の第１実施形態における図１（ａ）〜図
２（ｅ）もしくは第２実施形態と同様にしてフィールド
部に研磨速度もしくは化学エッチングの速度を高める不
純物を導入し、図２（ｆ）〜図３（ｉ）と同様にして、
埋込絶縁膜８とポリシリコン膜１０の成膜および平坦
化、基板同士の張り合わせ、研削及び研磨を行ってシリ
コン層の薄膜化を行う。ここでの研磨は、第１実施形態
で示したものと同様の選択研磨条件を用いればよい。

【００３９】本実施形態では、図７（ａ）に示すよう
に、フィールド基板領域の不純物領域６が露出してから
は、少なくともこの不純物領域６が除去されるまでは、
先の第１実施形態もしくは次のステップで行う選択研磨
よりも化学的作用を強めた研磨条件、または化学作用の
みのエッチングのステップで、フィールド基板領域の部
の不純物領域を優先的に除去する。ここで化学的作用の
みのエッチングステップでは、例えば以下のエッチング
溶液、条件にて処理を行う。

【００４０】〔化学作用のみのエッチングステップの処
理条件〕，エッチング液；ＨＦ／ＨＮＯ₃／ＣＨ₃ＣＯＯＨ＝１／
３／１０（“DASHETCH”社製），処理温度；室温（２５℃），処理時間 ; １ｍｉｎ。

【００４１】上記のような条件で処理を行えば、ｐ型も
しくはｎ型のシリコン層（面方位は（１００））は、
０．１３μｍ程度しかエッチングされないが、不純物濃
度が５×１０¹⁸ｃｍ^-3を越えるｐ⁺もしくはｎ⁺のシリ
コン層は、〜２．５μｍ／ｍｉｎ程度のエッチングレー
トでエッチングされるので、イオン注入等にて形成され
た不純物領域６は１ｍｉｎ程度の処理時間で全てエッチ
ングされることになる。不純物領域６が完全に除去され
た後は、例えば第１実施形態と同様な選択研磨の条件に
て、フィールド部の埋込絶縁膜をストッパーにして選択
研磨を行いＳＯＩ基板を完成させる。

【００４２】なお、選択研磨の化学作用を高めた研磨ス
テップで除去する場合は、先の第１実施形態で示した選
択研磨条件の中で、フィールド部の不純物導入層が露出
した時のみエチレンジアミン水溶液の濃度を例えば０．
０００５％から０．０５％に高めて研磨を行う。

【００４３】

【発明の効果】以上説明してきたように、本発明に係る
ＳＯＩ基板の作製方法によれば、選択研磨におけるオー
バー研磨量を少なくすることが可能で、その結果、出来
上がりのＳＯＩ膜厚の面内均一性を向上させることが可
能となる。また、選択研磨時間が短縮することになり、
スループットが向上する。さらに、例えば広い部分のフ
ィールド部のみに不純物を導入することにより、不純物
導入を必要最小限にしてもオーバー研磨量を大幅に低減
できる。また、不純物導入マスクを段差形成マスクとは
別にオフセットをかけて設けることにより、活性領域の
ＳＯＩ層に不純物を残留させることなく不純物領域の濃
度や基板深さ方向の分布を自由に設定でき、この結果、
更にＳＯＩ膜厚の面内均一性および研磨速度を上げるこ
とが可能となる。以上のようして、ＳＯＩ膜厚の面内均
一性や選択研磨のスループット等が向上すれば、ＳＯＩ
基板の製造コストも低下することになり、ＳＯＩ基板を
用いて高性能、低消費化を図った半導体装置の製造コス
トを低減できる。

【図面の簡単な説明】

【図１】本発明の第１実施形態に係るＳＯＩ基板の作製
方法の各工程における基板断面を示す図であり、不純物
領域形成のイオン注入までを示す。

【図２】同基板断面を示す図であり、被研磨基板の張り
合わせ面の平坦化までを示す。

【図３】同基板断面を示す図であり、選択研磨において
不純物領域が露出した段階までを示す。

【図４】同基板断面を示す図であり、ＳＯＩ基板の完成
時までを示す。

【図５】不純物領域形成マスクを絶縁膜で形成した場合
の変更例を示す図である。

【図６】本発明の第２実施形態に係るＳＯＩ基板の作製
方法の主要な工程における基板断面を示す図である。

【図７】本発明の第３実施形態に係るＳＯＩ基板の作製
方法の主要な工程における基板断面を示す図である。

【図８】従来の張り合わせ法により作製されたＳＯＩ基
板の断面図である。

【符号の説明】

１…活性層基板（被研磨基板）、１ａ，１ｂ…段差、２
…熱酸化膜、２ａ…、不純物形成マスク層、３…サイド
ウォール（スペーサ部）、４，５…レジストパターン、
６，６ａ，６ｂ…不純物領域、８…埋込絶縁膜、１０…
ポリシリコン膜、１２…支持基板。

Claims

【特許請求の範囲】

【請求項１】被研磨基板のシリコン領域上に最終的な活
性層厚を決定する段差を形成し、少なくとも前記段差の底部上にシリコンの選択研磨にお
いてストッパーとなる層を形成し、かつ、少なくとも前
記段差の上部を埋込絶縁膜で覆い、前記被研磨基板を前記埋込絶縁膜の形成面側から支持基
板と張り合わせ、前記被研磨基板の研削およびストッパーを用いた選択研
磨により、前記シリコン領域を薄膜化する張り合わせＳ
ＯＩ基板の作製方法において、前記張り合わせに先立って、前記段差の底部に接し選択
研磨にて除去されるシリコン領域部分にシリコンの研磨
速度を増大させる不純物領域を予め形成する張り合わせ
ＳＯＩ基板の作製方法。
【請求項２】前記シリコンの研磨速度を増大させる不純
物は、砒素，リン，ホウ素の元素群から選択され、シリ
コン中でドーパントとなる不純物である請求項１に記載
の張り合わせＳＯＩ基板の作製方法。
【請求項３】前記不純物領域の形成に際し、前記段差底
面の面積に応じて、前記不純物領域の形成の有無及び／
又は不純物導入に関する条件を決定し、当該条件にしたがって前記不純物領域を形成する請求項
１に記載の張り合わせＳＯＩ基板の作製方法。
【請求項４】前記シリコン領域に最終的に活性層厚を決
定する段差を形成した後、当該段差の底部に接する前記
シリコン領域部分に不純物をイオン注入して、前記不純
物領域を形成する請求項１に記載の張り合わせＳＯＩ基
板の作製方法。
【請求項５】前記イオン注入を、前記最終的な活性層厚
を決定する段差を形成するのに用いたエッチングマスク
パターンと同じものを用いて行う請求項４に記載の張り
合わせＳＯＩ基板の作製方法。
【請求項６】前記イオン注入を、前記最終的な活性層厚
を決定する段差を形成するのに用いたエッチングマスク
パターンと別のマスクパターンを用いて行う請求項４に
記載の張り合わせＳＯＩ基板の作製方法。
【請求項７】前記イオン注入のために形成した前記別の
マスクパターンは、前記段差の側壁に接するスペーサ部
を有する請求項６に記載の張り合わせＳＯＩ基板の作製
方法。
【請求項８】被研磨基板のシリコン領域上に最終的な活
性層厚を決定する段差を形成し、少なくとも前記段差の底部でシリコンの選択研磨におい
てストッパーとなる層の形成を行い、かつ、少なくとも
前記段差の上部を埋込絶縁膜で覆い、前記被研磨基板を前記埋込絶縁膜の形成面側から支持基
板と張り合わせ、前記被研磨基板の研削およびストッパーを用いた選択研
磨により、前記シリコン領域を薄膜化する張り合わせＳ
ＯＩ基板の作製方法において、前記張り合わせに先立って、前記段差の底部に接し選択
研磨にて除去されるシリコン領域部分にシリコンと選択
比が高い領域を予め形成し、前記選択研磨の途中で、前記シリコンと選択比が高い領
域が表出した後に、化学反応のみを用いて当該領域を除
去する張り合わせＳＯＩ基板の作製方法。
【請求項９】前記シリコンと選択比が高い領域の形成
は、砒素，リン，ホウ素の元素群から選択されドーパン
トとなる不純物をシリコン中に導入することにより行う
請求項８に記載の張り合わせＳＯＩ基板の作製方法。
【請求項１０】被研磨基板のシリコン領域上に最終的な
活性層厚を決定する段差を形成し、少なくとも前記段差の底部上にシリコンの選択研磨にお
いてストッパーとなる層を形成し、かつ、少なくとも前
記段差の上部を埋込絶縁膜で覆い、前記被研磨基板を前記埋込絶縁膜の形成面側から支持基
板と張り合わせ、前記被研磨基板の研削およびストッパーを用いた選択研
磨により、前記シリコン領域を薄膜化する張り合わせＳ
ＯＩ基板の作製方法において、前記張り合わせに先立って、前記段差の底部に接し選択
研磨にて除去されるシリコン領域部分に不純物領域を予
め形成し、前記選択研磨の途中で前記不純物領域が表出した後、少
なくとも当該領域が除去されるまでは、当該領域が表出
するまで用いていた条件より化学機械研磨の化学的作用
が高い条件によって研磨を行う張り合わせＳＯＩ基板の
作製方法。
【請求項１１】前記不純物領域の形成は、砒素，リン，
ホウ素の元素群から選択されドーパントとなる不純物を
シリコン中に導入することにより行う請求項１０に記載
の張り合わせＳＯＩ基板の作製方法。