JPH11274334A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH11274334A
JPH11274334A JP10076880A JP7688098A JPH11274334A JP H11274334 A JPH11274334 A JP H11274334A JP 10076880 A JP10076880 A JP 10076880A JP 7688098 A JP7688098 A JP 7688098A JP H11274334 A JPH11274334 A JP H11274334A
Authority
JP
Japan
Prior art keywords
wiring board
semiconductor device
mark
insulating film
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10076880A
Other languages
English (en)
Other versions
JP3703960B2 (ja
Inventor
Atsushi Fujisawa
敦 藤沢
Takashi Konno
貴史 今野
Akira Haruta
亮 春田
Noriaki Takeya
則明 竹谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Hitachi Ltd
Renesas Semiconductor Package and Test Solutions Co Ltd
Original Assignee
Hitachi Hokkai Semiconductor Ltd
Hitachi Cable Ltd
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Hokkai Semiconductor Ltd, Hitachi Cable Ltd, Hitachi Ltd filed Critical Hitachi Hokkai Semiconductor Ltd
Priority to JP07688098A priority Critical patent/JP3703960B2/ja
Publication of JPH11274334A publication Critical patent/JPH11274334A/ja
Application granted granted Critical
Publication of JP3703960B2 publication Critical patent/JP3703960B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/531Shapes of wire connectors
    • H10W72/536Shapes of wire connectors the connected ends being ball-shaped
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/531Shapes of wire connectors
    • H10W72/5363Shapes of wire connectors the connected ends being wedge-shaped
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/551Materials of bond wires
    • H10W72/552Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5522Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/851Dispositions of multiple connectors or interconnections
    • H10W72/874On different surfaces
    • H10W72/884Die-attach connectors and bond wires
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/90Bond pads, in general
    • H10W72/931Shapes of bond pads
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 BGA型半導体装置において、配線基板の裏
面側から装置を見た場合、装置の方向を把握することが
できない。 【解決手段】 配線基板の表裏面のうちの表面側に半導
体チップ20が設けられ、裏面側に複数の外部接続用端
子が設けられたパッケージ構造を有する半導体装置であ
って、前記配線基板の裏面において、そのX方向の中心
線及びY方向の中心線によって四分割された四つの領域
の夫々に目印が設けられ、前記四つの領域のうち、一つ
の領域に設けられた目印は他の領域に設けられた目印と
異なっている。前記一つの領域に設けられた目印は、前
記配線基板の表裏面に亘って形成された貫通孔で構成さ
れ、前記他の領域に設けられた目印は、前記配線基板の
表裏面に亘って形成された貫通孔と、この貫通孔を塞ぐ
ように前記配線基板の表面に形成された閉塞体とで構成
されている。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置に関
し、特に、配線基板の表裏面のうちの表面側に半導体チ
ップが設けられ、裏面側に複数の外部接続用端子が設け
られたパッケージ構造を有する半導体装置に適用して有
効な技術に関するものである。
【0002】
【従来の技術】半導体装置として、BGA(all rid
rray)型の半導体装置が知られている。このBGA型
半導体装置は、配線基板の表裏面のうちの表面側に半導
体チップが設けられ、裏面側に複数の外部接続用端子が
設けられたパッケージ構造になっている。
【0003】半導体チップは、表裏面のうち、電極パッ
ド(ボンディングパッド)が形成された表面(回路形成面)
を上向きにした状態で配線基板の表面のチップ塔載領域
上に塔載され、配線基板の表面上に形成された樹脂封止
体によって封止されている。半導体チップの電極パッド
は、導電性のワイヤを介して、配線基板の表面に形成さ
れたワイヤ接続用の電極パッド(ランド端子)と電気的に
接続されている。
【0004】外部接続用端子は、半田材からなる球形状
の半田バンプで形成され、配線基板の裏面に形成された
バンプ接続用の電極パッド(ランド端子)に電気的にかつ
機械的に接続されている。外部接続用端子は、実装基板
上に半導体装置を実装する際、実装基板の電極パッドに
電気的にかつ機械的に接続される。配線基板のワイヤ接
続用電極パッド、バンプ接続用電極パッドの夫々は、配
線基板に形成された配線を介して互いに電気的に接続さ
れている。
【0005】前記BGA型半導体装置は、これに限定さ
れないが、配線基板の表面のチップ塔載領域上に接着剤
を介在して半導体チップを塔載し、その後、半導体チッ
プの電極パッドと配線基板のワイヤ接続用電極パッドと
をワイヤで電気的に接続し、その後、配線基板の表面上
に半導体チップ及びワイヤ等を封止する樹脂封止体を形
成し、その後、配線基板のバンプ接続用電極パッド上に
外部接続用端子である半田バンプを形成することによっ
て製造される。外部接続用端子である半田バンプは、配
線基板の裏面を上向きにした状態で、配線基板のバンプ
接続用電極パッド上に例えばPb−Sn組成の半田球を
供給し、その後、半田球を溶融することによって形成さ
れる。
【0006】なお、BGA型半導体装置については、例
えば特開平7−273246号公報に記載されている。
【0007】また、工業調査会発行の電子材料〔199
7年9月1日発行、第34頁乃至第40頁〕には、絶縁
性フィルムを基材とする配線基板を用いたT−BGA
(ape−all rid rray)型半導体装置が記載され
ている。
【0008】
【発明が解決しようとする課題】BGA型半導体装置に
おいて、樹脂封止体の上面の角部には装置の方向(向き)
を明確にするための目印(インデックス)が設けられてい
るので、樹脂封止体の上面側から装置を見た場合、装置
の方向を把握することができるが、配線基板の裏面には
方向(向き)を明確にするための目印(インデックス)が設
けられていないので、配線基板の裏面側から装置を見た
場合、装置の方向を把握することができない。
【0009】本発明の目的は、配線基板の裏面側から半
導体装置の方向(向き)を把握することが可能な技術を提
供することにある。
【0010】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述及び添付図面によって明らか
になるであろう。
【0011】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。
【0012】配線基板の表裏面のうちの表面側に半導体
チップが設けられ、裏面側に複数の外部接続用端子が設
けられたパッケージ構造を有する半導体装置であって、
前記配線基板の裏面において、そのX方向の中心線及び
Y方向の中心線によって四分割された四つの領域の夫々
に目印が設けられ、前記四つの領域のうち、一つの領域
に設けられた目印は他の領域に設けられた目印と異なっ
ている。前記一つの領域に設けられた目印は、前記配線
基板の表裏面に亘って形成された貫通孔で構成され、前
記他の領域に設けられた目印は、前記配線基板の表裏面
に亘って形成された貫通孔と、この貫通孔を塞ぐように
前記配線基板の表面に形成された閉塞体とで構成されて
いる。
【0013】上述した手段によれば、配線基板の裏面の
四つの領域のうちの一つの領域に設けられた目印によっ
て半導体装置の方向(向き)を明確にすることができるの
で、配線基板の裏面側から半導体装置の方向を把握する
ことができる。
【0014】
【発明の実施の形態】以下、本発明の構成について、B
GA型半導体装置に本発明を適用した実施の形態ととも
に説明する。なお、実施の形態を説明するための図面に
おいて、同一機能を有するものは同一符号を付け、その
繰り返しの説明は省略する。
【0015】図1は本発明の一実施形態であるBGA
(all rid rray)型半導体装置の平面図であり、図
2は図1に示すA−A線の位置で切った断面図であり、
図3は前記BGA型半導体装置を構成する配線基板の平
面図であり、図4は前記BGA型半導体装置の底面図で
あり、図5は図4の要部拡大底面図であり、図6は図5
に示すB−B線の位置で切った断面図であり、図7は図
5に示すC−C線の位置で切った断面図である。
【0016】図1及び図2に示すように、本実施形態の
半導体装置は、配線基板1の表裏面のうちの表面側に半
導体チップ20が設けられ、裏面側に外部接続用端子と
して複数の半田バンプ24が設けられたパッケージ構造
になっている。
【0017】前記半導体チップ20は、例えば、単結晶
珪素からなる半導体基板及びこの半導体基板上に形成さ
れた多層配線層を主体とする構成になっている。半導体
チップ20の平面形状は方形状で形成され、本実施形態
においては、8[mm]×8[mm]の正方形で形成さ
れている。
【0018】前記半導体チップ20には、論理回路シス
テム、記憶回路システム、或いはそれらの混合回路シス
テム等が塔載されている。これらの回路システムは、半
導体基板に形成された半導体素子、多層配線層に形成さ
れた配線等によって構成されている。
【0019】前記半導体チップ20の表裏面のうちの表
面(回路形成面)には、半導体チップ20の外周囲の各辺
に沿って配列された複数の電極パッド(ボンディングパ
ッド)20Aが形成されている。この複数の電極パッド
20Aの夫々は、多層配線層のうちの最上層の配線層に
形成され、回路システムを構成する半導体素子に配線を
介して電気的に接続されている。複数の電極パッド20
Aの夫々は、例えばアルミニウム(Al)膜若しくはアル
ミニウム合金膜で形成されている。
【0020】前記半導体チップ20は、電極パッド20
Aが形成された表面を上向きにした状態で配線基板1の
表面のチップ塔載領域に接着剤21を介在して塔載さ
れ、配線基板1の表面上に形成された樹脂封止体23に
よって封止されている。
【0021】前記配線基板1は、例えば50[μm]程
度の厚さの絶縁性フィルムを基材とする構成になってい
る。配線基板1の平面形状は方形状で形成され、本実施
形態においては10[mm]×10[mm]の正方形で
形成されている。
【0022】前記配線基板1の表面には配線パターンが
形成されている。この配線パターンは、図2及び図3に
示すように、複数の電極パッド(ランド端子)4、複数の
配線5、複数の電極パッド(ランド端子)6及び複数の配
線7等を有するパターンで形成されている。電極パッド
4は配線5を介して電極パッド6と電気的に接続され、
電極パッド6は配線7と電気的に接続されている。これ
らの電極パッド4、配線5、電極パッド6及び配線7等
は、絶縁性フィルムの表面に接着層を介在して金属箔を
貼り付けた後、この金属箔にエッチング加工を施すこと
によって形成される。本実施形態では、金属箔として1
8[μm]程度の厚さの銅(Cu)箔が用いられている。
電極パッド4の平面形状は円形状で形成され、電極パッ
ド6の平面形状は方形状で形成されている。
【0023】前記複数の電極パッド4のうち、大半の電
極パッド4は配線基板1のチップ塔載領域に配置され、
残りの電極パッド4は配線基板1のチップ塔載領域を囲
む周辺領域に配置されている。電極パッド4は配線基板
1の表裏面に亘って形成された接続孔2を塞ぐように形
成され、その裏面には接続孔2を通して半田バンプ24
が電気的にかつ機械的に接続されている。半田バンプ2
4は、例えば63[重量%]Pb−37[重量%]Sn
組成の金属材で形成されている。接続孔2の平面形状は
円形状で形成され、その平面サイズは電極パッド4の平
面サイズよりも小さい寸法で形成されている。接続孔2
は、絶縁性フィルムの表面に金属箔を貼り付けるための
接着層を形成した後、絶縁性フィルムの接続孔形成領域
に例えば打ち抜き加工若しくはレーザ加工を施すことに
よって形成される。
【0024】前記複数の電極パッド4のうち、配線基板
1のチップ塔載領域に設けられた電極パッド4は、その
上層に形成された絶縁膜9で覆われ、半導体チップ20
の裏面との接触が生じないようになっている。絶縁膜9
は点在するように電極パッド4毎に形成され、その平面
形状は円形状で形成されている。絶縁膜9は、絶縁性フ
ィルムの表面に配線パターンを形成した後、絶縁性フィ
ルムの表面上の全面に均一な膜厚の感光性樹脂膜を形成
し、その後、ベーク処理、感光処理、現像処理、洗浄処
理等を施すことによって形成される。
【0025】前記配線7の一部分は、その上層に形成さ
れた絶縁膜10で覆われている。絶縁膜10は、配線基
板1の各辺毎に形成され、配線基板1の辺に沿って延在
している。この絶縁膜10は、前述の絶縁膜9と同一工
程で形成される。
【0026】前記複数の電極パッド6の夫々は、配線基
板1の周辺領域に形成され、半導体チップ20の各辺に
沿って配列されている。これらの電極パッド6は、導電
性のワイヤ22を介して半導体チップ20の電極パッド
20Aに電気的に接続されている。ワイヤ22として
は、例えば金(Au)ワイヤを用いている。ワイヤ22の
接続方法としては、例えば熱圧着に超音波振動を併用し
たボンディング法を用いている。
【0027】前記樹脂封止体22の平面形状は方形状で
形成され、本実施形態においては正方形で形成されてい
る。樹脂封止体22は、半導体チップ20及びワイヤ2
2等を封止し、電極パッド4、配線5、電極パッド6等
を覆うように形成されている。樹脂封止体22は、低応
力化を図る目的として、例えばフェノール系硬化剤、シ
リコーンゴム及びフィラーが添加されたエポキシ系の樹
脂で形成されている。
【0028】前記樹脂封止体22は、大量生産に好適な
トランスファモールド法によって形成されている。トラ
ンスファモールド法は、ポット、ランナー、流入ゲート
及びキャビティ等を備えた成形金型を使用し、ポットか
らランナー及び流入ゲートを通してキャビティ内に樹脂
を加圧注入して樹脂封止体を形成する方法である。
【0029】前記樹脂封止体23の上面の角部には、図
1に示すように、半導体装置の方向(向き)を明確にする
ための目印(インデックス)25が設けられている。従っ
て、樹脂封止体23の上面側から半導体装置を見た場
合、半導体装置の方向を把握することができる。
【0030】図4及び図5に示すように、前記配線基板
1の裏面において、配線基板1のX方向の中心線P1及
びY方向の中心線P2によって四分割された四つの領域
の夫々には目印13が設けられている。この四つの領域
のうち、一つの領域に設けられた目印13Aは、図5及
び図6に示すように、配線基板1の表裏面に亘って形成
された貫通孔3で構成されている。また、四つの領域の
うち、他の三つの領域に設けられた目印13Bは、図
5、図6及び図7に示すように、配線基板1の表裏面に
亘って形成された貫通孔3と、この貫通孔3を塞ぐよう
に配線基板1の表面に形成された閉塞体11とで構成さ
れている。即ち、配線基板1の裏面において、配線基板
1のX方向の中心線P1及びY方向の中心線P2によっ
て四分割された四つの領域の夫々に目印13が設けら
れ、四つの領域のうち、一つの領域に設けられた目印1
3Aは他の三つの領域に設けられた目印13Bと異って
いることから、配線基板1の裏面の四つの領域のうちの
一つの領域に設けられた目印13Aによって半導体装置
の方向(向き)を明確にすることができる。
【0031】なお、目印13Aは、配線基板1の裏面の
四つの領域のうち、樹脂封止体23の上面の角部に設け
られた目印25と対応する領域に設けられている。ま
た、本実施形態において、X方向の中心線P1及びY方
向の中心線P2とは、配線基板1の互いに対向する辺を
結ぶ中心線のことであり、配線基板1の互いに対向する
角部を結ぶ対角線のことではない。
【0032】前記配線基板1の裏面の四つの領域の夫々
に設けられた各目印13は、配線基板1のチップ塔載領
域内に配置されている。本実施形態において、各目印1
3は、配線基板1の中心の近傍に集中して配置されてい
る。また、各目印13は、互いに等間隔となるように配
線基板1の対角線上に配置されている。
【0033】前記配線基板1の裏面の四つの領域のう
ち、一つの領域に設けられた目印13Aは、他の三つの
領域に設けられた目印13Bと異なり、貫通孔3によっ
て構成されているので、配線基板1のチップ塔載領域に
接着剤を塗布して半導体チップ20を塔載する際、接着
剤が貫通孔3内に流れ込んでしまう。そこで、貫通孔3
内への接着剤の流れ込みを堰き止める目的として、図3
及び図6に示すように、配線基板1の表面に貫通孔3の
周囲を囲む堰堤(ダム)12が設けられている。
【0034】前記貫通孔3及び閉塞体8の平面形状は円
形状で形成され、閉塞体8の平面サイズは貫通孔3の平
面サイズよりも小さい寸法で形成されている。貫通孔3
は前述の接続孔2と同一工程で形成され、閉塞体8は前
述の電極パッド4と同一工程で形成される。
【0035】前記閉塞体8は、図3、図6及び図7に示
すように、その上層に形成された絶縁膜11で覆われ、
半導体チップ20の裏面との接触が生じないようになっ
ている。絶縁膜11は点在するように閉塞体8毎に形成
され、その平面形状は円形状で形成されている。絶縁膜
11は前述の絶縁膜9と同一工程で形成される。
【0036】次に、前記半導体装置の製造に用いられる
フレーム構造体について、図8を用いて説明する。図8
はフレーム構造体の要部平面図である。
【0037】図8に示すように、フレーム構造体30
は、これに限定されないが、例えば、枠体31で規定さ
れた領域32を一方向に複数個配列した多連フレーム構
造になっており、各領域32内に可撓性の絶縁性フィル
ム1Aを有している。領域32及び絶縁性フィルム1A
の夫々の平面形状は方形状で形成されている。
【0038】前記絶縁性フィルム1Aは、互いに対向す
る二辺の夫々の部分が枠体31の互いに対向する長手方
向の二つの枠部分の夫々に接着剤を介在して接着固定さ
れている。絶縁性フィルム1Aは、例えばポリイミド系
の絶縁樹脂若しくはエポキシ系の絶縁樹脂で形成され、
例えば50[μm]程度の厚さで形成されている。
【0039】前記絶縁性フィルム1Aの基板形成領域3
3は、詳細に図示していないが、前述の配線基板1とほ
ぼ同様の構成になっており、配線パターン(電極パッド
4、配線5、電極パッド6、配線7)、接続孔2、貫通
孔3、閉塞体8、絶縁膜9、絶縁膜10、絶縁膜11、
堰堤12、目印13等を有する構成になっている。この
絶縁性フィルム1Aの基板形成領域33は、半導体装置
の製造プロセスにおいて切り抜かれ、配線基板1として
使用される。
【0040】前記枠体31は、金属板にエッチング加工
又はプレス打抜き加工を施すことによって形成される。
金属板としては例えば銅系合金からなるものを用いる。
【0041】次に、前記半導体装置の製造方法につい
て、図9乃至図13(製造方法を説明するための要部断
面図)を用いて説明する。
【0042】まず、前述のフレーム構造体30を準備す
る。フレーム構造体30は枠体31で規定された領域3
2内に絶縁性フィルム1Aを有し、絶縁性フィルム1A
の基板形成領域33は、配線パターン(電極パッド4、
配線5、電極パッド6、配線7)、接続孔2、貫通孔
3、閉塞体8、絶縁膜9、絶縁膜10、絶縁膜11、堰
堤12、目印13等を有する構成になっている。
【0043】次に、前記絶縁性フィルム1Aの表面のチ
ップ塔載領域に接着剤21を多点塗布法で供給する。接
着剤21としては、例えばエポキシ系又はポリイミド系
の熱硬化性絶縁樹脂を用いる。
【0044】次に、図9に示すように、前記絶縁性フィ
ルム1Aの表面のチップ塔載領域に接着剤21を介在し
て半導体チップ20を塔載し、その後、熱処理を施して
接着剤21を硬化させる。この工程において、接着剤2
1からアウトガスが発生するが、図10に示すように、
絶縁性フィルム1Aのチップ塔載領域には目印13Aと
しての貫通孔3が形成されていることから、アウトガス
は貫通孔3を通して外部に放出される。即ち、接着剤2
1の硬化時に発生するアウトガスを外部に逃すことがで
きる。また、絶縁性フィルム1Aのチップ塔載領域には
目印13Aとしての貫通孔3の周囲を囲む堰堤12が形
成されていることから、貫通孔3内への接着剤21の流
れ込みを堰き止めることができる。
【0045】次に、前記半導体チップ20の電極パッド
20Aと絶縁性フィルム1Aの表面に形成された電極パ
ッド6とを導電性のワイヤ22で電気的に接続する。ワ
イヤ22としては例えば金ワイヤを用いる。ワイヤ22
の接続方法としては例えば熱圧着に超音波振動を併用し
たボンディング法を用いる。
【0046】次に、前記フレーム構造体30を成形金型
の上型と下型との間に装着すると共に、成形金型の上型
と下型とで形成されるキャビティ内に半導体チップ20
を配置する。成形金型は、キャビティの他に、ポット、
ランナー及びゲート等を備えている。
【0047】次に、前記成形金型のポットに樹脂タブレ
ットを投入し、その後、樹脂タブレットをトランスファ
モールド装置のプランジャで加圧し、キャビティに樹脂
を供給して、図11に示すように、樹脂封止体23を形
成する。この工程において、樹脂封止体23の上面の角
部に半導体装置の方向(向き)を明確にするための目印2
5が形成される。
【0048】次に、図12に示すように、前記絶縁性フ
ィルム1Aの裏面を上向きにした状態で、電極パッド4
の裏面上に例えば63[重量%]Pb−37[重量%]
Sn組成の金属材からなる半田球24Aを供給する。半
田球24Aの供給は、ガラスマスクを用いたボール供給
法若しくは吸引治具を用いたボール供給法で行う。この
工程において、絶縁性フィルム1Aの基板形成領域33
の裏面には配線基板1の裏面と同様の目印13が設けら
れていることから、目印13Aによって絶縁性フィルム
1Aの方向(向き)を把握しながら半田球24Aの供給を
行うことができる。本実施形態のように、電極パッド4
の配列が中心線に対して対称となっている場合、絶縁性
フィルム1Aの向きが間違っていても電極パッド4の裏
面上に半田球24Aを供給することはできるが、電極パ
ッド4の配列が中心線に対して非対称の場合、絶縁性フ
ィルム1Aの向きの間違によって電極パッド4の裏面上
に半田球24Aが供給されない不具合が生じてしまう。
【0049】次に、赤外線リフロー法を使用し、前記半
田球24Aを溶融して半田バンプ24を形成する。半田
バンプ24は接続孔2を通して電極パッド4の裏面に固
着され、電気的にかつ機械的に接続される。
【0050】この後、前記絶縁性フィルム1Aの基板形
成領域33を切り抜いて配線基板1を形成することによ
り、図1乃至図7に示す半導体装置が完成する。
【0051】この後、半導体装置は、携帯電話、ビデオ
カメラ、ノート型パーソナルコンピュータ等の電子機器
に組み込まれる実装基板上に実装される。半導体装置の
実装は、外部接続用端子である半田バンプ24を例えば
赤外線リフロー法で溶融し、この半田バンプ24を実装
基板の電極パッドに接合することによって行なわれる。
この実装時において、樹脂封止体23及び接着剤21に
含まれている水分が熱によって気化膨張して水蒸気とな
るが、配線基板1には目印13Aとしての貫通孔3が形
成されていることから、水蒸気は貫通孔3を通して外部
に放出される。
【0052】このように、本実施形態によれば、以下の
効果が得られる。
【0053】(1)配線基板1の裏面において、そのX
方向の中心線P1及びY方向の中心線P2によって四分
割された四つの領域の夫々に目印13が設けられ、この
四つの領域のうち、一つの領域に設けられた目印13A
は他の三つの領域に設けられた目印13Bと異なってい
ることから、配線基板1の裏面の四つの領域のうちの一
つの領域に設けられた目印13Aによって半導体装置の
方向(向き)を明確にすることができるので、配線基板1
の裏面側から半導体装置の方向を把握することができ
る。
【0054】また、半導体装置の製造プロセスにおい
て、配線基板(絶縁性フィルム1A)1の裏面を上向きに
した状態で電極パッド4の裏面上に半田球24Aを供給
する際、目印13Aによって配線基板1の方向(向き)を
把握しながら半田球24Aの供給を行うことができるの
で、配線基板1の向きの間違によって生じる半田球24
Aの供給不良を防止することができる。この結果、半導
体装置の製造における歩留まりを高めることができる。
【0055】(2)配線基板1の裏面の四つの領域の夫
々に設けられた各目印13は、配線基板1の中心の近傍
に集中して配置され、更に、互いに等間隔となるように
配線基板1の対角線上に配置されていることから、配線
基板1の裏面側から半導体装置の方向(向き)を正確に把
握することができる。
【0056】(3)配線基板1の裏面の四つの領域の夫
々に設けられた各目印は配線基板1のチップ塔載領域内
に配置されていることから、半導体装置を実装基板上に
実装する際、樹脂封止体23及び接着剤21に含まれて
いる水分が実装時の熱によって気化膨張した水蒸気を目
印13Aとしての接続孔3を通して外部に放出すること
ができるので、水分の気化膨張による樹脂封止体23の
亀裂を防止することができる。この結果、半導体装置の
熱に対する信頼性を高めることができる。
【0057】また、半導体装置の製造プロセスにおい
て、配線基板(絶縁性フィルム1A)1の表面のチップ塔
載領域に接着剤21を介在して半導体チップ20を塔載
する際、接着剤21の硬化時に発生するアウトガスを目
印13Aとしての貫通孔3を通して外部に逃すことがで
きるので、半導体チップ20下における配線基板1の膨
れ及びしわを防止することができる。この結果、半導体
装置の平坦度を高めることができる。
【0058】また、半導体装置の製造プロセスにおい
て、配線基板(絶縁性フィルム1A)1の表面上に樹脂封
止体23をトランスファモールド法に基づいて形成する
際、目印13Aとしての貫通孔3を通して配線基板1の
裏面側へ樹脂が廻り込むのを半導体チップ20によって
防止できるので、半導体装置の外観不良を抑制すること
ができる。この結果、半導体装置の生産性を高めること
ができる。
【0059】(4)配線基板1の表面のチップ塔載領域
10Bに目印13Aとしての貫通孔3の周囲を囲む堰堤
(ダム)12が形成されていることから、半導体装置の製
造プロセスにおいて、配線基板(絶縁性フィルム1A)1
の表面のチップ塔載領域に接着剤21を介在して半導体
チップ10を塔載する際、貫通孔3内への接着剤21の
流れ込みを堰き止めることができるので、配線基板1の
裏面への接着剤21の廻り込みを防止できる。この結
果、半導体装置の外観不良を抑制することができるの
で、半導体装置の生産性を高めることができる。
【0060】(5)枠体31で規定された領域32内に
絶縁性フィルム1Aを有するフレーム構造体30を用い
て半導体装置の製造を行うことから、絶縁性フィルム1
Aの搬送性を高めることができると共に、ハンドリング
性を高めることができる。
【0061】なお、本実施形態では、フレーム構造体3
0を用いて半導体装置を製造する例について説明した
が、絶縁性フィルム1Aの基板形成領域33を切り抜い
て配線基板1を形成し、この配線基板1を用いて半導体
装置を製造してもよい。
【0062】また、本実施形態では、配線基板1の裏面
の四つの領域のうち、一つの領域の目印13Aを貫通孔
3で構成し、他の三つの領域の夫々の目印13Bを貫通
孔3及び閉塞体8で構成した例について説明したが、図
14(半導体装置の要部底面図)、図15(図14に示
すD−D線の位置で切った断面図)及び図16(図14
に示すE−E線の位置で切った断面図)に示すように、
配線基板1の裏面の四つの領域のうち、一つの領域の目
印13Aを貫通孔3及び閉塞体8で構成し、他の三つの
領域の夫々の目印13Bを貫通孔3で構成してもよい。
この場合、目印13Bとしての貫通孔3の周囲を堰堤
(ダム)12によって囲む。このような実施形態において
も、前述の実施形態と同様の効果が得られる。
【0063】また、本実施形態では、平面形状が正方形
の配線基板1を有する半導体装置について説明したが、
配線基板1の平面形状は長方形であってもよい。
【0064】以上、本発明者によってなされた発明を、
前記実施形態に基づき具体的に説明したが、本発明は、
前記実施形態に限定されるものではなく、その要旨を逸
脱しない範囲において種々変更可能であることは勿論で
ある。
【0065】例えば、本発明は、ガラス繊維に樹脂等を
含浸させた樹脂基板からなる配線基板若しくはセラミッ
クスからなる配線基板を有する半導体装置に適用でき
る。
【0066】また、本発明は、配線基板の裏面側に外部
接続用端子として電極パッド(ランド端子)が設けられ
たパッケージ構造を有するLGA(and rid rray)
型半導体装置に適用できる。
【0067】また、本発明は、半田バンプに限らず、配
線基板の裏面側に外部接続用端子としてバンプが設けら
れたパッケージ構造を有する半導体装置に適用できる。
【0068】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。
【0069】配線基板の裏面側から半導体装置の方向を
把握することができる。
【0070】また、半導体装置の製造における歩留まり
を高めることができる。
【0071】また、半導体装置の熱に対する信頼性を高
めることができる。
【0072】また、半導体装置の平坦度を高めることが
できる。
【0073】また、半導体装置の生産性を高めることが
できる。
【図面の簡単な説明】
【図1】本発明の一実施形態である半導体装置の平面図
である。
【図2】図1に示すA−A線の位置で切った断面図であ
る。
【図3】前記半導体装置を構成する配線基板の平面図で
ある。
【図4】前記半導体装置の底面図である。
【図5】図4の要部拡大図である。
【図6】図5に示すB−B線の位置で切った断面図であ
る。
【図7】図5に示すC−C線の位置で切った断面図であ
る。
【図8】前記半導体装置の製造に用いられるフレーム構
造体の要部平面図である。
【図9】前記半導体装置の製造方法を説明するための要
部断面図である。
【図10】前記半導体装置の製造方法を説明するための
要部断面図である。
【図11】前記半導体装置の製造方法を説明するための
要部断面図である。
【図12】前記半導体装置の製造方法を説明するための
要部断面図である。
【図13】前記半導体装置の製造方法を説明するための
要部断面図である。
【図14】本発明の変形例である半導体装置の要部底面
図である。
【図15】図14に示すD−D線の位置で切った断面図
である。
【図16】図14に示すE−E線の位置で切った断面図
である。
【符号の説明】
1…配線基板、1A…絶縁性フィルム、2…接続孔、3
…貫通孔、4…電極パッド、5…配線、6…電極パッ
ド、7…配線、8…閉塞体、9,10,11…絶縁膜、
12…堰堤(ダム)、13…目印、20…半導体チッ
プ、21…接着剤、22…ワイヤ、23…樹脂封止体、
24…半田バンプ、24A…半田球、25…目印、30
…フレーム構造体、31…枠体、32…規定領域、33
…基板形成領域。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 今野 貴史 北海道亀田郡七飯町字中島145番地 日立 北海セミコンダクタ株式会社内 (72)発明者 春田 亮 東京都小平市上水本町五丁目20番1号 株 式会社日立製作所半導体事業部内 (72)発明者 竹谷 則明 茨城県土浦市木田余町3550番地 日立電線 株式会社システムマテリアル研究所内

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 配線基板の表裏面のうちの表面側に半導
    体チップが設けられ、裏面側に複数の外部接続用端子が
    設けられたパッケージ構造を有する半導体装置であっ
    て、前記配線基板の裏面において、そのX方向の中心線
    及びY方向の中心線によって四分割された四つの領域の
    夫々に目印が設けられ、前記四つの領域のうち、一つの
    領域に設けられた目印は他の領域に設けられた目印と異
    なっていることを特徴とする半導体装置。
  2. 【請求項2】 前記一つの領域に設けられた目印は、前
    記配線基板の表裏面に亘って形成された貫通孔で構成さ
    れ、前記他の領域に設けられた目印は、前記配線基板の
    表裏面に亘って形成された貫通孔と、この貫通孔を塞ぐ
    ように前記配線基板の表面に形成された閉塞体とで構成
    されていることを特徴とする請求項1に記載の半導体装
    置。
  3. 【請求項3】 前記一つの領域に設けられた目印は、前
    記配線基板の表裏面に亘って形成された貫通孔と、この
    貫通孔を塞ぐように前記配線基板の表面に形成された閉
    塞体とで構成され、前記他の領域に設けられた目印は、
    前記配線基板の表裏面に亘って形成された貫通孔で構成
    されていることを特徴とする請求項1に記載の半導体装
    置。
  4. 【請求項4】 前記半導体チップは前記配線基板のチッ
    プ塔載領域上に接着剤を介在して塔載され、前記各目印
    は前記配線基板のチップ塔載領域内に配置されているこ
    とを特徴とする請求項2又は請求項3に記載の半導体装
    置。
JP07688098A 1998-03-25 1998-03-25 半導体装置 Expired - Fee Related JP3703960B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP07688098A JP3703960B2 (ja) 1998-03-25 1998-03-25 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP07688098A JP3703960B2 (ja) 1998-03-25 1998-03-25 半導体装置

Publications (2)

Publication Number Publication Date
JPH11274334A true JPH11274334A (ja) 1999-10-08
JP3703960B2 JP3703960B2 (ja) 2005-10-05

Family

ID=13617958

Family Applications (1)

Application Number Title Priority Date Filing Date
JP07688098A Expired - Fee Related JP3703960B2 (ja) 1998-03-25 1998-03-25 半導体装置

Country Status (1)

Country Link
JP (1) JP3703960B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002033347A (ja) * 2000-07-17 2002-01-31 Rohm Co Ltd 半導体装置
JP2010124001A (ja) * 2010-03-08 2010-06-03 Rohm Co Ltd 半導体装置
CN109256373A (zh) * 2018-09-29 2019-01-22 中国电子科技集团公司第四十三研究所 I/f转换系统三维立体封装结构及封装方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002033347A (ja) * 2000-07-17 2002-01-31 Rohm Co Ltd 半導体装置
JP2010124001A (ja) * 2010-03-08 2010-06-03 Rohm Co Ltd 半導体装置
CN109256373A (zh) * 2018-09-29 2019-01-22 中国电子科技集团公司第四十三研究所 I/f转换系统三维立体封装结构及封装方法

Also Published As

Publication number Publication date
JP3703960B2 (ja) 2005-10-05

Similar Documents

Publication Publication Date Title
KR100551641B1 (ko) 반도체 장치의 제조 방법 및 반도체 장치
KR100533673B1 (ko) 반도체 장치 및 그 제조 방법, 회로 기판 및 전자 기기
CN203456452U (zh) 集成电路封装件
KR100960739B1 (ko) 열적으로 향상된 반도체 볼 그리드 어레이 디바이스 및 그제조 방법
JPH1154658A (ja) 半導体装置及びその製造方法並びにフレーム構造体
JP2004031607A (ja) 半導体装置及びその製造方法
JPWO2001026147A1 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
US7923835B2 (en) Package, electronic device, substrate having a separation region and a wiring layers, and method for manufacturing
JP6964477B2 (ja) 半導体素子用基板及びその製造方法、半導体装置及びその製造方法
JP2004119728A (ja) 回路装置の製造方法
JP2004119726A (ja) 回路装置の製造方法
JP2000022027A (ja) 半導体装置、その製造方法およびパッケージ用基板
US6720209B2 (en) Method for fabricating a circuit device
JP2009094434A (ja) 半導体装置およびその製造方法
JPH11317468A (ja) 半導体装置及びその実装方法並びに半導体チップ及びその実装方法
CN101866889B (zh) 无基板芯片封装及其制造方法
JP2002198458A (ja) 半導体装置及び半導体装置製造方法
JP2000040676A (ja) 半導体装置の製造方法
JP3522403B2 (ja) 半導体装置
JP3703960B2 (ja) 半導体装置
JP4626063B2 (ja) 半導体装置の製造方法
JPH11233673A (ja) 半導体装置及びその製造方法並びに電子装置
US8878070B2 (en) Wiring board and method of manufacturing a semiconductor device
JPH11274360A (ja) 半導体装置及びその製造方法
JP3912888B2 (ja) パッケージ型半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040227

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20040227

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20040227

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050419

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050426

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050627

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050719

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050721

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080729

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090729

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100729

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110729

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110729

Year of fee payment: 6

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110729

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120729

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120729

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130729

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees