JPH11233673A - 半導体装置及びその製造方法並びに電子装置 - Google Patents

半導体装置及びその製造方法並びに電子装置

Info

Publication number
JPH11233673A
JPH11233673A JP10030697A JP3069798A JPH11233673A JP H11233673 A JPH11233673 A JP H11233673A JP 10030697 A JP10030697 A JP 10030697A JP 3069798 A JP3069798 A JP 3069798A JP H11233673 A JPH11233673 A JP H11233673A
Authority
JP
Japan
Prior art keywords
wiring board
semiconductor device
chip
semiconductor chip
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10030697A
Other languages
English (en)
Inventor
Atsushi Fujisawa
敦 藤沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Renesas Semiconductor Package and Test Solutions Co Ltd
Original Assignee
Hitachi Hokkai Semiconductor Ltd
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Hokkai Semiconductor Ltd, Hitachi Ltd filed Critical Hitachi Hokkai Semiconductor Ltd
Priority to JP10030697A priority Critical patent/JPH11233673A/ja
Publication of JPH11233673A publication Critical patent/JPH11233673A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H10W72/07331—Connecting techniques
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H10W72/07351—Connecting or disconnecting of die-attach connectors characterised by changes in properties of the die-attach connectors during connecting
    • H10W72/07353—Connecting or disconnecting of die-attach connectors characterised by changes in properties of the die-attach connectors during connecting changes in shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/321—Structures or relative sizes of die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/331—Shapes of die-attach connectors
    • H10W72/334—Cross-sectional shape, i.e. in side view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Wire Bonding (AREA)
  • Die Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 半導体チップから発生した熱を外部に放出す
る放熱性が低い。 【解決手段】 配線基板と、前記配線基板の一表面のチ
ップ塔載領域上に接着剤を介在して塔載される半導体チ
ップと、前記半導体チップを封止する樹脂封止体とを有
する半導体装置であって、前記配線基板に前記半導体チ
ップの裏面を外部に露出させる貫通孔が設けられてい
る。また、前記配線基板の一表面のチップ塔載領域に前
記貫通孔の周囲を囲むダムが設けられている。また、前
記配線基板は可撓性フィルムで形成されている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置に関
し、特に、配線基板の一表面上に接着剤を介在して塔載
された半導体装置を樹脂封止体で封止する半導体装置に
適用して有効な技術に関するものである。
【０００２】
【従来の技術】多ピン化に好適な半導体装置として、Ｂ
ＧＡ(Ｂall Ｇrid Ａrray)構造の半導体装置が開発され
ている。ＢＧＡ構造の半導体装置は、配線基板の一表面
のチップ塔載領域上に半導体チップが塔載され、配線基
板の一表面と対向するその裏面側に外部接続用端子とし
て球形状のバンプ電極が複数個配置された構成になって
いる。半導体チップは、配線基板の一表面側に形成され
た樹脂封止体で封止されている。この種のＢＧＡ構造の
半導体装置については、例えば日経ＢＰ社発行の日経エ
レクトロニスク〔１９９４年、２月１４日号、第６０頁
乃至第７３頁〕に記載されている。
【０００３】
【発明が解決しようとする課題】前記ＢＧＡ構造の半導
体装置は、配線基板の一表面のチップ塔載領域上に半導
体チップを塔載し、この半導体チップを樹脂封止体で封
止した構成になっているため、半導体チップから発生し
た熱を外部に放出する放熱性が低い。
【０００４】また、ＢＧＡ構造の半導体装置において
は、例えば日経ＢＰ社発行の日経エレクトロニスク〔１
９９６年、８月１９日号、第６０頁乃至第７３頁〕に記
載されているように、パッケージの外形サイズを半導体
チップの外形サイズに近づけて小型化を図る試みがなさ
れているが、小型化に伴って配線基板及び樹脂封止体の
外形サイズが小さくなるので、半導体チップから発生し
た熱を外部に放出する放熱性が低くなる。
【０００５】本発明の目的は、半導体装置の放熱性を高
めることが可能な技術を提供することにある。本発明の
前記ならびにその他の目的と新規な特徴は、本明細書の
記述及び添付図面によって明らかになるであろう。
【０００６】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。配線基板と、前記配線基板の一表
面のチップ塔載領域上に接着剤を介在して塔載される半
導体チップと、前記半導体チップを封止する樹脂封止体
とを有する半導体装置であって、前記配線基板に前記半
導体チップの裏面を外部に露出させる貫通孔が設けられ
ている。前記配線基板の一表面のチップ塔載領域に前記
貫通孔の周囲を囲むダムが設けられている。
【０００７】上述した手段によれば、半導体チップに塔
載された回路システムの動作によって発生した熱は半導
体チップの裏面から貫通孔を通して外部に直に放出され
るので、半導体装置の放熱性を高めることができる。
【０００８】また、配線基板の一表面のチップ塔載領域
上に接着剤を介在して半導体チップを塔載する際、貫通
孔内への接着剤の流れ込みを堰き止めることができるの
で、配線基板の裏面への接着剤の周り込みを防止でき
る。
【０００９】
【発明の実施の形態】以下、本発明の構成について、Ｂ
ＧＡ構造の半導体装置に本発明を適用した実施の形態と
ともに説明する。なお、実施の形態を説明するための図
面において、同一機能を有するものは同一符号を付け、
その繰り返しの説明は省略する。
【００１０】（実施形態１）図１は本発明の実施形態１
である半導体装置の平面図であり、図２は図１に示すＡ
−Ａ線に沿う断面図であり、図３は図２の要部拡大断面
図であり、図４は前記半導体装置の配線基板の平面図で
ある。
【００１１】図１、図２及び図３に示すように、半導体
装置は、配線基板１の一表面のチップ塔載領域上に接着
剤９を介在して半導体チップ１０を塔載し、配線基板１
の一表面と対向するその裏面側に外部接続用端子として
球形状のバンプ電極１４を複数個配置した構成になって
いる。バンプ電極１４は、例えば、１８３［℃］程度の
融点を有する３７［重量％］Ｐｂ−６３［重量％］Ｓｎ
組成の半田材で形成されている。
【００１２】前記半導体チップ１０の平面形状は方形状
で形成されている。この半導体チップ１０は、例えば単
結晶珪素からなる半導体基板及びこの半導体基板の主面
上に形成された多層配線層を主体とする構成になってい
る。
【００１３】前記半導体チップ１０には、論理回路シス
テム、記憶回路システム、或いはそれらの混合回路シス
テムが塔載されている。これらの回路システムは、半導
体基板の主面に形成された半導体素子及び多層配線層に
形成された配線によって構成されている。
【００１４】前記半導体チップ１０の主面(素子形成面)
１０Ａには、その主面の各辺に沿って配列された複数個
の外部端子(ボンディングパッド)１１が配置されてい
る。この複数個の外部端子１１の夫々は、半導体基板の
主面上に形成された多層配線層の最上層の配線層に形成
され、回路システムを構成する半導体素子に配線を介し
て電気的に接続されている。複数個の外部端子１１の夫
々は、例えばアルミニウム(Ａｌ)膜若しくはアルミニウ
ム合金膜で形成されている。
【００１５】前記配線基板１の平面形状は方形状で形成
されている。この配線基板１は、例えば５０［μｍ］程
度の厚さの可撓性フィルムで形成されている。可撓性フ
ィルムは、例えばポリイミド系の絶縁樹脂若しくはエポ
キシ系の絶縁樹脂で形成されている。可撓性フィルムか
らなる配線基板１は、ガラス繊維に例えばエポキシ樹
脂、ポリイミド樹脂、マレイミド樹脂等を含浸させた樹
脂基板からなる配線基板よりもヤング率が低く曲がり易
い。
【００１６】前記配線基板１の一表面には、図２、図３
及び図４に示すように、バンプ接続用電極パッド２、配
線３及びワイヤ接続用電極パッド４等からなる配線パタ
ーンが形成されている。バンプ接続用電極パッド２及び
ワイヤ接続用電極パッド４の夫々は複数個設けられ、配
線３は複数本設けられている。バンプ接続用電極パッド
２は配線３を介してワイヤ接続用電極パッド４と一体化
され、互いに電気的に接続されている。
【００１７】前記バンプ接続用電極パッド２、配線３及
びワイヤ接続用電極パッド４等は、可撓性フィルムの一
表面に接着層を介在して例えば銅(Ｃｕ)箔からなる金属
箔を張り付けた後、この金属箔にエッチング処理を施す
ことにって形成される。これらのバンプ接続用電極パッ
ド２、配線３及びワイヤ接続用電極パッド４等は、例え
ば１８［μｍ］程度の厚さで形成されている。
【００１８】前記複数個のバンプ接続用電極パッド２の
夫々は、配線基板１の一表面のチップ塔載領域(図４に
示す１０Ｂ)及びこのチップ塔載領域１０Ｂの周囲を囲
む周辺領域に配置されている。この複数個のバンプ接続
用電極パッド２の夫々の裏面には、配線基板１に形成さ
れた接続孔５を通して、配線基板１の裏面側に配置され
た複数個のバンプ電極１４の夫々が固着され、互いに電
気的に接続されている。
【００１９】前記接続孔５は、可撓性フィルムの一表面
に接着層を形成した後の段階であって、可撓性フィルム
の一表面に接着層を介在して金属箔を貼り付ける前の段
階において、可撓性フィルムの接続孔形成領域に例えば
打ち抜き加工若しくはレーザ加工を施すことによって形
成される。
【００２０】前記複数個のワイヤ接続用電極パッド４の
夫々は、配線基板１の一表面の周辺領域に配置され、半
導体チップ１０の各辺に沿って配列されている。この複
数個のワイヤ接続用電極パッド４の夫々は、半導体チッ
プ１０の主面１０Ａに配置された複数個の外部端子１１
の夫々にワイヤ１２を介して電気的に接続されている。
ワイヤ１２としては例えば金(Ａｕ)ワイヤを用いてい
る。ワイヤ１２の接続方法としては例えば熱圧着に超音
波振動を併用したボンディング法を用いている。
【００２１】前記半導体チップ１０及びワイヤ１２等
は、配線基板１の一表面側に形成された樹脂封止体１３
で封止されている。樹脂封止体１３は、低応力化を図る
目的として、例えばフェノール系硬化剤、シリコーンゴ
ム及びフィラーが添加されたエポキシ系の樹脂で形成さ
れている。樹脂封止体１３は、大量製産に好適なトラン
スファモールド法で形成されている。トランスファモー
ルド法は、ポット、ランナー、流入ゲート及びキャビテ
ィ等を備えた成形金型を使用し、ポットからランナー及
び流入ゲートを通してキャビティ内に樹脂を加圧注入し
て樹脂封止体を形成する方法である。
【００２２】前記配線基板１の一表面のチップ塔載領域
１０Ｂに配置された複数個のバンプ接続用電極パッド２
の夫々の表面は、半導体チップ１０との短絡を防止する
目的として、絶縁膜８で被覆されている。この絶縁膜８
は、バンプ接続用電極パッド２毎に複数個に分割されて
いる。
【００２３】前記絶縁膜８は、可撓性フィルムの一表面
に配線パターンを形成した後、例えば可撓性フィルムの
一表面上に感光性樹脂を塗布し、その後、ベーク処理、
感光処理、現像処理、洗浄処理等を施すことによって形
成される。
【００２４】前記配線基板１の一表面のチップ塔載領域
１０Ｂには、半導体チップ１０の裏面を外部に露出させ
る貫通孔６が設けられている。即ち、半導体チップ１０
は、主面１０Ａと対向する裏面が貫通孔６を通して外部
に露出された状態で、配線基板１の一表面のチップ塔載
領域上に接着剤９を介在して塔載されている。貫通孔６
は、半導体チップ１０の平面サイズよりも小さい平面サ
イズで形成され、その平面形状は例えば方形状で形成さ
れている。貫通孔６の平面サイズは大きければ大きいほ
ど好ましいが、配線基板１に半導体チップ１０を接着固
定しなければならないので、両者の接着強度が確保でき
る程度の大きさで形成する。貫通孔６は接続孔５と同一
工程で形成される。
【００２５】前記配線基板１の一表面のチップ塔載領域
１０Ｂには、貫通孔６の周囲を囲むダム７が設けられて
いる。ダム７は、配線基板１の一表面のチップ塔載領域
１０Ｂにおいて、接着剤９が塗布される塗布領域と貫通
孔６との間に配置されている。本実施形態のダム７は、
配線基板１の一表面に設けられた導電膜７Ａ及びこの導
電膜７Ａの表面を被覆するように設けられた絶縁膜７Ｂ
で構成されている。導電膜７Ａはバンプ接続用電極パッ
ド２と同一工程で形成され、絶縁膜７Ｂは絶縁膜８と同
一工程で形成されている。
【００２６】前記半導体チップ１０は、配線基板１の一
表面のチップ塔載領域上に接着剤９を介在して塔載さ
れ、更に、配線基板１の一表面側に形成された樹脂封止
体１３で封止されているため、半導体チップ１０に塔載
された回路システムの動作によって発生した熱を外部に
放出する放熱性が低い。しかしながら、配線基板１には
半導体チップ１０の裏面を外部に露出させる貫通孔６が
設けられているので、回路システムの動作によって発生
した熱は半導体チップ１０の裏面から貫通孔６を通して
外部に直に放出される。
【００２７】次に、前記半導体装置の製造プロセスで用
いられるフレーム構造体について、図５(要部平面図)を
用いて説明する。
【００２８】図５に示すように、フレーム構造体２０
は、これに限定されないが、例えば枠体２１で規定され
た領域を一方向に複数個配置した多連フレーム構造で構
成されている。枠体２１で規定された各領域内には配線
基板用基材１Ａが配置されている。枠体２１で規定され
た領域及び配線基板用基材１Ａの夫々の平面形状は方形
状で形成されている。
【００２９】前記配線基板用基材１Ａは、互いに対向す
る二辺の夫々の部分が枠体２１の長手方向に延在する二
つの部分の夫々に接着剤を介在して接着固定されてい
る。配線基板用基材１Ａは、例えばポリイミド系の絶縁
樹脂若しくはエポキシ系の絶縁樹脂からなる可撓性フィ
ルムで形成されている。
【００３０】前記配線基板用基材１Ａの基板形成領域２
２は、図２及び図４に示す配線基板１と同一の構成にな
っており、配線パターン（バンプ接続用電極パッド２、
配線３、ワイヤ接続用パッド４）、接続孔５、貫通孔
６、ダム７及び絶縁膜８等が形成されている。貫通孔６
及びダム７は、基板形成領域２２のチップ塔載領域１０
Ｂに形成されている。即ち、本実施形態の配線基板１
は、配線基板用基材１Ａの基板形成領域２２を切り抜く
ことによって形成される。
【００３１】前記枠体２１は、板材にエッチング加工又
はプレス打抜き加工を施すことによって形成される。板
材としては、例えば銅系合金材からなるものを用いる。
【００３２】次に、前記半導体装置の製造方法について
図６及び図７（製造方法を説明するための断面図）を用
いて説明する。
【００３３】まず、図５に示すフレーム構造体２０を準
備する。フレーム構造体２０は、枠体２１で規定された
領域内に配線基板用基材１Ａを有している。
【００３４】次に、図６(ａ)に示すように、前記配線基
板用基材１Ａの一表面のチップ塔載領域(１０Ｂ)上に接
着剤９を多点塗布法で供給する。接着剤９は、チップ塔
載領域内においてダム７の外側に塗布する。接着剤９と
しては、例えば、エポキシ系又はポリイミド系の熱硬化
性絶縁樹脂を用いる。
【００３５】次に、図６(ｂ)に示すように、前記配線基
板用基材１Ａの一表面のチップ塔載領域上に半導体チッ
プ１０を塔載し、その後、熱処理を施して接着剤９を硬
化させる。この工程において、配線基板用基材１Ａのチ
ップ塔載領域１０Ｂには半導体チップ１０の裏面を外部
に露出させる貫通孔６が設けられているので、接着剤９
の硬化時に発生するアウトガスを外部に逃すことができ
る。また、配線基板用基材１Ａの一表面のチップ塔載領
域には貫通孔６の周囲を囲むダム８が設けられているの
で、貫通孔内への接着剤９の流れ込みを堰き止めること
ができる。
【００３６】次に、図７(ｃ)に示すように、前記半導体
チップ１０の主面１０Ａに配置された外部端子１１と前
記配線基板用基材１Ａの一表面に配置されたワイヤ接続
用電極パッド４とをワイヤ１２で電気的に接続する。ワ
イヤ１２としては例えば金ワイヤを用いる。ワイヤ１２
の接続方法としては例えば熱圧着に超音波振動を併用し
たボンディング法を用いる。
【００３７】次に、前記フレーム構造体２０を成形金型
の上型３０Ａと下型３０Ｂとの間に装着すると共に、成
形金型の上型３０Ａと下型３０Ｂとで形成されるキャビ
ティ３１内に半導体チップ１０を配置する。成形金型
は、キャビティ３１の他に、ポット、ランナー及びゲー
ト等を備えている。ポットは、ランナー及び流入ゲート
を通してキャビティ３１に連結されている。
【００３８】次に、前記成形金型のポットに樹脂タブレ
ットを投入し、その後、樹脂タブレットをトランスファ
モールド装置のプランジャで加圧し、キャビティ３１内
に樹脂を供給して、図７(ｄ)に示すように、樹脂封止体
１３を形成する。
【００３９】次に、前記フレーム構造体２０を成形金型
から取り出し、その後、配線基板用基材１Ａのバンプ接
続用電極パッド２の裏面上に接続孔５を通してバンプ電
極１４を形成する。バンプ電極１４の形成は、バンプ接
続用電極パッド２の裏面上に球形状の半田材をボール供
給法で供給し、その後、球形状の半田材を赤外線リフロ
ー法で溶融して行う。
【００４０】次に、前記配線基板用基材１Ａの基板形成
領域２２を切り抜いて配線基板１を形成することによ
り、図１、図２及び図３に示す半導体装置が完成する。
【００４１】次に、前記半導体装置の実装方法について
図８を用いて簡単に説明する。図８は、前記半導体装置
を実装基板４０の実装面上に実装した状態の要部平面図
である。
【００４２】まず、実装基板４０の実装面に形成された
電極パッド４１の表面に例えばスクリーン印刷法で半田
ペースト材を印刷する。半田ペースト材としては、例え
ば３７［重量％］Ｐｂ−６３［重量％］Ｓｎ組成の半田
粒子とフラックスとを混練した半田ペースト材を用い
る。
【００４３】次に、前記実装基板４０の実装面上に半導
体装置を配置すると共に、実装基板４０の電極パッド４
１上に半導体装置のバンプ電極１４を配置する。
【００４４】次に、前記実装基板４０を赤外線リフロー
炉に搬送し、その後、前記半田ペースト材及びバンプ電
極１４を溶融して、電極パッド４１とバンプ電極１４と
を接合する。これにより、半導体装置は実装基板４０の
実装面上に実装される。この工程において、半導体装置
の配線基板１には半導体チップ１０の裏面を外部に露出
させる貫通孔６が設けられているので、樹脂封止体１３
及び接着剤９に含まれている水分は貫通孔６を通して外
部に放出される。即ち、半導体装置を実装する実装時の
熱によって樹脂封止体１３及び接着剤９に含まれている
水分が気化膨張して生じる樹脂封止体１３の亀裂を防止
できる。
【００４５】このように、本実施形態によれば、以下の
効果が得られる。配線基板１に半導体チップ１０の裏面
を外部に露出させる貫通孔６が設けられていることか
ら、半導体チップ１０に塔載された回路システムの動作
によって発生した熱は、半導体チップ１０の裏面から貫
通孔６を通して外部に直に放出されるので、半導体装置
の放熱性を高めることができる。
【００４６】また、配線基板１に半導体チップ１０の裏
面を外部に露出させる貫通孔６が設けられていることか
ら、半導体装置を実装基板４０の実装面上に実装する
際、樹脂封止体１３及び接着剤９に含まれている水分は
貫通孔６を通して外部に放出されるので、実装時の熱に
よって樹脂封止体１３及び接着剤９に含まれている水分
が気化膨張して生じる樹脂封止体１３の亀裂を防止でき
る。この結果、半導体装置の熱に対する信頼性を高める
ことができる。
【００４７】また、配線基板１に半導体チップ１０の裏
面を外部に露出させる貫通孔６が設けられていることか
ら、半導体装置の製造プロセスにおいて、配線基板１の
一表面のチップ塔載領域１０Ｂ上に接着剤９を介在して
半導体チップ１０を塔載する際、接着剤９の硬化時に発
生するアウトガスを外部に逃すことができるので、半導
体チップ１０下における配線基板１の膨れ及びしわを防
止することができる。この結果、半導体装置の平坦度を
高めることができる。
【００４８】また、配線基板１の一表面のチップ塔載領
域１０Ｂに貫通孔６の周囲を囲むダム７が設けられてい
ることから、半導体装置の製造プロセスにおいて、配線
基板１の一表面のチップ塔載領域１０Ｂ上に接着剤９を
介在して半導体チップ１０を塔載する際、貫通孔６内へ
の接着剤９の流れ込みを堰き止めることができるので、
配線基板１の裏面への接着剤９の周り込みを防止でき
る。この結果、半導体装置の外観不良を抑制することが
できる。
【００４９】なお、本実施形態では、フレーム構造体２
０を用いて半導体装置を製造する例について説明した
が、配線基板用基材１Ａの基板形成領域２２を切り抜い
て配線基板１を形成し、この配線基板１を用いて半導体
装置を製造してもよい。
【００５０】（実施形態２）図９は本発明の実施形態２
である半導体装置の断面図である。図９に示すように、
半導体装置５０は、配線基板６０の一表面のチップ塔載
領域上に半導体チップ１０を塔載し、配線基板５０の一
表面と対向するその裏面側に外部接続用端子として球形
状のバンプ電極１４を複数個配置した構成になってい
る。
【００５１】前記配線基板６０の平面形状は方形状で形
成されている。この配線基板６０は、例えば５０［μ
ｍ］程度の厚さの可撓性フィルムで形成されている。可
撓性フィルムは、例えばポリイミド系の絶縁樹脂若しく
はエポキシ系の絶縁樹脂で形成されている。
【００５２】前記配線基板６０の一表面には、バンプ接
続用電極パッド２、配線３及びワイヤ接続用電極パッド
４等からなる配線パターンが形成されている。バンプ接
続用電極パッド２及びワイヤ接続用電極パッド４の夫々
は複数個設けられ、配線３は複数本設けられている。バ
ンプ接続用電極パッド２は配線３を介してワイヤ接続用
電極パッド４と一体化され、互いに電気的に接続されて
いる。
【００５３】前記複数個のバンプ接続用電極パッド２の
夫々は、配線基板６０の一表面のチップ塔載領域の周囲
を囲む周辺領域に配置されている。この複数個のバンプ
接続用電極パッド２の夫々の裏面には、配線基板６０に
形成された接続孔５を通して、配線基板６０の裏面側に
配置された複数個のバンプ電極１４の夫々が固着され、
互いに電気的に接続されている。
【００５４】前記複数個のワイヤ接続用電極パッド４の
夫々は、配線基板６０の一表面の周辺領域に配置され、
半導体チップ１０の各辺に沿って配列されている。この
複数個のワイヤ接続用電極パッド４の夫々は、半導体チ
ップ１０の主面１０Ａに配置された複数個の外部端子１
１の夫々にワイヤ１２を介して電気的に接続されてい
る。半導体チップ１０及びワイヤ１２等は、配線基板６
０の一表面側に形成された樹脂封止体１３で封止されて
いる。
【００５５】前記配線基板６０の一表面のチップ塔載領
域には、導電プレート１５が設けられている。この導電
プレート１５の表面には導電性の接着剤９Ａを介在して
半導体チップ１０が塔載されている。接着剤９Ａとして
は、例えば銀（Ａｇ)ペースト材が用いられている。導
電プレート１５は接着剤９及び半田材に対して濡れ性を
有する金属箔、例えば銅箔で形成されている。この導電
プレート１５はバンプ接続用電極パッド２と同一工程で
形成されている。
【００５６】前記配線基板６０には、導電プレート１５
の裏面を外部に露出させる貫通孔６Ａが設けられてい
る。貫通孔６Ａは導電プレート１５の平面サイズよりも
小さい平面サイズで形成され、その平面形状は例えば方
形状で形成されている。このように、配線基板６０に導
電プレート１５の裏面を外部に露出させる貫通孔６Ａが
設けられていることから、半導体チップ１０に塔載され
た回路システムの動作によって発生した熱は導電プレー
ト１５に伝達され、導電プレート１５に伝達された熱は
導電プレート１５の裏面から貫通孔６Ａを通して外部に
直に放出されるので、半導体装置５０の放熱性を高める
ことができる。
【００５７】次に、前記半導体装置５０を組み込んだ電
子装置について、図１０（要部断面図）を用いて説明す
る。
【００５８】図１０に示すように、電子装置は、実装基
板７０の実装面上に半導体装置５０を実装した構成にな
っている。
【００５９】前記半導体装置５０の複数個のバンプ電極
１４の夫々は、実装基板７０の実装面に設けられた複数
個の電極パッド７１の夫々に固着され、電気的にかつ機
械的に接続されている。また、半導体装置５０の導電プ
レート１５は、実装基板７０の実装面に設けられた導電
プレート７３に接着剤７４を介在して固着され、互いに
連結されている。接着剤としては、導電性及び熱伝導性
を有する材料、例えば３７［重量％］Ｐｂ−６３［重量
％］Ｓｎ組成の半田材が用いられている。
【００６０】前記実装基板７０において、導電プレート
７３は、複数個の電極パッド７１のうち、基準電位(例
えば０［Ｖ］)が印加される電極パッド７１に配線７２
を介して電気的に接続されている。この導電プレート７
３は、接着剤７４に対して濡れ性を有する金属箔、例え
ば銅箔で形成されている。
【００６１】このように、半導体装置５０の導電プレー
ト１５と実装基板７０の導電プレート７３とを接着剤７
４で互いに連結することにより、半導体チップ１０に塔
載された回路システムの動作によって発生した熱は接着
剤７４を介して実装基板７０に伝達されるので、半導体
装置５０の放熱性を高めることができる。
【００６２】また、実装基板７０において、基準電位が
印加される電極パッド７１と導電プレート７３とを配線
７２を介して電気的に接続することにより、半導体チッ
プ１０を基準電位に電位固定することができるので、電
源ノイズによる半導体装置の誤動作を抑制することがで
きる。
【００６３】なお、実施形態１及び実施形態２では、貫
通孔(６，６Ａ)の平面形状を方形状で形成した例につい
て説明したが、貫通孔の平面形状は円形状であってもよ
い。
【００６４】以上、本発明者によってなされた発明を、
前記実施形態に基づき具体的に説明したが、本発明は、
前記実施形態に限定されるものではなく、その要旨を逸
脱しない範囲において種々変更可能であることは勿論で
ある。
【００６５】例えば、本発明は、ガラス繊維に樹脂等を
含浸させた樹脂基板からなる配線基板若しくはセラミッ
クスからなる配線基板を有する半導体装置に適用でき
る。
【００６６】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。半導体装置の放熱性を高めることが
できる。
【図面の簡単な説明】
【図１】本発明の実施形態１である半導体装置の平面図
である。
【図２】図１に示すＡ−Ａ線に沿う断面図である。
【図３】図２の要部拡大断面図である。
【図４】前記半導体装置の配線基板の平面図である。
【図５】前記半導体装置の製造に用いられるフレーム構
造体の要部平面図である。
【図６】前記半導体装置の製造方法を説明するための要
部断面図である。
【図７】前記半導体装置の製造方法を説明するための要
部断面図である。
【図８】前記半導体装置を実装基板に実装した状態の要
部断面図である。
【図９】本発明の実施形態２である半導体装置の断面図
である。
【図１０】前記半導体装置を組み込んだ電子装置の要部
断面図である。
【符号の説明】
１，６０…配線基板、１Ａ…配線基板用基材、２…バン
プ接続用電極パッド、３…配線、４…ワイヤ接続用電極
パッド、５…接続孔、６，６Ａ…貫通孔、７…ダム、７
Ａ…導電膜、７Ｂ…絶縁膜、８…絶縁膜、９，９Ａ…接
着剤、１０…半導体チップ、１１…外部端子、１２…ワ
イヤ、１３…樹脂封止体、１４…バンプ電極、１５，７
４…導電プレート、２０…フレーム構造体、２１…枠
体、３０Ａ…上型、３０Ｂ…下型、３１…キャビティ、
４０，７０…実装基板、４１，７１…電極パッド、５０
…半導体装置。

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 配線基板と、前記配線基板の一表面のチ
    ップ塔載領域上に接着剤を介在して塔載される半導体チ
    ップと、前記半導体チップを封止する樹脂封止体とを有
    する半導体装置であって、前記配線基板に前記半導体チ
    ップの裏面を外部に露出させる貫通孔が設けられている
    ことを特徴とする半導体装置。
  2. 【請求項２】 前記配線基板の一表面のチップ塔載領域
    に前記貫通孔の周囲を囲むダムが設けられていることを
    特徴とする請求項１に記載の半導体装置。
  3. 【請求項３】 前記配線基板は可撓性フィルムで形成さ
    れていることを特徴とする請求項１又は請求項２に記載
    の半導体装置。
  4. 【請求項４】 一表面のチップ塔載領域に導電プレート
    が設けられた配線基板と、前記配線基板の導電膜上に導
    電性の接着剤を介在して塔載される半導体チップと、前
    記半導体チップを封止する樹脂封止体とを有する半導体
    装置であって、前記配線基板に前記導電プレートの裏面
    を外部に露出させる貫通孔が設けられていることを特徴
    とする半導体装置。
  5. 【請求項５】 一表面のチップ塔載領域に貫通孔が設け
    られた配線基板を準備する工程と、前記配線基板の一表
    面のチップ塔載領域に接着剤を塗布する工程と、前記接
    着剤を介在して前記配線基板の一表面のチップ塔載領域
    上に半導体チップを塔載する工程とを備えたことを特徴
    とする半導体装置の製造方法。
  6. 【請求項６】 前記配線基板の一表面のチップ塔載領域
    に前記開口の周囲を囲むダムが設けられていることを特
    徴とする請求項５に記載の半導体装置の製造方法。
  7. 【請求項７】 一表面のチップ塔載領域に導電プレート
    が設けられ、かつ前記導電プレートの裏面を外部に露出
    させる貫通孔が設けられた配線基板と、前記配線基板の
    導電プレート上に接着剤を介在して塔載される半導体チ
    ップと、前記半導体チップを封止する樹脂封止体とを有
    する半導体装置を実装基板の実装面上に実装してなる電
    子装置であって、前記半導体装置の導電プレートと、前
    記実装基板の実装面に設けられた導電プレートとが接着
    剤を介在して互いに連結されていることを特徴とする電
    子装置。
JP10030697A 1998-02-13 1998-02-13 半導体装置及びその製造方法並びに電子装置 Pending JPH11233673A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10030697A JPH11233673A (ja) 1998-02-13 1998-02-13 半導体装置及びその製造方法並びに電子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10030697A JPH11233673A (ja) 1998-02-13 1998-02-13 半導体装置及びその製造方法並びに電子装置

Publications (1)

Publication Number Publication Date
JPH11233673A true JPH11233673A (ja) 1999-08-27

Family

ID=12310862

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10030697A Pending JPH11233673A (ja) 1998-02-13 1998-02-13 半導体装置及びその製造方法並びに電子装置

Country Status (1)

Country Link
JP (1) JPH11233673A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6469373B2 (en) 2000-05-15 2002-10-22 Kabushiki Kaisha Toshiba Semiconductor apparatus with improved thermal and mechanical characteristic under-fill layer and manufacturing method therefor
CN102623419A (zh) * 2011-01-28 2012-08-01 株式会社乐恩 具有增强的热辐射性能的薄膜覆晶型半导体封装
JP2016076666A (ja) * 2014-10-09 2016-05-12 新日本無線株式会社 電子部品およびその製造方法
JP2017194720A (ja) * 2017-08-02 2017-10-26 富士通オプティカルコンポーネンツ株式会社 光デバイス及び光デバイスの製造方法
US10586677B1 (en) 2018-09-12 2020-03-10 Kabushiki Kaisha Toshiba Semiconductor apparatus and charged particle ray exposure apparatus

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6469373B2 (en) 2000-05-15 2002-10-22 Kabushiki Kaisha Toshiba Semiconductor apparatus with improved thermal and mechanical characteristic under-fill layer and manufacturing method therefor
CN102623419A (zh) * 2011-01-28 2012-08-01 株式会社乐恩 具有增强的热辐射性能的薄膜覆晶型半导体封装
JP2012160728A (ja) * 2011-01-28 2012-08-23 Lusem Co Ltd 改善された放熱効率を有するｃｏｆ型半導体パッケージ
JP2016076666A (ja) * 2014-10-09 2016-05-12 新日本無線株式会社 電子部品およびその製造方法
JP2017194720A (ja) * 2017-08-02 2017-10-26 富士通オプティカルコンポーネンツ株式会社 光デバイス及び光デバイスの製造方法
US10586677B1 (en) 2018-09-12 2020-03-10 Kabushiki Kaisha Toshiba Semiconductor apparatus and charged particle ray exposure apparatus

Similar Documents

Publication Publication Date Title
JP3679786B2 (ja) 半導体装置の製造方法
JP2531382B2 (ja) ボ―ルグリッドアレイ半導体装置およびその製造方法
US9040361B2 (en) Chip scale package with electronic component received in encapsulant, and fabrication method thereof
JPH1154658A (ja) 半導体装置及びその製造方法並びにフレーム構造体
KR20020018133A (ko) 전자 장치 및 그 제조 방법
US20130313697A1 (en) Semiconductor package
JP2000022027A (ja) 半導体装置、その製造方法およびパッケージ用基板
JP2003007921A (ja) 回路装置およびその製造方法
JP2001308258A (ja) 半導体パッケージ及びその製造方法
JP2003007916A (ja) 回路装置の製造方法
JP2003007917A (ja) 回路装置の製造方法
JPH0883865A (ja) 樹脂封止型半導体装置
JPH0864635A (ja) 半導体装置
JP2002026186A (ja) 半導体装置
JP3522403B2 (ja) 半導体装置
JP3795628B2 (ja) 半導体チップを搭載する配線基板の製造方法
JP3314574B2 (ja) 半導体装置の製造方法
JPH07193174A (ja) パッケージ部品及びその製造方法
JP3529507B2 (ja) 半導体装置
JP4045708B2 (ja) 半導体装置、電子回路装置および製造方法
JPH08330356A (ja) 導体層付異方性導電シートおよびこれを用いた配線基板
JP3703960B2 (ja) 半導体装置
JP3938017B2 (ja) 電子装置
JPH11274360A (ja) 半導体装置及びその製造方法
JPH09293755A (ja) 半導体装置及びその製造方法並びにその実装方法