JPH11274450A

JPH11274450A - 固体撮像装置

Info

Publication number: JPH11274450A
Application number: JP10070801A
Authority: JP
Inventors: Nobuo Nakamura; 信男中村; Tetsuya Yamaguchi; 鉄也山口; Hisanori Ihara; 久典井原; Hiroshi Yamashita; 浩史山下; Ikuko Inoue; 郁子井上; Hidetoshi Nozaki; 秀俊野崎
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1998-03-19
Filing date: 1998-03-19
Publication date: 1999-10-08

Abstract

(57)【要約】【課題】ＣＭＯＳ型固体撮像装置に於いて、低電圧でフ
ォトダイオードの信号電荷を読み出すこと。【解決手段】第１導電型のＰウェル１１内部に、光電変
換するための第２導電型のフォトダイオードｎ領域１２
が形成され、このフォトダイオードｎ領域１２に一端が
隣接してゲート電極１５が形成され、このゲート電極１
５の他端に隣接して第２導電型のドレイン領域２２が形
成されている。そして、上記フォトダイオードｎ領域１
２の表面部には、上記ゲート電極の１５一端から所定距
離離間して第１導電型の第１の濃度を有するフォトダイ
オードｐ⁺⁺領域１３と、その一端がゲート電極１５の一
端に近接して他端がフォトダイオードｐ⁺⁺領域１３に接
して第１導電型の第２の濃度を有したフォトダイオード
ｐ⁺ 領域１８が形成される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は固体撮像装置に関
し、より詳細にはＣＭＯＳ型固体撮像装置に於いて、低
電圧でフォトダイオードの信号電荷を読み出す固体撮像
装置に関するものである。

【０００２】

【従来の技術】図９は、従来の固体撮像装置のセル部の
断面図である。図９に於いて、第１導電型のＰウェル１
の内部に、第２導電型のフォトダイオード（ＰＤ）部の
ｎ領域２が形成されて、光電変換された信号電子が蓄積
される。この、光電変換機能と蓄積機能を有するフォト
ダイオード部のシリコン／酸化膜界面には、第１導電型
であるフォトダイオード部のｐ⁺ 型の表面シールド層３
が形成されている。そして、上記Ｐウェル１の表面部
で、表面シールド層３からＭＯＳ型トランジスタのイオ
ン注入領域４を挟んで、信号検出領域である該トランジ
スタの第２導電型のドレイン５が形成される。

【０００３】そして、上記フォトダイオード部、イオン
注入領域４、ドレイン５の上部には、ＬＯＣＯＳ領域６
が形成されている。このＬＯＣＯＳ領域６を挟んでイオ
ン注入領域４上には上記トランジスタの読み出しゲート
７が、ＬＯＣＯＳ領域６とＰウェル１の間には第１導電
型の素子分離用のｐ⁺ 層８が形成されている。

【０００４】上記フォトダイオード上部をシールドする
ように形成された高濃度の第１導電型領域の表面シール
ド層３により、シリコン／酸化膜界面に形成されている
界面準位をホールで埋めることによって、結晶配列の乱
れ、微少な結晶欠陥、重金属の汚染により発生する、界
面準位の影響を取り除くことができる。フォトダイオー
ドＰＤ−ｎ領域２内部で光電変換、蓄積された信号電子
は、読み出しゲート７に“ハイレベル（ＨＩＧＨ）”の
電圧を印加することによって、検出部であるドレイン領
域５に読み出される。

【０００５】図１０は、図９の構造に対応する従来のセ
ルの上面図である。活性領域であるフォトダイオード部
のｎ領域２は、素子分離領域（この例ではＬＯＣＯＳ素
子分離であるが、他の方法もある）６に対して、イオン
注入のセルフアライン工程により、形成される。この方
法によって、読み出しゲート７端面から素子分離領域６
の端面まで、フォトダイオード部のｎ領域２が形成され
る。

【０００６】その後、界面準位の影響を防ぐために、フ
ォトダイオード部のｎ領域２上部前面に、同じセルファ
ライン工程により、第１導電型の表面シールド層３が形
成される。また、隣接する画素（セル）間は、素子分離
領域６により、互いに分離されている。また、図示され
ていないが、フォトダイオード部に隣接して、複数のト
ランジスタが形成されており、ここで読み出された信号
電荷が増幅されて読み出されている。

【０００７】

【発明が解決しようとする課題】このように、従来は、
５×１０¹⁸から２×１０¹⁹程度の非常に高濃度の表面シ
ールド層３が、読み出しゲート７に隣接して形成されて
いたので、読み出しゲート７に電圧を印加しても、チャ
ネルが形成されず、フォトダイオードの信号を読み出す
ことができなかった。

【０００８】また、このようなｐｎｐ型と称される埋め
込みフォトダイオード構造により、フォトダイオードに
は電位の底があり、フォトダイオード部のｎ領域２の信
号電荷を完全に読み出すことができる。この構造は、例
えば、Ｎ．Ｔｅｒａｎｉｓｈｉｅｔａｌ．，“Ａｎ
ｉｎｔｅｒｌｉｎｅＣＣＤｉｍａｇｅｓｅｎｓ
ｏｒｗｉｔｈｒｅｄｕｃｅｄｉｍａｇｅｌａ
ｇ，” ＩＥＥＥＴｒａｎｓ．Ｅｌｅｃｔｒｏｎ
Ｄｅｖｉｃｅｓ，ｖｏｌ．ＥＤ−３１，ｎｏ．１２，
１９８４の文献に詳述されている。

【０００９】特にＣＣＤでは、このような埋め込みフォ
トダイオードからの信号読み出しに１５Ｖという、非常
に高電圧を使用しているが、ＬＳＩの低消費電力化や素
子の微細化の観点から、低電圧で信号が読み出せるフォ
トダイオード構造が望まれている。

【００１０】この発明は上記課題に鑑みてなされたもの
であり、ＣＭＯＳ型固体撮像装置に於いて、低電圧でフ
ォトダイオードの信号電荷を読み出すことが可能な固体
撮像装置を提供することを目的とする。

【００１１】

【課題を解決するための手段】すなわち、第１の発明
は、第１導電型の半導体基板上若しくはウェル内部に、
光電変換するための複数の上記第１導電型とは反対の第
２導電型のフォトダイオード領域と、このフォトダイオ
ード領域に一端が隣接して形成されたゲート電極部と、
このゲート電極の他端に隣接して形成された第２導電型
のドレイン領域とを有する固体撮像装置に於いて、上記
第２導電型のフォトダイオード領域の表面部で、上記ゲ
ート電極の一端から所定距離離間して形成されるもの
で、第１導電型の第１の濃度を有した第１の領域と、上
記第２導電型のフォトダイオード領域の表面部で、その
一端が上記ゲート電極の一端に近接し、他端が上記第１
の領域に接して形成されるもので、上記第１の領域とは
濃度の異なる第１導電型の第２の濃度を有した第２の領
域とを具備することを特徴とする。

【００１２】第２の発明は、上記第１の発明に於いて、
上記第２の領域の下部に形成された第２導電型の第３の
領域を更に具備することを特徴とする。第３の発明は、
上記第１の発明に於いて、上記第２の領域の第２の濃度
は、上記第１の領域の第１の濃度よりも低いことを特徴
とする。

【００１３】第４の発明は、第１導電型の半導体基板上
若しくはウェル内部に、光電変換するための複数の上記
第１導電型とは反対の第２導電型のフォトダイオード領
域と、このフォトダイオード領域に一端が隣接して形成
されたゲート電極部と、このゲート電極の他端に隣接し
て形成された第２導電型のドレイン領域とを有する固体
撮像装置に於いて、上記ゲート電極部の下方の少なくと
も一部に形成される第２導電型の第４の領域を具備する
ことを特徴とする。

【００１４】このフォトダイオード構造の採用により、
電源電圧５Ｖ、３．３Ｖ、或いは２．０Ｖの非常に小さ
い電源電圧で動作する固体撮像装置を、他の周辺回路と
一体化にすることができる。加えて、埋め込みフォトダ
イオード構造の採用により、暗電流（リーク電流）の非
常に小さい高画質の固体撮像装置を提供することができ
る。更に、他の周辺回路をオンチップできるので、信号
処理回路をオンチップした、画像のシステムオンチップ
化が可能となる。

【００１５】

【発明の実施の形態】以下、図面を参照してこの発明の
実施の形態を説明する。図１は、この発明の固体撮像装
置の第１の実施の形態に係る要部の構成を示すもので、
（ａ）は固体撮像装置のセル部の断面図、（ｂ）はゲー
ト電圧のオフ時とオン時に対応するポテンシャル図であ
る。

【００１６】図１（ａ）に於いて、第１導電型のＰ基板
（図示せず）上、或いは第２導電型のＮ基板（図示せ
ず）上の第１導電型のＰウェル１１上に、フォトダイオ
ード領域である第２導電型のフォトダイオードｎ（ＰＤ
−ｎ）領域１２が形成されている。このフォトダイオー
ドｎ領域１２の上部には、シリコン／酸化膜界面の影響
を無くすための第１導電型のフォトダイオードｐ⁺⁺（Ｐ
Ｄ−ｐ⁺⁺）領域１３が形成されている。

【００１７】ここで、第１導電型のフォトダイオードｐ
⁺⁺領域１３のエッジ部は、一方の側でＬＯＣＯＳ素子分
離領域１４に接しているものの、他方の側はゲート電極
１５のエッジには接していない。すなわち、ＬＯＣＯＳ
素子分離領域１４端では、ＬＯＣＯＳ素子分離領域１４
の下部に形成される素子分離用の第１導電型のｐ⁺ 領域
１７と接続し、ゲート電極１５側では第１導電型のフォ
トダイオードｐ⁺ 領域１８に接している。

【００１８】一般的に、第１導電型のフォトダイオード
ｐ⁺⁺領域１３の濃度Ａは、５×１０¹⁸〜５×１０¹⁹程度
であるが、上記フォトダイオードｐ⁺ 領域１８の濃度Ｂ
は、上記濃度Ａよりも低い濃度になっている必要があ
り、例えば５×１０¹⁸〜２×１０¹⁷が望ましい。

【００１９】この第１導電型のフォトダイオードｐ⁺ 領
域１８の下部には、第２導電型のイオン注入領域１９が
形成されてもよい。また、上記読み出しゲート電極１５
の下部には、絶縁膜２０を介してこのＭＯＳトランジス
タの閾値を設定するためのイオン注入領域２１が形成さ
れている。読み出しゲート電極１５のもう一方には、信
号検出領域であるドレイン領域２２が形成され、フォト
ダイオードｎ領域１２の信号電荷を受けるようになって
いる。このドレイン領域２２の端部には、素子分離用の
第１導電型のｐ⁺ 領域１７を介してＬＯＣＯＳ素子分離
領域１４が形成されている。尚、上記ゲート電極１５の
ゲート長は、例えば０．７μｍである。

【００２０】このような構成に於いて、ゲート電極１５
には、ＣＣＤの読み出し電圧である１５Ｖよりも小さい
電圧である３．３Ｖが印加される。つまり、３．３Ｖで
フォトダイオードｎ領域１２の信号電荷を、この読み出
しゲートのドレイン領域２２まで読み出さなければなら
ない。そのためには、ゲート電極１５によって読み出し
ゲートのチャネル電位が変調されなければならない。

【００２１】しかし、実際に使用されるＰウェル１１の
濃度は、１×１０¹⁵〜２×１０¹⁷程度であり、更にシリ
コン／酸化膜界面を電気的にシールドしているフォトダ
イオードｐ⁺⁺領域１３の濃度Ａは、５×１０¹⁸〜５×１
０¹⁹程度の非常に大きな値である。Ｐウェル１の濃度と
フォトダイオードｐ⁺⁺領域１３の濃度Ａの関係にもよる
が、この濃度差が２桁程度あれば、もし、フォトダイオ
ードｐ⁺⁺領域１３が読み出しゲート電極１５の下部まで
延出されれば、ゲート電極１５に３．３Ｖを印加して
も、チャネルを開くことはできなくなる。

【００２２】しかし、図１（ａ）に示されるように、高
い濃度を有するフォトダイオードｐ⁺⁺領域１３の濃度Ａ
よりも、低濃度のフォトダイオードｐ⁺ 領域１８をゲー
ト電極１５に隣接して形成すれば、シリコン／酸化膜界
面は第１導電型の領域でシールドできて、更に読み出し
ゲートのチャネルを変調するこことができるようにな
る。これは、図１（ｂ）のポテンシャル図にａ及びｂで
示されている。ここで、ａはシリコン／酸化膜界面のポ
テンシャル設計値であり、ｂはチャネルになる部分のポ
テンシャル設計値である。

【００２３】濃度Ａと比較して濃度Ｂは相対的に低い濃
度なので、シリコン／酸化膜界面は図示ａのように、フ
ォトダイオードｐ⁺ 領域１８の濃度Ｂのために電位は低
くなる。これが、ａで示されるゲート電極１５とフォト
ダイオードｎ領域１２の間の、電位が小さくなっている
領域である。

【００２４】しかし、このフォトダイオードｐ⁺ 領域１
８の濃度Ｂは、フォトダイオードｐ⁺⁺領域１３の濃度Ａ
と比較すると小さいので、ゲート電極１５によって変調
することができる。つまり、フォトダイオード部のｎ領
域１２の信号電荷を読み出して、ドレイン領域２２に読
み出すことができる。

【００２５】更に、上記濃度Ａ、濃度Ｂの２種類の濃度
差によって、図１（ａ）に示されるフォトダイオードか
ら読み出しゲート電極１５の方向に、電位勾配をつける
ことができる。この電位勾配は、信号読み出しを可能に
するだけでなく、フォトダイオード領域内に残留する信
号電荷をなくす作用をする。また、このフォトダイオー
ドｐ⁺ 領域１８によって、この部分の電位シールドがで
きるので、シリコン／酸化膜界面からのリーク電流の発
生を抑えることができる。

【００２６】つまり、このような２種類以上の界面シー
ルドの構造によって、シリコン／酸化膜界面を電位シー
ルドしながら、フォトダイオードのｎ領域１２の信号電
荷を、完全にＭＯＳトランジスタのドレイン領域２２ま
で読み出すことが可能となる。

【００２７】更に、上記フォトダイオードｐ⁺ 領域１８
の濃度Ｂを制御することによって、読み出しゲート電極
１５の変調度を小さくすることができる。この小さくな
った変調度により、読み出しゲートをオン状態にする
と、図１（ｂ）にｃで示されるように、信号を読み出す
ことが可能となる。これは、フォトダイオードｐ⁺ 領域
１８の濃度Ｂが、フォトダイオードｐ⁺⁺領域１３の濃度
Ａよりも小さくなったためである。

【００２８】ここで、ｃはイオン注入領域２１がオンし
たときの読み出しゲート部分のポテンシャル値を示して
いる。フォトダイオード部２から読み出しゲート電極１
５の方向に深くなる電位勾配は、フォトダイオードｐ⁺⁺
領域１３のみでも形成可能であるが、フォトダイオード
ｐ⁺ 領域１８とその下部に位置するイオン注入領域１９
との組み合わせでも達成可能である。

【００２９】次に、この発明の第２の実施の形態につい
て説明する。尚、以下に述べる実施の形態に於いて、上
述した実施の形態と同じ部分には同一の参照番号を付し
て説明を省略する。

【００３０】図２は、この発明の固体撮像装置の第２の
実施の形態に係る要部の構成を示すもので、（ａ）は固
体撮像装置のセル部の断面図、（ｂ）はゲート電圧のオ
フ時とオン時に対応するポテンシャル図である。

【００３１】この第２の実施の形態では、図１に示され
る第１の実施の形態に於ける第２導電型のイオン注入領
域１９が、第２導電型であるイオン注入領域２５に変わ
っている。このイオン注入領域２５は、読み出しゲート
電極１５の下部で、イオン注入領域２１の更に下方に位
置して形成されている。尚、上記イオン注入領域２５
は、例えば読み出しゲート電極１５の両端より、それぞ
れ０．２μｍ程度突出して形成される。

【００３２】また、図２（ｂ）に於いて、図示ｄはシリ
コン／酸化膜界面のポテンシャル設計値、ｅはチャネル
になる部分のポテンシャル設計値、ｆはイオン注入領域
２１、２５がオンされたときの読み出しゲート部分のポ
テンシャル値である。

【００３３】この第２導電型のイオン注入領域２５を形
成することによって、読み出しゲートを０．０Ｖから−
０．６Ｖ程度のデプリーション型にすることができる。
このデプリーション型は、フォトダイオードｎ領域１２
の信号電荷を、シリコン内部を通して読み出すので、Ｍ
ＯＳトランジスタの界面で発生する１／ｆ雑音、或いは
熱雑音の影響を低減することが可能となる。

【００３４】図３は、この発明の固体撮像装置の第３の
実施の形態に係る要部の構成を示すもので、（ａ）は固
体撮像装置のセル部の断面図、（ｂ）はゲート電圧のオ
フ時とオン時に対応するポテンシャル図である。

【００３５】この第３の実施の形態では、図２のイオン
注入領域２５が、読み出しゲート電極の下方で一部にの
みイオン注入領域２７として形成されている。フォトダ
イオードｎ領域１２の信号電荷は、このイオン注入領域
２７の中を通ることができる。

【００３６】図中のＸで示される領域は、ゲート電極１
５により変更可能である。したがって、フォトダイオー
ドｎ領域１２からイオン注入領域２７まで信号電荷が読
み出されれば、ゲート電極１５をオン状態にすること
で、ドレイン領域２２まで直ちに信号電荷を読み込むこ
とができる。

【００３７】また、図３（ｂ）に於いて、図示ｇはシリ
コン／酸化膜界面のポテンシャル設計値、ｈはチャネル
になる部分のポテンシャル設計値、ｉはイオン注入領域
２１、２７がオンされたときの読み出しゲート部分のポ
テンシャル値である。

【００３８】ここで重要なことは、３．３Ｖの低電圧に
より、フォトダイオードｎ領域１２の信号電荷を読み出
せるように、第１導電型の界面シールド領域のフォトダ
イオードｐ⁺ 領域１８の濃度Ｂを、他の界面シールドで
あるフォトダイオードｐ⁺⁺領域１３の濃度Ａよりも小さ
くすることである。

【００３９】更に、読み出しゲート電極１５の下方の一
部に、第２導電型のイオン注入領域２７を形成すること
により、ゲート電極１５で変調できる領域Ｘまで、信号
電荷の蓄積領域を延出することができる。これによっ
て、フォトダイオードｎ領域１２の信号電荷を、ドレイ
ン領域２２に読み出せるようになる。

【００４０】図４は、この発明の固体撮像装置のセル内
部の配置例を示す上面図である。フォトダイオードｎ領
域１２の内部の信号電荷は、読み出しゲート電極１５に
より、信号検出部であるドレイン領域２２に読み出され
る。隣接するフォトダイオードｎ領域１２は、それぞれ
素子分離領域１４により電気的に分離されている。この
例では、素子分離領域１４は酸化膜の厚いＬＯＣＯＳ領
域で分離されているが、その他の分離でもよい。

【００４１】フォトダイオードｎ領域１２の上部には、
第１導電型の高濃度のフォトダイオードｐ⁺⁺領域１３
と、第１導電型のフォトダイオードｐ⁺ 領域１８が形成
されている。第１導電型のフォトダイオードｐ⁺ 領域１
８の濃度は、第１導電型のフォトダイオードｐ⁺⁺領域１
３の濃度よりも小さく形成され、読み出しゲート電極１
５の方向に濃度勾配が形成されている。

【００４２】このように構成することで、読み出しゲー
ト電極１５に低電圧を印加することにより、フォトダイ
オードｎ領域濡２の信号電荷を、信号検出部であるドレ
イン領域２２に、読み出すことができる。

【００４３】図５は、上述した図１に示されたセル内部
の配置例を示す上面図である。図５に於いて、フォトダ
イオードｎ領域１２上に、第１導電型の低濃度のフォト
ダイオードｐ⁺ 領域１８が前面に形成されている。更
に、フォトダイオードｐ⁺ 領域１８と重なって、第１導
電型のフォトダイオードｐ⁺⁺領域１３が、読み出しゲー
ト電極１５から離間されて形成される。

【００４４】また、第２導電型のイオン注入領域１９
が、読み出しゲート電極１５にセルファラインで形成さ
れる。図６は、図１に示されたセル内部の他の配置例を
示す上面図である。この図６と図５との差異は、第１導
電型のフォトダイオードｐ⁺⁺領域１３と、第２導電型の
イオン注入領域１９が分離して形成されていることであ
る。これにより、フォトダイオードｎ領域１２内部に、
読み出しゲート電極１５の方向に向けて、Ｐ領域の濃度
勾配をつけることができる。

【００４５】図７は、図２に示されたセル内部の配置例
を示す上面図である。図７に於いて、フォトダイオード
ｎ領域１２の信号電荷が読み出しやすいように、読み出
しゲート電極１５のチャネル部分に、第２導電型のイオ
ン注入領域２５が形成されている。このイオン注入領域
２５によって、読み出しゲート電極１５のトランジスタ
を、−０．６Ｖ以下のデプリーション型として動作さる
せることができる。

【００４６】これにより、低電圧でもフォトダイオード
ｎ領域１２の信号電荷を、信号検出部であるドレイン領
域２２まで読み出すことができる。図８は、図３に示さ
れたセル内部の配置例を示す上面図である。

【００４７】図８に於いて、フォトダイオードｎ領域１
２の上部に、第１導電型のフォトダイオードｐ⁺⁺領域１
３とフォトダイオードｐ⁺ 領域１８が形成されている。
更に、読み出しゲート電極１５を形成する前に、第２導
電型のイオン注入領域２７を形成することによって、フ
ォトダイオードｎ領域１２の信号電荷を、信号検出部で
あるドレイン領域２２に読み出すことができる。

【００４８】尚、この発明は上述した実施の形態に柄れ
るものではない。例えば、シリコン／酸化膜界面を第２
導電型領域でシールドすることによって、結晶欠陥の不
規則性、微小な結晶欠陥、重金属不純物等により発生す
る界面準位の影響を抑制することができる。

【００４９】

【発明の効果】以上のようにこの発明によれば、ＣＭＯ
Ｓ型固体撮像装置に於いて、低電圧でフォトダイオード
の信号電荷を読み出すことが可能な固体撮像装置を提供
することができる。

【図面の簡単な説明】

【図１】この発明の固体撮像装置の第１の実施の形態に
係る要部の構成を示すもので、（ａ）は固体撮像装置の
セル部の断面図、（ｂ）はゲート電圧のオフ時とオン時
に対応するポテンシャル図である。

【図２】この発明の固体撮像装置の第２の実施の形態に
係る要部の構成を示すもので、（ａ）は固体撮像装置の
セル部の断面図、（ｂ）はゲート電圧のオフ時とオン時
に対応するポテンシャル図である。

【図３】、この発明の固体撮像装置の第３の実施の形態
に係る要部の構成を示すもので、（ａ）は固体撮像装置
のセル部の断面図、（ｂ）はゲート電圧のオフ時とオン
時に対応するポテンシャル図である。

【図４】この発明の固体撮像装置のセル内部の配置例を
示す上面図である。

【図５】図１に示されたセル内部の配置例を示す上面図
である。

【図６】図１に示されたセル内部の他の配置例を示す上
面図である。

【図７】図２に示されたセル内部の配置例を示す上面図
である。

【図８】図３に示されたセル内部の配置例を示す上面図
である。

【図９】従来の固体撮像装置のセル部の断面図である。

【図１０】図９の構造に対応する従来のセルの上面図で
ある。

【符号の説明】

１１Ｐウェル、１２フォトダイオードｎ領域、１３フォトダイオードｐ⁺⁺領域、１４素子分離領域、１５ゲート電極、１７第１導電型のｐ⁺ 領域、１８フォトダイオードｐ⁺ 領域、１９、２１、２５、２７イオン注入領域、２０絶縁膜、２２ドレイン領域。

───────────────────────────────────────────────────── フロントページの続き (72)発明者山下浩史神奈川県川崎市幸区小向東芝町１番地株式会社東芝研究開発センター内 (72)発明者井上郁子神奈川県川崎市幸区小向東芝町１番地株式会社東芝研究開発センター内 (72)発明者野崎秀俊神奈川県川崎市幸区小向東芝町１番地株式会社東芝研究開発センター内

Claims

【特許請求の範囲】

【請求項１】第１導電型の半導体基板上若しくはウェ
ル内部に、光電変換するための複数の上記第１導電型と
は反対の第２導電型のフォトダイオード領域と、このフ
ォトダイオード領域に一端が隣接して形成されたゲート
電極部と、このゲート電極の他端に隣接して形成された
第２導電型のドレイン領域とを有する固体撮像装置に於
いて、上記第２導電型のフォトダイオード領域の表面部で、上
記ゲート電極の一端から所定距離離間して形成されるも
ので、第１導電型の第１の濃度を有した第１の領域と、上記第２導電型のフォトダイオード領域の表面部で、そ
の一端が上記ゲート電極の一端に近接し、他端が上記第
１の領域に接して形成されるもので、上記第１の領域と
は濃度の異なる第１導電型の第２の濃度を有した第２の
領域とを具備することを特徴とする固体撮像装置。
【請求項２】上記第２の領域の下部に形成された第２
導電型の第３の領域を更に具備することを特徴とする請
求項１に記載の固体撮像装置。
【請求項３】上記第２の領域の第２の濃度は、上記第
１の領域の第１の濃度よりも低いことを特徴とする請求
項１に記載の固体撮像装置。
【請求項４】第１導電型の半導体基板上若しくはウェ
ル内部に、光電変換するための複数の上記第１導電型と
は反対の第２導電型のフォトダイオード領域と、このフ
ォトダイオード領域に一端が隣接して形成されたゲート
電極部と、このゲート電極の他端に隣接して形成された
第２導電型のドレイン領域とを有する固体撮像装置に於
いて、上記ゲート電極部の下方の少なくとも一部に形成される
第２導電型の第４の領域を具備することを特徴とする固
体撮像装置。