JPH11274731A - 薄膜多層回路基板及びその製造方法 - Google Patents

薄膜多層回路基板及びその製造方法

Info

Publication number
JPH11274731A
JPH11274731A JP7981198A JP7981198A JPH11274731A JP H11274731 A JPH11274731 A JP H11274731A JP 7981198 A JP7981198 A JP 7981198A JP 7981198 A JP7981198 A JP 7981198A JP H11274731 A JPH11274731 A JP H11274731A
Authority
JP
Japan
Prior art keywords
film
thin film
interlayer insulating
circuit board
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7981198A
Other languages
English (en)
Other versions
JP4128649B2 (ja
Inventor
Kanae Nakagawa
香苗 中川
Koji Tsukamoto
浩司 塚本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP7981198A priority Critical patent/JP4128649B2/ja
Publication of JPH11274731A publication Critical patent/JPH11274731A/ja
Application granted granted Critical
Publication of JP4128649B2 publication Critical patent/JP4128649B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 【課題】 薄膜多層回路基板及びその製造方法に関し、
多層化工程を簡略化し、また、ビアホールの占有空間を
減少させて高密度化し、且つ、薬品類の使用を低減す
る。 【解決手段】 ラミネートフィルム6を多層化した多層
配線層部1と、コア基板2とを一体化する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は薄膜多層回路基板及
びその製造方法に関するものであり、特に、高密度化が
可能で、且つ、環境性に優れた薄膜多層回路基板及びそ
の製造方法に関するものである。
【0002】
【従来の技術】近年の電子計算機の高速化、半導体装置
の大容量化、高集積化に伴い、その実装方法も大きく変
化してきており、半導体装置等を実装するために用いる
実装回路基板も高密度実装、微細配線、及び、多層化が
主流になり、小さなスペースで多数の配線層が形成され
るようになってきた。
【0003】従来における高密度実装回路基板として
は、プリント基板をコア基板として、その上に導体回路
及び樹脂等の絶縁層を交互に積み上げ、内・外装回路を
接続・導通させるビルドアップ多層配線板が知られてい
る。
【0004】この場合、配線パターンを形成する方法と
しては、導体層の成膜工程においては、電解メッキ法、
無電解メッキ法、蒸着法、或いは、スパッタリング法等
が用いられており、また、絶縁層のパターニング方法と
しては、感光性樹脂を用いたフォトリソグラフィーによ
る方法、非感光性樹脂を用い、レーザ、プラズマ、或い
は、サンドブラストを用いた方法がある。
【0005】また、導体回路、即ち、導体パターンの形
成方法としては、絶縁層の表面を全面パネルメッキ後に
エッチングによりパターンを形成するサブトラクティブ
法、絶縁層の表面にレジストパターンを形成し、無電解
メッキにより導体層を形成したのちレジストを剥離する
フルアディティブ法、或いは、絶縁層の表面にシード層
となる薄い導体層を形成し、その上にレジストパターン
を形成し、電解メッキにより導体層を形成したのち、レ
ジストパターンを剥離し、次いで、全面エッチングによ
りレジストパターンに被覆されていたシード層をエッチ
ングするセミアディティブ法が知られている。
【0006】ここで、図8を参照して、従来のビルドア
ップ多層プリント配線板の製造工程を簡単に説明する。 図8(a)参照 まず、銅張りのコア基板91にスルーホール92を設
け、電解メッキ法によりスルーホール92の内壁にCu
メッキ層93を形成したのち、コア基板91の表面に張
ってある銅層を選択的にエッチングして第1配線パター
ン94を形成する。
【0007】図8(b)参照 次いで、樹脂ワニスを塗布して硬化させたり、或いは、
熱可塑性樹脂からなるドライフィルムをラミネートして
第1層間絶縁膜95を形成する。
【0008】図8(c)参照 次いで、フォトリソグラフィー法、レーザ加工法、或い
は、サンドブラスト法を用いて第1層間絶縁膜95に第
1配線パターン94に対するビアホール96を選択的に
形成する。
【0009】図8(d)参照 次いで、上述のサブトラクティブ法、セミアディティブ
法、或いは、フルアディティブ法等によってビアホール
96を介して第1配線パターン94に接続する第2配線
パターン97を形成する。
【0010】図8(e)参照 次いで、同様に、第2層間絶縁膜98を形成し、この第
2層間絶縁膜98にビアホールを形成したのち、第3配
線パターン99を形成し、この工程を所望の層数繰り返
すことによって多層プリント配線板が完成する。
【0011】
【発明が解決しようとする課題】しかし、この様なビル
ドアップによる多層配線層の形成方法は多段階工程を必
要とする上に、さらに、二層以上の導体層間の接続を行
う場合に直線的な接続はできず、図8(e)に示すよう
に、交互にずらして接続しなければならないため、ビア
ホールの占有する空間が大きくなり、高密度化に限界が
あるという問題がある。
【0012】また、層間絶縁膜の形成工程において、樹
脂ワニス等の液状ポリマを使用した場合には、表面が完
全に平坦にならず多少の凹凸が形成され、多層化した場
合には、この凹凸が累積されていくために、現在の製造
技術レベルでは、無理なく製造できる層数は2〜3層で
あり、さらなる多層化が困難であるという問題がある。
【0013】さらに、従来のプロセスにおいては、樹脂
ワニスの溶媒として有機溶剤、ビアホールパターンを形
成するための現像液、無電解メッキによりCu薄膜を形
成するための前処理として絶縁層の表面に微小な窪みを
形成するためのデスミアや無電解メッキに使用する数種
類の薬品、エッチングレジストの剥離液等の、各種の多
数の薬品を使用しなければならず、環境を考えた場合
に、これらの薬品の使用を減らしていくことが社会的に
見て必須の課題となる。
【0014】したがって、本発明は、多層化工程を簡略
化し、また、ビアホールの占有空間を減少させて高密度
化し、且つ、薬品類の使用を低減することを目的とす
る。
【0015】
【課題を解決するための手段】ここで、図1を参照し
て、本発明における課題を解決するための手段を説明す
るが、図1(a)は薄膜多層回路基板の要部断面図であ
り、また、図1(b)は、多層配線層部を構成するラミ
ネートフィルムの要部断面図である。 図1(a)及び(b)参照 (1)本発明は、薄膜多層回路基板において、ラミネー
トフィルム6を多層化した多層配線層部1と、コア基板
2とを一体化したことを特徴とする。
【0016】この様に、ラミネートフィルム6を用いて
多層配線層部1を構成しているので、多層化工程が簡略
化され、且つ、薬品類の使用工程及び使用量が低減する
ので、環境性に優れる。
【0017】(2)また、本発明は、上記(1)におい
て、多層配線層部1における層間を接続するためのビア
ホール3,4の一部が2以上の層間絶縁膜を貫通するこ
とを特徴とする。
【0018】この様に、2以上の層間絶縁膜を介して上
下の配線パターン5を接続する際に、2以上の層間絶縁
膜を貫通するビアホール3,4を設けて直接接続するこ
とによってビアホール3,4の占有空間を低減すること
ができ、それによって高密度化が可能になる。
【0019】(3)また、本発明は、薄膜多層回路基板
の製造方法において、多層配線層部1をフィルムラミネ
ート法によって形成したのち、多層配線層部1をコア基
板2に導電的に接続し、一体化したことを特徴とする。
【0020】(4)また、本発明は、上記(3)におい
て、多層配線層部1における層間を接続するための2以
上の層間絶縁膜を貫通するビアホール3,4を形成する
工程を有することを特徴とする。
【0021】(5)また、本発明は、上記(4)におい
て、2以上の層間絶縁膜を貫通するビアホール3,4を
レーザ加工によって形成するとともに、少なくとも導体
層の除去時におけるレーザ光の出力を、最下層の層間絶
縁膜の除去時のレーザ光の出力より大きくすることを特
徴とする。
【0022】この様に、2以上の層間絶縁膜を貫通する
ビアホール3,4をレーザ加工によって形成する際に、
レーザ光の出力を除去対象によって制御することによっ
て、層間絶縁膜となる樹脂膜7と導体層を一連の工程で
除去することができ、且つ、最下層の層間絶縁膜の除去
時のレーザ光の出力をより小さくすることにより、接続
対象となる下層配線パターン5を形成するための金属薄
膜8に損傷を与えることなくビアホール3,4を形成す
ることができる。
【0023】(6)また、本発明は、上記(3)乃至
(5)のいずれかにおいて、多層配線層部1を構成する
ラミネートフィルム6は、層間絶縁膜となる樹脂膜7、
層間絶縁膜となる樹脂膜7の少なくとも片面に設けられ
た金属薄膜8、及び、金属薄膜8の表面に設けられたパ
ターン形成マスクとなる樹脂膜9からなることを特徴と
する。
【0024】この様に、多層配線層部1を構成するラミ
ネートフィルム6は、層間絶縁膜となる樹脂膜7及び金
属薄膜8からなり、且つ、以降の配線パターン5の形成
工程を簡略化するために、金属薄膜8の表面にパターン
形成マスクとなる樹脂膜9を設けたものであることが望
ましい。
【0025】(7)また、本発明は、上記(6)におい
て、層間絶縁膜となる樹脂膜7の少なくとも片面に設け
られた金属薄膜8を、メッキ法によりビアホール3,4
に導電体を埋め込む工程におけるシード層とすることを
特徴とする。
【0026】この様に、ラミネートフィルム6に設けた
金属薄膜8を、ビアホール3,4に導電体を埋め込むメ
ッキ工程におけるシード層とすることによって、シード
層を別体で構成する必要がなく、構成及び製造工程共に
簡略化することができる。
【0027】(8)また、本発明は、上記(7)におい
て、メッキ工程が電解メッキ工程であり、層間絶縁膜と
なる樹脂膜7の少なくとも片面に設けられた金属薄膜8
を選択的に除去することによって配線パターン5を形成
することを特徴とする。
【0028】この様に、ビアホール3,4を埋め込む際
に、電解メッキ法を用いることによって速やかにビアホ
ール3,4を埋め込むことができ、また、配線パターン
5はラミネートフィルム6を構成する金属薄膜8をパタ
ーニングするサブトラクティブ法によって形成すること
により、メッキ液等の薬品類の使用量を少なくすること
ができる。
【0029】(9)また、本発明は、上記(7)におい
て、ビアホール3,4に導電体を埋め込むメッキ工程が
無電解メッキ工程または電解メッキ工程のいずれかであ
り、且つ、配線パターン5を形成する際に、層間絶縁膜
となる樹脂膜7の少なくとも片面に設けられた金属薄膜
8をシード層として無電解メッキ或いは電解メッキのい
ずれかを行うことを特徴とする。
【0030】この様に、メッキ工程としては無電解メッ
キ法を用いても良いものであり、また、配線パターン5
の形成工程においては金属薄膜8をシード層としてメッ
キするセミアディティブ法によって形成することによ
り、配線パターン5の微細化が可能になる。
【0031】(10)また、本発明は、上記(7)乃至
(9)のいずれかにおいて、金属薄膜8の表面に設けら
れた配線パターン形成マスクとなる樹脂膜9が、電解メ
ッキ工程において、電解メッキのための電極を金属薄膜
8に接続する際の支持膜として作用することを特徴とす
る。
【0032】この様に、ラミネートフィルム6を構成す
る配線パターン形成マスクとなる樹脂膜9を、電解メッ
キ工程において、電極を金属薄膜8に接続する際の支持
膜になるように構成することによって、構成を複雑化す
ることなく電解メッキ工程におけるシード層の損傷を防
止することができる。
【0033】
【発明の実施の形態】ここで、図2乃至図4を参照し
て、本発明の第1の実施の形態の多層プリント配線板の
製造工程を説明する。 図2(a)参照 まず、厚さ20〜50μm、例えば、30μmの熱可塑
性樹脂、例えば、ポリイミド系熱可塑性樹脂からなる樹
脂層12の両面に厚さ5〜15μm、例えば、10μm
のCu薄膜13,14を張りつけたドライフィルム11
を用意する。
【0034】このドライフィルム11を構成するCu薄
膜13,14の表面には、Cu薄膜13,14を支持
し、且つ、Cu薄膜13,14のパターニング工程にお
いてエッチングマスクとなる厚さ5〜20μm、例え
ば、15μmの支持膜15,16を設ける。なお、支持
膜15,16は、パターニング工程としてフォトプロセ
スを用いた場合にはドライフィルムレジストを用い、ま
た、エキシマレーザ、炭酸ガスレーザ、或いは、Nd:
YAGレーザ等を用いたレーザ加工によってパターニン
グする場合には、レーザ加工が可能な樹脂を用いれば良
く、ここではドライフィルムレジストとする。
【0035】図2(b)参照 次いで、ドライフィルム11を真空吸引で固定したの
ち、Nd:YAGレーザの第4高調波(λ=266n
m)を用い、発振周波数を低くしレーザ光出力を大きく
した状態でレーザ光17を選択的に照射し、支持膜16
及びCu薄膜14を除去し、次いで、発振周波数を高く
しレーザ光出力を小さくした状態でレーザ光17を照射
して樹脂層12を除去して、ビアホール18を形成す
る。
【0036】このレーザ加工工程において、波長が26
6nmの紫外線を用いているので、樹脂と金属の両方を
効率的に除去することができ、且つ、レーザ光17の出
力を除去対象に応じて調整しているので、Cu薄膜13
を損傷することなく、且つ、Cu薄膜13をエッチング
停止層として樹脂層12を精度良く除去することが可能
になる。
【0037】図2(c)参照 次いで、ドライフィルム11の端部に露出するCu薄膜
13、即ち、端子部19に電解メッキのための電極を接
続し、支持膜15でドライフィルム11を固定した状態
でメッキ浴中で電解メッキを行うことによって、ビアホ
ール18の内部をCuで埋め込んでCuビア20を形成
する。
【0038】なお、この場合のCuビア20の高さは、
後のパターニング工程におけるエッチング量を補償する
程度に余分に高く形成しておく。また、端子部19は、
図2(b)のビアホール18の形成工程で同時に設けて
も良いし、或いは、ドライフィルム11自体の製造工程
において、予め端部を露出させるようにしても良い。
【0039】図2(d)参照 次いで、フォトプロセスによって支持膜16を選択的に
エッチング除去して、配線パターンを形成するための開
口部21を有するエッチングマスクを形成する。
【0040】図2(e)及び(f)参照 次いで、開口部21を設けた支持膜16をエッチングマ
スクとしてCu薄膜14をエッチングしたのち、支持膜
16を剥離することによって配線パターン22が得られ
る。
【0041】図3(g)参照 次いで、熱可塑性樹脂からなる樹脂層24の片面だけに
Cu薄膜25及び支持膜26を設けたドライフィルム2
3を真空に吸引した雰囲気下において、押圧しながら加
熱することによってラミネートする。このラミネート工
程において、樹脂層24と樹脂層12とがボイドを生ず
ることなく密着するので、隣接する配線パターン22の
間の凹部は樹脂で充填されることになる。
【0042】図3(h)参照 次いで、再び、266nmの紫外線のレーザ光27を、
除去対象に応じて出力を調整しながら照射することによ
って、Cu薄膜25に達する2層の層間絶縁膜となる樹
脂層12及び樹脂層24を貫通するビアホール28を形
成する。
【0043】図3(i)参照 次いで、再び、電解メッキによってビアホール28の内
部をCuで埋め込んでCuビア29を形成する。なお、
この場合には、新たにラミネートしたドライフィルム2
3のCu薄膜25の端子部に電解メッキの際の電極を接
続してCu薄膜25がシード層となり、また、支持膜2
6がシード層を支える支持膜となるものであり、この場
合の端子部もビアホール28の形成工程で形成しても良
いし、或いは、ドライフィルム23自体に予め設けてお
いても良いものである。
【0044】図3(j)参照 次いで、再び、フォトプロセスによって支持膜15を選
択的にエッチング除去して、配線パターンを形成するた
めの開口部を有するエッチングマスクとし、このエッチ
ングマスクを利用してCu薄膜13をエッチングしたの
ち、支持膜15を剥離することによって配線パターン3
0を形成する。
【0045】図3(k)参照 次いで、反対側の面に対しても、フォトプロセスによっ
て支持膜26を選択的にエッチング除去して、配線パタ
ーンを形成するための開口部を有するエッチングマスク
とし、このエッチングマスクを利用してCu薄膜25を
エッチングしたのち、支持膜26を剥離することによっ
て配線パターン31を形成する。
【0046】図3(l)参照 次いで、再び、熱可塑性樹脂からなる樹脂層の片面だけ
にCu薄膜及び支持膜を設けたドライフィルム32,3
3を真空に吸引した雰囲気下において、配線パターン3
0及び配線パターン31を形成した面に夫々押圧しなが
ら加熱することによってラミネートする。
【0047】図4(m)参照 次いで、再び、266nmの紫外線のレーザ光34を、
除去対象に応じて出力を調整しながら照射することによ
って、ドライフィルム33を構成するCu薄膜に達する
樹脂層39乃至樹脂層40の4層の層間絶縁膜を貫通す
るビアホール35を形成する。
【0048】図4(n)参照 次いで、再び、電解メッキによってビアホール35の内
部をCuで埋め込んでCuビア36を形成したのち、両
側のドライフィルム32,33を構成するCu薄膜をパ
ターニングして配線パターン37,38を形成すること
によって多層のラミネートフィルムからなる多層配線層
部が完成する。なお、この場合にも、新たにラミネート
したドライフィルム33のCu薄膜の端子部に電解メッ
キの際の電極を接続してCu薄膜をシード層とするが、
端子はビアホール35の形成工程で形成しても良いし、
或いは、ドライフィルム33自体に予め設けておいても
良いものである。
【0049】図4(o)参照 最後に、真空に吸引した雰囲気下において、スルーホー
ル42の内壁をCuメッキしたコア基板41に、多層配
線層部を押圧しながら加熱して一体化することによって
多層プリント配線板、即ち、薄膜多層回路基板が完成す
る。
【0050】なお、図においては、コア基板41の片側
にしかフィルムラミネート法により形成した多層配線層
部を一体化していないが、コア基板41の両面にフィル
ムラミネート法により形成した多層配線層部を貼り付け
ても良いものであり、両面に貼り付けた方が、応力が両
面に均等に加わるので、薄膜多層回路基板の湾曲、撓み
を防止することができる。
【0051】この様に、本発明の第1の実施の形態にお
いては、多層配線層部をドライフィルムを用いたフィル
ムラミネート法によって形成しているので、多段階のビ
ルドアップ工程が簡略化され、また、2層以上の層間絶
縁膜で分離された上下の配線パターンを2層以上の層間
絶縁膜を貫通するビアホール内に充填したCuビアによ
って直接接続しているのでビアホール或いはCuビアの
占有空間を少なくすることができ、それによって、薄膜
多層回路基板を高密度化することができる。
【0052】また、ドライフィルムを用いているので、
樹脂ワニス等による層間絶縁膜の形成工程が不要になる
ため層間絶縁膜の成膜工程に伴う溶剤等が不要になり、
且つ、ビアホールの形成工程をレーザ加工で行っている
ので、化学エッチング工程に伴うエッチング液等も不要
になり、さらに、支持膜をそのままエッチングマスクと
して用いているのでフォトレジストの塗布工程が不要に
なるので、使用する薬品種類及び使用量を低減すること
ができ、それによって環境に調和した製造プロセスにす
ることができる。
【0053】次に、図5乃至図7を参照して、本発明の
第2の実施の形態のセミアディティブ法による多層プリ
ント配線板の製造工程を説明する。 図5(a)参照 まず、厚さ20〜50μm、例えば、30μmの熱可塑
性樹脂、例えば、ポリイミド系熱可塑性樹脂からなる樹
脂層42の両面に無電解メッキ工程或いは電解メッキ工
程におけるシード層となる厚さ1〜2μm、例えば、
1.5μmのシードCu薄膜53,54を張りつけたド
ライフィルム51を用意する。
【0054】この場合も、ドライフィルム51を構成す
るシードCu薄膜53,54の表面には、シードCu薄
膜53,54を支持し、且つ、配線パターンの形成工程
においてメッキ保護マスクとなる厚さ5〜50μm、例
えば、20μmの支持膜55,56を設ける。なお、こ
の場合の支持膜55,56も、パターニング工程として
フォトプロセスを用いた場合にはドライフィルムレジス
トを用い、また、エキシマレーザ、炭酸ガスレーザ、或
いは、Nd:YAGレーザ等を用いたレーザ加工によっ
てパターニングする場合には、レーザ加工が可能な樹脂
を用いれば良く、ここではドライフィルムレジストとす
る。
【0055】図5(b)参照 次いで、ドライフィルム51を真空吸引で固定したの
ち、Nd:YAGレーザの第4高調波(λ=266n
m)を用い、発振周波数を低くしレーザ光出力を大きく
した状態でレーザ光57を選択的に照射し、支持膜56
及びシードCu薄膜54を除去し、次いで、発振周波数
を高くしレーザ光出力を小さくした状態でレーザ光57
を照射して樹脂層52を除去して、ビアホール58を形
成する。
【0056】図5(c)参照 次いで、ドライフィルム51の端部に露出するシードC
u薄膜53、即ち、端子部59に電解メッキのための電
極を接続し、支持膜55でドライフィルム51を固定し
た状態でメッキ浴中で電解メッキを行うことによって、
ビアホール58の内部をCuで埋め込んでCuビア60
を形成する。
【0057】なお、この場合のCuビア60の高さは、
シードCu薄膜54の上面とほぼ同じ高さに形成する。
また、この場合の端子部59も、図5(b)のビアホー
ル58の形成工程で同時に設けても良いし、或いは、ド
ライフィルム51自体の製造工程において、予め端部を
露出させるようにしても良い。
【0058】図5(d)参照 次いで、フォトプロセスによって支持膜56を選択的に
エッチング除去して、配線パターンを形成するための電
解メッキ工程におけるメッキ保護マスクとなる支持膜パ
ターン61を形成する。
【0059】図5(e)参照 次いで、支持膜パターン61をメッキ保護マスクとして
電解メッキを行うことによって、シードCu薄膜54の
露出部及びCuビア60の表面に、支持膜パターン61
の膜厚以下の厚さのCuメッキ層62を形成する。
【0060】図5(f)参照 次いで、支持膜パターン61を剥離したのち、全面エッ
チングを施すことによって、支持膜パターン61に覆わ
れていたためCuメッキ層62が形成されなかた領域の
シードCu薄膜54を選択的に除去して配線パターン6
3を形成する。なお、この全面エッチング工程におい
て、Cuメッキ層62の表面も若干エッチングされるこ
とになる。
【0061】図6(g)参照 次いで、熱可塑性樹脂からなる樹脂層65の片面だけに
シードCu薄膜66及び支持膜67を設けたドライフィ
ルム64を真空に吸引した雰囲気下において、押圧しな
がら加熱することによってラミネートする。
【0062】図6(h)参照 次いで、再び、266nmの紫外線のレーザ光68を、
除去対象に応じて出力を調整しながら照射することによ
って、シードCu薄膜53に達する2層の層間絶縁膜と
なる樹脂層65及び樹脂層54を貫通するビアホール6
9を形成する。
【0063】図6(i)参照 次いで、再び、電解メッキによってビアホール69の内
部をCuで埋め込んでCuビア70を形成する。
【0064】図6(j)参照 次いで、再び、フォトプロセスによって支持膜67を選
択的にエッチング除去して、Cuメッキ層を形成するた
めの支持膜パターンを形成し、この支持膜パターンをメ
ッキ保護マスクとして電解メッキを行うことによってシ
ードCu薄膜66の露出部及びCuビア70の表面にC
uメッキ層を形成したのち、支持膜パターンを剥離し、
全面エッチングを施すことによって、配線パターン71
を形成する。
【0065】図6(k)参照 次いで、再び、熱可塑性樹脂からなる樹脂層73の片面
だけにシードCu薄膜74及び支持膜75を設けたドラ
イフィルム72を真空に吸引した雰囲気下において、配
線パターン71を形成した面に押圧しながら加熱するこ
とによってラミネートする。
【0066】図7(l)参照 次いで、再び、266nmの紫外線のレーザ光を、除去
対象に応じて出力を調整しながら照射することによっ
て、樹脂層73乃至樹脂層52に渡って全体を貫通する
ビアホール76を形成したのち、電解メッキを施すこと
によってビアホール76の内壁にCuメッキ層77を形
成する。
【0067】図7(m)参照 次いで、再び、フォトプロセスによって支持膜55,7
5を選択的にエッチング除去して、Cuメッキ層を形成
するための支持膜パターンを形成し、この支持膜パター
ンをメッキ保護マスクとして電解メッキを行うことによ
ってシードCu薄膜53,74の露出部及びCuメッキ
層77の表面にCuメッキ層を形成したのち、支持膜パ
ターンを剥離し、全面エッチングを施して両面に配線パ
ターン78,79を形成することによって多層配線層部
が完成する。
【0068】最後に、真空に吸引した雰囲気下におい
て、スルーホール81の内壁をCuメッキしたコア基板
80に、多層配線層部を押圧しながら加熱して一体化す
ることによって多層プリント配線板、即ち、薄膜多層回
路基板が完成する。
【0069】なお、この場合も、図においては、コア基
板80の片側にしかフィルムラミネート法により形成し
た多層配線層部を一体化していないが、コア基板80の
両面にフィルムラミネート法により形成した多層配線層
部を貼り付けても良いものであり、両面に貼り付けた方
が、応力が両面に均等に加わるので、薄膜多層回路基板
の湾曲、撓みを防止することができる。
【0070】この様に、本発明の第2の実施の形態にお
いては、上記の第1の実施の形態と同様に、多層配線層
部をドライフィルムを用いたフィルムラミネート法によ
って形成しているので、多段階のビルドアップ工程が簡
略化され、また、2層以上の層間絶縁膜で分離された上
下の配線パターンを2層以上の層間絶縁膜を貫通するビ
アホール内に充填したCuビアによって直接接続してい
るのでビアホール或いはCuビアの占有空間を少なくす
ることができ、それによって、薄膜多層回路基板を高密
度化することができる。
【0071】また、ドライフィルムを用いているので、
樹脂ワニス等による層間絶縁膜の形成工程が不要になる
ため層間絶縁膜の成膜工程に伴う溶剤等が不要になり、
且つ、ビアホールの形成工程をレーザ加工で行っている
ので、化学エッチング工程に伴うエッチング液も不要に
なり、さらに、支持膜をそのままメッキ保護マスクとし
て用いているのでフォトレジストの塗布工程が不要にな
るので、使用する薬品種類及び使用量を低減することが
でき、それによって、環境に調和した製造プロセスにす
ることができる。
【0072】さらに、この第2の実施の形態において
は、配線パターンをセミアディティブ法によって形成し
ているので、第1の実施の形態の様にサブトラクティブ
法を用いた場合に比べて配線パターンの微細化が可能に
なり、高密度化が可能になる。但し、この第2の実施の
形態においては、配線パターンの形成工程においてメッ
キを用いているので、第1の実施の形態に比べて薬品の
使用量は若干増加することになる。
【0073】なお、上記の第2の実施の形態の説明にお
いては、配線パターンとなるCuメッキ層を形成する際
に、電解メッキ法を用いているが、無電解メッキ法、即
ち、化学メッキ法を用いても良いものである。
【0074】例えば、最近、Cuを無電解メッキする方
法として、高速(厚付け)無電解メッキ法が開発されて
おり、この高速(厚付け)無電解メッキ法を用いること
によって、生産レベルでの実用化が可能になる。なお、
無電解メッキの場合にも、Cuメッキ層を形成するため
にシード層となるシードCu薄膜は必要となる。
【0075】さらに、ビアホールを埋め込むCuビアの
形成工程、或いは、全体を貫通するビアホールの内面に
Cuメッキ層を形成する工程において、電解メッキ法に
代えて無電解メッキ法を用いても良いものであり、この
場合には、端子部59の形成工程は不要となる。
【0076】以上、本発明の各実施の形態を説明してき
たが、本発明は実施の形態に記載した構成に限られるも
のではなく、各種の変更が可能であり、例えば、使用す
るレーザ光は、Nd:YAGレーザの第4高調波(λ=
266nm)に限られるものでものではなく、高エネル
ギー密度の紫外線であれば良く、Nd:YAGレーザの
第3高調波(λ=355nm)を用いても良いし、或い
は、エキシマレーザを用いても良いものである。
【0077】また、上記の各実施の形態の説明において
は、レーザ光の出力を光出力の発振周波数依存性を利用
して制御しているが、単純に印加電力量によって制御し
ても良い。
【0078】また、上記の各実施の形態の説明において
は、支持膜としてドライフィルムレジストを用いてフォ
トプロセスでパターニングを行っているが、非感光性の
樹脂を用いて、ビアホールの形成工程と同様にレーザ加
工によってパターニングしても良いものであり、この場
合にはレーザ光によって所定パターンを描画することに
なり、スループットは低下するが、薬品の使用量が減り
環境性がより改善される。なお、この場合には、レーザ
光は必ずしも紫外線である必要はなく、Nd:YAGレ
ーザの1次光、或いは、炭酸ガスレーザを用いても良い
ものである。
【0079】また、ラミネート工程の後、何方の側から
ビアホールを形成し、且つ、配線パターンを形成するか
は任意であり、必要とする多層の層数等に応じて適宜決
定すれば良い。
【0080】また、上記の各実施の形態の説明において
は、ドライフィルムの樹脂層を熱可塑性樹脂で構成して
いるが、この様な構成に限られるものではなく、例え
ば、一部が接着層となった樹脂層を用いても良いもので
ある。
【0081】
【発明の効果】本発明によれば、多層配線層部をフィル
ムラミネート法で構成し、且つ、2層以上の層間絶縁膜
を貫通するビアホール及びビアを形成しているので、製
造工程が簡略化されるとともに、高密度化が可能にな
り、さらに、ビアホールの形成工程等をレーザ加工によ
り行っているので薬品の使用量を大幅に低減することが
でき、環境に調和した製造プロセスとすることができ
る。
【図面の簡単な説明】
【図1】本発明の原理的構成の説明図である。
【図2】本発明の第1の実施の形態の途中までの製造工
程の説明図である。
【図3】本発明の第1の実施の形態の図2以降の途中ま
での製造工程の説明図である。
【図4】本発明の第1の実施の形態の図3以降の製造工
程の説明図である。
【図5】本発明の第2の実施の形態の途中までの製造工
程の説明図である。
【図6】本発明の第2の実施の形態の図5以降の途中ま
での製造工程の説明図である。
【図7】本発明の第2の実施の形態の図6以降の製造工
程の説明図である。
【図8】従来のビルドアップ多層プリント配線板の製造
工程の説明図である。
【符号の説明】
1 多層配線層部 2 コア基板 3 ビアホール 4 ビアホール 5 配線パターン 6 ラミネートフィルム 7 樹脂膜 8 金属薄膜 9 樹脂膜 11 ドライフィルム 12 樹脂層 13 Cu薄膜 14 Cu薄膜 15 支持膜 16 支持膜 17 レーザ光 18 ビアホール 19 端子部 20 Cuビア 21 開口部 22 配線パターン 23 ドライフィルム 24 樹脂層 25 Cu薄膜 26 支持膜 27 レーザ光 28 ビアホール 29 Cuビア 30 配線パターン 31 配線パターン 32 ドライフィルム 33 ドライフィルム 34 レーザ光 35 ビアホール 36 Cuビア 37 配線パターン 38 配線パターン 39 樹脂層 40 樹脂層 41 コア基板 42 スルーホール 51 ドライフィルム 52 樹脂層 53 シードCu薄膜 54 シードCu薄膜 55 支持膜 56 支持膜 57 レーザ光 58 ビアホール 59 端子部 60 Cuビア 61 支持膜パターン 62 Cuメッキ層 63 配線パターン 64 ドライフィルム 65 樹脂層 66 シードCu薄膜 67 支持膜 68 レーザ光 69 ビアホール 70 Cuビア 71 配線パターン 72 ドライフィルム 73 樹脂層 74 シードCu薄膜 75 支持膜 76 ビアホール 77 Cuメッキ層 78 配線パターン 79 配線パターン 80 コア基板 81 スルーホール 91 コア基板 92 スルーホール 93 Cuメッキ層 94 第1配線パターン 95 第1層間絶縁膜 96 ビアホール 97 第2配線パターン 98 第2層間絶縁膜 99 第3層間絶縁膜

Claims (10)

    【特許請求の範囲】
  1. 【請求項1】 ラミネートフィルムを多層化した多層配
    線層部と、コア基板とを一体化したことを特徴とする薄
    膜多層回路基板。
  2. 【請求項2】 上記多層配線層部における層間を接続す
    るためのビアホールの一部が、2以上の層間絶縁膜を貫
    通することを特徴とする請求項1記載の薄膜多層回路基
    板。
  3. 【請求項3】 多層配線層部をフィルムラミネート法に
    よって形成したのち、前記多層配線層部をコア基板に導
    電的に接続し、一体化したことを特徴とする薄膜多層回
    路基板の製造方法。
  4. 【請求項4】 上記多層配線層部における層間を接続す
    るための2以上の層間絶縁膜を貫通するビアホールを形
    成する工程を有することを特徴とする請求項3記載の薄
    膜多層回路基板の製造方法。
  5. 【請求項5】 上記2以上の層間絶縁膜を貫通するビア
    ホールをレーザ加工によって形成するとともに、少なく
    とも導体層の除去時におけるレーザ光の出力を、最下層
    の層間絶縁膜の除去時のレーザ光の出力より大きくする
    ことを特徴とする請求項4記載の薄膜多層回路基板の製
    造方法。
  6. 【請求項6】 上記多層配線層部を構成するラミネート
    フィルムは、層間絶縁膜となる樹脂膜、前記層間絶縁膜
    となる樹脂膜の少なくとも片面に設けられた金属薄膜、
    及び、前記金属薄膜の表面に設けられたパターン形成マ
    スクとなる樹脂膜からなることを特徴とする請求項3乃
    至5のいずれか1項に記載の薄膜多層回路基板の製造方
    法。
  7. 【請求項7】 上記層間絶縁膜となる樹脂膜の少なくと
    も片面に設けられた金属薄膜を、メッキ法によりビアホ
    ールに導電体を埋め込む工程におけるシード層とするこ
    とを特徴とする請求項6記載の薄膜多層回路基板の製造
    方法。
  8. 【請求項8】 上記メッキ工程が電解メッキ工程であ
    り、上記層間絶縁膜となる樹脂膜の少なくとも片面に設
    けられた金属薄膜を選択的に除去することによって配線
    パターンを形成することを特徴とする請求項7記載の薄
    膜多層回路基板の製造方法。
  9. 【請求項9】 上記メッキ工程が無電解メッキ工程また
    は電解メッキ工程のいずれかであり、且つ、配線パター
    ンを形成する際に、上記層間絶縁膜となる樹脂膜の少な
    くとも片面に設けられた金属薄膜をシード層として無電
    解メッキ或いは電解メッキのいずれかを行うことを特徴
    とする請求項7記載の薄膜多層回路基板の製造方法。
  10. 【請求項10】 上記金属薄膜の表面に設けられた配線
    パターン形成マスクとなる樹脂膜が、電解メッキ工程に
    おいて、電解メッキのための電極を前記金属薄膜に接続
    する際の支持膜として作用することを特徴とする請求項
    7乃至9のいずれか1項に記載の薄膜多層回路基板の製
    造方法。
JP7981198A 1998-03-26 1998-03-26 薄膜多層回路基板の製造方法 Expired - Fee Related JP4128649B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7981198A JP4128649B2 (ja) 1998-03-26 1998-03-26 薄膜多層回路基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7981198A JP4128649B2 (ja) 1998-03-26 1998-03-26 薄膜多層回路基板の製造方法

Publications (2)

Publication Number Publication Date
JPH11274731A true JPH11274731A (ja) 1999-10-08
JP4128649B2 JP4128649B2 (ja) 2008-07-30

Family

ID=13700603

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7981198A Expired - Fee Related JP4128649B2 (ja) 1998-03-26 1998-03-26 薄膜多層回路基板の製造方法

Country Status (1)

Country Link
JP (1) JP4128649B2 (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020050720A (ko) * 2000-12-21 2002-06-27 구리다 히데유키 다층 플렉시블 배선판의 제조 방법
JP2002217551A (ja) * 2000-11-16 2002-08-02 Toppan Printing Co Ltd 多層配線基板及びその製造方法、並びにレーザードリル装置
JP2002252465A (ja) * 2001-02-26 2002-09-06 Kyocera Corp 多層配線基板とその製造方法
WO2002092276A1 (fr) * 2001-05-11 2002-11-21 Mitsubishi Denki Kabushiki Kaisha Procede et dispositif d'usinage au laser de materiaux stratifies
WO2003009661A1 (en) * 2001-07-12 2003-01-30 Meiko Electronics Co., Ltd. Core substrate, and multilayer circuit board using it
JP2007134389A (ja) * 2005-11-08 2007-05-31 Nec Toppan Circuit Solutions Inc 印刷配線板およびその製造方法
JP2007294708A (ja) * 2006-04-26 2007-11-08 Toppan Printing Co Ltd 多層配線基板およびその製造方法
JP2008235801A (ja) * 2007-03-23 2008-10-02 Nippon Mektron Ltd 多層プリント配線板およびその製造方法
JP2010232418A (ja) * 2009-03-27 2010-10-14 Tdk Corp 多層配線板及びその製造方法
JP2013501345A (ja) * 2009-07-31 2013-01-10 エーティーアイ・テクノロジーズ・ユーエルシー 非対称なビルドアップ層を有する基板を製造する方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002217551A (ja) * 2000-11-16 2002-08-02 Toppan Printing Co Ltd 多層配線基板及びその製造方法、並びにレーザードリル装置
KR20020050720A (ko) * 2000-12-21 2002-06-27 구리다 히데유키 다층 플렉시블 배선판의 제조 방법
JP2002252465A (ja) * 2001-02-26 2002-09-06 Kyocera Corp 多層配線基板とその製造方法
WO2002092276A1 (fr) * 2001-05-11 2002-11-21 Mitsubishi Denki Kabushiki Kaisha Procede et dispositif d'usinage au laser de materiaux stratifies
WO2003009661A1 (en) * 2001-07-12 2003-01-30 Meiko Electronics Co., Ltd. Core substrate, and multilayer circuit board using it
JP2007134389A (ja) * 2005-11-08 2007-05-31 Nec Toppan Circuit Solutions Inc 印刷配線板およびその製造方法
JP2007294708A (ja) * 2006-04-26 2007-11-08 Toppan Printing Co Ltd 多層配線基板およびその製造方法
JP2008235801A (ja) * 2007-03-23 2008-10-02 Nippon Mektron Ltd 多層プリント配線板およびその製造方法
JP2010232418A (ja) * 2009-03-27 2010-10-14 Tdk Corp 多層配線板及びその製造方法
JP2013501345A (ja) * 2009-07-31 2013-01-10 エーティーアイ・テクノロジーズ・ユーエルシー 非対称なビルドアップ層を有する基板を製造する方法

Also Published As

Publication number Publication date
JP4128649B2 (ja) 2008-07-30

Similar Documents

Publication Publication Date Title
CN1230053C (zh) 印刷电路板及其制造方法
CN101257773B (zh) 多层印刷电路板的制造方法
US8409982B2 (en) Method of forming solid blind vias through the dielectric coating on high density interconnect (HDI) substrate materials
KR101811940B1 (ko) 미세 비아가 형성된 다층 회로기판 제조방법
KR100897650B1 (ko) 다층 인쇄회로기판의 제조방법
KR100222752B1 (ko) 레이저를 이용한 다층 인쇄회로기판의 제조방법
JP4128649B2 (ja) 薄膜多層回路基板の製造方法
JP3224803B2 (ja) 回路板の製造方法
JPH04283992A (ja) プリント回路基板の製造方法
KR100642167B1 (ko) 다층 회로의 제조방법
KR101862243B1 (ko) 비아 및 미세 회로를 가진 인쇄회로기판을 제조하는 방법 및 그 방법에 의한 인쇄회로기판
US20020084244A1 (en) Method of making multilayer substrate
JP2002134918A (ja) 多層プリント配線板の製造方法
KR100813441B1 (ko) 회로 선폭 및 피치를 미세화한 다층 인쇄 회로 기판 제조방법
JP2005108941A (ja) 多層配線板及びその製造方法
KR20030042339A (ko) 인쇄배선기판의 관통 홀 형성방법
JP2000353871A (ja) プリント配線板及びその製造方法
KR100704917B1 (ko) 인쇄회로기판 및 그 제조방법
KR100897669B1 (ko) 다층 인쇄회로기판의 제조방법
KR20090105704A (ko) 캐패시터 내장형 인쇄회로기판 및 그 제조방법
KR19990047208A (ko) 다층인쇄회로기판의 제조방법
JPH10270850A (ja) ビルドアッププリント配線板およびその製造方法
JP2004047588A (ja) 多層プリント配線板およびその製造方法
JPH11330702A (ja) 多層プリント配線板の製造方法
JP2000315865A (ja) プリント基板及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050224

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070306

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070501

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070911

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071109

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080422

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080515

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110523

Year of fee payment: 3

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120523

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130523

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140523

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees