JPH11274732A - 多層電子部品搭載用基板 - Google Patents
多層電子部品搭載用基板Info
- Publication number
- JPH11274732A JPH11274732A JP10098555A JP9855598A JPH11274732A JP H11274732 A JPH11274732 A JP H11274732A JP 10098555 A JP10098555 A JP 10098555A JP 9855598 A JP9855598 A JP 9855598A JP H11274732 A JPH11274732 A JP H11274732A
- Authority
- JP
- Japan
- Prior art keywords
- mounting
- electronic component
- multilayer electronic
- hole
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
- H10W72/07554—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting changes in dispositions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/547—Dispositions of multiple bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】
【課題】 高密度実装を実現でき，製造工程数を削減で
きる多層電子部品搭載用基板を提供する。 【解決手段】 導体パターン２１１，２０２，２０３，
２１４，２０５，２１６を有する複数の絶縁基板７１〜
７３を，プリプレグ６を介在させて積層してなる積層板
７と，電子部品搭載用の搭載用凹部３と，異層の導体パ
ターン同士を電気的に接続するための導通用孔１１と，
外部と電気の導出入を行うための半田ボール８などの接
続端子とを有する。導通用孔１１の底部は被覆パッド２
５により被覆されており，その内部には金属めっき膜２
６などの導電材料が供給されている。搭載用凹部は，多
層電子部品搭載用基板の接続端子が設けられている側に
開口していること，その内壁には導体パターンの一部が
配置されていることが好ましい。
きる多層電子部品搭載用基板を提供する。 【解決手段】 導体パターン２１１，２０２，２０３，
２１４，２０５，２１６を有する複数の絶縁基板７１〜
７３を，プリプレグ６を介在させて積層してなる積層板
７と，電子部品搭載用の搭載用凹部３と，異層の導体パ
ターン同士を電気的に接続するための導通用孔１１と，
外部と電気の導出入を行うための半田ボール８などの接
続端子とを有する。導通用孔１１の底部は被覆パッド２
５により被覆されており，その内部には金属めっき膜２
６などの導電材料が供給されている。搭載用凹部は，多
層電子部品搭載用基板の接続端子が設けられている側に
開口していること，その内壁には導体パターンの一部が
配置されていることが好ましい。
Description
【０００１】
【技術分野】本発明は，多層電子部品搭載用基板に関
し，特に高密度実装化を図ることができるものに関す
る。
し，特に高密度実装化を図ることができるものに関す
る。
【０００２】
【従来技術】従来，多層プリント配線板の製造方法とし
ては，図１３〜図２０に示すごとく，絶縁基板の表面に
導体パターン及び絶縁層を順次形成しながらこれらを積
層するビルドアップ方法がある。即ち，まず，図１３に
示すごとく，絶縁基板９７０に導通用孔９１０及び導体
パターン９２０を形成し，その表面にプリプレグ９６を
介在させて銅箔９２を積層する。次いで，図１４に示す
ごとく，これらを熱圧着して積層板９７となす。
ては，図１３〜図２０に示すごとく，絶縁基板の表面に
導体パターン及び絶縁層を順次形成しながらこれらを積
層するビルドアップ方法がある。即ち，まず，図１３に
示すごとく，絶縁基板９７０に導通用孔９１０及び導体
パターン９２０を形成し，その表面にプリプレグ９６を
介在させて銅箔９２を積層する。次いで，図１４に示す
ごとく，これらを熱圧着して積層板９７となす。
【０００３】次いで，図１５に示すごとく，エッチング
により銅箔９２の導通用孔形成部分に開口孔９２２を穿
設し，次いで該開口孔９２２に対してレーザーを照射し
てレーザー孔９１１を穿設する。次いで，図１６に示す
ごとく，レーザー孔９１１の内壁に金属めっき膜９１２
を被覆して導通用孔９１となすとともに，銅箔９２をエ
ッチングして導体パターン９２１を形成する。
により銅箔９２の導通用孔形成部分に開口孔９２２を穿
設し，次いで該開口孔９２２に対してレーザーを照射し
てレーザー孔９１１を穿設する。次いで，図１６に示す
ごとく，レーザー孔９１１の内壁に金属めっき膜９１２
を被覆して導通用孔９１となすとともに，銅箔９２をエ
ッチングして導体パターン９２１を形成する。
【０００４】その後，積層板９７に対して，上記と同様
に，プリプレグ９６及び銅箔９２の積層工程（図１
７），圧着工程（図１８），開口孔９２２及びレーザー
孔９１１の穿設工程（図１９），導通用孔９１及び導体
パターン９２１のパターン形成工程（図２０）を繰り返
して多層プリント配線板９を形成する。
に，プリプレグ９６及び銅箔９２の積層工程（図１
７），圧着工程（図１８），開口孔９２２及びレーザー
孔９１１の穿設工程（図１９），導通用孔９１及び導体
パターン９２１のパターン形成工程（図２０）を繰り返
して多層プリント配線板９を形成する。
【０００５】上記の製造方法においては，レーザーを用
いて導通用孔を形成しているため，導通用孔を微小にす
ることができる。そのため，導通用孔及び導体パターン
の高密度実装に適している。
いて導通用孔を形成しているため，導通用孔を微小にす
ることができる。そのため，導通用孔及び導体パターン
の高密度実装に適している。
【０００６】
【解決しようとする課題】しかしながら，上記従来の多
層電子部品搭載用基板の製造方法においては，１層の導
体パターンを形成するごとに，積層工程，熱圧着工程，
開口孔及びレーザー孔の穿設工程，導通用孔及び導体パ
ターンの形成工程を順次繰り返して行わなければならな
い。そのため，多層になればなるほど工程数が多くな
り，多層電子部品搭載用基板の製造コストが高くなる。
層電子部品搭載用基板の製造方法においては，１層の導
体パターンを形成するごとに，積層工程，熱圧着工程，
開口孔及びレーザー孔の穿設工程，導通用孔及び導体パ
ターンの形成工程を順次繰り返して行わなければならな
い。そのため，多層になればなるほど工程数が多くな
り，多層電子部品搭載用基板の製造コストが高くなる。
【０００７】また，積層ごとに位置合わせを行わなけれ
ばならない。その位置合わせも，わずかな位置ずれが，
後の積層工程に大きな影響を与え，すべての層について
正確に位置合わせを行うことが困難である。特に，最後
の積層工程で形成される最表面の導体パターンには，多
層電子部品搭載用基板に流れるすべての電気情報が集約
されるため，非常に高密度に配線されることになる。そ
のため，わずかな位置ずれは，導体パターンの高密度実
装の妨げとなる。
ばならない。その位置合わせも，わずかな位置ずれが，
後の積層工程に大きな影響を与え，すべての層について
正確に位置合わせを行うことが困難である。特に，最後
の積層工程で形成される最表面の導体パターンには，多
層電子部品搭載用基板に流れるすべての電気情報が集約
されるため，非常に高密度に配線されることになる。そ
のため，わずかな位置ずれは，導体パターンの高密度実
装の妨げとなる。
【０００８】本発明はかかる従来の問題点に鑑み，高密
度実装を実現でき，製造工程数を削減できる多層電子部
品搭載用基板を提供しようとするものである。
度実装を実現でき，製造工程数を削減できる多層電子部
品搭載用基板を提供しようとするものである。
【０００９】
【課題の解決手段】本発明は，導体パターンを有する複
数の絶縁基板を，プリプレグを介在させて積層してなる
積層板と，電子部品搭載用の搭載用凹部と，異層の導体
パターン同士を電気的に接続するための導通用孔と，外
部と電気の導出入を行うための接続端子とを有する多層
電子部品搭載用基板であって，上記導通用孔の底部は被
覆パッドにより被覆されており，該導通用孔の内部には
導電材料が供給されていることを特徴とする多層電子部
品搭載用基板である。
数の絶縁基板を，プリプレグを介在させて積層してなる
積層板と，電子部品搭載用の搭載用凹部と，異層の導体
パターン同士を電気的に接続するための導通用孔と，外
部と電気の導出入を行うための接続端子とを有する多層
電子部品搭載用基板であって，上記導通用孔の底部は被
覆パッドにより被覆されており，該導通用孔の内部には
導電材料が供給されていることを特徴とする多層電子部
品搭載用基板である。
【００１０】本発明において，絶縁基板とは，フィラー
を含浸させた樹脂基板である。絶縁基板には，予め導体
パターンが形成されていたり導通用孔が形成されていて
もよい。積層板とは，複数の絶縁基板を，プリプレグを
介在させて積層，圧着して一体化した多層板をいう。
を含浸させた樹脂基板である。絶縁基板には，予め導体
パターンが形成されていたり導通用孔が形成されていて
もよい。積層板とは，複数の絶縁基板を，プリプレグを
介在させて積層，圧着して一体化した多層板をいう。
【００１１】本発明の多層電子部品搭載用基板は，導体
パターンを有する複数の絶縁基板を，プリプレグを介在
させて積層したものである。そのため，従来のように１
層ずつ積み重ねながら導体パターンを形成する手間が省
け製造工数を大幅に削減できる。また，各絶縁基板間の
位置ずれも最小限に留めることができる。そのため，導
体パターンを積層間で正確な位置に配置することがで
き，高密度実装が実現できる。
パターンを有する複数の絶縁基板を，プリプレグを介在
させて積層したものである。そのため，従来のように１
層ずつ積み重ねながら導体パターンを形成する手間が省
け製造工数を大幅に削減できる。また，各絶縁基板間の
位置ずれも最小限に留めることができる。そのため，導
体パターンを積層間で正確な位置に配置することがで
き，高密度実装が実現できる。
【００１２】また，多層電子部品搭載用基板は，電子部
品を搭載するための搭載用凹部を有する。搭載用凹部
は，底部及び内壁により囲まれている。そのため，搭載
用凹部に，導体パターンとの接続面積を広範囲に設ける
ことができる。このため，搭載用凹部周辺に高密度に導
体パターンを形成することができる。
品を搭載するための搭載用凹部を有する。搭載用凹部
は，底部及び内壁により囲まれている。そのため，搭載
用凹部に，導体パターンとの接続面積を広範囲に設ける
ことができる。このため，搭載用凹部周辺に高密度に導
体パターンを形成することができる。
【００１３】また，多層電子部品搭載用基板は，上記導
体パターン及び搭載用凹部だけでなく，外部接続用の接
続端子を有している。そのため，多層電子部品搭載用基
板に伝達された電流は，自在に電子部品及び外部材との
間を流れ，優れた電気特性を発揮する。
体パターン及び搭載用凹部だけでなく，外部接続用の接
続端子を有している。そのため，多層電子部品搭載用基
板に伝達された電流は，自在に電子部品及び外部材との
間を流れ，優れた電気特性を発揮する。
【００１４】更に，多層電子部品搭載用基板は，異層の
導体パターン同士を，導通用孔により接続している。導
通用孔は，その片面が被覆パッドにより被覆されてい
る。このため，導通用孔内の導電材料と被覆パッドとの
接続面積が広い。したがって，微小な直径を有する導通
用孔であっても，導通用孔内の導電材料と被覆パッドと
の間を確実に接続できる。被覆パッドは，同一層の導体
パターンと接続させることができるため，導通用孔及び
被覆パッドを介して異層の導体パターン同士を確実に電
気的に接続できる。
導体パターン同士を，導通用孔により接続している。導
通用孔は，その片面が被覆パッドにより被覆されてい
る。このため，導通用孔内の導電材料と被覆パッドとの
接続面積が広い。したがって，微小な直径を有する導通
用孔であっても，導通用孔内の導電材料と被覆パッドと
の間を確実に接続できる。被覆パッドは，同一層の導体
パターンと接続させることができるため，導通用孔及び
被覆パッドを介して異層の導体パターン同士を確実に電
気的に接続できる。
【００１５】また，上記搭載用凹部は，上記多層電子部
品搭載用基板の上記接続端子が設けられている側に開口
していることが好ましい。この多層電子部品搭載用基板
は，一般にキャビティダウン型といわれ，相手部材に配
置したときに搭載用凹部が相手部材に対面することにな
る。このため，電子部品と接続端子との間を，外部材に
対面する最表面の導体パターンを通じて高密度に導電さ
せることができる。
品搭載用基板の上記接続端子が設けられている側に開口
していることが好ましい。この多層電子部品搭載用基板
は，一般にキャビティダウン型といわれ，相手部材に配
置したときに搭載用凹部が相手部材に対面することにな
る。このため，電子部品と接続端子との間を，外部材に
対面する最表面の導体パターンを通じて高密度に導電さ
せることができる。
【００１６】上記搭載用凹部は，その内壁又は底部に導
体パターンの一部が配置されていることが好ましい。こ
れにより，搭載用凹部周辺に高密度に導体パターンを設
けることができる。また，接続端子は，例えば，半田ボ
ール，導体ピンである。導通用孔内に供給される導電材
料は，金属めっき膜，半田，導電性フィラーを含浸させ
た樹脂などがある。
体パターンの一部が配置されていることが好ましい。こ
れにより，搭載用凹部周辺に高密度に導体パターンを設
けることができる。また，接続端子は，例えば，半田ボ
ール，導体ピンである。導通用孔内に供給される導電材
料は，金属めっき膜，半田，導電性フィラーを含浸させ
た樹脂などがある。
【００１７】また，本発明の多層電子部品搭載用基板
は，被覆パッドにより被覆された導通用孔だけでなく，
上下端が開口しランドにより周囲を囲まれているスルー
ホールを設けることができる。また，搭載用凹部の底部
は，放熱板により被覆されていていることが好ましい。
これにより，電子部品から発する熱を放熱板に直接伝達
できるため，放熱性が高くなる。
は，被覆パッドにより被覆された導通用孔だけでなく，
上下端が開口しランドにより周囲を囲まれているスルー
ホールを設けることができる。また，搭載用凹部の底部
は，放熱板により被覆されていていることが好ましい。
これにより，電子部品から発する熱を放熱板に直接伝達
できるため，放熱性が高くなる。
【００１８】上記多層電子部品搭載用基板を製造する方
法としては，例えば，複数の絶縁基板を，プリプレグを
介在させて積層してなる積層板を有するとともに，該積
層板の表面に設けた表面パターンと，積層板の内部に設
けた内部パターンと，上記表面パターンと上記内部パタ
ーンとを電気的に接続する導通用孔と，電子部品を搭載
するための搭載用凹部と，外部との電気の導出入を行な
うための接続端子とを有する多層電子部品搭載用基板の
製造方法において，絶縁基板の表面に表面パターンを形
成するとともに，積層板を形成したときに表面パターン
と内部パターンとの間を導通させる導通用孔の形成部分
の底部を被覆パッドにより被覆する工程と，上記各絶縁
基板に搭載用凹部を形成するための搭載用穴を形成する
工程と，積層板を形成したときに少なくとも最表面に位
置する絶縁基板とその内部に配置されるプリプレグとを
貫通する導通用孔の形成部分に，ドリルを用いてドリル
孔を穿設する工程と，上記複数の絶縁基板を，隣接する
絶縁基板に設けられた搭載用穴に対応した開口穴を有す
るプリプレグを介在させて積層するとともにその最外層
に金属箔を積層し，これらを圧着して積層板を得る工程
と，上記ドリル孔に対してレーザーを照射して被覆パッ
ドを底部とするレーザー孔を穿設する工程と，該レーザ
ー孔の内部に導電材料を供給して導通用孔となす工程
と，上記積層板の最外層の金属箔をエッチングして表面
パターンを形成する工程と，上記表面パターンに接続端
子を接続する工程とからなることを特徴とする多層電子
部品搭載用基板の製造方法がある。
法としては，例えば，複数の絶縁基板を，プリプレグを
介在させて積層してなる積層板を有するとともに，該積
層板の表面に設けた表面パターンと，積層板の内部に設
けた内部パターンと，上記表面パターンと上記内部パタ
ーンとを電気的に接続する導通用孔と，電子部品を搭載
するための搭載用凹部と，外部との電気の導出入を行な
うための接続端子とを有する多層電子部品搭載用基板の
製造方法において，絶縁基板の表面に表面パターンを形
成するとともに，積層板を形成したときに表面パターン
と内部パターンとの間を導通させる導通用孔の形成部分
の底部を被覆パッドにより被覆する工程と，上記各絶縁
基板に搭載用凹部を形成するための搭載用穴を形成する
工程と，積層板を形成したときに少なくとも最表面に位
置する絶縁基板とその内部に配置されるプリプレグとを
貫通する導通用孔の形成部分に，ドリルを用いてドリル
孔を穿設する工程と，上記複数の絶縁基板を，隣接する
絶縁基板に設けられた搭載用穴に対応した開口穴を有す
るプリプレグを介在させて積層するとともにその最外層
に金属箔を積層し，これらを圧着して積層板を得る工程
と，上記ドリル孔に対してレーザーを照射して被覆パッ
ドを底部とするレーザー孔を穿設する工程と，該レーザ
ー孔の内部に導電材料を供給して導通用孔となす工程
と，上記積層板の最外層の金属箔をエッチングして表面
パターンを形成する工程と，上記表面パターンに接続端
子を接続する工程とからなることを特徴とする多層電子
部品搭載用基板の製造方法がある。
【００１９】この製造方法において，表面パターンと
は，積層板の最外層に形成される導体パターンをいう。
内部パターンとは，積層板の内部に形成される導体パタ
ーンをいう。また，絶縁基板とは，フィラーを含浸させ
た樹脂基板をいう。絶縁基板には，予め内部パターンが
形成されていたり導通用孔が形成されていてもよい。プ
リプレグとは，フィラーを含浸したＢステージの樹脂を
いう。絶縁基板及びプリプレグに含まれているフィラー
は，例えば，ガラスクロス，ガラスファイバー等があ
る。
は，積層板の最外層に形成される導体パターンをいう。
内部パターンとは，積層板の内部に形成される導体パタ
ーンをいう。また，絶縁基板とは，フィラーを含浸させ
た樹脂基板をいう。絶縁基板には，予め内部パターンが
形成されていたり導通用孔が形成されていてもよい。プ
リプレグとは，フィラーを含浸したＢステージの樹脂を
いう。絶縁基板及びプリプレグに含まれているフィラー
は，例えば，ガラスクロス，ガラスファイバー等があ
る。
【００２０】また，積層板とは，内部パターンを有する
複数の絶縁基板をプリプレグを介在させて積層，圧着し
て一体化した多層板をいう。レーザー孔の内部に供給さ
れる導電材料は，例えば，金属めっき膜，半田，導電材
料を含浸した樹脂材料などがある。
複数の絶縁基板をプリプレグを介在させて積層，圧着し
て一体化した多層板をいう。レーザー孔の内部に供給さ
れる導電材料は，例えば，金属めっき膜，半田，導電材
料を含浸した樹脂材料などがある。
【００２１】この製造方法においては，積層すべき複数
の絶縁基板に予めパターン形成を行い，これらを，プリ
プレグを介在させて一括して積層，圧着している。その
ため，従来のように１層ずつ積み重ねる手間が省け製造
工数を大幅に削減できる。また，絶縁基板の枚数が多少
にかかわらず，最小限の工数にとどめることができる。
の絶縁基板に予めパターン形成を行い，これらを，プリ
プレグを介在させて一括して積層，圧着している。その
ため，従来のように１層ずつ積み重ねる手間が省け製造
工数を大幅に削減できる。また，絶縁基板の枚数が多少
にかかわらず，最小限の工数にとどめることができる。
【００２２】また，絶縁基板の導通用孔形成部分には積
層前に予めドリル孔を穿設し，積層圧着している。圧着
時には，ドリル孔の中にプリプレグの樹脂が圧入され
て，フィラーのない樹脂充填部が形成される。樹脂充填
部は，レーザー加工性が悪いフィラーを含んでいない。
そのため，導通用孔形成部分のフィラー密度が低減し，
導通用孔のレーザー加工性が高くなる。また，レーザー
孔を精度良く穿設できるため，これより形成される導通
用孔の電気特性も優れている。
層前に予めドリル孔を穿設し，積層圧着している。圧着
時には，ドリル孔の中にプリプレグの樹脂が圧入され
て，フィラーのない樹脂充填部が形成される。樹脂充填
部は，レーザー加工性が悪いフィラーを含んでいない。
そのため，導通用孔形成部分のフィラー密度が低減し，
導通用孔のレーザー加工性が高くなる。また，レーザー
孔を精度良く穿設できるため，これより形成される導通
用孔の電気特性も優れている。
【００２３】また，導通用孔形成部分には，その底部に
被覆パッドを配置している。この被覆パッドは，レーザ
ーを反射して，そこで孔形成を停止させる。そのため，
レーザー照射により，表面パターンと被覆パッドとの間
に，レーザー孔が形成されるかかるレーザー法によれ
ば，微小のレーザー孔を形成できる。また，さらに，レ
ーザー孔は，表面パターンのように高密度配線が要求さ
れる部分に開口するため，表面パターンの高密度配線化
を実現できる。
被覆パッドを配置している。この被覆パッドは，レーザ
ーを反射して，そこで孔形成を停止させる。そのため，
レーザー照射により，表面パターンと被覆パッドとの間
に，レーザー孔が形成されるかかるレーザー法によれ
ば，微小のレーザー孔を形成できる。また，さらに，レ
ーザー孔は，表面パターンのように高密度配線が要求さ
れる部分に開口するため，表面パターンの高密度配線化
を実現できる。
【００２４】また，最表面の絶縁基板の表面と上記表面
パターンを形成すべき金属箔との間には，プリプレグを
介在させることができる。これにより，製造工程の組み
合わせが多様化し，各パターン間の導通関係を多様にす
ることができる。
パターンを形成すべき金属箔との間には，プリプレグを
介在させることができる。これにより，製造工程の組み
合わせが多様化し，各パターン間の導通関係を多様にす
ることができる。
【００２５】この場合，上記ドリル孔の直径は，上記導
通用孔の直径よりも５０〜３００μｍ大きいことが好ま
しい。これにより，絶縁基板に積層ずれが発生しても，
導通用孔形成部分に，レーザー加工性が悪いフィラーを
含浸した絶縁基板が配置することにはならない。そのた
め，多少の積層ずれが生じても，導通用孔形成部分のレ
ーザー加工性を確保できる。
通用孔の直径よりも５０〜３００μｍ大きいことが好ま
しい。これにより，絶縁基板に積層ずれが発生しても，
導通用孔形成部分に，レーザー加工性が悪いフィラーを
含浸した絶縁基板が配置することにはならない。そのた
め，多少の積層ずれが生じても，導通用孔形成部分のレ
ーザー加工性を確保できる。
【００２６】一方，５０μｍ未満の場合には，絶縁基板
の積層ずれにより導通用孔形成部分にフィラーを含むフ
ィラー入り樹脂部分が形成されることになり，レーザー
孔の加工性が低下するおそれがある。また，３００μｍ
を超える場合には，配線密度が低下するおそれがある。
の積層ずれにより導通用孔形成部分にフィラーを含むフ
ィラー入り樹脂部分が形成されることになり，レーザー
孔の加工性が低下するおそれがある。また，３００μｍ
を超える場合には，配線密度が低下するおそれがある。
【００２７】この製造方法において，レーザー照射によ
る微小の導通用孔によって，内部パターン間を導通させ
る場合には，表面パターン形成工程の後に，さらにその
表面パターンの表面にプリプレグを介して他の表面パタ
ーンを積層すればよい。
る微小の導通用孔によって，内部パターン間を導通させ
る場合には，表面パターン形成工程の後に，さらにその
表面パターンの表面にプリプレグを介して他の表面パタ
ーンを積層すればよい。
【００２８】
【発明の実施の形態】実施形態例１ 本発明の実施形態例にかかる多層電子部品搭載用基板に
ついて，図１〜図１２を用いて説明する。本例の多層電
子部品搭載用基板７０は，図１に示すごとく，６層の導
体パターン２１１，２０２，２０３，２１４，２０５，
２１６を積層した多層基板である。この多層電子部品搭
載用基板７０は，これらの導体パターンを有する複数の
絶縁基板７１〜７３を，プリプレグ６を介在させて積層
してなる積層板７を有する。また，多層電子部品搭載用
基板７０は，電子部品搭載用の搭載用凹部３と，異層の
導体パターン同士を電気的に接続するための導通用孔１
０，１１ａ，ｂと，外部と電気の導出入を行うための半
田ボール８とを有する。
ついて，図１〜図１２を用いて説明する。本例の多層電
子部品搭載用基板７０は，図１に示すごとく，６層の導
体パターン２１１，２０２，２０３，２１４，２０５，
２１６を積層した多層基板である。この多層電子部品搭
載用基板７０は，これらの導体パターンを有する複数の
絶縁基板７１〜７３を，プリプレグ６を介在させて積層
してなる積層板７を有する。また，多層電子部品搭載用
基板７０は，電子部品搭載用の搭載用凹部３と，異層の
導体パターン同士を電気的に接続するための導通用孔１
０，１１ａ，ｂと，外部と電気の導出入を行うための半
田ボール８とを有する。
【００２９】導通用孔１１ａ，ｂの底部は被覆パッド２
０により被覆されている。導通用孔１０，１１ａ，ｂの
内壁は，金属めっき膜２６により被覆されている。搭載
用凹部３は，多層電子部品搭載用基板７０の接続端子８
が設けられている側に開口している。搭載用凹部３は，
階段形状を有する内壁を有する。この内壁には，上記導
体パターンの一部が配置されている。搭載用凹部３の底
部は，放熱板７６により被覆されている。
０により被覆されている。導通用孔１０，１１ａ，ｂの
内壁は，金属めっき膜２６により被覆されている。搭載
用凹部３は，多層電子部品搭載用基板７０の接続端子８
が設けられている側に開口している。搭載用凹部３は，
階段形状を有する内壁を有する。この内壁には，上記導
体パターンの一部が配置されている。搭載用凹部３の底
部は，放熱板７６により被覆されている。
【００３０】次に，多層電子部品搭載用基板の製造方法
について説明する。まず，図２に示すごとく，絶縁基板
７１〜７３としてガラスエポキシ基板を準備する。次い
で，絶縁基板７１〜７３の両面に銅箔２を貼着する。絶
縁基板７１〜７３に，順に拡大開口する搭載用穴３１〜
３３をドリルにて穿設する。次いで，絶縁基板７１，７
２の搭載用穴３１，３２の内壁全面に壁面パターン２４
を形成する。
について説明する。まず，図２に示すごとく，絶縁基板
７１〜７３としてガラスエポキシ基板を準備する。次い
で，絶縁基板７１〜７３の両面に銅箔２を貼着する。絶
縁基板７１〜７３に，順に拡大開口する搭載用穴３１〜
３３をドリルにて穿設する。次いで，絶縁基板７１，７
２の搭載用穴３１，３２の内壁全面に壁面パターン２４
を形成する。
【００３１】次いで，図３に示すごとく，絶縁基板７１
〜７３の表面に，銅箔２のエッチングにより導体パター
ン２０２，２０３，２０５を形成する。これらの導体パ
ターン２０２，２０３，２０５は，後工程のレーザー孔
に金属めっき膜を被覆する際に内部に埋設されているパ
ターンである。導体パターン２０２，２０３には，その
導通用孔形成部分１１０ａ，ｂの底部に位置する部分に
被覆パッド２５を設ける。被覆パッド２５は，導通用孔
形成部分１１０ａ，ｂの底部全体を被覆させる。 ま
た，導通用孔形成部分１１０ａ，ｂのうち，絶縁基板７
２とその下部に配置されるプリプレグ６とを貫通する導
通用孔形成部分１１０ａに，ドリルを用いて，ドリル孔
１１１を穿設する。
〜７３の表面に，銅箔２のエッチングにより導体パター
ン２０２，２０３，２０５を形成する。これらの導体パ
ターン２０２，２０３，２０５は，後工程のレーザー孔
に金属めっき膜を被覆する際に内部に埋設されているパ
ターンである。導体パターン２０２，２０３には，その
導通用孔形成部分１１０ａ，ｂの底部に位置する部分に
被覆パッド２５を設ける。被覆パッド２５は，導通用孔
形成部分１１０ａ，ｂの底部全体を被覆させる。 ま
た，導通用孔形成部分１１０ａ，ｂのうち，絶縁基板７
２とその下部に配置されるプリプレグ６とを貫通する導
通用孔形成部分１１０ａに，ドリルを用いて，ドリル孔
１１１を穿設する。
【００３２】次いで，図４に示すごとく，絶縁基板７
１，７２の間に，プリプレグ６を介在させて積層する。
プリプレグ６としては，ガラスクロスを含浸させたＢス
テージのエポキシ系の樹脂を用いる。プリプレグ６に
は，あらかじめ絶縁基板７２の搭載用穴３２と同一形状
の開口穴６２を開口させておく。
１，７２の間に，プリプレグ６を介在させて積層する。
プリプレグ６としては，ガラスクロスを含浸させたＢス
テージのエポキシ系の樹脂を用いる。プリプレグ６に
は，あらかじめ絶縁基板７２の搭載用穴３２と同一形状
の開口穴６２を開口させておく。
【００３３】次いで，これらを圧着して，図５に示すご
とく，一体化した積層板７ａを得る。このとき，図６に
示すごとく，ドリル孔１１１の中に，プリプレグ６の中
の樹脂が進入して，樹脂充填部２０６が形成される。次
いで，図７に示すごとく，導通用孔形成部分１１０ａ，
ｂにレーザーを照射して，その底部を被覆する被覆パッ
ド２５にまで至るレーザー孔を開口させる。次いで，こ
のレーザー孔の内壁に金属めっき膜２６を施して導通用
孔１１ａ，ｂとなす。
とく，一体化した積層板７ａを得る。このとき，図６に
示すごとく，ドリル孔１１１の中に，プリプレグ６の中
の樹脂が進入して，樹脂充填部２０６が形成される。次
いで，図７に示すごとく，導通用孔形成部分１１０ａ，
ｂにレーザーを照射して，その底部を被覆する被覆パッ
ド２５にまで至るレーザー孔を開口させる。次いで，こ
のレーザー孔の内壁に金属めっき膜２６を施して導通用
孔１１ａ，ｂとなす。
【００３４】次いで，図８に示すごとく，積層板７ａの
最上層に配置されている銅箔２にエッチングを施して導
体パターン２１４を形成する。次いで，この積層板７ａ
の上に，さらにプリプレグ６を介して上記の絶縁基板７
３を積層する。プリプレグ６は，上記と同様のものを用
い，予め絶縁基板７３の搭載用穴３３と同一形状の開口
穴６３を開口させておく。次いで，これらを圧着して，
図９に示すごとく，積層板７を得る。
最上層に配置されている銅箔２にエッチングを施して導
体パターン２１４を形成する。次いで，この積層板７ａ
の上に，さらにプリプレグ６を介して上記の絶縁基板７
３を積層する。プリプレグ６は，上記と同様のものを用
い，予め絶縁基板７３の搭載用穴３３と同一形状の開口
穴６３を開口させておく。次いで，これらを圧着して，
図９に示すごとく，積層板７を得る。
【００３５】次いで，図１０に示すごとく，ドリルによ
りドリル孔を穿設しその内壁に金属めっき膜２６を施し
て導通用孔１０となす。次いで，図１１に示すごとく，
積層板７の最表面に配置されている銅箔２にエッチング
を施して導体パターン２１１，２１６を形成する。
りドリル孔を穿設しその内壁に金属めっき膜２６を施し
て導通用孔１０となす。次いで，図１１に示すごとく，
積層板７の最表面に配置されている銅箔２にエッチング
を施して導体パターン２１１，２１６を形成する。
【００３６】次いで，図１に示すごとく，積層板７の表
面へのレジスト膜７９の被覆，導体パターン２１１，２
１６への半田ボール８の接合を行う。また，積層板７の
下面に，絶縁性の樹脂接着材７７により放熱板７６を接
着する。以上により多層電子部品搭載用基板７０が得ら
れる。
面へのレジスト膜７９の被覆，導体パターン２１１，２
１６への半田ボール８の接合を行う。また，積層板７の
下面に，絶縁性の樹脂接着材７７により放熱板７６を接
着する。以上により多層電子部品搭載用基板７０が得ら
れる。
【００３７】その後，多層電子部品搭載用基板７０に
は，図１に示すごとく，放熱板７６及び搭載用穴３１〜
３３により囲まれた搭載用凹部３に，電子部品３９を銀
ペースト等の接着材３４により接着し，電子部品３９と
搭載用凹部３の内壁に露出した導体パターン２０２，２
１４とボンディングワイヤー３８により電気的に接続す
る。次いで，搭載用凹部３の内部に封止用樹脂３７を充
填して電子部品３９及びボンディングワイヤー３８を埋
設する。その後，半田ボール８の頭部をマザーボード４
と接合させる。
は，図１に示すごとく，放熱板７６及び搭載用穴３１〜
３３により囲まれた搭載用凹部３に，電子部品３９を銀
ペースト等の接着材３４により接着し，電子部品３９と
搭載用凹部３の内壁に露出した導体パターン２０２，２
１４とボンディングワイヤー３８により電気的に接続す
る。次いで，搭載用凹部３の内部に封止用樹脂３７を充
填して電子部品３９及びボンディングワイヤー３８を埋
設する。その後，半田ボール８の頭部をマザーボード４
と接合させる。
【００３８】次に，本例の作用及び効果について説明す
る。本例の多層電子部品搭載用基板７０は，導体パター
ン２１１，２０２，２０３，２１４，２０５，２１６を
有する複数の絶縁基板７１〜７３を，プリプレグ６を介
在させて積層したものである。そのため，従来のように
１層ずつ積み重ねながら導体パターンを形成する手間が
省け製造工数を大幅に削減できる。また，各絶縁基板間
の位置ずれも最小限に留めることができる。そのため，
導体パターンを積層間で正確な位置に配置することがで
き，高密度実装が実現できる。
る。本例の多層電子部品搭載用基板７０は，導体パター
ン２１１，２０２，２０３，２１４，２０５，２１６を
有する複数の絶縁基板７１〜７３を，プリプレグ６を介
在させて積層したものである。そのため，従来のように
１層ずつ積み重ねながら導体パターンを形成する手間が
省け製造工数を大幅に削減できる。また，各絶縁基板間
の位置ずれも最小限に留めることができる。そのため，
導体パターンを積層間で正確な位置に配置することがで
き，高密度実装が実現できる。
【００３９】また，多層電子部品搭載用基板７０は，電
子部品３９を搭載するための搭載用凹部３を有する。搭
載用凹部３は，底部及び内壁により囲まれている。その
ため，搭載用凹部３に，ボンディングワイヤー３８によ
る，導体パターン２０２，２１４との電気的接続面積を
広範囲に設けることができる。このため，搭載用凹部周
辺に高密度に導体パターンを形成することができる。
子部品３９を搭載するための搭載用凹部３を有する。搭
載用凹部３は，底部及び内壁により囲まれている。その
ため，搭載用凹部３に，ボンディングワイヤー３８によ
る，導体パターン２０２，２１４との電気的接続面積を
広範囲に設けることができる。このため，搭載用凹部周
辺に高密度に導体パターンを形成することができる。
【００４０】また，多層電子部品搭載用基板７０は，上
記導体パターン及び搭載用凹部だけでなく，外部接続用
の半田ボール８を有している。そのため，多層電子部品
搭載用基板７０に伝達された電流は，自在に電子部品３
９及びマザーボード４との間を流れ，優れた電気特性を
発揮する。
記導体パターン及び搭載用凹部だけでなく，外部接続用
の半田ボール８を有している。そのため，多層電子部品
搭載用基板７０に伝達された電流は，自在に電子部品３
９及びマザーボード４との間を流れ，優れた電気特性を
発揮する。
【００４１】更に，多層電子部品搭載用基板７０は，異
層の導体パターン同士を，導通用孔１１ａ，ｂにより接
続している。導通用孔１１ａ，ｂは，その片面が被覆パ
ッド２５により被覆されている。このため，導通用孔１
１ａ，ｂ内の金属めっき膜２６と被覆パッド２５との接
続面積が広い。したがって，レーザーで開口された微小
な直径を有する導通用孔１１ａ，ｂであっても，導通用
孔内の金属めっき膜２６と被覆パッド２５との間を確実
に接続できる。被覆パッド２５は，同一層の導体パター
ンと接続させることができるため，導通用孔及び被覆パ
ッドを介して異層の導体パターン同士を確実に電気的に
接続できる。
層の導体パターン同士を，導通用孔１１ａ，ｂにより接
続している。導通用孔１１ａ，ｂは，その片面が被覆パ
ッド２５により被覆されている。このため，導通用孔１
１ａ，ｂ内の金属めっき膜２６と被覆パッド２５との接
続面積が広い。したがって，レーザーで開口された微小
な直径を有する導通用孔１１ａ，ｂであっても，導通用
孔内の金属めっき膜２６と被覆パッド２５との間を確実
に接続できる。被覆パッド２５は，同一層の導体パター
ンと接続させることができるため，導通用孔及び被覆パ
ッドを介して異層の導体パターン同士を確実に電気的に
接続できる。
【００４２】また，多層電子部品搭載用基板７０は，一
般にキャビティダウン型といわれ，マザーボード４に配
置したときに搭載用凹部３がマザーボード４に対面する
ことになる。このため，電子部品３９と半田ボール８と
の間を，マザーボード４に対面する最表面の導体パター
ン２１６を通じて高密度に導電させることができる。
般にキャビティダウン型といわれ，マザーボード４に配
置したときに搭載用凹部３がマザーボード４に対面する
ことになる。このため，電子部品３９と半田ボール８と
の間を，マザーボード４に対面する最表面の導体パター
ン２１６を通じて高密度に導電させることができる。
【００４３】搭載用凹部３は，その内壁に導体パターン
２０２，２１４の一部が配置されている。そのため，搭
載用凹部３の周辺に高密度に導体パターン２０２，２１
４を設けることができる。
２０２，２１４の一部が配置されている。そのため，搭
載用凹部３の周辺に高密度に導体パターン２０２，２１
４を設けることができる。
【００４４】次に，多層電子部品搭載用基板の製造方法
においては，図６に示すごとく，絶縁基板７２の導通用
孔形成部分１１０ａには積層前に予めドリル孔１１１を
穿設し，積層圧着時にドリル孔１１１の中にプリプレグ
６の樹脂を圧入してフィラーのない樹脂充填部２０６を
形成している。樹脂充填部２０６は，レーザー加工性が
悪いフィラーを含んでいない。そのため，導通用孔形成
部分１１０ａのフィラ−密度が低減し，レーザー孔の加
工性が高くなる。また，レーザー孔を精度良く穿設でき
るため，これより形成される導通用孔１１ａの電気特性
も優れている。
においては，図６に示すごとく，絶縁基板７２の導通用
孔形成部分１１０ａには積層前に予めドリル孔１１１を
穿設し，積層圧着時にドリル孔１１１の中にプリプレグ
６の樹脂を圧入してフィラーのない樹脂充填部２０６を
形成している。樹脂充填部２０６は，レーザー加工性が
悪いフィラーを含んでいない。そのため，導通用孔形成
部分１１０ａのフィラ−密度が低減し，レーザー孔の加
工性が高くなる。また，レーザー孔を精度良く穿設でき
るため，これより形成される導通用孔１１ａの電気特性
も優れている。
【００４５】なお，本例においては，図１に示すごと
く，絶縁基板７１，７２の搭載用穴３１，３２に壁面パ
ターン２４を形成しているが，壁面パターンを形成しな
い場合もある。また，搭載用凹部３は，多層電子部品搭
載用基板７０における，半田ボール８が配置されている
側に開口しているが，その反対側に開口していてもよ
い。
く，絶縁基板７１，７２の搭載用穴３１，３２に壁面パ
ターン２４を形成しているが，壁面パターンを形成しな
い場合もある。また，搭載用凹部３は，多層電子部品搭
載用基板７０における，半田ボール８が配置されている
側に開口しているが，その反対側に開口していてもよ
い。
【００４６】実施形態例２ 本例は，図１２に示すごとく，３層の導体パターン２０
２，２０３，２１４を積層した多層電子部品搭載用基板
７０である。この多層電子部品搭載用基板７０は，２枚
の絶縁基板７１，７２の表面にプリプレグ６を介在させ
て積層してなる積層板７を有している。積層板７０の内
部には導体パターン２０２，２０３が，片表面には導体
パターン２１４が設けられている。導体パターン２０
２，２０３，２１４の間は，導通用孔１１ａ，ｂにより
電気的に接続されている。電子部品３９を搭載するため
の搭載用凹部３の周囲には，封止用樹脂３７をせき止め
るためのダム枠８９が設けられている。
２，２０３，２１４を積層した多層電子部品搭載用基板
７０である。この多層電子部品搭載用基板７０は，２枚
の絶縁基板７１，７２の表面にプリプレグ６を介在させ
て積層してなる積層板７を有している。積層板７０の内
部には導体パターン２０２，２０３が，片表面には導体
パターン２１４が設けられている。導体パターン２０
２，２０３，２１４の間は，導通用孔１１ａ，ｂにより
電気的に接続されている。電子部品３９を搭載するため
の搭載用凹部３の周囲には，封止用樹脂３７をせき止め
るためのダム枠８９が設けられている。
【００４７】本例の多層電子部品搭載用基板を製造する
に当たっては，実施形態例１と同様に絶縁基板７１，７
２を積層した積層板７０ａを形成する。但し，積層板７
０ａの片面には導体パターンを形成しないでおく。この
導体パターン未形成の側の積層板７０ａの表面に放熱板
７６を接着し，他方の導体パターン２１４を有する側に
は半田ボール８及びダム枠８９を接合する。その他は，
実施形態例１と同様である。本例においても，実施形態
例１と同様の効果を得ることができる。
に当たっては，実施形態例１と同様に絶縁基板７１，７
２を積層した積層板７０ａを形成する。但し，積層板７
０ａの片面には導体パターンを形成しないでおく。この
導体パターン未形成の側の積層板７０ａの表面に放熱板
７６を接着し，他方の導体パターン２１４を有する側に
は半田ボール８及びダム枠８９を接合する。その他は，
実施形態例１と同様である。本例においても，実施形態
例１と同様の効果を得ることができる。
【００４８】
【発明の効果】本発明によれば，高密度実装を実現で
き，製造工程数を削減できる多層電子部品搭載用基板を
提供することができる。
き，製造工程数を削減できる多層電子部品搭載用基板を
提供することができる。
【図１】実施形態例１の多層電子部品搭載用基板の断面
図。
図。
【図２】実施形態例１における，多層電子部品搭載用基
板の製造方法を示す，絶縁基板の断面図。
板の製造方法を示す，絶縁基板の断面図。
【図３】図２に続く，導体パターン及びドリル孔を形成
した絶縁基板の断面図。
した絶縁基板の断面図。
【図４】図３に続く，２枚の絶縁基板を，プリプレグを
介して積層する方法を示す説明図。
介して積層する方法を示す説明図。
【図５】図４に続く，２枚の絶縁基板からなる積層板の
断面図。
断面図。
【図６】図５の導通用孔形成部分の断面説明図。
【図７】図５に続く，導通用孔を形成した積層板の断面
図。
図。
【図８】図７に続く，積層板の上に更に，プリプレグを
介して絶縁基板を積層する方法を示す説明図。
介して絶縁基板を積層する方法を示す説明図。
【図９】図８に続く，３枚の絶縁基板からなる積層板の
断面図。
断面図。
【図１０】図９に続く，ドリルを用いて導通用孔を形成
した積層板の断面図。
した積層板の断面図。
【図１１】図１０に続く，最表面に導体パターンを形成
した積層板の断面図。
した積層板の断面図。
【図１２】実施形態例２の多層電子部品搭載用基板の断
面図。
面図。
【図１３】従来例の多層プリント配線板の製造方法にお
ける，積層工程を示す，絶縁基板，プリプレグ及び銅箔
の断面図。
ける，積層工程を示す，絶縁基板，プリプレグ及び銅箔
の断面図。
【図１４】図１３に続く，圧着工程を示す積層板の断面
図。
図。
【図１５】図１４に続く，穿設工程を示す積層板の断面
図。
図。
【図１６】図１５に続く，パターン形成工程を示す積層
板の断面図。
板の断面図。
【図１７】図１６の積層板の表面に更にプリプレグ及び
銅箔を積層する積層工程を示す説明図。
銅箔を積層する積層工程を示す説明図。
【図１８】図１７に続く，圧着工程を示す説明図。
【図１９】図１８に続く，穿設工程を示す説明図。
【図２０】図１９に続く，パターン形成工程を示す説明
図。
図。
１０，１１ａ，１１ｂ．．．導通用孔， １１０ａ，１１０ｂ．．．導通用孔形成部分， １１１．．．ドリル孔， ２．．．銅箔， ２１１，２０２，２０３，２１４，２０５，２１
６．．．導体パターン， ２４．．．壁面パターン， ２５．．．被覆パッド， ２６．．．金属めっき膜， ３．．．搭載用凹部， ３１〜３３．．．搭載用穴， ３７．．．封止用樹脂， ３８．．．ボンディングワイヤー， ３９．．．電子部品， ４．．．マザーボード， ５．．．ガラスクロス， ６．．．プリプレグ， ６２，６３．．．開口穴， ７，７ａ．．．積層板， ７０．．．多層電子部品搭載用基板， ７１〜７３．．．絶縁基板， ７６．．．放熱板， ７９．．．レジスト膜， ８．．．半田ボール，
６．．．導体パターン， ２４．．．壁面パターン， ２５．．．被覆パッド， ２６．．．金属めっき膜， ３．．．搭載用凹部， ３１〜３３．．．搭載用穴， ３７．．．封止用樹脂， ３８．．．ボンディングワイヤー， ３９．．．電子部品， ４．．．マザーボード， ５．．．ガラスクロス， ６．．．プリプレグ， ６２，６３．．．開口穴， ７，７ａ．．．積層板， ７０．．．多層電子部品搭載用基板， ７１〜７３．．．絶縁基板， ７６．．．放熱板， ７９．．．レジスト膜， ８．．．半田ボール，
Claims (5)
- 【請求項１】 導体パターンを有する複数の絶縁基板
を，プリプレグを介在させて積層してなる積層板と，電
子部品搭載用の搭載用凹部と，異層の導体パターン同士
を電気的に接続するための導通用孔と，外部と電気の導
出入を行うための接続端子とを有する多層電子部品搭載
用基板であって，上記導通用孔の底部は被覆パッドによ
り被覆されており，該導通用孔の内部には導電材料が供
給されていることを特徴とする多層電子部品搭載用基
板。 - 【請求項２】 請求項１において，上記搭載用凹部は，
上記多層電子部品搭載用基板の上記接続端子が設けられ
ている側に開口していることを特徴とする多層電子部品
搭載用基板。 - 【請求項３】 請求項１又は２において，上記搭載用凹
部は，その内壁に導体パターンの一部が配置されている
ことを特徴とする多層電子部品搭載用基板。 - 【請求項４】 請求項１〜３のいずれか一項において，
上記接続端子は，半田ボールであることを特徴とする多
層電子部品搭載用基板。 - 【請求項５】 請求項１〜３のいずれか一項において，
上記接続端子は，導体ピンであることを特徴とする多層
電子部品搭載用基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09855598A JP3610769B2 (ja) | 1998-03-25 | 1998-03-25 | 多層電子部品搭載用基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09855598A JP3610769B2 (ja) | 1998-03-25 | 1998-03-25 | 多層電子部品搭載用基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11274732A true JPH11274732A (ja) | 1999-10-08 |
| JP3610769B2 JP3610769B2 (ja) | 2005-01-19 |
Family
ID=14222947
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09855598A Expired - Fee Related JP3610769B2 (ja) | 1998-03-25 | 1998-03-25 | 多層電子部品搭載用基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3610769B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2363902A (en) * | 2000-06-23 | 2002-01-09 | Central Research Lab Ltd | Method of mounting an electronic device on a multilayer substrate using prepreg layer |
| JP2003243565A (ja) * | 2002-02-07 | 2003-08-29 | Motorola Inc | パッケージ化半導体装置およびその製作方法 |
-
1998
- 1998-03-25 JP JP09855598A patent/JP3610769B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2363902A (en) * | 2000-06-23 | 2002-01-09 | Central Research Lab Ltd | Method of mounting an electronic device on a multilayer substrate using prepreg layer |
| JP2003243565A (ja) * | 2002-02-07 | 2003-08-29 | Motorola Inc | パッケージ化半導体装置およびその製作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3610769B2 (ja) | 2005-01-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2701802B2 (ja) | ベアチップ実装用プリント基板 | |
| US6930257B1 (en) | Integrated circuit substrate having laminated laser-embedded circuit layers | |
| US5819401A (en) | Metal constrained circuit board side to side interconnection technique | |
| EP1011139A1 (en) | Printed wiring board and method for manufacturing the same | |
| JP2002313996A (ja) | 半導体パッケージ用基板およびその製造方法 | |
| TWI295912B (en) | Method for manufacturing a substrate embedded with an electronic component and device from the same | |
| JP4207885B2 (ja) | プリント配線板 | |
| JP2009147080A (ja) | 半導体装置用パッケージおよびその製造方法 | |
| JP2000012773A (ja) | 半導体装置及びその製造方法 | |
| JPH0794868A (ja) | 多層配線基板及びその製造方法 | |
| JPH1041631A (ja) | チップ埋め込み構造高密度実装基板の製造方法 | |
| JP2784524B2 (ja) | 多層電子部品搭載用基板及びその製造法 | |
| JPH11274732A (ja) | 多層電子部品搭載用基板 | |
| JPH10261854A (ja) | プリント配線板及びその製造方法 | |
| JP2529987B2 (ja) | 多層印刷配線板装置の製造方法 | |
| TW202301931A (zh) | 製造印刷電路板之方法以及具有至少一個嵌入式電子元件之印刷電路板 | |
| KR100699240B1 (ko) | 소자 내장 인쇄회로기판 및 그 제조방법 | |
| JP4875926B2 (ja) | 多層配線板及びその製造方法 | |
| JP2004063956A (ja) | プリント配線板及びその製造方法 | |
| KR20090026631A (ko) | 패키지용 기판 제조방법 | |
| JPH06177544A (ja) | 電子部品搭載用基板及びその製造方法 | |
| JPH10117067A (ja) | 多層配線基板及びその製造方法 | |
| JP2784521B2 (ja) | 多層電子部品塔載用基板及びその製造法 | |
| JP3168731B2 (ja) | 金属ベース多層配線基板 | |
| JPH01175296A (ja) | 多層印刷配線板装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040524 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040608 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040805 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040928 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041011 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071029 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081029 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081029 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091029 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091029 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101029 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111029 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111029 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121029 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131029 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |