JPH11274876A

JPH11274876A - ローパスフィルタおよび回路基板

Info

Publication number: JPH11274876A
Application number: JP7003998A
Authority: JP
Inventors: Shinji Isoyama; 伸治磯山; Katsuro Nakamata; 克朗中俣
Original assignee: Kyocera Corp
Current assignee: Kyocera Corp
Priority date: 1998-03-19
Filing date: 1998-03-19
Publication date: 1999-10-08

Abstract

(57)【要約】【課題】小型化、低背化でき、バンドパスフィルタ等の
フィルタを内蔵した回路基板に一体的に内蔵可能なロー
パスフィルタおよび回路基板を提供する。【解決手段】誘電体層１０ａ〜１０ｄを複数積層してな
る積層体内に、異なる誘電体層間にそれぞれ形成された
ストリップライン２３、２４をビアホール導体３２によ
り接続したインダクタと、異なる誘電体層間にそれぞれ
形成された一対の容量形成電極２１、２２からなるコン
デンサとを具備してなり、異なる誘電体層間にそれぞれ
形成された前記ストリップライン２３、２４が、前記誘
電体層１０ａ〜１０ｄの積層方向から見て、その交差部
４３を除いて異なる位置に形成されている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はローパスフィルタお
よび回路基板に関し、特に、ＲＦモジュール用回路基板
に内蔵され、携帯通信用電話機等の高周波回路無線部に
組み込まれるフィルタやデュプレクサ等に利用される積
層型高周波用ローパスフィルタおよび回路基板に関す
る。

【０００２】

【従来技術】従来の積層型高周波ローパスフィルタとし
ては、例えば、特開平９−２１４２７３号公報に開示さ
れるようなものがある。図６は、この公報に開示された
ローパスフィルタを示すもので、符号６１〜６８は誘電
体層を示している。

【０００３】誘電体層６１、６５、６７の上面にはアー
ス電極６９が、誘電体層６２、６３、６４の上面にはス
トリップライン７０が、誘電体層６６の上面には容量形
成電極７１が形成されている。

【０００４】そして、誘電体層６２、６３、６４の上面
のストリップライン７０はビアホール導体７２により接
続され、インダクタを構成している。

【０００５】このようなローパスフィルタでは、ストリ
ップライン７０をビアホール導体７２を介して１ターン
以上巻回することによりインダクタを形成するため、イ
ンダクタンスを大きくすることができ、ローパスフィル
タの挿入損失を低減することができる。そして、このロ
ーパスフィルタでは、比誘電率が約８の誘電体層を用い
て、９００ＭＨｚ帯で、４．５ｍｍ×３．２ｍｍ×１．
７ｍｍのサイズを実現している。

【０００６】

【発明が解決しようとする課題】しかしながら、上記公
報に開示されたローパスフィルタでは、比誘電率が約８
の誘電体層６１〜６８を用いていたため、高い比誘電率
の誘電体層を用いる必要があるバンドパスフィルタと共
に内蔵することが困難であり、仮に共に内蔵したとして
も、大型化するという問題があった。

【０００７】小型化を促進するために低背化すると、誘
電体層６２、６３、６４の上面に形成されたストリップ
ライン７０は、誘電体層６１〜６８の積層方向からみて
一部重畳していたため、誘電体層６３、６４を挟持する
ストリップライン７０により、ローパスフィルタにとっ
て不要なライン間の容量的干渉が大きくなるという問題
があった。特に、高い比誘電率の誘電体層を用いる必要
があるバンドパスフィルタと共に内蔵する場合には、こ
の傾向が大きいという問題があった。

【０００８】即ち、携帯電話の小型化に伴い、電子部品
の小型化の要求は強く、電子部品のモジュール化が進
み、ローパスフィルタ、バンドパスフィルタ等のフィル
タや、インピーダンスマッチング用のマッチング回路な
どの受動回路を、回路基板に内蔵することが要求され、
別付けタイプの従来のローパスフィルタでは対応するこ
とが困難になっている。

【０００９】また、携帯電話のデュアル化（例えば、９
００ＭＨｚ帯と１８００ＭＨｚ帯の両方を送受信可能）
に伴い、単純には受信用フィルタが２つ、送信用フィル
タが２つ必要になり、今後、トリプル化、多システム化
が進むにつれ、フィルタの数は増加していく。しかし携
帯電話のサイズの大型化は許されず、更なる小型化が要
求される。

【００１０】そのため、バンドパスフィルタとともに内
蔵できるよう、比誘電率の高い誘電体を用いた回路基板
に内蔵可能なローパスフィルタが求められる。更に、２
ｍｍ以下の低背化が要求される電子部品で用いる回路基
板に内蔵できるよう、例えば実装するチップ品の高さが
最大０．７ｍｍとすれば、フィルタの厚みは最大１．２
ｍｍに制限しなければならない。

【００１１】また、上記したようにバンドパスフィルタ
を内蔵するためには基板材料の比誘電率は高いほうが望
ましい。しかし、比誘電率を高くすることで、ローパス
フィルタにとって不要な容量形成電極とアース電極との
浮遊容量が大きくなる。アース電極との間の誘電体層を
厚くすることで浮遊容量を抑えることができるが、必然
的にストリップライン間の誘電体層厚が薄くなり、ライ
ン間の容量的干渉が問題となる。

【００１２】本発明は上記事情に鑑みてなされたもので
あり、その目的は、小型化、低背化でき、バンドパスフ
ィルタを含む複数のフィルタを内蔵した回路基板に一体
的に内蔵可能なローパスフィルタおよび回路基板を提供
することにある。

【００１３】

【課題を解決するための手段】本発明のローパスフィル
タは、誘電体層を複数積層してなる積層体内に、異なる
誘電体層間にそれぞれ形成されたストリップラインをビ
アホール導体により接続したインダクタと、異なる誘電
体層間にそれぞれ形成された一対の容量形成電極からな
るコンデンサとを具備してなり、異なる誘電体層間にそ
れぞれ形成された前記ストリップラインが、前記誘電体
層の積層方向から見て、その交差部を除いて異なる位置
に形成されているものである。

【００１４】ここで、インダクタの両端にそれぞれ容量
形成電極を形成し、前記インダクタおよびコンデンサを
一対のアース電極間に形成してなることが望ましい。ま
た、ストリップライン間の誘電体層の厚みが、アース電
極と容量形成電極との間の誘電体層の厚みよりも薄いこ
とが望ましい。

【００１５】また、本発明の回路基板は、上記ローパス
フィルタと、バンドパスフィルタを内蔵するものであ
る。

【００１６】

【作用】本発明のローパスフィルタでは、異なる誘電体
層間にそれぞれ形成されたストリップラインが、誘電体
層の積層方向から見て、その交差部を除いて異なる位置
に形成されているので、ストリップライン間の誘電体層
厚を薄くした場合でも、ストリップライン間で発生する
容量的干渉が低減される。このため、ストリップライン
間の誘電体層の厚みを薄くすることができ、より小型、
低背化のローパスフィルタを得ることができる。

【００１７】また、ストリップライン間で発生する容量
的干渉が低減されることにより、バンドパスフィルタが
内蔵容易な高い比誘電率をもつ誘電体層を用いることが
でき、バンドパスフィルタとともにローパスフィルタを
搭載した、小型、低背の回路基板が得られる。

【００１８】

【発明の実施の形態】図１は本発明のローパスフィルタ
を内蔵した回路基板の外観斜視図、図２はパターン構成
を示す透視斜視図、図３は図２のパターンを真上から見
た透視図、図４は等価回路図である。

【００１９】図１において、符号１は絶縁基体であり、
誘電体でもある。絶縁基体１の表面には表面電極１３が
形成されている。表面電極１３にはコンデンサ、インダ
クタ、ダイオード等の各種チップ品が実装される。ま
た、表面電極１３は、絶縁基体１に内蔵されたフィルタ
等の素子の入出力電極の役割も果たす。

【００２０】絶縁基体１の側面には端面電極が形成さ
れ、端面アース電極１４と端面入出力電極１５の２種類
がある。端面アース電極１４は絶縁基体１に内蔵もしく
は裏面に形成されたアース電極と接続されている。

【００２１】また、端面入出力電極１５は誘電体層に内
蔵もしくは裏面に形成された入出力電極と接続され、ア
ンテナ、送信、受信または電源等の入出力としての役割
を果たす。絶縁基体１内の破線部Ｆはフィルタを表し、
そのパターン構成を以下に説明する。

【００２２】図２において、符号１１、１２はアース電
極で、回路基板のアース電極と共通のものである。符号
２１、２２は容量形成電極で、これらの容量形成電極２
１、２２間で入出力間容量を形成している。これらの容
量形成電極２１、２２とアース電極１１、１２との間で
不要な浮遊容量が形成される。

【００２３】また、絶縁基体１は、４層の誘電体層１０
ａ〜１０ｄを積層して構成されており、上記容量形成電
極２１、２２、アース電極１２は、誘電体層１０ａ〜１
０ｄ間に形成され、アース電極１１は、誘電体層１０ａ
の下面に形成されている。

【００２４】そして、本発明のローパスフィルタの場
合、バンドパスフィルタとともに内蔵することから誘電
体層１０ａ〜１０ｄの比誘電率が高いため、容量形成電
極２１、２２とアース電極１１、１２との間で不要な浮
遊容量はより大きくなる。そのため、誘電体層１０ｂの
層厚を薄くし、誘電体層１０ａ、１０ｃの層厚を厚く
し、不要な浮遊容量が抑制されている。

【００２５】符号２３、２４はストリップラインで、巻
回することにより必要なインダクタを小面積で得てい
る。浮遊容量を抑えるために誘電体層１０ｂが薄くされ
ているので、ストリップライン２３、２４間の容量的干
渉が問題となる。そのためストリップライン２３と２４
は、誘電体層１０ａ〜１０ｄの積層方向（図の上方）か
らみて、図３に示すようにその交差部４３を除いてずら
して形成されている。

【００２６】図３において、符号４１は入出力間容量を
形成するところで（容量形成電極２１、２２の重なり部
分）、符号４２はストリップライン同士をつなぐビアホ
ール導体３２と接続するためのランド２５、２６の重な
り部分で、符号４３はストリップライン２３、２４を巻
回したときに生じる交差部である。それ以外のところで
は、ストリップライン２３、２４が重ならないように形
成することで、誘電体層１０ｂが薄くなったときに生じ
る容量的干渉を低減している。

【００２７】また、図２に示すように、ビアホール導体
３１〜３３により電極間の接続が行われる。入出力電極
１６からビアホール導体３１を通じてフィルタの入出力
ランド３４と接続される。ビアホール導体３２によりラ
ンド２５、２６が接続され、２層のストリップラインが
接続される。ビアホール導体３３によりフィルタと表面
電極１３が接続される。

【００２８】本発明のローパスフィルタの層構成を詳細
に説明する。誘電体層１０ａの下面にはアース電極１１
が形成され、上面にはストリップライン２３、およびこ
のストリップライン２３の一端にランド２５、他端に容
量形成電極２１が形成され、さらに容量形成電極２１に
は入出力ランド３４が形成されている。尚、図３におい
ては、入出力ランド３４の記載を省略した。

【００２９】誘電体層１０ｂの上面には、ストリップラ
イン２４、およびこのストリップライン２４の一端にラ
ンド２６、他端に容量形成電極２２が形成されている。

【００３０】誘電体層１０ｃの上面にはアース電極１２
が形成され、誘電体層１０ｄの上面には表面電極１３が
形成されている。

【００３１】このようなローパスフィルタは、例えば、
複数の未焼成のグリーンシートに、ストリップライン２
３、２４や容量形成電極２１、２２、アース電極１１、
１２となるように、導電性ペーストを塗布し、導電性ペ
ーストが塗布されたグリーンシートを積層し、焼結一体
化することによって作製される。

【００３２】絶縁基体１を構成する誘電体材料として
は、バンドパスフィルタを内蔵するため、比誘電率が２
０±５のもので、Ｑ値が高く、τｆが０に近いものが良
い。例えば、ａＭｇＯ・ｂＣａＯ・ｃＴｉＯ₂（２５≦
ａ≦３５、０．３≦ｂ≦７、６０≦ｃ≦７０、ａ＋ｂ＋
ｃ＝１００、ａ、ｂ、ｃは重量比）からなる主成分１０
０重量部に、ホウ素をＢ₂Ｏ₃換算で３〜２０重量部、
リチウムをＬｉ₂Ｏ₃換算で１〜１０重量部含有したも
のなどがある。

【００３３】また、フィルタの各電極は、銅、銀、金な
どの低抵抗の導体を用いて形成することが望ましい。そ
して、絶縁基体は９００〜１０００℃程度の低温焼成材
料を用いて導電性ペーストと同時焼成を行うことが好ま
しく、低温での同時焼成により効率的に製造できる。

【００３４】本発明のフィルタの等価回路を図４に示
し、これについて説明する。符号５１は入出力間容量を
表し、容量形成電極２１、２２の間の容量を意味してい
る。符号５２はストリップライン（主にインダクタとし
て機能する）を表し、ストリップライン２３、２４及び
ビアホール導体３２で構成されている。入出力間容量５
１とストリップライン５２により、通過周波数域、減衰
極位置を制御することが可能である。

【００３５】符号５３と５４は容量形成電極２１、２２
とアース電極１１、１２との浮遊容量で、この浮遊容量
が大きくなると線路のインピーダンス整合がとれなくな
り、フィルタの損失が悪化する。本フィルタは、バンド
パスフィルタを内蔵した回路基板に内蔵するため、基板
材料の比誘電率が高くなり、浮遊容量は大きくなりやす
い。

【００３６】そのため、容量形成電極２１、２２とアー
ス電極１１、１２との間隔を大きくすると、回路基板の
厚みが制限されているため、ストリップライン２３、２
４間の間隔が小さくならざるをえず、ストリップライン
２３、２４間の容量的干渉が大きくなり、フィルタの特
性を悪化させる。本フィルタでは、ストリップライン２
３、２４の重なり部分が交差部４３以外ないため、容量
的干渉が少なく、図４の等価回路に近い構成をしている
と考えられる。

【００３７】本発明のローパスフィルタでは、誘電体層
１０ａと誘電体層１０ｂとの間、および誘電体層１０ｂ
と誘電体層１０ｃとの間にそれぞれ形成されたストリッ
プライン２３、２４が、誘電体層１０ａ〜１０ｄの積層
方向から見て、その交差部４３を除いて異なる位置に形
成されているので、ストリップライン２３、２４間の誘
電体層１０ｂの層厚を薄くした場合でも、ストリップラ
イン２３、２４間で発生する容量的干渉が低減でき、小
型、低背化できるとともに、バンドパスフィルタが内蔵
容易な高い比誘電率をもつ誘電体層１０ａ〜１０ｄを用
いることができ、バンドパスフィルタとともにローパス
フィルタを同一基板内に内蔵することができる。

【００３８】

【実施例】図１乃至図４に示す本発明のローパスフィル
タを内蔵した回路基板を作製した。回路基板の大きさは
１０ｍｍ×１０ｍｍ×１．０ｍｍとし、図３で示すフィ
ルタ部の電極パターンの占有面積を３．０ｍｍ×１．２
ｍｍとした。容量形成電極２１、２２とアース電極１
１、１２間の誘電体層厚みを０．９ｍｍとした。比誘電
率２０の誘電体材料を用い、インダクタを構成するスト
リップライン２３、２４の全長およびライン幅を、全長
８．４ｍｍ、ライン幅０．１ｍｍとし、容量形成電極２
１、２２の大きさを０．７×１．１ｍｍとしたときの周
波数特性の測定結果を図５に示す。この結果から、９０
０ＭＨｚ帯で、挿入損失０．３０ｄＢであった。

【００３９】

【発明の効果】本発明のローパスフィルタは、異なる誘
電体層間にそれぞれ形成されたストリップラインが、誘
電体層の積層方向から見て、その交差部を除いて異なる
位置に形成されているので、ストリップライン間の誘電
体層厚を薄くした場合でも、ストリップライン間で発生
する容量的干渉が低減され、より小型、低背化のローパ
スフィルタを得ることができるとともに、バンドパスフ
ィルタが内蔵容易な高い比誘電率をもつ誘電体層を用い
ることができ、バンドパスフィルタとともにローパスフ
ィルタを内蔵した回路基板を得ることができる。

【図面の簡単な説明】

【図１】本発明のローパスフィルタを内蔵した回路基板
の外観斜視図である。

【図２】本発明のローパスフィルタの電極パターンを示
す透視斜視図である。

【図３】本発明のローパスフィルタの電極パターンを真
上から見た透視図である。

【図４】本発明のローパスフィルタの等価回路図であ
る。

【図５】本発明のローパスフィルタの周波数特性を示す
グラフである。

【図６】従来のローパスフィルタを示す分解斜視図であ
る。

【符号の説明】

１・・・絶縁基体１０ａ〜１０ｄ・・・誘電体層１１、１２・・・アース電極１３・・・表面電極１４・・・端面アース電極１５・・・端面入出力電極１６・・・入出力電極２１、２２・・・容量形成電極２３、２４・・・ストリップライン２５、２６・・・ランド３１〜３３・・・ビアホール導体４３・・・交差部Ｆ・・・フィルタ

Claims

【特許請求の範囲】

【請求項１】誘電体層を複数積層してなる積層体内に、
異なる誘電体層間にそれぞれ形成されたストリップライ
ンをビアホール導体により接続したインダクタと、異な
る誘電体層間にそれぞれ形成された一対の容量形成電極
からなるコンデンサとを具備してなり、異なる誘電体層
間にそれぞれ形成された前記ストリップラインが、前記
誘電体層の積層方向から見て、その交差部を除いて異な
る位置に形成されていることを特徴とするローパスフィ
ルタ。
【請求項２】インダクタの両端にそれぞれ容量形成電極
を形成し、前記インダクタおよびコンデンサを一対のア
ース電極間に形成してなることを特徴とする請求項１記
載のローパスフィルタ。
【請求項３】ストリップライン間の誘電体層の厚みが、
アース電極と容量形成電極との間の誘電体層の厚みより
も薄いことを特徴とする請求項２記載のローパスフィル
タ。
【請求項４】請求項１乃至３のいずれかに記載のローパ
スフィルタと、バンドパスフィルタを内蔵することを特
徴とする回路基板。