JPH11274971A - Transceiver - Google Patents

Transceiver

Info

Publication number
JPH11274971A
JPH11274971A JP10075240A JP7524098A JPH11274971A JP H11274971 A JPH11274971 A JP H11274971A JP 10075240 A JP10075240 A JP 10075240A JP 7524098 A JP7524098 A JP 7524098A JP H11274971 A JPH11274971 A JP H11274971A
Authority
JP
Japan
Prior art keywords
external terminal
switch
terminal
amplifier
antenna
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10075240A
Other languages
Japanese (ja)
Inventor
嘉茂 ▲よし▼川
Yoshishige Yoshikawa
Yoshio Horiike
良雄 堀池
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP10075240A priority Critical patent/JPH11274971A/en
Publication of JPH11274971A publication Critical patent/JPH11274971A/en
Pending legal-status Critical Current

Links

Landscapes

  • Waveguide Switches, Polarizers, And Phase Shifters (AREA)
  • Transceivers (AREA)

Abstract

(57)【要約】 【課題】 低損失なアンテナスイッチを備え低コストな
送受信機を得る。 【解決手段】 集積回路内1に受信アンプ2、送信アン
プ4、シャント構成の第1のスイッチ6および第2のス
イッチ7を構成している。またリアクタンス素子と整合
回路15を集積回路1に接続することによりアンテナス
イッチを構成している。
(57) [Summary] To provide a low-cost transceiver equipped with a low-loss antenna switch. SOLUTION: In an integrated circuit 1, a receiving amplifier 2, a transmitting amplifier 4, a first switch 6 and a second switch 7 in a shunt configuration are configured. An antenna switch is formed by connecting the reactance element and the matching circuit 15 to the integrated circuit 1.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、主として携帯電
話、ページャあるいはテレターミナル等に用いられ、特
に送受信回路の主要部分を集積回路化した送受信機に関
する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a transmitter / receiver mainly used for a portable telephone, a pager, a teleterminal, or the like, and particularly to a transceiver in which a main part of a transmitting / receiving circuit is integrated.

【0002】[0002]

【従来の技術】図5は、従来の送受信機の構成を示すブ
ロック図である。
2. Description of the Related Art FIG. 5 is a block diagram showing a configuration of a conventional transceiver.

【0003】図5において、2は受信アンプ、3は受信
回路、4は送信アンプ、5は送信回路、8は第1の外部
端子、9は第2の外部端子、10は第3の外部端子、1
1は第4の外部端子、14はアンテナ端子、15は整合
回路、16はアンテナ、101は第1の集積回路、10
2は第2の集積回路、103はスイッチである。
In FIG. 5, 2 is a receiving amplifier, 3 is a receiving circuit, 4 is a transmitting amplifier, 5 is a transmitting circuit, 8 is a first external terminal, 9 is a second external terminal, and 10 is a third external terminal. , 1
1 is a fourth external terminal, 14 is an antenna terminal, 15 is a matching circuit, 16 is an antenna, 101 is a first integrated circuit, 10
2 is a second integrated circuit, and 103 is a switch.

【0004】まず従来の送受信回路の動作について説明
する。第1および第2の集積回路101、102はそれ
ぞれシリコン基板上等に回路を構成したモノリシックI
Cである。
First, the operation of a conventional transmitting / receiving circuit will be described. The first and second integrated circuits 101 and 102 are monolithic ICs each having a circuit formed on a silicon substrate or the like.
C.

【0005】まず受信動作では、アンテナ16に入力さ
れた受信信号は第1の集積回路101に設けられたアン
テナ端子14に供給される。さらに前記受信信号はスイ
ッチ103を経由して第1の外部端子8より出力され
る。ここで前記アンテナ端子14と第1の外部端子8の
間に挿入されたスイッチは信号ラインに直列およびグラ
ンドに対してシャントに配置され、直列配置のスイッチ
がオン、シャント配置のスイッチがオフとなっている。
一方、アンテナ端子14と第2の外部端子9の間に挿入
されたスイッチも同様に直列とシャントに配置されてい
るが、直列配置のスイッチがオフ、シャント配置のスイ
ッチがオンとなっている。そのためアンテナ端子14よ
り第2の外部端子9側のスイッチを見たインピーダンス
は高インピーダンスとなっている。
First, in a receiving operation, a received signal input to the antenna 16 is supplied to an antenna terminal 14 provided in the first integrated circuit 101. Further, the received signal is output from the first external terminal 8 via the switch 103. Here, the switch inserted between the antenna terminal 14 and the first external terminal 8 is arranged in series with the signal line and in shunt with respect to the ground, the switch in series arrangement is turned on, and the switch in shunt arrangement is turned off. ing.
On the other hand, the switches inserted between the antenna terminal 14 and the second external terminal 9 are similarly arranged in series and shunt, but the switches arranged in series are off and the switches arranged in shunt are on. Therefore, the impedance of the switch on the second external terminal 9 side from the antenna terminal 14 is high.

【0006】第1の外部端子8から出力された受信信号
は整合回路15を経由して第2の集積回路102に設け
られた第3の外部端子10に入力される。前記第3の外
部入力端子10は受信アンプ2の入力に接続される。
尚、整合回路15は第1の外部端子8と第3の外部端子
10の整合をとるためのものである。受信アンプ2の出
力は受信回路3に入力され復調が行われる。
[0006] The received signal output from the first external terminal 8 is input to a third external terminal 10 provided in the second integrated circuit 102 via a matching circuit 15. The third external input terminal 10 is connected to an input of the receiving amplifier 2.
The matching circuit 15 is for matching the first external terminal 8 and the third external terminal 10. The output of the receiving amplifier 2 is input to the receiving circuit 3 and demodulated.

【0007】次に、送信動作ではスイッチ103がそれ
ぞれ切り替えられる。すなわちアンテナ端子14と第1
の外部端子8の間に挿入されたスイッチは、直列配置の
スイッチがオフ、シャント配置のスイッチがオンとな
る。また、アンテナ端子14と第2の外部端子9の間に
挿入されたスイッチは、直列配置のスイッチがオン、シ
ャント配置のスイッチがオフとなる。そのためアンテナ
端子14より第1の外部端子9側のスイッチを見たイン
ピーダンスは高インピーダンスとなる。
Next, in the transmission operation, the switches 103 are respectively switched. That is, the antenna terminal 14 and the first
The switches inserted between the external terminals 8 are turned off in the series arrangement and turned on in the shunt arrangement. As for the switch inserted between the antenna terminal 14 and the second external terminal 9, the switch arranged in series is turned on, and the switch arranged in shunt is turned off. Therefore, the impedance when the switch on the first external terminal 9 side from the antenna terminal 14 becomes high impedance.

【0008】送信回路5からの送信信号は送信アンプ4
で増幅されて第4の外部端子11より出力され、整合回
路15を経由して第2の外部端子9に入力される。さら
にスイッチ103を経由してアンテナ端子14から出力
され、アンテナ16より空間に放射される。
The transmission signal from the transmission circuit 5 is transmitted to the transmission amplifier 4
The signal is amplified by the first external terminal 11 and output from the fourth external terminal 11, and is input to the second external terminal 9 via the matching circuit 15. Further, the light is output from the antenna terminal 14 via the switch 103 and is radiated to the space from the antenna 16.

【0009】以上が、従来の送受信機の動作である。The above is the operation of the conventional transceiver.

【0010】[0010]

【発明が解決しようとする課題】ところが、上記従来の
送受信機では、アンテナスイッチの損失が大きくなると
いう課題があった。すなわち、図5においてスイッチが
信号ラインに直列に挿入されているが、モノリシックI
C等で実現できるスイッチ素子(例えばバイポーラダイ
オードやFETトランジスタ)では挿入損失が大きくな
る。そのため受信感度の劣化、送信出力の低下を生じた
り、あるいは低損失となるようにスイッチ素子を大型化
した場合には、モノリシックIC等ではチップサイズが
大きくなりコストが高くなるという課題があった。
However, the above-mentioned conventional transceiver has a problem that the loss of the antenna switch is increased. That is, although the switch is inserted in series with the signal line in FIG.
In a switch element (for example, a bipolar diode or an FET transistor) that can be realized by C or the like, insertion loss increases. For this reason, when a switch element is enlarged so as to cause a decrease in reception sensitivity or a decrease in transmission output or to reduce the loss, there is a problem that a chip size becomes large and a cost increases in a monolithic IC or the like.

【0011】また、従来の構成では、アンテナスイッチ
と受信アンプおよび送信アンプの間に整合回路15を設
ける必要がある。これはアンテナ端子から見て、オフ側
のアンテナスイッチが高インピーダンスとなる必要があ
るためアンテナスイッチとアンテナ端子の間に整合回路
を挿入することはできないからである。整合回路を集積
回路外に設ける場合、図5に示すように集積回路の端子
数が増え、少なくとも5端子は必要となる。このため、
集積回路のパッケージなどのコストが高くなるという課
題があった。尚、整合回路を集積回路外に設ける理由
は、例えばモノリシックICでは良好なインダクタ素子
を実現することが困難なことなどによるものである。
In the conventional configuration, it is necessary to provide a matching circuit 15 between the antenna switch and the receiving amplifier and the transmitting amplifier. This is because a matching circuit cannot be inserted between the antenna switch and the antenna terminal because the off-side antenna switch needs to have high impedance when viewed from the antenna terminal. When the matching circuit is provided outside the integrated circuit, the number of terminals of the integrated circuit is increased as shown in FIG. 5, and at least five terminals are required. For this reason,
There is a problem that the cost of the package of the integrated circuit or the like increases. The reason why the matching circuit is provided outside the integrated circuit is that, for example, it is difficult to realize a good inductor element in a monolithic IC.

【0012】本発明は上記の課題を解決するものであ
り、アンテナスイッチの挿入損失が小さく、集積回路の
端子数を少なくできるため、低コストで、高性能な送受
信機を提供することを目的とする。
SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and has as its object to provide a low-cost, high-performance transceiver because the insertion loss of an antenna switch is small and the number of terminals of an integrated circuit can be reduced. I do.

【0013】[0013]

【課題を解決するための手段】本発明の送受信機におい
ては、受信アンプの入力に接続した第1の外部端子と送
信アンプの出力に接続した第2の外部端子と片端を接地
した第1および第2のスイッチと前記第1および第2の
スイッチの他端をそれぞれ接続した第3および第4の外
部端子を備えた集積回路を用い、第1および第2のリア
クタンス素子の片端をそれぞれ第3および第4の外部端
子に接続し、他端を共にアンテナ端子に接続して構成さ
れるものである。
In a transceiver according to the present invention, a first external terminal connected to an input of a receiving amplifier, a second external terminal connected to an output of a transmitting amplifier, and a first and a second terminal having one end grounded. An integrated circuit having a second switch and third and fourth external terminals connected to the other ends of the first and second switches, respectively, is used, and one end of the first and second reactance elements is respectively connected to the third. And a fourth external terminal, and the other end is connected to an antenna terminal.

【0014】上記発明によれば、直列に配置したスイッ
チを用いず、集積回路外のリアクタンス素子を用いるた
め、アンテナスイッチの挿入損失を低減でき、集積回路
の外部端子の数も削減できるため、高性能で低コストな
送受信機を実現できる。
According to the above invention, since a switch arranged in series is not used and a reactance element outside the integrated circuit is used, the insertion loss of the antenna switch can be reduced, and the number of external terminals of the integrated circuit can be reduced. A low-cost transceiver with high performance can be realized.

【0015】[0015]

【発明の実施の形態】受信アンプと前記受信アンプの入
力に接続した第1の外部端子と送信アンプと前記送信ア
ンプの出力に接続した第2の外部端子と片端を接地した
第1および第2のスイッチと前記第1および第2のスイ
ッチの他端をそれぞれ接続した第3および第4の外部端
子を備えた集積回路と、第1および第2のリアクタンス
素子とアンテナ端子を備え、前記第1の外部端子と第3
の外部端子が接続され、前記第2の外部端子と第4の外
部端子が接続され、前記第1および第2のリアクタンス
素子の片端がそれぞれ第3および第4の外部端子に接続
され、前記第1および第2のリアクタンス素子の他端が
前記アンテナ端子に接続されて構成されるものである。
そして、信号ラインに直列にスイッチ素子が挿入されて
いないため、アンテナスイッチの挿入損失を低減でき
る。また、集積回路の端子数を削減できるため高性能で
低コストな送受信機を実現できる。
DESCRIPTION OF THE PREFERRED EMBODIMENTS A receiving amplifier, a first external terminal connected to an input of the receiving amplifier, a transmitting amplifier, a second external terminal connected to an output of the transmitting amplifier, and first and second terminals having one end grounded. And an integrated circuit having third and fourth external terminals connected to the other ends of the first and second switches, respectively, and first and second reactance elements and an antenna terminal. External terminal and third
Are connected, the second external terminal is connected to a fourth external terminal, and one ends of the first and second reactance elements are connected to third and fourth external terminals, respectively, The other ends of the first and second reactance elements are connected to the antenna terminal.
Since no switch element is inserted in the signal line in series, the insertion loss of the antenna switch can be reduced. Further, since the number of terminals of the integrated circuit can be reduced, a high-performance and low-cost transceiver can be realized.

【0016】また、受信アンプと送信アンプと片端を接
地した第1および第2のスイッチと前記受信アンプの入
力と前記第1のスイッチの他端を接続した第1の外部端
子と前記送信アンプの出力に接続した第2の外部端子と
前記第2のスイッチの他端を接続した第3の外部端子を
備えた集積回路と、第1および第2のリアクタンス素子
とアンテナ端子を備え、前記第2の外部端子と第3の外
部端子が接続され、前記第1および第2のリアクタンス
素子の片端がそれぞれ第1および第3の外部端子に接続
され、前記第1および第2のリアクタンス素子の他端が
前記アンテナ端子に接続されて構成されるものである。
Also, a receiving amplifier, a transmitting amplifier, first and second switches having one end grounded, an input of the receiving amplifier, a first external terminal connecting the other end of the first switch, and a transmitting amplifier. An integrated circuit including a second external terminal connected to an output and a third external terminal connected to the other end of the second switch; a first and a second reactance element and an antenna terminal; And the third external terminal are connected, and one ends of the first and second reactance elements are connected to the first and third external terminals, respectively, and the other ends of the first and second reactance elements are connected. Are connected to the antenna terminal.

【0017】また、受信アンプと送信アンプと片端を接
地した第1および第2のスイッチと前記送信アンプの出
力と前記第1のスイッチの他端を接続した第1の外部端
子と前記受信アンプの入力に接続した第2の外部端子と
前記第2のスイッチの他端を接続した第3の外部端子を
備えた集積回路と、第1および第2のリアクタンス素子
とアンテナ端子を備え、前記第2の外部端子と第3の外
部端子が接続され、前記第1および第2のリアクタンス
素子の片端がそれぞれ第1および第3の外部端子に接続
され、前記第1および第2のリアクタンス素子の他端が
前記アンテナ端子に接続されて構成されるものである。
そしてさらに集積回路の端子数を削減することができる
ため、低コスト化を図ることができる。
Also, a receiving amplifier, a transmitting amplifier, first and second switches having one end grounded, an output of the transmitting amplifier, a first external terminal connecting the other end of the first switch, and a receiving amplifier. An integrated circuit having a second external terminal connected to an input and a third external terminal connected to the other end of the second switch; a first and a second reactance element and an antenna terminal; And the third external terminal are connected, and one ends of the first and second reactance elements are connected to the first and third external terminals, respectively, and the other ends of the first and second reactance elements are connected. Are connected to the antenna terminal.
Further, since the number of terminals of the integrated circuit can be further reduced, cost reduction can be achieved.

【0018】また、受信アンプと送信アンプと片端を接
地した第1および第2のスイッチと前記受信アンプの入
力と前記第1のスイッチの他端を接続した第1の外部端
子と前記送信アンプの出力と前記第2のスイッチの他端
を接続した第2の外部端子を備えた集積回路と、第1お
よび第2のリアクタンス素子とアンテナ端子を備え、前
記第1および第2のリアクタンス素子の片端がそれぞれ
第1および第2の外部端子に接続され、前記第1および
第2のリアクタンス素子の他端が前記アンテナ端子に接
続されて構成されるものである。そして、さらに集積回
路の端子数を削減することができる。
A first and a second switch, one end of which is grounded, a receiving amplifier, a transmitting amplifier, an input of the receiving amplifier, a first external terminal connected to the other end of the first switch, and a transmitting amplifier. An integrated circuit having an output and a second external terminal connected to the other end of the second switch; and an integrated circuit having first and second reactance elements and an antenna terminal; one end of the first and second reactance elements Are connected to first and second external terminals, respectively, and the other ends of the first and second reactance elements are connected to the antenna terminal. Further, the number of terminals of the integrated circuit can be further reduced.

【0019】また、スイッチはFET素子により構成さ
れるものである。そして、低損失なスイッチをモノリシ
ックIC上に構成できるため、高性能な送受信回路を低
コストで得ることができる。
The switch is constituted by an FET element. Since a low-loss switch can be configured on a monolithic IC, a high-performance transmission / reception circuit can be obtained at low cost.

【0020】[0020]

【実施例】以下、図面を参照して本発明の実施例につい
て説明する。
Embodiments of the present invention will be described below with reference to the drawings.

【0021】(実施例1)図1は、本発明による送受信
機の実施例の構成を示すブロック図である。図1におい
て、1は集積回路、2は受信アンプ、3は受信回路、4
は送信アンプ、5は送信回路、6は第1のスイッチ、7
は第2のスイッチ、8は第1の外部端子、9は第2の外
部端子、10は第3の外部端子、11は第4の外部端
子、12は第1のインダクタ素子、13は第2のインダ
クタ素子、14はアンテナ端子、15は整合回路、16
はアンテナである。
(Embodiment 1) FIG. 1 is a block diagram showing the configuration of an embodiment of a transceiver according to the present invention. In FIG. 1, 1 is an integrated circuit, 2 is a receiving amplifier, 3 is a receiving circuit,
Is a transmission amplifier, 5 is a transmission circuit, 6 is a first switch, 7
Denotes a second switch, 8 denotes a first external terminal, 9 denotes a second external terminal, 10 denotes a third external terminal, 11 denotes a fourth external terminal, 12 denotes a first inductor element, and 13 denotes a second inductor. , 14 is an antenna terminal, 15 is a matching circuit, 16
Is an antenna.

【0022】集積回路1に受信アンプ2、受信回路3、
送信アンプ4、送信回路5および第1、第2、第3、第
4の外部端子が構成されている。ここで、集積回路1は
圧膜IC等のハイブリッドICを用いることもできる
が、ここに示す例では半導体基板上に構成されたモノリ
シックICの場合について説明する。モノリシックIC
では、半導体基板としてシリコンまたはGaAs等を用
いることができる。また、構成する素子としてはバイポ
ーラトランジスタやFET、或いはBi−CMOSプロ
セスでは上記の混在により各回路を構成することができ
る。
The integrated circuit 1 includes a receiving amplifier 2, a receiving circuit 3,
A transmission amplifier 4, a transmission circuit 5, and first, second, third, and fourth external terminals are configured. Here, the integrated circuit 1 may use a hybrid IC such as a pressure-film IC, but in the example shown here, a case of a monolithic IC formed on a semiconductor substrate will be described. Monolithic IC
Then, silicon, GaAs, or the like can be used as the semiconductor substrate. In addition, as a constituent element, each circuit can be formed by a bipolar transistor, a FET, or a mixture of the above in a Bi-CMOS process.

【0023】さて、集積回路1の第1の外部端子8に入
力された受信信号は受信アンプ2で増幅され、受信回路
3に入力されて復調が行われる。また、送信回路5から
の送信信号は送信アンプ4で増幅された後、第2の外部
端子9より出力される。ここで受信信号と送信信号を分
離するためにアンテナスイッチが以下のように構成され
る。第1および第2のスイッチ6、7の片端が接地され
ており、他端がそれぞれ第3および第4の外部端子1
0、11に接続されている。第1の外部端子8と第3の
外部端子10が整合回路15を介して接続されている。
また、第2の外部端子9と第4の外部端子11が整合回
路15を介して接続されている。そして、第3および第
4の外部端子10、11はそれぞれ第1および第2のイ
ンダクタ素子12、13を介してアンテナ端子14に接
続されている。アンテナ端子14にはアンテナ16が接
続される。
The reception signal input to the first external terminal 8 of the integrated circuit 1 is amplified by the reception amplifier 2 and input to the reception circuit 3 for demodulation. The transmission signal from the transmission circuit 5 is amplified by the transmission amplifier 4 and then output from the second external terminal 9. Here, an antenna switch is configured as follows to separate the reception signal and the transmission signal. One ends of the first and second switches 6 and 7 are grounded, and the other ends are third and fourth external terminals 1 and 2, respectively.
0 and 11 are connected. The first external terminal 8 and the third external terminal 10 are connected via a matching circuit 15.
Further, the second external terminal 9 and the fourth external terminal 11 are connected via a matching circuit 15. The third and fourth external terminals 10 and 11 are connected to the antenna terminal 14 via the first and second inductor elements 12 and 13, respectively. An antenna 16 is connected to the antenna terminal 14.

【0024】まず、受信動作時には、第1のスイッチ6
がオフ、第2のスイッチ7がオンに設定される。この
時、第4の外部端子11は第2のスイッチ7によりグラ
ンドに短絡され、これに第2のインダクタ素子13が接
続されている形となるため、アンテナ端子14より第4
の外部端子11側を見たインピーダンスは高インピーダ
ンスとなる。一方、この時アンテナ端子14が受信アン
プ2の入力インピーダンスに整合するように第1のイン
ダクタ素子12および整合回路15が設定される。
First, during the receiving operation, the first switch 6
Is set to OFF, and the second switch 7 is set to ON. At this time, the fourth external terminal 11 is short-circuited to the ground by the second switch 7 and the second inductor element 13 is connected to the fourth external terminal 11.
Of the external terminal 11 becomes high impedance. On the other hand, at this time, the first inductor element 12 and the matching circuit 15 are set so that the antenna terminal 14 matches the input impedance of the receiving amplifier 2.

【0025】次に、送信動作時には、第1のスイッチ6
がオン、第2のスイッチ7がオフに設定される。この
時、第3の外部端子10は第1のスイッチ6によりグラ
ンドに短絡され、これに第1のインダクタ素子12が接
続されている形となるため、アンテナ端子14より第3
の外部端子10側を見たインピーダンスは高インピーダ
ンスとなる。この時アンテナ端子14が送信アンプ4の
出力インピーダンスに整合するように第2のインダクタ
素子13および整合回路15が設定される。
Next, during the transmission operation, the first switch 6
Is set to ON, and the second switch 7 is set to OFF. At this time, the third external terminal 10 is short-circuited to ground by the first switch 6 and the first inductor element 12 is connected to the third external terminal 10.
Of the external terminal 10 becomes high impedance. At this time, the second inductor element 13 and the matching circuit 15 are set such that the antenna terminal 14 matches the output impedance of the transmission amplifier 4.

【0026】このように、受信時は第2のインダクタ素
子13が高インピーダンス、送信時は第1のインダクタ
素子12が高インピーダンスの素子として働くことによ
り、アンテナスイッチとしての動作を実現することがで
きる。そして、受信側および送信側で整合回路を独立に
構成することができるので、受信アンプ入力および送信
アンプ出力の任意のインピーダンスに対して整合をとる
ことができる。
As described above, the second inductor element 13 functions as a high-impedance element during reception and the first inductor element 12 functions as a high-impedance element during transmission, whereby an operation as an antenna switch can be realized. . Since matching circuits can be configured independently on the receiving side and the transmitting side, matching can be achieved with respect to any impedance of the input of the receiving amplifier and the output of the transmitting amplifier.

【0027】ここで、第1および第2のインダクタ素子
12、13を集積回路外に設けるため、空芯コイル等の
低損失な部品を用いることができ、整合回路も同様に低
損失なインダクタ素子やコンデンサ素子等の部品を用い
ることができ、挿入損失を大幅に低減することができ
る。また、第1および第2のスイッチ6、7をグランド
に対してシャントに配置しているが、シャント配置は信
号ラインに直列に挿入する場合に比べて挿入損失に与え
る影響は比較的小さい。つまり、本実施例では信号ライ
ンに直列に配置したスイッチを省略したことが挿入損失
の低減に効果的であると言える。
Here, since the first and second inductor elements 12 and 13 are provided outside the integrated circuit, low-loss components such as air-core coils can be used, and the matching circuit similarly has a low-loss inductor element. And components such as a capacitor element can be used, and the insertion loss can be greatly reduced. Although the first and second switches 6 and 7 are arranged shunt with respect to the ground, the shunt arrangement has a relatively small effect on insertion loss as compared with a case where the switches are inserted in series with a signal line. That is, in this embodiment, it can be said that omitting the switches arranged in series with the signal lines is effective in reducing the insertion loss.

【0028】また、本実施例では集積回路1に4端子で
アンテナスイッチ周辺の回路を構成できている。このよ
うに集積回路の端子数を削減できるため集積回路のパッ
ケージ等のコストを下げることが可能となる。
Further, in this embodiment, a circuit around the antenna switch can be constituted by four terminals in the integrated circuit 1. As described above, the number of terminals of the integrated circuit can be reduced, so that the cost of the package of the integrated circuit and the like can be reduced.

【0029】尚、本実施例では、リアクタンス素子とし
て第1および第2のインダクタ素子12、13を用いた
が、コンデンサ素子を用いても同様の効果を得ることが
できる。
In this embodiment, the first and second inductor elements 12 and 13 are used as reactance elements. However, the same effect can be obtained by using a capacitor element.

【0030】また、スイッチ素子としてFETトランジ
スタ素子を用いることにより低損失なアンテナスイッチ
を実現することができる。例えば、MOS-FETやM
ES-FETはバイポーラトランジスタ等と比べてオン
抵抗が小さいため、オン時のインピーダンスが小さくな
りアンテナスイッチのアイソレーション特性を改善する
ことができ、通過側の挿入損失が低減できる。
Further, by using an FET transistor element as a switch element, a low-loss antenna switch can be realized. For example, MOS-FET or M
Since the ES-FET has a smaller on-resistance than a bipolar transistor or the like, the impedance at the time of the on-state becomes smaller, the isolation characteristics of the antenna switch can be improved, and the insertion loss on the passing side can be reduced.

【0031】(実施例2)図2は、本発明による送受信
機の実施例2の構成を示すブロック図である。図2にお
いて17はコンデンサである。図1と同じ構成要素につ
いては同一の番号を付けて示した。本実施例の特徴は、
集積回路の端子数を削減し3端子とした点である。送信
側の構成は実施例1と同様であるが受信側の構成が異な
っている。第1のスイッチ6の片端は接地され、他端は
受信アンプ2の入力とともに第1の外部端子8に接続さ
れている。以下に示すように、本実施例の構成において
も受信、送信ともに整合をとることができる。
(Embodiment 2) FIG. 2 is a block diagram showing the configuration of a transceiver according to Embodiment 2 of the present invention. In FIG. 2, reference numeral 17 denotes a capacitor. The same components as those in FIG. 1 are denoted by the same reference numerals. The features of this embodiment are as follows.
The point is that the number of terminals of the integrated circuit is reduced to three terminals. The configuration on the transmitting side is the same as that of the first embodiment, but the configuration on the receiving side is different. One end of the first switch 6 is grounded, and the other end is connected to the first external terminal 8 together with the input of the receiving amplifier 2. As described below, also in the configuration of the present embodiment, it is possible to match both reception and transmission.

【0032】まず、受信動作時は第1のスイッチ6がオ
フ、第2のスイッチ7がオンに設定される。この時、ア
ンテナ端子14より第3の外部端子10側を見たインピ
ーダンスは高インピーダンスとなる。一方、この時アン
テナ端子14が受信アンプ2の入力インピーダンスに整
合するように第1のインダクタ素子12およびコンデン
サ17が構成される。ここで、整合は第1の外部端子8
またはアンテナ端子14にコンデンサ17またはインダ
クタをグランドに対してシャントに接続することにより
行うことができる。また、受信アンプ2の入力インピー
ダンスにより第1のインダクタ素子12の代わりにコン
デンサ素子を用いてもよい。この場合もシャントに接続
する部品はコンデンサやインダクタを用いることができ
る。このようにして、受信時にインピーダンス整合がと
れるように回路定数が設定される。
First, during the receiving operation, the first switch 6 is turned off and the second switch 7 is turned on. At this time, the impedance when the third external terminal 10 side is viewed from the antenna terminal 14 becomes high impedance. On the other hand, at this time, the first inductor element 12 and the capacitor 17 are configured so that the antenna terminal 14 matches the input impedance of the receiving amplifier 2. Here, matching is performed with the first external terminal 8.
Alternatively, this can be performed by connecting a capacitor 17 or an inductor to the antenna terminal 14 in a shunt with respect to the ground. Further, a capacitor element may be used instead of the first inductor element 12 depending on the input impedance of the receiving amplifier 2. Also in this case, capacitors and inductors can be used as components connected to the shunt. In this way, circuit constants are set so that impedance matching can be achieved during reception.

【0033】次に、送信動作時は、第1のスイッチ6が
オン、第2のスイッチ7がオフに設定される。この時、
第1の外部端子8にシャントに接続された回路定数は第
1のスイッチ6により短絡されるため、第1のアンテナ
端子14より第1の外部端子8側を見たインピーダンス
は高インピーダンスとなる。そして送信アンプ4の出力
インピーダンスとアンテナ端子14が整合するように整
合回路15が構成される。ここで、アンテナ端子14に
はコンデンサ17等が接続されているが、これと第2の
インダクタ素子13も含めて整合がとれるように整合回
路15が構成される。整合回路15は任意の回路を用い
ることができるから、あらゆる送信アンプの出力インピ
ーダンスに対して整合をとる回路を設定することができ
る。本実施例では、集積回路1の端子数を削減できるた
め、さらに低コストな集積回路を実現でき、低コストな
送受信機を得ることができる。
Next, during the transmission operation, the first switch 6 is turned on and the second switch 7 is turned off. At this time,
Since the circuit constant connected to the first external terminal 8 in a shunt is short-circuited by the first switch 6, the impedance when the first external terminal 8 side is viewed from the first antenna terminal 14 is high. A matching circuit 15 is configured so that the output impedance of the transmission amplifier 4 matches the antenna terminal 14. Here, a capacitor 17 and the like are connected to the antenna terminal 14, and a matching circuit 15 is configured so as to match the antenna terminal 14 including the second inductor element 13. Since any circuit can be used as the matching circuit 15, a circuit that matches the output impedance of any transmission amplifier can be set. In the present embodiment, since the number of terminals of the integrated circuit 1 can be reduced, a lower-cost integrated circuit can be realized, and a low-cost transceiver can be obtained.

【0034】(実施例3)図3は、本発明による送受信
機の実施例3の構成を示すブロック図である。図3で、
図1、2と同じ構成要素については同一の番号を付けて
示した。
(Embodiment 3) FIG. 3 is a block diagram showing the configuration of a transceiver according to Embodiment 3 of the present invention. In FIG.
1 and 2 are denoted by the same reference numerals.

【0035】本実施例では、整合回路15を受信側に設
けている。端子が3端子となるのは実施例2と同様であ
る。受信アンプ2の入力インピーダンスおよび送信アン
プ4の出力インピーダンスによって本実施例の構成とし
た方が整合回路が簡素化できる、または整合回路の損失
を抑えることができる等の優位性が得られる。
In this embodiment, the matching circuit 15 is provided on the receiving side. The number of terminals is three as in the second embodiment. The configuration according to the present embodiment has advantages such as simplification of the matching circuit or suppression of the loss of the matching circuit by the input impedance of the receiving amplifier 2 and the output impedance of the transmitting amplifier 4.

【0036】また、例えば受信アンプ2の前段にフィル
タ等の回路を挿入したい場合には、本実施例の構成とす
ることにより受信側に設けられた整合回路15にフィル
タ特性を持たせることができる。逆に、実施例2の場合
では受信側にフィルタ特性を持たせるには回路構成上の
制限が生じる。
For example, when a circuit such as a filter is to be inserted before the receiving amplifier 2, the configuration of the present embodiment allows the matching circuit 15 provided on the receiving side to have filter characteristics. . Conversely, in the case of the second embodiment, there is a restriction on the circuit configuration in order to provide the receiving side with filter characteristics.

【0037】従って、場合によって実施例2あるいは実
施例3の構成を使い分けて用いることができる。
Therefore, the configuration of the second embodiment or the third embodiment can be selectively used depending on the case.

【0038】(実施例4)図4は、本発明による送受信
機の実施例4の構成を示すブロック図である。図4にお
いて図1、2と同じ構成要素については同一の番号を付
けて示した。本実施例の特徴は、集積回路の端子数をさ
らに削減し、2端子としたことである。
(Embodiment 4) FIG. 4 is a block diagram showing the configuration of a transceiver according to Embodiment 4 of the present invention. 4, the same components as those in FIGS. 1 and 2 are denoted by the same reference numerals. The feature of this embodiment is that the number of terminals of the integrated circuit is further reduced to two terminals.

【0039】受信時には、アンテナ端子14より第2の
外部端子9側を見たインピーダンスが高インピーダンス
となるように第2のインダクタ素子13およびコンデン
サ17の各定数を設定し、送信時には、アンテナ端子1
4より第1の外部端子8側を見たインピーダンスが高イ
ンピーダンスとなるように第1のインダクタ素子12お
よびコンデンサ17の各定数を設定すればよい。ただ
し、本実施例では送受で整合回路を独立に設計すること
ができないため、受信アンプおよび送信アンプの任意の
インピーダンスについて両方の整合を満たす回路を設計
することが困難となる場合が考えられる。この場合に
は、受信時にはアンテナ端子14より第2の外部端子9
側を見たインピーダンスも含めて受信側の整合がとれ、
また送信時にはアンテナ端子14より第1の外部端子8
側を見たインピーダンスも含めて送信側の整合がとれる
様に各定数を設計することにより送受で整合を両立でき
る。すなわち第1および第2のインダクタ素子12、1
3の定数を必ずしも高インピーダンスとなるように設定
する必要はない。
At the time of reception, each constant of the second inductor element 13 and the capacitor 17 is set so that the impedance when the second external terminal 9 side is viewed from the antenna terminal 14 becomes high impedance.
The respective constants of the first inductor element 12 and the capacitor 17 may be set so that the impedance when the first external terminal 8 side is viewed from 4 becomes high impedance. However, in the present embodiment, since matching circuits cannot be independently designed for transmission and reception, it may be difficult to design a circuit that satisfies both matching for any impedance of the reception amplifier and the transmission amplifier. In this case, at the time of reception, the second external terminal 9 is connected to the antenna terminal 14.
The matching of the receiving side including the impedance looking at the side is taken,
At the time of transmission, the first external terminal 8 is connected to the antenna terminal 14.
By designing each constant so that matching on the transmitting side can be achieved, including the impedance seen from the side, matching can be achieved in sending and receiving. That is, the first and second inductor elements 12, 1
It is not always necessary to set the constant of 3 to be high impedance.

【0040】本実施例の構成では、集積回路の端子数を
さらに削減したため、さらに低コストな送受信機を得る
ことができる。
In the configuration of this embodiment, the number of terminals of the integrated circuit is further reduced, so that a transceiver with lower cost can be obtained.

【0041】尚、先に示した実施例1、2及び3の場合
についても第1および第2のインダクタ素子の定数を必
ずしも高インピーダンスとなるように設定する必要はな
い。第1および第2のインダクタを含めて送受で整合が
とれるように定数を設定して送受信機を構成することが
できる。
In the first, second, and third embodiments, the constants of the first and second inductor elements do not necessarily need to be set to have high impedance. A transceiver can be configured by setting constants so as to achieve matching between transmission and reception including the first and second inductors.

【0042】[0042]

【発明の効果】以上の説明から明らかなように本発明の
送受信機よれば、次の効果が得られる。
As is apparent from the above description, the following effects can be obtained according to the transceiver of the present invention.

【0043】信号ラインに直列に配置したスイッチ素子
を省略し、空芯コイル等の低損失な部品を用いることが
できるためアンテナスイッチの挿入損失を大幅に低減す
ることができる。そして、集積回路の端子数を削減でき
るため集積回路のパッケージ等のコストを下げることが
できる。
Since the switch element arranged in series with the signal line can be omitted and low-loss components such as air-core coils can be used, the insertion loss of the antenna switch can be greatly reduced. Further, since the number of terminals of the integrated circuit can be reduced, the cost of a package or the like of the integrated circuit can be reduced.

【0044】また、受信側または送信側の整合回路を接
続する端子を削減するため、さらに低コストな集積回路
を実現でき、低コストな送受信機を得ることができる。
Further, since the number of terminals for connecting the matching circuit on the receiving side or the transmitting side is reduced, a low-cost integrated circuit can be realized, and a low-cost transceiver can be obtained.

【0045】また、スイッチ素子としてFETトランジ
スタ素子を用いているため、アンテナスイッチのアイソ
レーション特性を改善することができ、挿入損失も低減
できる。
Further, since the FET transistor element is used as the switch element, the isolation characteristics of the antenna switch can be improved, and the insertion loss can be reduced.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施例1における送受信機のブロック
図
FIG. 1 is a block diagram of a transceiver according to a first embodiment of the present invention.

【図2】本発明の実施例2における送受信機のブロック
図
FIG. 2 is a block diagram of a transceiver according to a second embodiment of the present invention.

【図3】本発明の実施例3における送受信機のブロック
図
FIG. 3 is a block diagram of a transceiver according to a third embodiment of the present invention.

【図4】本発明の実施例4における送受信機のブロック
図
FIG. 4 is a block diagram of a transceiver according to a fourth embodiment of the present invention.

【図5】従来の送受信機のブロック図FIG. 5 is a block diagram of a conventional transceiver.

【符号の説明】[Explanation of symbols]

1 集積回路 2 受信アンプ 3 受信回路 4 送信アンプ 5 送信回路 6 第1のスイッチ 7 第2のスイッチ 8 第1の外部端子 9 第2の外部端子 10 第3の外部端子 11 第4の外部端子 12 第1のインダクタ素子 13 第2のインダクタ素子 14 アンテナ端子 15 整合回路 16 アンテナ 17 コンデンサ REFERENCE SIGNS LIST 1 integrated circuit 2 reception amplifier 3 reception circuit 4 transmission amplifier 5 transmission circuit 6 first switch 7 second switch 8 first external terminal 9 second external terminal 10 third external terminal 11 fourth external terminal 12 First inductor element 13 Second inductor element 14 Antenna terminal 15 Matching circuit 16 Antenna 17 Capacitor

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】受信アンプと前記受信アンプの入力に接続
した第1の外部端子と、送信アンプと前記送信アンプの
出力に接続した第2の外部端子と、片端を接地した第1
および第2のスイッチと前記第1および第2のスイッチ
の他端をそれぞれ接続した第3および第4の外部端子を
備えた集積回路と、第1および第2のリアクタンス素子
とアンテナ端子を備え、前記第1の外部端子と前記第3
の外部端子が接続され、前記第2の外部端子と前記第4
の外部端子が接続され、前記第1および第2のリアクタ
ンス素子の片端がそれぞれ前記第3および第4の外部端
子に接続され、前記第1および第2のリアクタンス素子
の他端が前記アンテナ端子に接続された送受信機。
1. A receiving amplifier, a first external terminal connected to an input of the receiving amplifier, a transmitting amplifier, a second external terminal connected to an output of the transmitting amplifier, and a first terminal grounded at one end.
And an integrated circuit having a third switch and a third external terminal to which the other ends of the first and second switches are respectively connected, a first and a second reactance element, and an antenna terminal; The first external terminal and the third external terminal;
Are connected to the second external terminal and the fourth external terminal.
Are connected, one ends of the first and second reactance elements are connected to the third and fourth external terminals, respectively, and the other ends of the first and second reactance elements are connected to the antenna terminal. Connected transceiver.
【請求項2】受信アンプと送信アンプと片端を接地した
第1および第2のスイッチと前記受信アンプの入力と前
記第1のスイッチの他端を接続した第1の外部端子と前
記送信アンプの出力に接続した第2の外部端子と前記第
2のスイッチの他端を接続した第3の外部端子を備えた
集積回路と、第1および第2のリアクタンス素子とアン
テナ端子を備え、前記第2の外部端子と前記第3の外部
端子が接続され、前記第1および第2のリアクタンス素
子の片端がそれぞれ前記第1および第3の外部端子に接
続され、前記第1および第2のリアクタンス素子の他端
が前記アンテナ端子に接続された送受信機。
2. A receiving amplifier, a transmitting amplifier, first and second switches each having one end grounded, an input of the receiving amplifier, a first external terminal connecting the other end of the first switch, and a transmitting amplifier. An integrated circuit including a second external terminal connected to an output and a third external terminal connected to the other end of the second switch; a first and a second reactance element and an antenna terminal; Are connected to the third external terminal, and one ends of the first and second reactance elements are connected to the first and third external terminals, respectively, and the first and second reactance elements are connected to each other. A transceiver having the other end connected to the antenna terminal.
【請求項3】受信アンプと送信アンプと片端を接地した
第1および第2のスイッチと前記送信アンプの出力と前
記第1のスイッチの他端を接続した第1の外部端子と前
記受信アンプの入力に接続した第2の外部端子と前記第
2のスイッチの他端を接続した第3の外部端子を備えた
集積回路と、第1および第2のリアクタンス素子とアン
テナ端子を備え、前記第2の外部端子と前記第3の外部
端子が接続され、前記第1および第2のリアクタンス素
子の片端がそれぞれ前記第1および第3の外部端子に接
続され、前記第1および第2のリアクタンス素子の他端
が前記アンテナ端子に接続された送受信機。
3. A receiving amplifier, a transmitting amplifier, first and second switches having one end grounded, an output of the transmitting amplifier, a first external terminal connecting the other end of the first switch, and a receiving amplifier. An integrated circuit having a second external terminal connected to an input and a third external terminal connected to the other end of the second switch; a first and a second reactance element and an antenna terminal; Are connected to the third external terminal, and one ends of the first and second reactance elements are connected to the first and third external terminals, respectively, and the first and second reactance elements are connected to each other. A transceiver having the other end connected to the antenna terminal.
【請求項4】受信アンプと送信アンプと片端を接地した
第1および第2のスイッチと前記受信アンプの入力と前
記第1のスイッチの他端を接続した第1の外部端子と前
記送信アンプの出力と前記第2のスイッチの他端を接続
した第2の外部端子を備えた集積回路と、第1および第
2のリアクタンス素子とアンテナ端子を備え、前記第1
および第2のリアクタンス素子の片端がそれぞれ第1お
よび第2の外部端子に接続され、前記第1および第2の
リアクタンス素子の他端が前記アンテナ端子に接続され
た送受信機。
4. A receiving amplifier, a transmitting amplifier, first and second switches each having one end grounded, an input of the receiving amplifier, a first external terminal connecting the other end of the first switch, and a transmitting amplifier. An integrated circuit having an output and a second external terminal connected to the other end of the second switch; a first and a second reactance element and an antenna terminal;
And a transceiver having one end of the second reactance element connected to first and second external terminals, respectively, and the other end of the first and second reactance elements connected to the antenna terminal.
【請求項5】スイッチはFET素子により構成される請
求項1、2、3または4記載の送受信機。
5. The transceiver according to claim 1, wherein the switch is constituted by an FET element.
JP10075240A 1998-03-24 1998-03-24 Transceiver Pending JPH11274971A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10075240A JPH11274971A (en) 1998-03-24 1998-03-24 Transceiver

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10075240A JPH11274971A (en) 1998-03-24 1998-03-24 Transceiver

Publications (1)

Publication Number Publication Date
JPH11274971A true JPH11274971A (en) 1999-10-08

Family

ID=13570508

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10075240A Pending JPH11274971A (en) 1998-03-24 1998-03-24 Transceiver

Country Status (1)

Country Link
JP (1) JPH11274971A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004102794A1 (en) * 2003-05-14 2004-11-25 Advantest Corporation Input signal processing device, high-frequency component acquisition method, and low-frequency component acquisition method
JP2014090402A (en) * 2013-05-20 2014-05-15 Panasonic Corp Radio communication device
JP2015015705A (en) * 2013-06-07 2015-01-22 パナソニックIpマネジメント株式会社 Transmission / reception switching device and high-frequency switch

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004102794A1 (en) * 2003-05-14 2004-11-25 Advantest Corporation Input signal processing device, high-frequency component acquisition method, and low-frequency component acquisition method
JP2014090402A (en) * 2013-05-20 2014-05-15 Panasonic Corp Radio communication device
JP2015015705A (en) * 2013-06-07 2015-01-22 パナソニックIpマネジメント株式会社 Transmission / reception switching device and high-frequency switch

Similar Documents

Publication Publication Date Title
US6999786B2 (en) Switch device and portable communication terminal
US8112044B2 (en) Transceiver system and method of using same
US6721544B1 (en) Duplexer structure for coupling a transmitter and a receiver to a common antenna
US6882829B2 (en) Integrated circuit incorporating RF antenna switch and power amplifier
JP3616343B2 (en) High frequency switch circuit and communication terminal device using the same
JP2001523905A (en) Monolithic high frequency antenna switch
US7245887B2 (en) High speed CMOS transmit-receive antenna switch
US7944659B2 (en) ESD protection circuit for high speed signaling including a switch
EP0878918A1 (en) Transmitter-receiver circuit for radio communication and semiconductor integrated circuit device
US7079816B2 (en) On chip diversity antenna switch
US11799511B2 (en) Transceiver having radio-frequency front-end circuit, dedicated radio-frequency front-end circuit, and switchable matching circuit integrated in same chip
US20050107043A1 (en) Integration of diversity switch in combination with a T/R switch for a radio transceiver on a single chip
US5697069A (en) Transmit-receiver switch
US6985698B2 (en) Impedeance matching circuit for a multi-band radio frequency device
CN115913128B (en) Doherty power amplifiers, RF chips and electronic devices
CN110474657A (en) A kind of high frequency transmit-receive switch integrated circuit and its method
US20250286580A1 (en) Ultra-Wide Bandwidth Ultra-Isolation DC-100 Gigahertz Front-End Module with Integrated Duplexer, Low Noise Amplifier, and Power Amplifier for Wireless Communication Applications
JP2002544737A (en) Output buffer with independently controllable current mirror leg
CN210670067U (en) A high linearity transceiver RF switch and RF transceiver device with ESD protection
US8135357B1 (en) Integrated transmitter/receiver switch with impedance matching network
JPH1098410A (en) Remote communication equipment
US20260095204A1 (en) Methods, devices and systems for radio frequency circuit having receive-transmit co-matching network
JP2822036B2 (en) Antenna circuit in radio receiver
JPH07273628A (en) Signal receiving circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040106

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20040213

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20050627

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050720

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050726

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20051122