JPH11274971A - 送受信機 - Google Patents
送受信機Info
- Publication number
- JPH11274971A JPH11274971A JP10075240A JP7524098A JPH11274971A JP H11274971 A JPH11274971 A JP H11274971A JP 10075240 A JP10075240 A JP 10075240A JP 7524098 A JP7524098 A JP 7524098A JP H11274971 A JPH11274971 A JP H11274971A
- Authority
- JP
- Japan
- Prior art keywords
- external terminal
- switch
- terminal
- amplifier
- antenna
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Transceivers (AREA)
- Waveguide Switches, Polarizers, And Phase Shifters (AREA)
Abstract
(57)【要約】
【課題】 低損失なアンテナスイッチを備え低コストな
送受信機を得る。 【解決手段】 集積回路内１に受信アンプ２、送信アン
プ４、シャント構成の第１のスイッチ６および第２のス
イッチ７を構成している。またリアクタンス素子と整合
回路１５を集積回路１に接続することによりアンテナス
イッチを構成している。
送受信機を得る。 【解決手段】 集積回路内１に受信アンプ２、送信アン
プ４、シャント構成の第１のスイッチ６および第２のス
イッチ７を構成している。またリアクタンス素子と整合
回路１５を集積回路１に接続することによりアンテナス
イッチを構成している。
Description
【０００１】
【発明の属する技術分野】本発明は、主として携帯電
話、ページャあるいはテレターミナル等に用いられ、特
に送受信回路の主要部分を集積回路化した送受信機に関
する。
話、ページャあるいはテレターミナル等に用いられ、特
に送受信回路の主要部分を集積回路化した送受信機に関
する。
【０００２】
【従来の技術】図５は、従来の送受信機の構成を示すブ
ロック図である。
ロック図である。
【０００３】図５において、２は受信アンプ、３は受信
回路、４は送信アンプ、５は送信回路、８は第１の外部
端子、９は第２の外部端子、１０は第３の外部端子、１
１は第４の外部端子、１４はアンテナ端子、１５は整合
回路、１６はアンテナ、１０１は第１の集積回路、１０
２は第２の集積回路、１０３はスイッチである。
回路、４は送信アンプ、５は送信回路、８は第１の外部
端子、９は第２の外部端子、１０は第３の外部端子、１
１は第４の外部端子、１４はアンテナ端子、１５は整合
回路、１６はアンテナ、１０１は第１の集積回路、１０
２は第２の集積回路、１０３はスイッチである。
【０００４】まず従来の送受信回路の動作について説明
する。第１および第２の集積回路１０１、１０２はそれ
ぞれシリコン基板上等に回路を構成したモノリシックＩ
Ｃである。
する。第１および第２の集積回路１０１、１０２はそれ
ぞれシリコン基板上等に回路を構成したモノリシックＩ
Ｃである。
【０００５】まず受信動作では、アンテナ１６に入力さ
れた受信信号は第１の集積回路１０１に設けられたアン
テナ端子１４に供給される。さらに前記受信信号はスイ
ッチ１０３を経由して第１の外部端子８より出力され
る。ここで前記アンテナ端子１４と第１の外部端子８の
間に挿入されたスイッチは信号ラインに直列およびグラ
ンドに対してシャントに配置され、直列配置のスイッチ
がオン、シャント配置のスイッチがオフとなっている。
一方、アンテナ端子１４と第２の外部端子９の間に挿入
されたスイッチも同様に直列とシャントに配置されてい
るが、直列配置のスイッチがオフ、シャント配置のスイ
ッチがオンとなっている。そのためアンテナ端子１４よ
り第２の外部端子９側のスイッチを見たインピーダンス
は高インピーダンスとなっている。
れた受信信号は第１の集積回路１０１に設けられたアン
テナ端子１４に供給される。さらに前記受信信号はスイ
ッチ１０３を経由して第１の外部端子８より出力され
る。ここで前記アンテナ端子１４と第１の外部端子８の
間に挿入されたスイッチは信号ラインに直列およびグラ
ンドに対してシャントに配置され、直列配置のスイッチ
がオン、シャント配置のスイッチがオフとなっている。
一方、アンテナ端子１４と第２の外部端子９の間に挿入
されたスイッチも同様に直列とシャントに配置されてい
るが、直列配置のスイッチがオフ、シャント配置のスイ
ッチがオンとなっている。そのためアンテナ端子１４よ
り第２の外部端子９側のスイッチを見たインピーダンス
は高インピーダンスとなっている。
【０００６】第１の外部端子８から出力された受信信号
は整合回路１５を経由して第２の集積回路１０２に設け
られた第３の外部端子１０に入力される。前記第３の外
部入力端子１０は受信アンプ２の入力に接続される。
尚、整合回路１５は第１の外部端子８と第３の外部端子
１０の整合をとるためのものである。受信アンプ２の出
力は受信回路３に入力され復調が行われる。
は整合回路１５を経由して第２の集積回路１０２に設け
られた第３の外部端子１０に入力される。前記第３の外
部入力端子１０は受信アンプ２の入力に接続される。
尚、整合回路１５は第１の外部端子８と第３の外部端子
１０の整合をとるためのものである。受信アンプ２の出
力は受信回路３に入力され復調が行われる。
【０００７】次に、送信動作ではスイッチ１０３がそれ
ぞれ切り替えられる。すなわちアンテナ端子１４と第１
の外部端子８の間に挿入されたスイッチは、直列配置の
スイッチがオフ、シャント配置のスイッチがオンとな
る。また、アンテナ端子１４と第２の外部端子９の間に
挿入されたスイッチは、直列配置のスイッチがオン、シ
ャント配置のスイッチがオフとなる。そのためアンテナ
端子１４より第１の外部端子９側のスイッチを見たイン
ピーダンスは高インピーダンスとなる。
ぞれ切り替えられる。すなわちアンテナ端子１４と第１
の外部端子８の間に挿入されたスイッチは、直列配置の
スイッチがオフ、シャント配置のスイッチがオンとな
る。また、アンテナ端子１４と第２の外部端子９の間に
挿入されたスイッチは、直列配置のスイッチがオン、シ
ャント配置のスイッチがオフとなる。そのためアンテナ
端子１４より第１の外部端子９側のスイッチを見たイン
ピーダンスは高インピーダンスとなる。
【０００８】送信回路５からの送信信号は送信アンプ４
で増幅されて第４の外部端子１１より出力され、整合回
路１５を経由して第２の外部端子９に入力される。さら
にスイッチ１０３を経由してアンテナ端子１４から出力
され、アンテナ１６より空間に放射される。
で増幅されて第４の外部端子１１より出力され、整合回
路１５を経由して第２の外部端子９に入力される。さら
にスイッチ１０３を経由してアンテナ端子１４から出力
され、アンテナ１６より空間に放射される。
【０００９】以上が、従来の送受信機の動作である。
【００１０】
【発明が解決しようとする課題】ところが、上記従来の
送受信機では、アンテナスイッチの損失が大きくなると
いう課題があった。すなわち、図５においてスイッチが
信号ラインに直列に挿入されているが、モノリシックＩ
Ｃ等で実現できるスイッチ素子（例えばバイポーラダイ
オードやＦＥＴトランジスタ）では挿入損失が大きくな
る。そのため受信感度の劣化、送信出力の低下を生じた
り、あるいは低損失となるようにスイッチ素子を大型化
した場合には、モノリシックＩＣ等ではチップサイズが
大きくなりコストが高くなるという課題があった。
送受信機では、アンテナスイッチの損失が大きくなると
いう課題があった。すなわち、図５においてスイッチが
信号ラインに直列に挿入されているが、モノリシックＩ
Ｃ等で実現できるスイッチ素子（例えばバイポーラダイ
オードやＦＥＴトランジスタ）では挿入損失が大きくな
る。そのため受信感度の劣化、送信出力の低下を生じた
り、あるいは低損失となるようにスイッチ素子を大型化
した場合には、モノリシックＩＣ等ではチップサイズが
大きくなりコストが高くなるという課題があった。
【００１１】また、従来の構成では、アンテナスイッチ
と受信アンプおよび送信アンプの間に整合回路１５を設
ける必要がある。これはアンテナ端子から見て、オフ側
のアンテナスイッチが高インピーダンスとなる必要があ
るためアンテナスイッチとアンテナ端子の間に整合回路
を挿入することはできないからである。整合回路を集積
回路外に設ける場合、図５に示すように集積回路の端子
数が増え、少なくとも５端子は必要となる。このため、
集積回路のパッケージなどのコストが高くなるという課
題があった。尚、整合回路を集積回路外に設ける理由
は、例えばモノリシックＩＣでは良好なインダクタ素子
を実現することが困難なことなどによるものである。
と受信アンプおよび送信アンプの間に整合回路１５を設
ける必要がある。これはアンテナ端子から見て、オフ側
のアンテナスイッチが高インピーダンスとなる必要があ
るためアンテナスイッチとアンテナ端子の間に整合回路
を挿入することはできないからである。整合回路を集積
回路外に設ける場合、図５に示すように集積回路の端子
数が増え、少なくとも５端子は必要となる。このため、
集積回路のパッケージなどのコストが高くなるという課
題があった。尚、整合回路を集積回路外に設ける理由
は、例えばモノリシックＩＣでは良好なインダクタ素子
を実現することが困難なことなどによるものである。
【００１２】本発明は上記の課題を解決するものであ
り、アンテナスイッチの挿入損失が小さく、集積回路の
端子数を少なくできるため、低コストで、高性能な送受
信機を提供することを目的とする。
り、アンテナスイッチの挿入損失が小さく、集積回路の
端子数を少なくできるため、低コストで、高性能な送受
信機を提供することを目的とする。
【００１３】
【課題を解決するための手段】本発明の送受信機におい
ては、受信アンプの入力に接続した第１の外部端子と送
信アンプの出力に接続した第２の外部端子と片端を接地
した第１および第２のスイッチと前記第１および第２の
スイッチの他端をそれぞれ接続した第３および第４の外
部端子を備えた集積回路を用い、第１および第２のリア
クタンス素子の片端をそれぞれ第３および第４の外部端
子に接続し、他端を共にアンテナ端子に接続して構成さ
れるものである。
ては、受信アンプの入力に接続した第１の外部端子と送
信アンプの出力に接続した第２の外部端子と片端を接地
した第１および第２のスイッチと前記第１および第２の
スイッチの他端をそれぞれ接続した第３および第４の外
部端子を備えた集積回路を用い、第１および第２のリア
クタンス素子の片端をそれぞれ第３および第４の外部端
子に接続し、他端を共にアンテナ端子に接続して構成さ
れるものである。
【００１４】上記発明によれば、直列に配置したスイッ
チを用いず、集積回路外のリアクタンス素子を用いるた
め、アンテナスイッチの挿入損失を低減でき、集積回路
の外部端子の数も削減できるため、高性能で低コストな
送受信機を実現できる。
チを用いず、集積回路外のリアクタンス素子を用いるた
め、アンテナスイッチの挿入損失を低減でき、集積回路
の外部端子の数も削減できるため、高性能で低コストな
送受信機を実現できる。
【００１５】
【発明の実施の形態】受信アンプと前記受信アンプの入
力に接続した第１の外部端子と送信アンプと前記送信ア
ンプの出力に接続した第２の外部端子と片端を接地した
第１および第２のスイッチと前記第１および第２のスイ
ッチの他端をそれぞれ接続した第３および第４の外部端
子を備えた集積回路と、第１および第２のリアクタンス
素子とアンテナ端子を備え、前記第１の外部端子と第３
の外部端子が接続され、前記第２の外部端子と第４の外
部端子が接続され、前記第１および第２のリアクタンス
素子の片端がそれぞれ第３および第４の外部端子に接続
され、前記第１および第２のリアクタンス素子の他端が
前記アンテナ端子に接続されて構成されるものである。
そして、信号ラインに直列にスイッチ素子が挿入されて
いないため、アンテナスイッチの挿入損失を低減でき
る。また、集積回路の端子数を削減できるため高性能で
低コストな送受信機を実現できる。
力に接続した第１の外部端子と送信アンプと前記送信ア
ンプの出力に接続した第２の外部端子と片端を接地した
第１および第２のスイッチと前記第１および第２のスイ
ッチの他端をそれぞれ接続した第３および第４の外部端
子を備えた集積回路と、第１および第２のリアクタンス
素子とアンテナ端子を備え、前記第１の外部端子と第３
の外部端子が接続され、前記第２の外部端子と第４の外
部端子が接続され、前記第１および第２のリアクタンス
素子の片端がそれぞれ第３および第４の外部端子に接続
され、前記第１および第２のリアクタンス素子の他端が
前記アンテナ端子に接続されて構成されるものである。
そして、信号ラインに直列にスイッチ素子が挿入されて
いないため、アンテナスイッチの挿入損失を低減でき
る。また、集積回路の端子数を削減できるため高性能で
低コストな送受信機を実現できる。
【００１６】また、受信アンプと送信アンプと片端を接
地した第１および第２のスイッチと前記受信アンプの入
力と前記第１のスイッチの他端を接続した第１の外部端
子と前記送信アンプの出力に接続した第２の外部端子と
前記第２のスイッチの他端を接続した第３の外部端子を
備えた集積回路と、第１および第２のリアクタンス素子
とアンテナ端子を備え、前記第２の外部端子と第３の外
部端子が接続され、前記第１および第２のリアクタンス
素子の片端がそれぞれ第１および第３の外部端子に接続
され、前記第１および第２のリアクタンス素子の他端が
前記アンテナ端子に接続されて構成されるものである。
地した第１および第２のスイッチと前記受信アンプの入
力と前記第１のスイッチの他端を接続した第１の外部端
子と前記送信アンプの出力に接続した第２の外部端子と
前記第２のスイッチの他端を接続した第３の外部端子を
備えた集積回路と、第１および第２のリアクタンス素子
とアンテナ端子を備え、前記第２の外部端子と第３の外
部端子が接続され、前記第１および第２のリアクタンス
素子の片端がそれぞれ第１および第３の外部端子に接続
され、前記第１および第２のリアクタンス素子の他端が
前記アンテナ端子に接続されて構成されるものである。
【００１７】また、受信アンプと送信アンプと片端を接
地した第１および第２のスイッチと前記送信アンプの出
力と前記第１のスイッチの他端を接続した第１の外部端
子と前記受信アンプの入力に接続した第２の外部端子と
前記第２のスイッチの他端を接続した第３の外部端子を
備えた集積回路と、第１および第２のリアクタンス素子
とアンテナ端子を備え、前記第２の外部端子と第３の外
部端子が接続され、前記第１および第２のリアクタンス
素子の片端がそれぞれ第１および第３の外部端子に接続
され、前記第１および第２のリアクタンス素子の他端が
前記アンテナ端子に接続されて構成されるものである。
そしてさらに集積回路の端子数を削減することができる
ため、低コスト化を図ることができる。
地した第１および第２のスイッチと前記送信アンプの出
力と前記第１のスイッチの他端を接続した第１の外部端
子と前記受信アンプの入力に接続した第２の外部端子と
前記第２のスイッチの他端を接続した第３の外部端子を
備えた集積回路と、第１および第２のリアクタンス素子
とアンテナ端子を備え、前記第２の外部端子と第３の外
部端子が接続され、前記第１および第２のリアクタンス
素子の片端がそれぞれ第１および第３の外部端子に接続
され、前記第１および第２のリアクタンス素子の他端が
前記アンテナ端子に接続されて構成されるものである。
そしてさらに集積回路の端子数を削減することができる
ため、低コスト化を図ることができる。
【００１８】また、受信アンプと送信アンプと片端を接
地した第１および第２のスイッチと前記受信アンプの入
力と前記第１のスイッチの他端を接続した第１の外部端
子と前記送信アンプの出力と前記第２のスイッチの他端
を接続した第２の外部端子を備えた集積回路と、第１お
よび第２のリアクタンス素子とアンテナ端子を備え、前
記第１および第２のリアクタンス素子の片端がそれぞれ
第１および第２の外部端子に接続され、前記第１および
第２のリアクタンス素子の他端が前記アンテナ端子に接
続されて構成されるものである。そして、さらに集積回
路の端子数を削減することができる。
地した第１および第２のスイッチと前記受信アンプの入
力と前記第１のスイッチの他端を接続した第１の外部端
子と前記送信アンプの出力と前記第２のスイッチの他端
を接続した第２の外部端子を備えた集積回路と、第１お
よび第２のリアクタンス素子とアンテナ端子を備え、前
記第１および第２のリアクタンス素子の片端がそれぞれ
第１および第２の外部端子に接続され、前記第１および
第２のリアクタンス素子の他端が前記アンテナ端子に接
続されて構成されるものである。そして、さらに集積回
路の端子数を削減することができる。
【００１９】また、スイッチはＦＥＴ素子により構成さ
れるものである。そして、低損失なスイッチをモノリシ
ックＩＣ上に構成できるため、高性能な送受信回路を低
コストで得ることができる。
れるものである。そして、低損失なスイッチをモノリシ
ックＩＣ上に構成できるため、高性能な送受信回路を低
コストで得ることができる。
【００２０】
【実施例】以下、図面を参照して本発明の実施例につい
て説明する。
て説明する。
【００２１】（実施例１）図１は、本発明による送受信
機の実施例の構成を示すブロック図である。図１におい
て、１は集積回路、２は受信アンプ、３は受信回路、４
は送信アンプ、５は送信回路、６は第１のスイッチ、７
は第２のスイッチ、８は第１の外部端子、９は第２の外
部端子、１０は第３の外部端子、１１は第４の外部端
子、１２は第１のインダクタ素子、１３は第２のインダ
クタ素子、１４はアンテナ端子、１５は整合回路、１６
はアンテナである。
機の実施例の構成を示すブロック図である。図１におい
て、１は集積回路、２は受信アンプ、３は受信回路、４
は送信アンプ、５は送信回路、６は第１のスイッチ、７
は第２のスイッチ、８は第１の外部端子、９は第２の外
部端子、１０は第３の外部端子、１１は第４の外部端
子、１２は第１のインダクタ素子、１３は第２のインダ
クタ素子、１４はアンテナ端子、１５は整合回路、１６
はアンテナである。
【００２２】集積回路１に受信アンプ２、受信回路３、
送信アンプ４、送信回路５および第１、第２、第３、第
４の外部端子が構成されている。ここで、集積回路１は
圧膜ＩＣ等のハイブリッドＩＣを用いることもできる
が、ここに示す例では半導体基板上に構成されたモノリ
シックＩＣの場合について説明する。モノリシックＩＣ
では、半導体基板としてシリコンまたはＧａＡｓ等を用
いることができる。また、構成する素子としてはバイポ
ーラトランジスタやＦＥＴ、或いはＢｉ−ＣＭＯＳプロ
セスでは上記の混在により各回路を構成することができ
る。
送信アンプ４、送信回路５および第１、第２、第３、第
４の外部端子が構成されている。ここで、集積回路１は
圧膜ＩＣ等のハイブリッドＩＣを用いることもできる
が、ここに示す例では半導体基板上に構成されたモノリ
シックＩＣの場合について説明する。モノリシックＩＣ
では、半導体基板としてシリコンまたはＧａＡｓ等を用
いることができる。また、構成する素子としてはバイポ
ーラトランジスタやＦＥＴ、或いはＢｉ−ＣＭＯＳプロ
セスでは上記の混在により各回路を構成することができ
る。
【００２３】さて、集積回路１の第１の外部端子８に入
力された受信信号は受信アンプ２で増幅され、受信回路
３に入力されて復調が行われる。また、送信回路５から
の送信信号は送信アンプ４で増幅された後、第２の外部
端子９より出力される。ここで受信信号と送信信号を分
離するためにアンテナスイッチが以下のように構成され
る。第１および第２のスイッチ６、７の片端が接地され
ており、他端がそれぞれ第３および第４の外部端子１
０、１１に接続されている。第１の外部端子８と第３の
外部端子１０が整合回路１５を介して接続されている。
また、第２の外部端子９と第４の外部端子１１が整合回
路１５を介して接続されている。そして、第３および第
４の外部端子１０、１１はそれぞれ第１および第２のイ
ンダクタ素子１２、１３を介してアンテナ端子１４に接
続されている。アンテナ端子１４にはアンテナ１６が接
続される。
力された受信信号は受信アンプ２で増幅され、受信回路
３に入力されて復調が行われる。また、送信回路５から
の送信信号は送信アンプ４で増幅された後、第２の外部
端子９より出力される。ここで受信信号と送信信号を分
離するためにアンテナスイッチが以下のように構成され
る。第１および第２のスイッチ６、７の片端が接地され
ており、他端がそれぞれ第３および第４の外部端子１
０、１１に接続されている。第１の外部端子８と第３の
外部端子１０が整合回路１５を介して接続されている。
また、第２の外部端子９と第４の外部端子１１が整合回
路１５を介して接続されている。そして、第３および第
４の外部端子１０、１１はそれぞれ第１および第２のイ
ンダクタ素子１２、１３を介してアンテナ端子１４に接
続されている。アンテナ端子１４にはアンテナ１６が接
続される。
【００２４】まず、受信動作時には、第１のスイッチ６
がオフ、第２のスイッチ７がオンに設定される。この
時、第４の外部端子１１は第２のスイッチ７によりグラ
ンドに短絡され、これに第２のインダクタ素子１３が接
続されている形となるため、アンテナ端子１４より第４
の外部端子１１側を見たインピーダンスは高インピーダ
ンスとなる。一方、この時アンテナ端子１４が受信アン
プ２の入力インピーダンスに整合するように第１のイン
ダクタ素子１２および整合回路１５が設定される。
がオフ、第２のスイッチ７がオンに設定される。この
時、第４の外部端子１１は第２のスイッチ７によりグラ
ンドに短絡され、これに第２のインダクタ素子１３が接
続されている形となるため、アンテナ端子１４より第４
の外部端子１１側を見たインピーダンスは高インピーダ
ンスとなる。一方、この時アンテナ端子１４が受信アン
プ２の入力インピーダンスに整合するように第１のイン
ダクタ素子１２および整合回路１５が設定される。
【００２５】次に、送信動作時には、第１のスイッチ６
がオン、第２のスイッチ７がオフに設定される。この
時、第３の外部端子１０は第１のスイッチ６によりグラ
ンドに短絡され、これに第１のインダクタ素子１２が接
続されている形となるため、アンテナ端子１４より第３
の外部端子１０側を見たインピーダンスは高インピーダ
ンスとなる。この時アンテナ端子１４が送信アンプ４の
出力インピーダンスに整合するように第２のインダクタ
素子１３および整合回路１５が設定される。
がオン、第２のスイッチ７がオフに設定される。この
時、第３の外部端子１０は第１のスイッチ６によりグラ
ンドに短絡され、これに第１のインダクタ素子１２が接
続されている形となるため、アンテナ端子１４より第３
の外部端子１０側を見たインピーダンスは高インピーダ
ンスとなる。この時アンテナ端子１４が送信アンプ４の
出力インピーダンスに整合するように第２のインダクタ
素子１３および整合回路１５が設定される。
【００２６】このように、受信時は第２のインダクタ素
子１３が高インピーダンス、送信時は第１のインダクタ
素子１２が高インピーダンスの素子として働くことによ
り、アンテナスイッチとしての動作を実現することがで
きる。そして、受信側および送信側で整合回路を独立に
構成することができるので、受信アンプ入力および送信
アンプ出力の任意のインピーダンスに対して整合をとる
ことができる。
子１３が高インピーダンス、送信時は第１のインダクタ
素子１２が高インピーダンスの素子として働くことによ
り、アンテナスイッチとしての動作を実現することがで
きる。そして、受信側および送信側で整合回路を独立に
構成することができるので、受信アンプ入力および送信
アンプ出力の任意のインピーダンスに対して整合をとる
ことができる。
【００２７】ここで、第１および第２のインダクタ素子
１２、１３を集積回路外に設けるため、空芯コイル等の
低損失な部品を用いることができ、整合回路も同様に低
損失なインダクタ素子やコンデンサ素子等の部品を用い
ることができ、挿入損失を大幅に低減することができ
る。また、第１および第２のスイッチ６、７をグランド
に対してシャントに配置しているが、シャント配置は信
号ラインに直列に挿入する場合に比べて挿入損失に与え
る影響は比較的小さい。つまり、本実施例では信号ライ
ンに直列に配置したスイッチを省略したことが挿入損失
の低減に効果的であると言える。
１２、１３を集積回路外に設けるため、空芯コイル等の
低損失な部品を用いることができ、整合回路も同様に低
損失なインダクタ素子やコンデンサ素子等の部品を用い
ることができ、挿入損失を大幅に低減することができ
る。また、第１および第２のスイッチ６、７をグランド
に対してシャントに配置しているが、シャント配置は信
号ラインに直列に挿入する場合に比べて挿入損失に与え
る影響は比較的小さい。つまり、本実施例では信号ライ
ンに直列に配置したスイッチを省略したことが挿入損失
の低減に効果的であると言える。
【００２８】また、本実施例では集積回路１に４端子で
アンテナスイッチ周辺の回路を構成できている。このよ
うに集積回路の端子数を削減できるため集積回路のパッ
ケージ等のコストを下げることが可能となる。
アンテナスイッチ周辺の回路を構成できている。このよ
うに集積回路の端子数を削減できるため集積回路のパッ
ケージ等のコストを下げることが可能となる。
【００２９】尚、本実施例では、リアクタンス素子とし
て第１および第２のインダクタ素子１２、１３を用いた
が、コンデンサ素子を用いても同様の効果を得ることが
できる。
て第１および第２のインダクタ素子１２、１３を用いた
が、コンデンサ素子を用いても同様の効果を得ることが
できる。
【００３０】また、スイッチ素子としてＦＥＴトランジ
スタ素子を用いることにより低損失なアンテナスイッチ
を実現することができる。例えば、ＭＯＳ-ＦＥＴやＭ
ＥＳ-ＦＥＴはバイポーラトランジスタ等と比べてオン
抵抗が小さいため、オン時のインピーダンスが小さくな
りアンテナスイッチのアイソレーション特性を改善する
ことができ、通過側の挿入損失が低減できる。
スタ素子を用いることにより低損失なアンテナスイッチ
を実現することができる。例えば、ＭＯＳ-ＦＥＴやＭ
ＥＳ-ＦＥＴはバイポーラトランジスタ等と比べてオン
抵抗が小さいため、オン時のインピーダンスが小さくな
りアンテナスイッチのアイソレーション特性を改善する
ことができ、通過側の挿入損失が低減できる。
【００３１】（実施例２）図２は、本発明による送受信
機の実施例２の構成を示すブロック図である。図２にお
いて１７はコンデンサである。図１と同じ構成要素につ
いては同一の番号を付けて示した。本実施例の特徴は、
集積回路の端子数を削減し３端子とした点である。送信
側の構成は実施例１と同様であるが受信側の構成が異な
っている。第１のスイッチ６の片端は接地され、他端は
受信アンプ２の入力とともに第１の外部端子８に接続さ
れている。以下に示すように、本実施例の構成において
も受信、送信ともに整合をとることができる。
機の実施例２の構成を示すブロック図である。図２にお
いて１７はコンデンサである。図１と同じ構成要素につ
いては同一の番号を付けて示した。本実施例の特徴は、
集積回路の端子数を削減し３端子とした点である。送信
側の構成は実施例１と同様であるが受信側の構成が異な
っている。第１のスイッチ６の片端は接地され、他端は
受信アンプ２の入力とともに第１の外部端子８に接続さ
れている。以下に示すように、本実施例の構成において
も受信、送信ともに整合をとることができる。
【００３２】まず、受信動作時は第１のスイッチ６がオ
フ、第２のスイッチ７がオンに設定される。この時、ア
ンテナ端子１４より第３の外部端子１０側を見たインピ
ーダンスは高インピーダンスとなる。一方、この時アン
テナ端子１４が受信アンプ２の入力インピーダンスに整
合するように第１のインダクタ素子１２およびコンデン
サ１７が構成される。ここで、整合は第１の外部端子８
またはアンテナ端子１４にコンデンサ１７またはインダ
クタをグランドに対してシャントに接続することにより
行うことができる。また、受信アンプ２の入力インピー
ダンスにより第１のインダクタ素子１２の代わりにコン
デンサ素子を用いてもよい。この場合もシャントに接続
する部品はコンデンサやインダクタを用いることができ
る。このようにして、受信時にインピーダンス整合がと
れるように回路定数が設定される。
フ、第２のスイッチ７がオンに設定される。この時、ア
ンテナ端子１４より第３の外部端子１０側を見たインピ
ーダンスは高インピーダンスとなる。一方、この時アン
テナ端子１４が受信アンプ２の入力インピーダンスに整
合するように第１のインダクタ素子１２およびコンデン
サ１７が構成される。ここで、整合は第１の外部端子８
またはアンテナ端子１４にコンデンサ１７またはインダ
クタをグランドに対してシャントに接続することにより
行うことができる。また、受信アンプ２の入力インピー
ダンスにより第１のインダクタ素子１２の代わりにコン
デンサ素子を用いてもよい。この場合もシャントに接続
する部品はコンデンサやインダクタを用いることができ
る。このようにして、受信時にインピーダンス整合がと
れるように回路定数が設定される。
【００３３】次に、送信動作時は、第１のスイッチ６が
オン、第２のスイッチ７がオフに設定される。この時、
第１の外部端子８にシャントに接続された回路定数は第
１のスイッチ６により短絡されるため、第１のアンテナ
端子１４より第１の外部端子８側を見たインピーダンス
は高インピーダンスとなる。そして送信アンプ４の出力
インピーダンスとアンテナ端子１４が整合するように整
合回路１５が構成される。ここで、アンテナ端子１４に
はコンデンサ１７等が接続されているが、これと第２の
インダクタ素子１３も含めて整合がとれるように整合回
路１５が構成される。整合回路１５は任意の回路を用い
ることができるから、あらゆる送信アンプの出力インピ
ーダンスに対して整合をとる回路を設定することができ
る。本実施例では、集積回路１の端子数を削減できるた
め、さらに低コストな集積回路を実現でき、低コストな
送受信機を得ることができる。
オン、第２のスイッチ７がオフに設定される。この時、
第１の外部端子８にシャントに接続された回路定数は第
１のスイッチ６により短絡されるため、第１のアンテナ
端子１４より第１の外部端子８側を見たインピーダンス
は高インピーダンスとなる。そして送信アンプ４の出力
インピーダンスとアンテナ端子１４が整合するように整
合回路１５が構成される。ここで、アンテナ端子１４に
はコンデンサ１７等が接続されているが、これと第２の
インダクタ素子１３も含めて整合がとれるように整合回
路１５が構成される。整合回路１５は任意の回路を用い
ることができるから、あらゆる送信アンプの出力インピ
ーダンスに対して整合をとる回路を設定することができ
る。本実施例では、集積回路１の端子数を削減できるた
め、さらに低コストな集積回路を実現でき、低コストな
送受信機を得ることができる。
【００３４】（実施例３）図３は、本発明による送受信
機の実施例３の構成を示すブロック図である。図３で、
図１、２と同じ構成要素については同一の番号を付けて
示した。
機の実施例３の構成を示すブロック図である。図３で、
図１、２と同じ構成要素については同一の番号を付けて
示した。
【００３５】本実施例では、整合回路１５を受信側に設
けている。端子が３端子となるのは実施例２と同様であ
る。受信アンプ２の入力インピーダンスおよび送信アン
プ４の出力インピーダンスによって本実施例の構成とし
た方が整合回路が簡素化できる、または整合回路の損失
を抑えることができる等の優位性が得られる。
けている。端子が３端子となるのは実施例２と同様であ
る。受信アンプ２の入力インピーダンスおよび送信アン
プ４の出力インピーダンスによって本実施例の構成とし
た方が整合回路が簡素化できる、または整合回路の損失
を抑えることができる等の優位性が得られる。
【００３６】また、例えば受信アンプ２の前段にフィル
タ等の回路を挿入したい場合には、本実施例の構成とす
ることにより受信側に設けられた整合回路１５にフィル
タ特性を持たせることができる。逆に、実施例２の場合
では受信側にフィルタ特性を持たせるには回路構成上の
制限が生じる。
タ等の回路を挿入したい場合には、本実施例の構成とす
ることにより受信側に設けられた整合回路１５にフィル
タ特性を持たせることができる。逆に、実施例２の場合
では受信側にフィルタ特性を持たせるには回路構成上の
制限が生じる。
【００３７】従って、場合によって実施例２あるいは実
施例３の構成を使い分けて用いることができる。
施例３の構成を使い分けて用いることができる。
【００３８】（実施例４）図４は、本発明による送受信
機の実施例４の構成を示すブロック図である。図４にお
いて図１、２と同じ構成要素については同一の番号を付
けて示した。本実施例の特徴は、集積回路の端子数をさ
らに削減し、２端子としたことである。
機の実施例４の構成を示すブロック図である。図４にお
いて図１、２と同じ構成要素については同一の番号を付
けて示した。本実施例の特徴は、集積回路の端子数をさ
らに削減し、２端子としたことである。
【００３９】受信時には、アンテナ端子１４より第２の
外部端子９側を見たインピーダンスが高インピーダンス
となるように第２のインダクタ素子１３およびコンデン
サ１７の各定数を設定し、送信時には、アンテナ端子１
４より第１の外部端子８側を見たインピーダンスが高イ
ンピーダンスとなるように第１のインダクタ素子１２お
よびコンデンサ１７の各定数を設定すればよい。ただ
し、本実施例では送受で整合回路を独立に設計すること
ができないため、受信アンプおよび送信アンプの任意の
インピーダンスについて両方の整合を満たす回路を設計
することが困難となる場合が考えられる。この場合に
は、受信時にはアンテナ端子１４より第２の外部端子９
側を見たインピーダンスも含めて受信側の整合がとれ、
また送信時にはアンテナ端子１４より第１の外部端子８
側を見たインピーダンスも含めて送信側の整合がとれる
様に各定数を設計することにより送受で整合を両立でき
る。すなわち第１および第２のインダクタ素子１２、１
３の定数を必ずしも高インピーダンスとなるように設定
する必要はない。
外部端子９側を見たインピーダンスが高インピーダンス
となるように第２のインダクタ素子１３およびコンデン
サ１７の各定数を設定し、送信時には、アンテナ端子１
４より第１の外部端子８側を見たインピーダンスが高イ
ンピーダンスとなるように第１のインダクタ素子１２お
よびコンデンサ１７の各定数を設定すればよい。ただ
し、本実施例では送受で整合回路を独立に設計すること
ができないため、受信アンプおよび送信アンプの任意の
インピーダンスについて両方の整合を満たす回路を設計
することが困難となる場合が考えられる。この場合に
は、受信時にはアンテナ端子１４より第２の外部端子９
側を見たインピーダンスも含めて受信側の整合がとれ、
また送信時にはアンテナ端子１４より第１の外部端子８
側を見たインピーダンスも含めて送信側の整合がとれる
様に各定数を設計することにより送受で整合を両立でき
る。すなわち第１および第２のインダクタ素子１２、１
３の定数を必ずしも高インピーダンスとなるように設定
する必要はない。
【００４０】本実施例の構成では、集積回路の端子数を
さらに削減したため、さらに低コストな送受信機を得る
ことができる。
さらに削減したため、さらに低コストな送受信機を得る
ことができる。
【００４１】尚、先に示した実施例１、２及び３の場合
についても第１および第２のインダクタ素子の定数を必
ずしも高インピーダンスとなるように設定する必要はな
い。第１および第２のインダクタを含めて送受で整合が
とれるように定数を設定して送受信機を構成することが
できる。
についても第１および第２のインダクタ素子の定数を必
ずしも高インピーダンスとなるように設定する必要はな
い。第１および第２のインダクタを含めて送受で整合が
とれるように定数を設定して送受信機を構成することが
できる。
【００４２】
【発明の効果】以上の説明から明らかなように本発明の
送受信機よれば、次の効果が得られる。
送受信機よれば、次の効果が得られる。
【００４３】信号ラインに直列に配置したスイッチ素子
を省略し、空芯コイル等の低損失な部品を用いることが
できるためアンテナスイッチの挿入損失を大幅に低減す
ることができる。そして、集積回路の端子数を削減でき
るため集積回路のパッケージ等のコストを下げることが
できる。
を省略し、空芯コイル等の低損失な部品を用いることが
できるためアンテナスイッチの挿入損失を大幅に低減す
ることができる。そして、集積回路の端子数を削減でき
るため集積回路のパッケージ等のコストを下げることが
できる。
【００４４】また、受信側または送信側の整合回路を接
続する端子を削減するため、さらに低コストな集積回路
を実現でき、低コストな送受信機を得ることができる。
続する端子を削減するため、さらに低コストな集積回路
を実現でき、低コストな送受信機を得ることができる。
【００４５】また、スイッチ素子としてＦＥＴトランジ
スタ素子を用いているため、アンテナスイッチのアイソ
レーション特性を改善することができ、挿入損失も低減
できる。
スタ素子を用いているため、アンテナスイッチのアイソ
レーション特性を改善することができ、挿入損失も低減
できる。
【図面の簡単な説明】
【図１】本発明の実施例１における送受信機のブロック
図
図
【図２】本発明の実施例２における送受信機のブロック
図
図
【図３】本発明の実施例３における送受信機のブロック
図
図
【図４】本発明の実施例４における送受信機のブロック
図
図
【図５】従来の送受信機のブロック図
１ 集積回路 ２ 受信アンプ ３ 受信回路 ４ 送信アンプ ５ 送信回路 ６ 第１のスイッチ ７ 第２のスイッチ ８ 第１の外部端子 ９ 第２の外部端子 １０ 第３の外部端子 １１ 第４の外部端子 １２ 第１のインダクタ素子 １３ 第２のインダクタ素子 １４ アンテナ端子 １５ 整合回路 １６ アンテナ １７ コンデンサ
Claims (5)
- 【請求項１】受信アンプと前記受信アンプの入力に接続
した第１の外部端子と、送信アンプと前記送信アンプの
出力に接続した第２の外部端子と、片端を接地した第１
および第２のスイッチと前記第１および第２のスイッチ
の他端をそれぞれ接続した第３および第４の外部端子を
備えた集積回路と、第１および第２のリアクタンス素子
とアンテナ端子を備え、前記第１の外部端子と前記第３
の外部端子が接続され、前記第２の外部端子と前記第４
の外部端子が接続され、前記第１および第２のリアクタ
ンス素子の片端がそれぞれ前記第３および第４の外部端
子に接続され、前記第１および第２のリアクタンス素子
の他端が前記アンテナ端子に接続された送受信機。 - 【請求項２】受信アンプと送信アンプと片端を接地した
第１および第２のスイッチと前記受信アンプの入力と前
記第１のスイッチの他端を接続した第１の外部端子と前
記送信アンプの出力に接続した第２の外部端子と前記第
２のスイッチの他端を接続した第３の外部端子を備えた
集積回路と、第１および第２のリアクタンス素子とアン
テナ端子を備え、前記第２の外部端子と前記第３の外部
端子が接続され、前記第１および第２のリアクタンス素
子の片端がそれぞれ前記第１および第３の外部端子に接
続され、前記第１および第２のリアクタンス素子の他端
が前記アンテナ端子に接続された送受信機。 - 【請求項３】受信アンプと送信アンプと片端を接地した
第１および第２のスイッチと前記送信アンプの出力と前
記第１のスイッチの他端を接続した第１の外部端子と前
記受信アンプの入力に接続した第２の外部端子と前記第
２のスイッチの他端を接続した第３の外部端子を備えた
集積回路と、第１および第２のリアクタンス素子とアン
テナ端子を備え、前記第２の外部端子と前記第３の外部
端子が接続され、前記第１および第２のリアクタンス素
子の片端がそれぞれ前記第１および第３の外部端子に接
続され、前記第１および第２のリアクタンス素子の他端
が前記アンテナ端子に接続された送受信機。 - 【請求項４】受信アンプと送信アンプと片端を接地した
第１および第２のスイッチと前記受信アンプの入力と前
記第１のスイッチの他端を接続した第１の外部端子と前
記送信アンプの出力と前記第２のスイッチの他端を接続
した第２の外部端子を備えた集積回路と、第１および第
２のリアクタンス素子とアンテナ端子を備え、前記第１
および第２のリアクタンス素子の片端がそれぞれ第１お
よび第２の外部端子に接続され、前記第１および第２の
リアクタンス素子の他端が前記アンテナ端子に接続され
た送受信機。 - 【請求項５】スイッチはＦＥＴ素子により構成される請
求項１、２、３または４記載の送受信機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10075240A JPH11274971A (ja) | 1998-03-24 | 1998-03-24 | 送受信機 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10075240A JPH11274971A (ja) | 1998-03-24 | 1998-03-24 | 送受信機 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11274971A true JPH11274971A (ja) | 1999-10-08 |
Family
ID=13570508
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10075240A Pending JPH11274971A (ja) | 1998-03-24 | 1998-03-24 | 送受信機 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11274971A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004102794A1 (ja) * | 2003-05-14 | 2004-11-25 | Advantest Corporation | 入力信号処理装置、高周波成分取得方法および低周波成分取得方法 |
| JP2014090402A (ja) * | 2013-05-20 | 2014-05-15 | Panasonic Corp | 無線通信回路 |
| JP2015015705A (ja) * | 2013-06-07 | 2015-01-22 | パナソニックＩｐマネジメント株式会社 | 送受信切替装置および高周波スイッチ |
-
1998
- 1998-03-24 JP JP10075240A patent/JPH11274971A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004102794A1 (ja) * | 2003-05-14 | 2004-11-25 | Advantest Corporation | 入力信号処理装置、高周波成分取得方法および低周波成分取得方法 |
| JP2014090402A (ja) * | 2013-05-20 | 2014-05-15 | Panasonic Corp | 無線通信回路 |
| JP2015015705A (ja) * | 2013-06-07 | 2015-01-22 | パナソニックＩｐマネジメント株式会社 | 送受信切替装置および高周波スイッチ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6999786B2 (en) | Switch device and portable communication terminal | |
| US8112044B2 (en) | Transceiver system and method of using same | |
| US6721544B1 (en) | Duplexer structure for coupling a transmitter and a receiver to a common antenna | |
| JP2001523905A (ja) | モノリシック高周波アンテナスイッチ | |
| US20030190895A1 (en) | Integrated circuit incorporating RF antenna switch and power amplifier | |
| EP1246363A2 (en) | High frequency switch circuit, and communications terminal using the same | |
| US7245887B2 (en) | High speed CMOS transmit-receive antenna switch | |
| US7944659B2 (en) | ESD protection circuit for high speed signaling including a switch | |
| EP0878918A1 (en) | Transmitter-receiver circuit for radio communication and semiconductor integrated circuit device | |
| US7079816B2 (en) | On chip diversity antenna switch | |
| US11799511B2 (en) | Transceiver having radio-frequency front-end circuit, dedicated radio-frequency front-end circuit, and switchable matching circuit integrated in same chip | |
| US20050107043A1 (en) | Integration of diversity switch in combination with a T/R switch for a radio transceiver on a single chip | |
| US5697069A (en) | Transmit-receiver switch | |
| US6985698B2 (en) | Impedeance matching circuit for a multi-band radio frequency device | |
| CN115913128B (zh) | 多尔蒂功率放大器、射频芯片及电子设备 | |
| JP2002544737A (ja) | 独立に制御可能な電流ミラー・レッグを備える出力バッファ | |
| JPH11274971A (ja) | 送受信機 | |
| CN210670067U (zh) | 一种带esd防护的高线性度收发射频开关和射频收发装置 | |
| US8135357B1 (en) | Integrated transmitter/receiver switch with impedance matching network | |
| JPH1098410A (ja) | 遠隔通信装置 | |
| US20260095204A1 (en) | Methods, devices and systems for radio frequency circuit having receive-transmit co-matching network | |
| TWI892354B (zh) | 可配置的無線電收發器及其方法 | |
| JP2822036B2 (ja) | ラジオ受信機におけるアンテナ回路 | |
| JPH07273628A (ja) | 信号受信回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040106 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20040213 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050627 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050720 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050726 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20051122 |