JPH11275471A - アクティブ画素センサの読み出しチャネル - Google Patents
アクティブ画素センサの読み出しチャネルInfo
- Publication number
- JPH11275471A JPH11275471A JP11016418A JP1641899A JPH11275471A JP H11275471 A JPH11275471 A JP H11275471A JP 11016418 A JP11016418 A JP 11016418A JP 1641899 A JP1641899 A JP 1641899A JP H11275471 A JPH11275471 A JP H11275471A
- Authority
- JP
- Japan
- Prior art keywords
- active pixel
- voltage
- output
- signal
- sampled
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/04—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
- H03F3/08—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light
- H03F3/082—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light with FET's
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/616—Noise processing, e.g. detecting, correcting, reducing or removing noise involving a correlated sampling function, e.g. correlated double sampling [CDS] or triple sampling
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/67—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response
- H04N25/671—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response for non-uniformity detection or correction
- H04N25/677—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response for non-uniformity detection or correction for reducing the column or line fixed pattern noise
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Power Engineering (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
(57)【要約】
【課題】固定雑音パターンを除去する画素センサを提供
する。 【解決手段】受け取った光の強度に比例した振幅を持つ
信号電圧に出力を駆動し、アクティブ画素が光を受け取
っていない時には、基準電圧に該出力を駆動するアクテ
ィブ画素と、前記アクティブ画素の出力を受け取り、前
記信号電圧をサンプリングして格納し、前記基準電圧を
サンプリングして格納するサンプルアンドホールド回路
と、前記サンプリングして格納された信号電圧および前
記サンプリングして格納された基準電圧の間の差電圧を
生成する緩衝増幅器とを備えるアクティブ画素センサの
読み出しチャネルを構成し、電子的にサンプリングされ
た画像に関連する固定雑音パターンを除去することがで
きるようにする。
する。 【解決手段】受け取った光の強度に比例した振幅を持つ
信号電圧に出力を駆動し、アクティブ画素が光を受け取
っていない時には、基準電圧に該出力を駆動するアクテ
ィブ画素と、前記アクティブ画素の出力を受け取り、前
記信号電圧をサンプリングして格納し、前記基準電圧を
サンプリングして格納するサンプルアンドホールド回路
と、前記サンプリングして格納された信号電圧および前
記サンプリングして格納された基準電圧の間の差電圧を
生成する緩衝増幅器とを備えるアクティブ画素センサの
読み出しチャネルを構成し、電子的にサンプリングされ
た画像に関連する固定雑音パターンを除去することがで
きるようにする。
Description
【０００１】
【発明の属する技術分野】この発明は、一般にアナログ
のアクティブ画素センサの読み出しチャネルに関し、よ
り具体的には、電流モード利得補助のアクティブ画素セ
ンサのための差動入力シングルエンドのアナログ読み出
しチャネルに関する。
のアクティブ画素センサの読み出しチャネルに関し、よ
り具体的には、電流モード利得補助のアクティブ画素セ
ンサのための差動入力シングルエンドのアナログ読み出
しチャネルに関する。
【０００２】
【従来の技術】電子カメラは、一般に光学画像を一組の
電子信号に変換する。電子信号は、カメラで受け取られ
た光の色の強度を表すことができる。通常、電子カメラ
は、画像センサまたは光検出器の配列を備え、カメラで
受け取られた光の強度を検出する。典型的に、画像セン
サは電子信号を生成し、この電子信号は、センサによっ
て受け取られた光の強度に比例する振幅を持つ。電子信
号は、画像処理ができるよう、調整およびサンプリング
されることができる。
電子信号に変換する。電子信号は、カメラで受け取られ
た光の色の強度を表すことができる。通常、電子カメラ
は、画像センサまたは光検出器の配列を備え、カメラで
受け取られた光の強度を検出する。典型的に、画像セン
サは電子信号を生成し、この電子信号は、センサによっ
て受け取られた光の強度に比例する振幅を持つ。電子信
号は、画像処理ができるよう、調整およびサンプリング
されることができる。
【０００３】信号処理回路をもつ画像センサの集積化
が、撮像システムの小形化および改良を可能にするの
で、より重要になってきている。アナログおよびデジタ
ル信号処理回路と画像センサの集積化により、電子カメ
ラ・システムは、低コストかつコンパクトであり、低電
力であることが可能になる。
が、撮像システムの小形化および改良を可能にするの
で、より重要になってきている。アナログおよびデジタ
ル信号処理回路と画像センサの集積化により、電子カメ
ラ・システムは、低コストかつコンパクトであり、低電
力であることが可能になる。
【０００４】歴史的に、画像センサは、主として電荷結
合素子（ＣＣＤ）である。ＣＣＤは比較的小さく、高い
フィルファクター(fill factor)を提供することができ
る。しかし、ＣＣＤは、デジタルおよびアナログ回路と
集積化するのが非常に難しい。さらに、ＣＣＤは、大量
の電力を消費し、画像のスメアー(smear)という問題に
苦しんでいる。
合素子（ＣＣＤ）である。ＣＣＤは比較的小さく、高い
フィルファクター(fill factor)を提供することができ
る。しかし、ＣＣＤは、デジタルおよびアナログ回路と
集積化するのが非常に難しい。さらに、ＣＣＤは、大量
の電力を消費し、画像のスメアー(smear)という問題に
苦しんでいる。
【０００５】歴史的に、ＣＣＤは、ソリッドステート
（solid-state；固体）可視光撮像デバイスの用途で典
型的に使用される光電性の画素セルである。しかし、光
電性の画素セル内に信号増幅回路を持つフォトゲートま
たはフォトダイオードを備えるＣＭＯＳのアクティブ画
素センサは、ＣＣＤに対するいくつかの利点を提供す
る。ＣＭＯＳのアクティブ画素センサ(active pixel se
nsor)は、より少ない電力を消費し、よりコストがかか
らないで製造することができ、より低い電源電圧を必要
とし、大規模集積回路に集積するのがＣＣＤよりも簡単
である。さらに、ＣＭＯＳのアクティブ画素センサを、
低コストで大量の特定用途向けＩＣ（ＡＳＩＣ）プロセ
スで製造することができる。したがって、ＡＳＩＣ製造
業者は、光電性の画素セルを開発することができる。Ｃ
ＭＯＳ技術が進むにつれ、ＡＳＩＣの製造業者は、さら
に製造コストを低減させることができ、さらなる性能の
利益を提供することができる。
（solid-state；固体）可視光撮像デバイスの用途で典
型的に使用される光電性の画素セルである。しかし、光
電性の画素セル内に信号増幅回路を持つフォトゲートま
たはフォトダイオードを備えるＣＭＯＳのアクティブ画
素センサは、ＣＣＤに対するいくつかの利点を提供す
る。ＣＭＯＳのアクティブ画素センサ(active pixel se
nsor)は、より少ない電力を消費し、よりコストがかか
らないで製造することができ、より低い電源電圧を必要
とし、大規模集積回路に集積するのがＣＣＤよりも簡単
である。さらに、ＣＭＯＳのアクティブ画素センサを、
低コストで大量の特定用途向けＩＣ（ＡＳＩＣ）プロセ
スで製造することができる。したがって、ＡＳＩＣ製造
業者は、光電性の画素セルを開発することができる。Ｃ
ＭＯＳ技術が進むにつれ、ＡＳＩＣの製造業者は、さら
に製造コストを低減させることができ、さらなる性能の
利益を提供することができる。
【０００６】図１は、従来技術の光電性の画素セル２お
よび対応する読み出しチャネル４を示す。読み出しチャ
ネル４は、光画像信号の出力ＶＳおよび基準出力ＶＲを
含む。
よび対応する読み出しチャネル４を示す。読み出しチャ
ネル４は、光画像信号の出力ＶＳおよび基準出力ＶＲを
含む。
【０００７】画素セル２は、画素セル２によって受け取
られる光の強度に比例した振幅を持つ出力信号を生成す
る。しかし、出力信号は、雑音の固定パターンをも含
む。雑音の固定パターンは、画素セルによって受け取ら
れる光の強度および出力信号の結果としての振幅の間の
対応関係を減少させる。さらに、プロセス、温度および
バイアスの多様性のために、雑音の固定パターンは、異
なる画素セル間で変化する。
られる光の強度に比例した振幅を持つ出力信号を生成す
る。しかし、出力信号は、雑音の固定パターンをも含
む。雑音の固定パターンは、画素セルによって受け取ら
れる光の強度および出力信号の結果としての振幅の間の
対応関係を減少させる。さらに、プロセス、温度および
バイアスの多様性のために、雑音の固定パターンは、異
なる画素セル間で変化する。
【０００８】画素セル２は、フォトダイオードＤ１、リ
セット・トランジスタＱ１および出力トランジスタＱ
２、Ｑ３を備える。一般に、画素セル２の固定パターン
雑音は、フォトダイオードＤ１の暗電流雑音および散弾
雑音、リセット・トランジスタＱ１のリセットおよびク
ロック雑音、および出力トランジスタＱ２の利得の変動
から成る。前に言及したように、プロセス、温度および
画素セル間におけるバイアス状況の違いのため、雑音固
定パターンは、異なる画素セル間で変化する。
セット・トランジスタＱ１および出力トランジスタＱ
２、Ｑ３を備える。一般に、画素セル２の固定パターン
雑音は、フォトダイオードＤ１の暗電流雑音および散弾
雑音、リセット・トランジスタＱ１のリセットおよびク
ロック雑音、および出力トランジスタＱ２の利得の変動
から成る。前に言及したように、プロセス、温度および
画素セル間におけるバイアス状況の違いのため、雑音固
定パターンは、異なる画素セル間で変化する。
【０００９】光電性の画素セルの配列の光電性の画素セ
ルのそれぞれにより蓄積される電荷をサンプリングする
ことにより、電子画像が取り込まれる。それぞれの光電
性の画素セルによって蓄積された電荷の量は、光電性の
画素セルの光電部分によって受け取られる光の強度に比
例する。光電性の画素セルの固定雑音パターンは、光電
性の画素セルによって伝導された電荷のサンプリングさ
れた値、および光電性の画素セルにより受け取られた光
の強度の間の相関関係を減少させる。
ルのそれぞれにより蓄積される電荷をサンプリングする
ことにより、電子画像が取り込まれる。それぞれの光電
性の画素セルによって蓄積された電荷の量は、光電性の
画素セルの光電部分によって受け取られる光の強度に比
例する。光電性の画素セルの固定雑音パターンは、光電
性の画素セルによって伝導された電荷のサンプリングさ
れた値、および光電性の画素セルにより受け取られた光
の強度の間の相関関係を減少させる。
【００１０】画素セル２が光に全くさらされない間に、
画素セル２の応答をサンプリングすることによって、画
素セル２の固定パターン雑音の基準応答を判断すること
ができる。取り込まれた画像から基準応答を減算するこ
とにより、画素セル２の配列の固定パターン雑音のため
に取り込まれた電子画像におけるエラーを除去すること
ができる。このプロセス（相関ダブル・サンプリング(c
orrelated double sampling)と呼ばれる）は、信号応答
を生成する光画像信号出力ＶＳをサンプリングすること
により、および基準応答を生成する基準出力ＶＲをサン
プリングすることにより、従来技術の光電性の画素セル
２および対応する読み出しチャネル４により達成され
る。したがって、画素セルの配列のそれぞれの画素セル
２について、サンプリングされた電子画像内の固定パタ
ーン雑音の影響を除去するのに、２つのサンプルが必要
とされる。大きい配列では、多数の電子サンプルが、画
像を構成するのに必要とされる。
画素セル２の応答をサンプリングすることによって、画
素セル２の固定パターン雑音の基準応答を判断すること
ができる。取り込まれた画像から基準応答を減算するこ
とにより、画素セル２の配列の固定パターン雑音のため
に取り込まれた電子画像におけるエラーを除去すること
ができる。このプロセス（相関ダブル・サンプリング(c
orrelated double sampling)と呼ばれる）は、信号応答
を生成する光画像信号出力ＶＳをサンプリングすること
により、および基準応答を生成する基準出力ＶＲをサン
プリングすることにより、従来技術の光電性の画素セル
２および対応する読み出しチャネル４により達成され
る。したがって、画素セルの配列のそれぞれの画素セル
２について、サンプリングされた電子画像内の固定パタ
ーン雑音の影響を除去するのに、２つのサンプルが必要
とされる。大きい配列では、多数の電子サンプルが、画
像を構成するのに必要とされる。
【００１１】読み出しチャネル４は、信号増幅回路６お
よび基準増幅回路８を備える。信号増幅回路６および基
準増幅回路８は、オフセット・エラーを含む。オフセッ
ト・エラーは、画素セル２の応答およびサンプリングさ
れた電子画像の間の対応関係を減少させる。信号増幅回
路および基準増幅回路への入力を、あらかじめ決められ
た電位に駆動することによって、および信号出力ＶＳの
電位およびサンプリングされたオフセット電圧を生成す
る基準出力ＶＲをサンプリングすることにより、オフセ
ット・エラーを見積もることができる。信号応答および
基準応答から、サンプリングされたオフセット電圧を減
ずることによって、取り込まれた画像からオフセット・
エラーを除去することができる。しかし、これは、電子
応答を取り込むのに、画素の配列内のそれぞれの画素に
ついて４つのサンプルを必要とする。
よび基準増幅回路８を備える。信号増幅回路６および基
準増幅回路８は、オフセット・エラーを含む。オフセッ
ト・エラーは、画素セル２の応答およびサンプリングさ
れた電子画像の間の対応関係を減少させる。信号増幅回
路および基準増幅回路への入力を、あらかじめ決められ
た電位に駆動することによって、および信号出力ＶＳの
電位およびサンプリングされたオフセット電圧を生成す
る基準出力ＶＲをサンプリングすることにより、オフセ
ット・エラーを見積もることができる。信号応答および
基準応答から、サンプリングされたオフセット電圧を減
ずることによって、取り込まれた画像からオフセット・
エラーを除去することができる。しかし、これは、電子
応答を取り込むのに、画素の配列内のそれぞれの画素に
ついて４つのサンプルを必要とする。
【００１２】画素セルの配列内のそれぞれの画素セル２
は、光画像信号の出力ＶＳおよび基準出力ＶＲを持つ読
み出しチャネル４を備える。多くの読み出しチャネルの
信号出力ＶＳおよび基準出力ＶＲは、典型的に、「ビッ
ト線（bitline）」と呼ばれる伝導性の線に接続され
る。一般に、多くの出力が１つのビット線に接続され
る。ビット線は、信号出力ＶＳおよび基準出力ＶＲを静
電的にロードする。画素セル２の信号電圧または基準電
圧を表す電位にビットラインを駆動するのに、容量性負
荷は、信号出力ＶＳおよび基準出力ＶＲに必要な修正時
間（セトリングタイム）を増やす。また、修正時間は、
読み出しチャネルの電流駆動の能力に依存する。図１に
示される読み出しチャネル４は、限られた電流駆動を提
供する。したがって、ビット線に関連するコンデンサが
充電されるにつれ、従来技術の読み出しチャネル４の出
力をサンプリングするのに、過大な修正時間を必要とす
ることがある。
は、光画像信号の出力ＶＳおよび基準出力ＶＲを持つ読
み出しチャネル４を備える。多くの読み出しチャネルの
信号出力ＶＳおよび基準出力ＶＲは、典型的に、「ビッ
ト線（bitline）」と呼ばれる伝導性の線に接続され
る。一般に、多くの出力が１つのビット線に接続され
る。ビット線は、信号出力ＶＳおよび基準出力ＶＲを静
電的にロードする。画素セル２の信号電圧または基準電
圧を表す電位にビットラインを駆動するのに、容量性負
荷は、信号出力ＶＳおよび基準出力ＶＲに必要な修正時
間（セトリングタイム）を増やす。また、修正時間は、
読み出しチャネルの電流駆動の能力に依存する。図１に
示される読み出しチャネル４は、限られた電流駆動を提
供する。したがって、ビット線に関連するコンデンサが
充電されるにつれ、従来技術の読み出しチャネル４の出
力をサンプリングするのに、過大な修正時間を必要とす
ることがある。
【００１３】図１で示される読み出しチャネル４は、画
素セル２の出力信号および信号出力ＶＳの間に、約０．
５から０．９の利得係数を提供する。したがって、画素
セル２の出力信号は、読み出しチャネル４の出力でサン
プリングされる前に、大いに減衰される。この減衰は、
画素セル２の出力信号のＳＮ比を減少させる。
素セル２の出力信号および信号出力ＶＳの間に、約０．
５から０．９の利得係数を提供する。したがって、画素
セル２の出力信号は、読み出しチャネル４の出力でサン
プリングされる前に、大いに減衰される。この減衰は、
画素セル２の出力信号のＳＮ比を減少させる。
【００１４】
【発明が解決しようとする課題】ＣＭＯＳの画素セルの
配列の応答をサンプリングすることにより作られる電子
的にサンプリングされた画像に関連する固定パターン雑
音を除去するアクティブ画素センサを持つことが望まし
い。理想的には、アクティブ画素センサの読み出しチャ
ネルは、電子的にサンプリングされた画像を取り込むの
に必要なサンプル数を最小にする。さらに、標準ＣＭＯ
Ｓプロセスを使用して製造された光画素セルの配列を用
いて、アクティブ画素センサの読み出しチャネルを動作
させることができる。現在の読み出しチャネルより大き
い電流駆動を提供するアクティブ画素センサの読み出し
チャネルを持ち、容量性ビット線に接続されるチャネル
出力の修正時間を改善することが望ましい。さらに、１
より大きいアクティブ画素センサの利得係数を持つこと
が望ましい。
配列の応答をサンプリングすることにより作られる電子
的にサンプリングされた画像に関連する固定パターン雑
音を除去するアクティブ画素センサを持つことが望まし
い。理想的には、アクティブ画素センサの読み出しチャ
ネルは、電子的にサンプリングされた画像を取り込むの
に必要なサンプル数を最小にする。さらに、標準ＣＭＯ
Ｓプロセスを使用して製造された光画素セルの配列を用
いて、アクティブ画素センサの読み出しチャネルを動作
させることができる。現在の読み出しチャネルより大き
い電流駆動を提供するアクティブ画素センサの読み出し
チャネルを持ち、容量性ビット線に接続されるチャネル
出力の修正時間を改善することが望ましい。さらに、１
より大きいアクティブ画素センサの利得係数を持つこと
が望ましい。
【００１５】
【課題を解決するための手段】本発明は、ＣＭＯＳの製
造プロセスと互換性のあるアクティブ画素センサの読み
出しチャネルを提供する。アクティブ画素センサは、単
一差動出力、拡大されたダイナミックレンジ、改善され
た電流利得、改善された電流駆動およびアクティブ画素
センサの読み出しチャネルに接続された相互接続母線の
低減された容量性負荷を提供する。単一差動出力は、電
子画像を構成するのに使用されるべきアクティブ画素セ
ンサの読み出しチャネルの配列に必要なサンプル数を減
らす。改善された電流駆動は、アクティブ画素センサの
読み出しチャネルの出力で生成される電位の修正時間を
減らす。
造プロセスと互換性のあるアクティブ画素センサの読み
出しチャネルを提供する。アクティブ画素センサは、単
一差動出力、拡大されたダイナミックレンジ、改善され
た電流利得、改善された電流駆動およびアクティブ画素
センサの読み出しチャネルに接続された相互接続母線の
低減された容量性負荷を提供する。単一差動出力は、電
子画像を構成するのに使用されるべきアクティブ画素セ
ンサの読み出しチャネルの配列に必要なサンプル数を減
らす。改善された電流駆動は、アクティブ画素センサの
読み出しチャネルの出力で生成される電位の修正時間を
減らす。
【００１６】本発明の第１の実施形態は、アクティブ画
素センサの読み出しチャネルを備える。アクティブ画素
センサの読み出しチャネルは、アクティブ画素を備え
る。アクティブ画素は、アクティブ画素により受け取ら
れた光の強度に比例した振幅を持つ信号電圧に、アクテ
ィブ画素の出力を駆動する。アクティブ画素は、アクテ
ィブ画素が光を受け取っていない時には、アクティブ画
素の出力を基準電圧に駆動する。さらに、アクティブ画
素センサの読み出しチャネルは、サンプルアンドホール
ド(sample and hold)回路を備え、アクティブ画素の出
力を受け取る。サンプルアンドホールド回路は、信号電
圧をサンプリングして格納し、基準電圧をサンプリング
して格納する。さらに、アクティブ画素センサの読み出
しチャネルは、サンプリングされて格納された信号電圧
およびサンプリングされて格納された基準電圧の間の差
電圧を生成する緩衝増幅器を備える。
素センサの読み出しチャネルを備える。アクティブ画素
センサの読み出しチャネルは、アクティブ画素を備え
る。アクティブ画素は、アクティブ画素により受け取ら
れた光の強度に比例した振幅を持つ信号電圧に、アクテ
ィブ画素の出力を駆動する。アクティブ画素は、アクテ
ィブ画素が光を受け取っていない時には、アクティブ画
素の出力を基準電圧に駆動する。さらに、アクティブ画
素センサの読み出しチャネルは、サンプルアンドホール
ド(sample and hold)回路を備え、アクティブ画素の出
力を受け取る。サンプルアンドホールド回路は、信号電
圧をサンプリングして格納し、基準電圧をサンプリング
して格納する。さらに、アクティブ画素センサの読み出
しチャネルは、サンプリングされて格納された信号電圧
およびサンプリングされて格納された基準電圧の間の差
電圧を生成する緩衝増幅器を備える。
【００１７】本発明の第２の実施形態は、第１の実施形
態に類似している。第２の実施形態の緩衝増幅器は、サ
ンプリングして格納された信号電圧およびサンプリング
して格納された基準電圧を受け取る差動入力シングルエ
ンド増幅段を備える。差動入力シングルエンド増幅段
は、サンプリングして格納された信号電圧およびサンプ
リングして格納された基準電圧の間の差に比例した電位
を含む１つの出力電圧を生成する。さらに緩衝増幅器
は、この１つの出力電圧を受け取り、１つの出力電圧の
電位に比例した振幅を持つ緩衝器電流を生成する緩衝段
を備える。さらに緩衝増幅器は利得段を備え、これは、
緩衝器電流を受け取り、差電圧を生成し、および緩衝器
電流の振幅より大きい振幅を持つよう予め調整された出
力電流を生成する。
態に類似している。第２の実施形態の緩衝増幅器は、サ
ンプリングして格納された信号電圧およびサンプリング
して格納された基準電圧を受け取る差動入力シングルエ
ンド増幅段を備える。差動入力シングルエンド増幅段
は、サンプリングして格納された信号電圧およびサンプ
リングして格納された基準電圧の間の差に比例した電位
を含む１つの出力電圧を生成する。さらに緩衝増幅器
は、この１つの出力電圧を受け取り、１つの出力電圧の
電位に比例した振幅を持つ緩衝器電流を生成する緩衝段
を備える。さらに緩衝増幅器は利得段を備え、これは、
緩衝器電流を受け取り、差電圧を生成し、および緩衝器
電流の振幅より大きい振幅を持つよう予め調整された出
力電流を生成する。
【００１８】本発明の第３の実施形態は、第１の実施形
態に類似する。第３の実施形態のサンプルアンドホール
ド回路は、信号格納要素および信号電圧スイッチを備
え、アクティブ画素の出力を信号格納要素に接続し、信
号格納要素が信号電圧を格納できるようにする。サンプ
ルアンドホールド回路はさらに、基準格納要素および基
準電圧スイッチを備え、アクティブ画素の出力を基準格
納要素に接続し、基準格納要素が基準電圧を格納できる
ようにする。
態に類似する。第３の実施形態のサンプルアンドホール
ド回路は、信号格納要素および信号電圧スイッチを備
え、アクティブ画素の出力を信号格納要素に接続し、信
号格納要素が信号電圧を格納できるようにする。サンプ
ルアンドホールド回路はさらに、基準格納要素および基
準電圧スイッチを備え、アクティブ画素の出力を基準格
納要素に接続し、基準格納要素が基準電圧を格納できる
ようにする。
【００１９】本発明の第４の実施形態は、第３の実施形
態に類似する。第４の実施形態は、信号格納要素および
基準格納要素を放電する回路を備える。
態に類似する。第４の実施形態は、信号格納要素および
基準格納要素を放電する回路を備える。
【００２０】本発明の他の側面および利点は、本発明の
原理の例として示し、図と共に得られる以下の詳細な記
述により明らかになるであろう。
原理の例として示し、図と共に得られる以下の詳細な記
述により明らかになるであろう。
【００２１】
【発明の実施の形態】明瞭にするため図に示されるよう
に、本発明は、アクティブ画素センサの読み出しチャネ
ルに具体化される。アクティブ画素センサの読み出しチ
ャネルは、単一差動出力、拡大されたダイナミックレン
ジ、改善された電流利得、改善された電流駆動およびア
クティブ画素センサの読み出しチャネルに接続される相
互接続母線の低減された容量性負荷を備える。単一差動
出力は、電子画像を構成するのに使用されるべきアクテ
ィブ画素センサの読み出しチャネルの配列に必要なサン
プル数を減らす。改善された電流駆動は、アクティブ画
素センサの読み出しチャネルの出力で生成される電位の
修正時間を減らす。
に、本発明は、アクティブ画素センサの読み出しチャネ
ルに具体化される。アクティブ画素センサの読み出しチ
ャネルは、単一差動出力、拡大されたダイナミックレン
ジ、改善された電流利得、改善された電流駆動およびア
クティブ画素センサの読み出しチャネルに接続される相
互接続母線の低減された容量性負荷を備える。単一差動
出力は、電子画像を構成するのに使用されるべきアクテ
ィブ画素センサの読み出しチャネルの配列に必要なサン
プル数を減らす。改善された電流駆動は、アクティブ画
素センサの読み出しチャネルの出力で生成される電位の
修正時間を減らす。
【００２２】図２は、本発明の第１の実施形態を示し、
この実施形態は、アクティブ画素センサの読み出しチャ
ネルを備える。アクティブ画素センサの読み出しチャネ
ルは、アクティブ画素２、サンプルアンドホールド回路
１０および緩衝増幅器２０を備える。アクティブ画素２
は、アクティブ画素出力において電圧（ＶＡＰ）を生成
し、これは、アクティブ画素２により受け取られる光の
強度に比例した振幅を持つ。サンプルアンドホールド回
路１０は、アクティブ画素２の出力に接続される。サン
プルアンドホールド回路１０は、アクティブ画素２によ
り受け取られた光の強度に比例した振幅を持つ信号電圧
をサンプリングして格納する。さらに、サンプルアンド
ホールド回路１０は、アクティブ画素２により生成され
た固定雑音パターンに比例した振幅を持つ基準電圧をサ
ンプリングして格納する。緩衝増幅器２０は、サンプリ
ングして格納された信号電圧およびサンプリングして格
納された基準電圧の間の差電圧を生成する。緩衝増幅器
のこの差電圧は、アクティブ画素２の固定雑音パターン
が、アクティブ画素２の信号電圧から内部的に減算され
た１つの出力電圧である。従来技術と異なり、固定雑音
パターンは、アクティブ画素の出力電圧がサンプリング
される前に、信号電圧から減算される。したがって、本
発明は、従来技術に比べ、電子画像を生成するのに半分
の数のサンプル数を必要とする。
この実施形態は、アクティブ画素センサの読み出しチャ
ネルを備える。アクティブ画素センサの読み出しチャネ
ルは、アクティブ画素２、サンプルアンドホールド回路
１０および緩衝増幅器２０を備える。アクティブ画素２
は、アクティブ画素出力において電圧（ＶＡＰ）を生成
し、これは、アクティブ画素２により受け取られる光の
強度に比例した振幅を持つ。サンプルアンドホールド回
路１０は、アクティブ画素２の出力に接続される。サン
プルアンドホールド回路１０は、アクティブ画素２によ
り受け取られた光の強度に比例した振幅を持つ信号電圧
をサンプリングして格納する。さらに、サンプルアンド
ホールド回路１０は、アクティブ画素２により生成され
た固定雑音パターンに比例した振幅を持つ基準電圧をサ
ンプリングして格納する。緩衝増幅器２０は、サンプリ
ングして格納された信号電圧およびサンプリングして格
納された基準電圧の間の差電圧を生成する。緩衝増幅器
のこの差電圧は、アクティブ画素２の固定雑音パターン
が、アクティブ画素２の信号電圧から内部的に減算され
た１つの出力電圧である。従来技術と異なり、固定雑音
パターンは、アクティブ画素の出力電圧がサンプリング
される前に、信号電圧から減算される。したがって、本
発明は、従来技術に比べ、電子画像を生成するのに半分
の数のサンプル数を必要とする。
【００２３】図２は、１つのアクティブ画素２を示す。
しかし、典型的には、光画像を電子的にサンプリングす
る目的で、多くのアクティブ画素２が配列に組み合わさ
れ、その配列により光画像が検出される。
しかし、典型的には、光画像を電子的にサンプリングす
る目的で、多くのアクティブ画素２が配列に組み合わさ
れ、その配列により光画像が検出される。
【００２４】図３は、本発明の他の実施形態を示す。こ
の実施形態は、より詳細なサンプルアンドホールド回路
１０を備える。サンプルアンドホールド回路１０は、信
号コンデンサＣＳ、基準コンデンサＣＲ、信号スイッチ
トランジスタＱ２、基準スイッチトランジスタＱ３およ
び対の等化器トランジスタＱ４、Ｑ５を備える。
の実施形態は、より詳細なサンプルアンドホールド回路
１０を備える。サンプルアンドホールド回路１０は、信
号コンデンサＣＳ、基準コンデンサＣＲ、信号スイッチ
トランジスタＱ２、基準スイッチトランジスタＱ３およ
び対の等化器トランジスタＱ４、Ｑ５を備える。
【００２５】信号スイッチトランジスタＱ２は、アクテ
ィブ画素２が光にさらされている時に「オン」にされ
る。アクティブ画素が光にさらされている時のアクティ
ブ画素２により生成される信号電圧は、信号コンデンサ
ＣＳに格納される。基準スイッチトランジスタＱ３は、
アクティブ画素２が光にさらされていない時に「オン」
にされる。アクティブ画素２が光にさらされていない時
のアクティブ画素２により生成される基準電圧は、基準
コンデンサＣＲに格納される。信号コンデンサＣＳに格
納される信号電圧ＶＳは、緩衝増幅器２０への第１の入
力である。基準コンデンサＣＲに格納される基準電圧Ｖ
Ｒは、緩衝増幅器２０への第２の入力である。
ィブ画素２が光にさらされている時に「オン」にされ
る。アクティブ画素が光にさらされている時のアクティ
ブ画素２により生成される信号電圧は、信号コンデンサ
ＣＳに格納される。基準スイッチトランジスタＱ３は、
アクティブ画素２が光にさらされていない時に「オン」
にされる。アクティブ画素２が光にさらされていない時
のアクティブ画素２により生成される基準電圧は、基準
コンデンサＣＲに格納される。信号コンデンサＣＳに格
納される信号電圧ＶＳは、緩衝増幅器２０への第１の入
力である。基準コンデンサＣＲに格納される基準電圧Ｖ
Ｒは、緩衝増幅器２０への第２の入力である。
【００２６】緩衝増幅器２０は、信号電圧ＶＳの電位お
よび基準電圧ＶＲの電位の間の差に比例した差電圧を生
成する。しかし、緩衝増幅器２０は、合計して緩衝増幅
器２０の出力になる内部のオフセット電圧に悩まされ
る。緩衝増幅器の第１の入力および第２の入力を予め決
められた電圧に駆動し、対応する緩衝器（バッファ）の
オフセット電圧をサンプリングすることにより、オフセ
ット電圧を判断することができる。第１および第２の入
力は、信号コンデンサＣＳおよび基準コンデンサＣＲを
共通の電圧に充電することにより、予め決められた電圧
に駆動される。ＥＱ制御線は、等化器（イコライザ）ト
ランジスタＱ４、Ｑ５を「オン」にし、これらのトラン
ジスタは、信号コンデンサＣＳおよび基準コンデンサＣ
Ｒを、電位ＶＢＡＳＥにまで充電する。信号コンデンサ
ＣＳおよび基準コンデンサＣＲが共通の電位ＶＢＡＳＥ
にまで充電される時に、緩衝器のオフセット電圧がサン
プリングされる。緩衝器のオフセット電圧のサンプル
は、次の信号サンプルから減算され、緩衝増幅器２０に
関連するオフセット電圧エラーを除去する。
よび基準電圧ＶＲの電位の間の差に比例した差電圧を生
成する。しかし、緩衝増幅器２０は、合計して緩衝増幅
器２０の出力になる内部のオフセット電圧に悩まされ
る。緩衝増幅器の第１の入力および第２の入力を予め決
められた電圧に駆動し、対応する緩衝器（バッファ）の
オフセット電圧をサンプリングすることにより、オフセ
ット電圧を判断することができる。第１および第２の入
力は、信号コンデンサＣＳおよび基準コンデンサＣＲを
共通の電圧に充電することにより、予め決められた電圧
に駆動される。ＥＱ制御線は、等化器（イコライザ）ト
ランジスタＱ４、Ｑ５を「オン」にし、これらのトラン
ジスタは、信号コンデンサＣＳおよび基準コンデンサＣ
Ｒを、電位ＶＢＡＳＥにまで充電する。信号コンデンサ
ＣＳおよび基準コンデンサＣＲが共通の電位ＶＢＡＳＥ
にまで充電される時に、緩衝器のオフセット電圧がサン
プリングされる。緩衝器のオフセット電圧のサンプル
は、次の信号サンプルから減算され、緩衝増幅器２０に
関連するオフセット電圧エラーを除去する。
【００２７】出力トランジスタＱ１１、Ｑ１３は、２つ
の分離したアクティブ画素センサの読み出しチャネルの
出力ＯＵＴ１、ＯＵＴ２を提供する。第１の制御線ＳＨ
Ｄ１の電位が正にパルスされて、第１の出力トランジス
タＱ１１をオンにし、このトランジスタは、緩衝増幅器
２０の差電圧を、第１の出力ＯＵＴ１につなげる。第１
の制御線は、緩衝増幅器２０の差電圧がサンプリングさ
れるべき時に、正にパルスされる。第２の制御線ＳＨＤ
２の電位が正にパルスされて、第２の出力トランジスタ
Ｑ１３をオンにし、このトランジスタは、緩衝増幅器２
０の緩衝器オフセット電圧を、第２の出力ＯＵＴ２につ
なげる。第２の制御線は、緩衝増幅器２０の緩衝器オフ
セット電圧がサンプリングされるべき時に、正にパルス
される。
の分離したアクティブ画素センサの読み出しチャネルの
出力ＯＵＴ１、ＯＵＴ２を提供する。第１の制御線ＳＨ
Ｄ１の電位が正にパルスされて、第１の出力トランジス
タＱ１１をオンにし、このトランジスタは、緩衝増幅器
２０の差電圧を、第１の出力ＯＵＴ１につなげる。第１
の制御線は、緩衝増幅器２０の差電圧がサンプリングさ
れるべき時に、正にパルスされる。第２の制御線ＳＨＤ
２の電位が正にパルスされて、第２の出力トランジスタ
Ｑ１３をオンにし、このトランジスタは、緩衝増幅器２
０の緩衝器オフセット電圧を、第２の出力ＯＵＴ２につ
なげる。第２の制御線は、緩衝増幅器２０の緩衝器オフ
セット電圧がサンプリングされるべき時に、正にパルス
される。
【００２８】図３は、放電トランジスタＱ１を示す。放
電トランジスタＱ１は、信号スイッチトランジスタＱ２
または基準スイッチトランジスタＱ３が導通している間
の、PRE_DSCH制御線が高電位にパルスする時に、信号コ
ンデンサＣＳまたは基準コンデンサＣＲのどちらかにつ
いて放電の経路を与える。一般に、信号コンデンサＣＳ
および基準コンデンサＣＲは、信号電圧または基準電圧
がサンプリングされて格納される前に、放電される。信
号コンデンサＣＳおよび基準コンデンサＣＲを放電する
ことにより、信号コンデンサＣＳおよび基準コンデンサ
ＣＲに格納された電位をリセットする。これは、信号電
圧および基準電圧が、より正確に格納されることを可能
にする。さらに、信号コンデンサＣＳおよび基準コンデ
ンサＣＲを放電することは、信号電圧および基準電圧の
修正時間を減らす。
電トランジスタＱ１は、信号スイッチトランジスタＱ２
または基準スイッチトランジスタＱ３が導通している間
の、PRE_DSCH制御線が高電位にパルスする時に、信号コ
ンデンサＣＳまたは基準コンデンサＣＲのどちらかにつ
いて放電の経路を与える。一般に、信号コンデンサＣＳ
および基準コンデンサＣＲは、信号電圧または基準電圧
がサンプリングされて格納される前に、放電される。信
号コンデンサＣＳおよび基準コンデンサＣＲを放電する
ことにより、信号コンデンサＣＳおよび基準コンデンサ
ＣＲに格納された電位をリセットする。これは、信号電
圧および基準電圧が、より正確に格納されることを可能
にする。さらに、信号コンデンサＣＳおよび基準コンデ
ンサＣＲを放電することは、信号電圧および基準電圧の
修正時間を減らす。
【００２９】バイアストランジスタＱ１０は、アクティ
ブ画素２の出力についてバイアス電圧を与える。典型的
に、アクティブ画素２は、アクティブ画素２の出力が固
定電圧にバイアスされる時に、より良く機能するソース
ホロワー回路を備える。
ブ画素２の出力についてバイアス電圧を与える。典型的
に、アクティブ画素２は、アクティブ画素２の出力が固
定電圧にバイアスされる時に、より良く機能するソース
ホロワー回路を備える。
【００３０】緩衝増幅器２０は、差電圧および出力電流
を生成し、ここで差電圧の振幅および出力電流の振幅
は、信号電圧ＶＳおよび基準電圧ＶＲの間の電位差に比
例する。従来技術の緩衝器は、１より小さい利得（典型
的には０．９）を含む。本発明の緩衝増幅器２０の利得
は、１より大きい利得（典型的には約１．５）を含む。
１より大きい、アクティブ画素センサの緩衝増幅器２０
の利得の増加は、１より小さい利得を含む従来技術の緩
衝増幅器に比べ、より良い信号の保全性を提供する。ア
クティブ画素センサの緩衝増幅器２０の利得は、差動入
力電圧の信号および雑音のレベルを増加させる。アクテ
ィブ画素センサの緩衝増幅器２０の出力に結びつく雑音
源の影響は、それほど大きくない。したがって、出力信
号の全体のＳＮ比が改善される。
を生成し、ここで差電圧の振幅および出力電流の振幅
は、信号電圧ＶＳおよび基準電圧ＶＲの間の電位差に比
例する。従来技術の緩衝器は、１より小さい利得（典型
的には０．９）を含む。本発明の緩衝増幅器２０の利得
は、１より大きい利得（典型的には約１．５）を含む。
１より大きい、アクティブ画素センサの緩衝増幅器２０
の利得の増加は、１より小さい利得を含む従来技術の緩
衝増幅器に比べ、より良い信号の保全性を提供する。ア
クティブ画素センサの緩衝増幅器２０の利得は、差動入
力電圧の信号および雑音のレベルを増加させる。アクテ
ィブ画素センサの緩衝増幅器２０の出力に結びつく雑音
源の影響は、それほど大きくない。したがって、出力信
号の全体のＳＮ比が改善される。
【００３１】緩衝増幅器２０は、３段備える。差動入力
シングルエンド（ＤＴＳ）変換段２２、緩衝またはソー
スホロワー段２４および電流モード利得段２６である。
シングルエンド（ＤＴＳ）変換段２２、緩衝またはソー
スホロワー段２４および電流モード利得段２６である。
【００３２】図４は、本発明の他の実施形態を示す。こ
の実施形態は、より詳細な緩衝増幅器２０内の回路を備
える。
の実施形態は、より詳細な緩衝増幅器２０内の回路を備
える。
【００３３】ＤＴＳ変換段２２は、信号電圧ＶＳおよび
基準電圧ＶＲを受け取り、信号ＤＴＳ差動電圧を生成す
る。信号ＤＴＳ差動電圧は、信号電圧ＶＳの電位および
基準電圧ＶＲの電位の間の差に比例した振幅を持つ。Ｄ
ＴＳ変換段２２は、入力トランジスタＭＰ１、ＭＰ２お
よび出力トランジスタＭＰ３、ＭＰ４を備える。
基準電圧ＶＲを受け取り、信号ＤＴＳ差動電圧を生成す
る。信号ＤＴＳ差動電圧は、信号電圧ＶＳの電位および
基準電圧ＶＲの電位の間の差に比例した振幅を持つ。Ｄ
ＴＳ変換段２２は、入力トランジスタＭＰ１、ＭＰ２お
よび出力トランジスタＭＰ３、ＭＰ４を備える。
【００３４】緩衝またはソースホロワー段２４は、信号
ＤＴＳ差動電圧の電圧振幅に比例した出力電流を生成す
る。ソースホロワー段２４は、緩衝(buffering)および
電圧から電流への変換を提供する。ソースホロワー段２
４は、入力トランジスタＭＮ１およびソースホロワー・
トランジスタＭＮ２を備える。ソースホロワー・トラン
ジスタＭＮ２は、ダイオード接続される。すなわち、ソ
ースホロワー・トランジスタＭＮ２のソースは、ソース
ホロワー・トランジスタＭＮ２のベースに電気的に接続
される。ソースホロワー・トランジスタＭＮ２がダイオ
ード接続されるので、電圧から電流への変換が生じる。
ＤＴＳ差動電圧の電圧振幅に比例した出力電流を生成す
る。ソースホロワー段２４は、緩衝(buffering)および
電圧から電流への変換を提供する。ソースホロワー段２
４は、入力トランジスタＭＮ１およびソースホロワー・
トランジスタＭＮ２を備える。ソースホロワー・トラン
ジスタＭＮ２は、ダイオード接続される。すなわち、ソ
ースホロワー・トランジスタＭＮ２のソースは、ソース
ホロワー・トランジスタＭＮ２のベースに電気的に接続
される。ソースホロワー・トランジスタＭＮ２がダイオ
ード接続されるので、電圧から電流への変換が生じる。
【００３５】電流モード利得段２６は、さらなる電流利
得を提供する。利得段２６の機能を駆動させる付加電流
は、アクティブ画素センサの読み出しチャネルの修正時
間を減らす。電流モード利得段２６は、入力トランジス
タＭＮ３および出力トランジスタＭＮ５を備える。ソー
スホロワー段２４のソースホロワートランジスタＭＮ２
に類似して、電流モード利得段２６の出力トランジスタ
ＭＮ５は、ダイオード接続される。入力トランジスタＭ
Ｎ３は、ＮＭＯＳトランジスタである。ＮＭＯＳトラン
ジスタの相互コンダクタンスは、ＮＭＯＳトランジスタ
およびＰＭＯＳトランジスタが、同様のプロセスで形成
される時、ＰＭＯＳトランジスタの相互コンダクタンス
より通常大きい。入力トランジスタＭＮ３の相互コンダ
クタンスの増加が、電流モード利得段２６の電流駆動能
力を増加させ、これが、差電圧および緩衝器オフセット
電圧の修正時間を減らす。さらに、利得段２６の構造
は、利得段の出力が、ゲート制御されるＮＭＯＳトラン
ジスタを介して、相互接続母線に接続されることを可能
にする。ゲート制御されるＮＭＯＳトランジスタは、非
常に小さくできる。したがって、相互接続母線の容量性
負荷を最小にすることができ、これにより、差電圧およ
び緩衝器オフセット電圧の修正時間を減らす。
得を提供する。利得段２６の機能を駆動させる付加電流
は、アクティブ画素センサの読み出しチャネルの修正時
間を減らす。電流モード利得段２６は、入力トランジス
タＭＮ３および出力トランジスタＭＮ５を備える。ソー
スホロワー段２４のソースホロワートランジスタＭＮ２
に類似して、電流モード利得段２６の出力トランジスタ
ＭＮ５は、ダイオード接続される。入力トランジスタＭ
Ｎ３は、ＮＭＯＳトランジスタである。ＮＭＯＳトラン
ジスタの相互コンダクタンスは、ＮＭＯＳトランジスタ
およびＰＭＯＳトランジスタが、同様のプロセスで形成
される時、ＰＭＯＳトランジスタの相互コンダクタンス
より通常大きい。入力トランジスタＭＮ３の相互コンダ
クタンスの増加が、電流モード利得段２６の電流駆動能
力を増加させ、これが、差電圧および緩衝器オフセット
電圧の修正時間を減らす。さらに、利得段２６の構造
は、利得段の出力が、ゲート制御されるＮＭＯＳトラン
ジスタを介して、相互接続母線に接続されることを可能
にする。ゲート制御されるＮＭＯＳトランジスタは、非
常に小さくできる。したがって、相互接続母線の容量性
負荷を最小にすることができ、これにより、差電圧およ
び緩衝器オフセット電圧の修正時間を減らす。
【００３６】ソースホロワー段２４のソースホロワート
ランジスタＭＮ２のサイズおよび電流モード利得段２６
の出力トランジスタＭＮ５のサイズを、緩衝増幅器２０
の電流駆動能力に適合するよう操作することができる。
したがって、ソースホロワー段２４のソースホロワー・
トランジスタＭＮ２のサイズおよび電流モード利得段２
６の出力トランジスタＭＮ５のサイズを調整することに
より、緩衝増幅器２０の出力の電位の修正時間を調整す
ることができる。
ランジスタＭＮ２のサイズおよび電流モード利得段２６
の出力トランジスタＭＮ５のサイズを、緩衝増幅器２０
の電流駆動能力に適合するよう操作することができる。
したがって、ソースホロワー段２４のソースホロワー・
トランジスタＭＮ２のサイズおよび電流モード利得段２
６の出力トランジスタＭＮ５のサイズを調整することに
より、緩衝増幅器２０の出力の電位の修正時間を調整す
ることができる。
【００３７】典型的に、アクティブ画素センサの読み出
しチャネルの配列内で、多くのセンサ読み出しチャネル
の出力が、１つのビット線に接続される。１つのビット
線に接続されるセンサの読み出しチャネルの数が大きけ
れば大きいほど、多くの容量性負荷がビット線に接続さ
れる。前に述べたように、読み出しチャネルの出力に接
続される容量は、読み出しチャネルの出力における信号
電圧の修正時間を遅くさせる。したがって、読み出しチ
ャネルの配列内におけるそれぞれの読み出しチャネルの
修正時間は、読み出しチャネルの配列内のそれぞれのビ
ット線に接続される読み出しチャネルの数を最小にする
ことにより、最適化されることができる。
しチャネルの配列内で、多くのセンサ読み出しチャネル
の出力が、１つのビット線に接続される。１つのビット
線に接続されるセンサの読み出しチャネルの数が大きけ
れば大きいほど、多くの容量性負荷がビット線に接続さ
れる。前に述べたように、読み出しチャネルの出力に接
続される容量は、読み出しチャネルの出力における信号
電圧の修正時間を遅くさせる。したがって、読み出しチ
ャネルの配列内におけるそれぞれの読み出しチャネルの
修正時間は、読み出しチャネルの配列内のそれぞれのビ
ット線に接続される読み出しチャネルの数を最小にする
ことにより、最適化されることができる。
【００３８】図５は、画像をサンプリングするときの、
本発明の実施形態の制御信号を示すタイミングを示す図
である。第１の事象５１は、信号スイッチトランジスタ
Ｑ２をパルスするＳＨＳ制御線を含む。PRE_DSCH制御線
は、放電トランジスタＱ１をパルスし、このトランジス
タは、信号コンデンサＣＳを放電させる。信号コンデン
サＣＳが画素セル２の信号電圧ＶＳの電位に充電すると
き、信号スイッチトランジスタＱ２は、オンのままであ
る。
本発明の実施形態の制御信号を示すタイミングを示す図
である。第１の事象５１は、信号スイッチトランジスタ
Ｑ２をパルスするＳＨＳ制御線を含む。PRE_DSCH制御線
は、放電トランジスタＱ１をパルスし、このトランジス
タは、信号コンデンサＣＳを放電させる。信号コンデン
サＣＳが画素セル２の信号電圧ＶＳの電位に充電すると
き、信号スイッチトランジスタＱ２は、オンのままであ
る。
【００３９】第２の事象５３は、基準スイッチトランジ
スタＱ３をパルスするＳＨＲ制御線を含む。PRE_DSCH制
御線は、放電トランジスタＱ１をパルスし、このトラン
ジスタは、信号コンデンサＣＲを放電させる。基準コン
デンサＣＲが、画素セル２の基準電圧ＶＲの電位に充電
されるとき、基準スイッチトランジスタＱ３は、オンの
ままである。
スタＱ３をパルスするＳＨＲ制御線を含む。PRE_DSCH制
御線は、放電トランジスタＱ１をパルスし、このトラン
ジスタは、信号コンデンサＣＲを放電させる。基準コン
デンサＣＲが、画素セル２の基準電圧ＶＲの電位に充電
されるとき、基準スイッチトランジスタＱ３は、オンの
ままである。
【００４０】第３の事象５５は、第１の出力トランジス
タＱ１１をオンにするＳＨＤ１制御線を含み、このトラ
ンジスタは、緩衝増幅器２０の差電圧が、サンプリング
されて格納されることを可能にさせる。差電圧は、画素
セル２で受け取られている光の強度を表す。緩衝増幅器
２０は、内部的に固定パターン雑音を減算する。
タＱ１１をオンにするＳＨＤ１制御線を含み、このトラ
ンジスタは、緩衝増幅器２０の差電圧が、サンプリング
されて格納されることを可能にさせる。差電圧は、画素
セル２で受け取られている光の強度を表す。緩衝増幅器
２０は、内部的に固定パターン雑音を減算する。
【００４１】第４の事象５７は、等化器トランジスタＱ
４、Ｑ５をオンにするＥＱ制御線を含み、これらのトラ
ンジスタは、信号コンデンサおよび基準コンデンサを電
位ＶＢＡＳＥにまで充電することにより、緩衝増幅器２
０の第１の入力および第２の入力をＶＢＡＳＥに駆動す
る。緩衝増幅器２０の出力は、緩衝器のオフセット電圧
に駆動される。
４、Ｑ５をオンにするＥＱ制御線を含み、これらのトラ
ンジスタは、信号コンデンサおよび基準コンデンサを電
位ＶＢＡＳＥにまで充電することにより、緩衝増幅器２
０の第１の入力および第２の入力をＶＢＡＳＥに駆動す
る。緩衝増幅器２０の出力は、緩衝器のオフセット電圧
に駆動される。
【００４２】第５の事象５９は、第２のトランジスタＱ
１３をオンにするＳＨＤ２制御線を含み、このトランジ
スタは、緩衝増幅器２０の緩衝器オフセット電圧が、サ
ンプリングされて格納されることを可能にする。
１３をオンにするＳＨＤ２制御線を含み、このトランジ
スタは、緩衝増幅器２０の緩衝器オフセット電圧が、サ
ンプリングされて格納されることを可能にする。
【００４３】図５のＤＴＳ線は、前に記述した事象が起
こるときの緩衝増幅器２０の出力における電位を示す。
こるときの緩衝増幅器２０の出力における電位を示す。
【００４４】本発明の具体的な実施形態を記述し、示し
てきたけれども、本発明は、このように記述し示された
部分の固有の形に限られるものではない。本発明は、特
許請求の範囲によってのみ、範囲を規定される。
てきたけれども、本発明は、このように記述し示された
部分の固有の形に限られるものではない。本発明は、特
許請求の範囲によってのみ、範囲を規定される。
【００４５】本発明は例として次の実施態様を含む。 （１）受け取った光の強度に比例した振幅を持つ信号電
圧に出力を駆動するアクティブ画素であって、該アクテ
ィブ画素が光を受け取っていない時には、基準電圧に該
出力を駆動するアクティブ画素(2)と、前記アクティブ
画素の出力を受け取り、前記信号電圧をサンプリングし
て格納し、前記基準電圧をサンプリングして格納するサ
ンプルアンドホールド回路(10)と、前記サンプリングし
て格納された信号電圧および前記サンプリングして格納
された基準電圧の間の差電圧を生成する緩衝増幅器(20)
とを備えるアクティブ画素センサの読み出しチャネル。
圧に出力を駆動するアクティブ画素であって、該アクテ
ィブ画素が光を受け取っていない時には、基準電圧に該
出力を駆動するアクティブ画素(2)と、前記アクティブ
画素の出力を受け取り、前記信号電圧をサンプリングし
て格納し、前記基準電圧をサンプリングして格納するサ
ンプルアンドホールド回路(10)と、前記サンプリングし
て格納された信号電圧および前記サンプリングして格納
された基準電圧の間の差電圧を生成する緩衝増幅器(20)
とを備えるアクティブ画素センサの読み出しチャネル。
【００４６】（２）前記緩衝増幅器(20)が、前記サンプ
リングされて格納された信号電圧および前記サンプリン
グされて格納された基準電圧を受け取り、前記サンプリ
ングされて格納された信号電圧および前記サンプリング
されて格納された基準電圧の間の差に比例した電位を持
つ１つの出力電圧を生成する差動入力シングルエンド増
幅段(22)と、前記１つの出力電圧を受け取り、前記１つ
の出力電圧の電位に比例する振幅を持つ緩衝器電流を生
成する緩衝段(24)と、前記緩衝器電流を受け取り、前記
電圧を生成し、および前記緩衝器電流の振幅より大きい
振幅を持つよう予め調整された出力電流を生成する利得
段(26)とを備える上記（１）に記載のアクティブ画素セ
ンサ読み出しチャネル。
リングされて格納された信号電圧および前記サンプリン
グされて格納された基準電圧を受け取り、前記サンプリ
ングされて格納された信号電圧および前記サンプリング
されて格納された基準電圧の間の差に比例した電位を持
つ１つの出力電圧を生成する差動入力シングルエンド増
幅段(22)と、前記１つの出力電圧を受け取り、前記１つ
の出力電圧の電位に比例する振幅を持つ緩衝器電流を生
成する緩衝段(24)と、前記緩衝器電流を受け取り、前記
電圧を生成し、および前記緩衝器電流の振幅より大きい
振幅を持つよう予め調整された出力電流を生成する利得
段(26)とを備える上記（１）に記載のアクティブ画素セ
ンサ読み出しチャネル。
【００４７】（３）前記サンプルアンドホールド回路
が、信号格納要素と、前記アクティブ画素の出力を前記
信号格納要素に接続し、前記信号格納要素が前記信号電
圧を格納できるようにした信号電圧スイッチと、基準格
納要素と、前記アクティブ画素の出力を前記基準格納要
素に接続し、前記基準格納要素が前記基準電圧を格納で
きるようにした基準電圧スイッチとを備える上記（１）
に記載のアクティブ画素センサ読み出しチャネル。
が、信号格納要素と、前記アクティブ画素の出力を前記
信号格納要素に接続し、前記信号格納要素が前記信号電
圧を格納できるようにした信号電圧スイッチと、基準格
納要素と、前記アクティブ画素の出力を前記基準格納要
素に接続し、前記基準格納要素が前記基準電圧を格納で
きるようにした基準電圧スイッチとを備える上記（１）
に記載のアクティブ画素センサ読み出しチャネル。
【００４８】（４）前記アクティブ画素センサ読み出し
チャネルが、前記緩衝増幅器への入力を等化（イコライ
ズ）して、前記緩衝増幅器内のオフセットエラーを判断
することができるようにした手段を備える上記（１）に
記載のアクティブ画素センサの読み出しチャネル。 （５）前記サンプルアンドホールド回路が、前記基準格
納要素により格納された電圧に等しくなるよう、前記信
号格納要素により格納された電圧を設定する手段を備え
る上記（３）に記載のアクティブ画素センサの読み出し
チャネル。
チャネルが、前記緩衝増幅器への入力を等化（イコライ
ズ）して、前記緩衝増幅器内のオフセットエラーを判断
することができるようにした手段を備える上記（１）に
記載のアクティブ画素センサの読み出しチャネル。 （５）前記サンプルアンドホールド回路が、前記基準格
納要素により格納された電圧に等しくなるよう、前記信
号格納要素により格納された電圧を設定する手段を備え
る上記（３）に記載のアクティブ画素センサの読み出し
チャネル。
【００４９】（６）前記信号格納要素および前記基準格
納要素を放電する手段を備える上記（３）に記載のアク
ティブ画素センサの読み出しチャネル。 （７）前記緩衝段(24)が、ソースホロワーを備える上記
（２）に記載のアクティブ画素センサの読み出しチャネ
ル。 （８）前記緩衝増幅器が、１より大きい利得を持つ上記
（１）に記載のアクティブ画素センサの読み出しチャネ
ル。 （９）前記信号格納要素が信号コンデンサ(CS)であり、
前記基準格納要素が基準コンデンサ(CR)である上記
（３）に記載のアクティブ画素センサの読み出しチャネ
ル。
納要素を放電する手段を備える上記（３）に記載のアク
ティブ画素センサの読み出しチャネル。 （７）前記緩衝段(24)が、ソースホロワーを備える上記
（２）に記載のアクティブ画素センサの読み出しチャネ
ル。 （８）前記緩衝増幅器が、１より大きい利得を持つ上記
（１）に記載のアクティブ画素センサの読み出しチャネ
ル。 （９）前記信号格納要素が信号コンデンサ(CS)であり、
前記基準格納要素が基準コンデンサ(CR)である上記
（３）に記載のアクティブ画素センサの読み出しチャネ
ル。
【００５０】（１０）前記利得段(26)が、ビット線の配
列内の多重ビット線に接続される利得段出力を備える上
記（２）に記載のアクティブ画素センサの読み出しチャ
ネル。
列内の多重ビット線に接続される利得段出力を備える上
記（２）に記載のアクティブ画素センサの読み出しチャ
ネル。
【００５１】
【発明の効果】この発明によると、電子的にサンプリン
グされた画像に関連する固定パターン雑音を除去するア
クティブ画素センサを実現することができる。このアク
ティブ画素センサはの読み出しチャネルは、電子的にサ
ンプリングされた画像を取り込むのにサンプル数を最小
にすることができ、チャネル出力の修正時間を改善する
ことができる。
グされた画像に関連する固定パターン雑音を除去するア
クティブ画素センサを実現することができる。このアク
ティブ画素センサはの読み出しチャネルは、電子的にサ
ンプリングされた画像を取り込むのにサンプル数を最小
にすることができ、チャネル出力の修正時間を改善する
ことができる。
【図面の簡単な説明】
【図１】従来技術のアクティブ画素センサの緩衝増幅器
を示す図。
を示す図。
【図２】本発明の実施形態を示す図。
【図３】本発明の実施形態によるサンプルアンドホール
ド回路の詳細を示す図。
ド回路の詳細を示す図。
【図４】本発明の実施形態による緩衝増幅器の詳細を示
す図。
す図。
【図５】本発明の実施形態による制御信号を示すタイミ
ング図。
ング図。
２ アクティブ画素 １０ サンプルアンドホールド回路 ２０ 緩衝増幅器 ２２ 差動入力シングルエンド段 ２４ ソースホロワー段 ２６ 利得段
Claims (1)
- 【請求項１】受け取った光の強度に比例した振幅を持つ
信号電圧に出力を駆動するアクティブ画素であって、該
アクティブ画素が光を受け取っていない時には、基準電
圧に該出力を駆動するアクティブ画素と、 前記アクティブ画素の出力を受け取り、前記信号電圧を
サンプリングして格納し、前記基準電圧をサンプリング
して格納するサンプルアンドホールド回路と、 前記サンプリングして格納された信号電圧および前記サ
ンプリングして格納された基準電圧の間の差電圧を生成
する緩衝増幅器とを備えるアクティブ画素センサの読み
出しチャネル。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US018022 | 1998-02-02 | ||
| US09/018,022 US6201572B1 (en) | 1998-02-02 | 1998-02-02 | Analog current mode assisted differential to single-ended read-out channel operable with an active pixel sensor |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JPH11275471A true JPH11275471A (ja) | 1999-10-08 |
| JPH11275471A5 JPH11275471A5 (ja) | 2005-12-08 |
| JP4277339B2 JP4277339B2 (ja) | 2009-06-10 |
Family
ID=21785824
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP01641899A Expired - Lifetime JP4277339B2 (ja) | 1998-02-02 | 1999-01-26 | アクティブ画素センサの読み出しチャネル |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6201572B1 (ja) |
| EP (1) | EP0933928B1 (ja) |
| JP (1) | JP4277339B2 (ja) |
| DE (1) | DE69924312T2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006049172A1 (ja) * | 2004-11-05 | 2006-05-11 | Rohm Co., Ltd | 半導体チップ |
Families Citing this family (34)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6529237B1 (en) * | 1997-12-02 | 2003-03-04 | Texas Instruments Incorporated | Complete CDS/PGA sample and hold amplifier |
| US6801258B1 (en) * | 1998-03-16 | 2004-10-05 | California Institute Of Technology | CMOS integration sensor with fully differential column readout circuit for light adaptive imaging |
| US6836291B1 (en) | 1998-04-30 | 2004-12-28 | Minolta Co., Ltd. | Image pickup device with integral amplification |
| US6734907B1 (en) * | 1998-04-30 | 2004-05-11 | Minolta Co., Ltd. | Solid-state image pickup device with integration and amplification |
| US6765613B1 (en) * | 1998-07-22 | 2004-07-20 | Micron Technology, Inc. | Low light sensor signal to noise improvement |
| US6587145B1 (en) * | 1998-08-20 | 2003-07-01 | Syscan Technology (Shenzhen) Co., Ltd. | Image sensors generating digital signals from light integration processes |
| US6563540B2 (en) | 1999-02-26 | 2003-05-13 | Intel Corporation | Light sensor with increased dynamic range |
| JP4358351B2 (ja) * | 1999-04-27 | 2009-11-04 | 浜松ホトニクス株式会社 | 光検出装置 |
| US6753912B1 (en) * | 1999-08-31 | 2004-06-22 | Taiwan Advanced Sensors Corporation | Self compensating correlated double sampling circuit |
| US6453422B1 (en) * | 1999-12-23 | 2002-09-17 | Intel Corporation | Reference voltage distribution for multiload i/o systems |
| US6873364B1 (en) * | 2000-06-08 | 2005-03-29 | Micron Technology, Inc. | Low-power signal chain for image sensors |
| KR100397663B1 (ko) * | 2000-06-23 | 2003-09-13 | (주) 픽셀플러스 | 데이터 입출력선이 리셋 모드의 전압으로 유지되는 씨모스 이미지 센서 |
| US7286174B1 (en) * | 2001-06-05 | 2007-10-23 | Dalsa, Inc. | Dual storage node pixel for CMOS sensor |
| US6797933B1 (en) * | 2001-06-29 | 2004-09-28 | Vanguard International Semiconductor Corporation | On-chip design-for-testing structure for CMOS APS (active pixel sensor) image sensor |
| FR2838903B1 (fr) * | 2002-04-17 | 2005-08-05 | St Microelectronics Sa | Procede et dispositif de lecture de cellules photosensibles |
| US7443427B2 (en) * | 2002-08-23 | 2008-10-28 | Micron Technology, Inc. | Wide dynamic range linear-and-log active pixel |
| US20050174455A1 (en) * | 2004-01-27 | 2005-08-11 | Transchip, Inc. | Column amplifier for image sensors |
| US6873282B1 (en) * | 2004-03-04 | 2005-03-29 | Charles Douglas Murphy | Differential time-to-threshold A/D conversion in digital imaging arrays |
| US20050200730A1 (en) * | 2004-03-11 | 2005-09-15 | Beck Jeffery S. | Active pixel sensor array sampling system and method |
| JP4425809B2 (ja) * | 2005-02-03 | 2010-03-03 | 富士通マイクロエレクトロニクス株式会社 | 撮像装置 |
| US7250893B2 (en) * | 2005-05-17 | 2007-07-31 | Silicon Light Machines Corporation | Signal processing circuit and method for use with an optical navigation system |
| US7765251B2 (en) * | 2005-12-16 | 2010-07-27 | Cypress Semiconductor Corporation | Signal averaging circuit and method for sample averaging |
| US8471191B2 (en) | 2005-12-16 | 2013-06-25 | Cypress Semiconductor Corporation | Optical navigation system having a filter-window to seal an enclosure thereof |
| US7659776B2 (en) * | 2006-10-17 | 2010-02-09 | Cypress Semiconductor Corporation | Offset voltage correction for high gain amplifier |
| US7742514B1 (en) | 2006-10-31 | 2010-06-22 | Cypress Semiconductor Corporation | Laser navigation sensor |
| JP2008136047A (ja) * | 2006-11-29 | 2008-06-12 | Sony Corp | 固体撮像装置及び撮像装置 |
| US20080204567A1 (en) * | 2007-02-23 | 2008-08-28 | Weize Xu | Sample and hold circuits with buffer offset removed |
| US8063422B2 (en) * | 2008-04-25 | 2011-11-22 | Infrared Newco, Inc. | Image detection apparatus and methods |
| US8541727B1 (en) | 2008-09-30 | 2013-09-24 | Cypress Semiconductor Corporation | Signal monitoring and control system for an optical navigation sensor |
| US7723659B1 (en) | 2008-10-10 | 2010-05-25 | Cypress Semiconductor Corporation | System and method for screening semiconductor lasers |
| FR2943179B1 (fr) * | 2009-03-13 | 2016-06-03 | E2V Semiconductors | Capteur d'image mos et procede de lecture avec transistor en regime de faible inversion. |
| EP2254330A1 (en) | 2009-05-18 | 2010-11-24 | Thomson Licensing | Method and system for operating an image data collection device |
| US8836835B2 (en) | 2010-10-04 | 2014-09-16 | International Business Machines Corporation | Pixel sensor cell with hold node for leakage cancellation and methods of manufacture and design structure |
| US11272132B2 (en) | 2019-06-07 | 2022-03-08 | Pacific Biosciences Of California, Inc. | Temporal differential active pixel sensor |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3287056B2 (ja) * | 1993-03-24 | 2002-05-27 | ソニー株式会社 | 固体撮像装置 |
| US5471515A (en) * | 1994-01-28 | 1995-11-28 | California Institute Of Technology | Active pixel sensor with intra-pixel charge transfer |
| US5841126A (en) * | 1994-01-28 | 1998-11-24 | California Institute Of Technology | CMOS active pixel sensor type imaging system on a chip |
| US5631704A (en) * | 1994-10-14 | 1997-05-20 | Lucent Technologies, Inc. | Active pixel sensor and imaging system having differential mode |
| DE69631356T2 (de) * | 1995-08-02 | 2004-07-15 | Canon K.K. | Halbleiter-Bildaufnehmer mit gemeinsamer Ausgangsleistung |
| US5898168A (en) * | 1997-06-12 | 1999-04-27 | International Business Machines Corporation | Image sensor pixel circuit |
| JP3673620B2 (ja) * | 1997-07-18 | 2005-07-20 | キヤノン株式会社 | 光電変換装置 |
| US5900623A (en) * | 1997-08-11 | 1999-05-04 | Chrontel, Inc. | Active pixel sensor using CMOS technology with reverse biased photodiodes |
-
1998
- 1998-02-02 US US09/018,022 patent/US6201572B1/en not_active Expired - Lifetime
-
1999
- 1999-01-19 DE DE69924312T patent/DE69924312T2/de not_active Expired - Lifetime
- 1999-01-19 EP EP99300352A patent/EP0933928B1/en not_active Expired - Lifetime
- 1999-01-26 JP JP01641899A patent/JP4277339B2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006049172A1 (ja) * | 2004-11-05 | 2006-05-11 | Rohm Co., Ltd | 半導体チップ |
| JP2006135065A (ja) * | 2004-11-05 | 2006-05-25 | Rohm Co Ltd | 半導体チップ |
Also Published As
| Publication number | Publication date |
|---|---|
| US6201572B1 (en) | 2001-03-13 |
| EP0933928B1 (en) | 2005-03-23 |
| JP4277339B2 (ja) | 2009-06-10 |
| DE69924312D1 (de) | 2005-04-28 |
| DE69924312T2 (de) | 2006-03-16 |
| EP0933928A3 (en) | 2000-11-29 |
| EP0933928A2 (en) | 1999-08-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4277339B2 (ja) | アクティブ画素センサの読み出しチャネル | |
| US6128039A (en) | Column amplifier for high fixed pattern noise reduction | |
| JP4362156B2 (ja) | Ｃｍｏｓ領域アレイ・センサのための逐次相関ダブル・サンプリング方式 | |
| US7326904B2 (en) | In-pixel kTC noise suppression using circuit techniques | |
| US7385636B2 (en) | Low noise sample and hold circuit for image sensors | |
| US7133074B1 (en) | Image sensor circuits including sampling circuits used therein for performing correlated double sampling | |
| JP4243688B2 (ja) | 増幅型固体撮像装置 | |
| TWI578789B (zh) | 經由斜波產生器之影像感測器電源供應抑制比雜訊減少 | |
| US20080218620A1 (en) | Ultra low noise cmos imager | |
| US8582008B2 (en) | Fast-settling line driver design for high resolution video IR and visible images | |
| HK1225546A1 (en) | Image sensor power supply rejection ratio noise reduction through ramp generator | |
| US20020105012A1 (en) | Image sensor with correlated double sampling technique using switched-capacitor technology | |
| US6111242A (en) | Imaging system with gain and error correction circuitry | |
| CN113728620A (zh) | 差量视觉传感器 | |
| US7268815B1 (en) | Differential readout of a pixel array with elimination of pixel- and column-wise fixed pattern noise | |
| CN107370968B (zh) | 成像装置及其成像方法 | |
| TWI898211B (zh) | 電壓域全域快門讀出電路 | |
| US7479995B2 (en) | On chip real time FPN correction without imager size memory | |
| JP3536896B2 (ja) | 固体撮像素子 | |
| CN116033276A (zh) | 图像传感器 | |
| US20090015692A1 (en) | Methods, systems, and devices for offset compensation in cmos imagers | |
| EP0880851B1 (en) | Apparatus for reading and processing image information | |
| US7199828B2 (en) | Active pixel sensor cell array | |
| EP1220534A1 (en) | Image sensor with correlated double sampling technique using switched-capacitor technology | |
| JP2006148455A (ja) | 固体撮像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051025 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051025 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20070727 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20070808 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20080222 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20080616 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20080616 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080930 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20081226 Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081226 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090203 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090302 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120319 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120319 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120319 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130319 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130319 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140319 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |