JPH1127559A - 同期再生回路 - Google Patents
同期再生回路Info
- Publication number
- JPH1127559A JPH1127559A JP17921797A JP17921797A JPH1127559A JP H1127559 A JPH1127559 A JP H1127559A JP 17921797 A JP17921797 A JP 17921797A JP 17921797 A JP17921797 A JP 17921797A JP H1127559 A JPH1127559 A JP H1127559A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- output
- clock
- flop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Synchronizing For Television (AREA)
Abstract
(57)【要約】
【課題】 テレビ信号及びパソコン信号の同期再生を行
なう。 【解決手段】 二重パルスの再生同期信号（VD）がＤフ
リップフロップ（Ｄ-FF ）１のクロック端子に供給され
た場合、Ｄ-FF １の出力のマスク信号は、このVDの１つ
目の同期信号と２つ目の同期信号を区切るパルスの立ち
上がりで高値に変化し、また、次段に設けた時計部２が
同立ち上がりで計時を開始する。時計部２が予め設定し
ている時間を計時終了する時点で時計信号は低値を出力
し、この立ち下がりにより、前記マスク信号は低値に変
化し、次ぎのVDの立ち上がりで高値となるような周期の
マスク信号を生成し、ＯＲゲート３にて、二重パルスを
有するVDを前記マスク信号でゲートする。
なう。 【解決手段】 二重パルスの再生同期信号（VD）がＤフ
リップフロップ（Ｄ-FF ）１のクロック端子に供給され
た場合、Ｄ-FF １の出力のマスク信号は、このVDの１つ
目の同期信号と２つ目の同期信号を区切るパルスの立ち
上がりで高値に変化し、また、次段に設けた時計部２が
同立ち上がりで計時を開始する。時計部２が予め設定し
ている時間を計時終了する時点で時計信号は低値を出力
し、この立ち下がりにより、前記マスク信号は低値に変
化し、次ぎのVDの立ち上がりで高値となるような周期の
マスク信号を生成し、ＯＲゲート３にて、二重パルスを
有するVDを前記マスク信号でゲートする。
Description
【０００１】
【発明の属する技術分野】本発明は、NTSC(National Te
levision System Committee)方式の信号とともに非標準
映像信号の同期信号を再生する同期再生回路に関する。
levision System Committee)方式の信号とともに非標準
映像信号の同期信号を再生する同期再生回路に関する。
【０００２】
【従来の技術】従来、PDP(Plasma Display Panel) 等を
使用したテレビモニタにおいては、テレビ放送以外にパ
ソコン画像を表示する、所謂、パソコンモニタの機能を
実現している。
使用したテレビモニタにおいては、テレビ放送以外にパ
ソコン画像を表示する、所謂、パソコンモニタの機能を
実現している。
【０００３】図３は従来の同期再生回路の実施例を示す
回路ブロック図である。10はクランプ回路である。11は
比較器による同期分離回路である。12は積分回路であ
る。13は比較回路である。14はセットリセットフリップ
フロップ（SR-FF ）である。15はタイマである。16は入
力を反転して出力する反転バッファである。
回路ブロック図である。10はクランプ回路である。11は
比較器による同期分離回路である。12は積分回路であ
る。13は比較回路である。14はセットリセットフリップ
フロップ（SR-FF ）である。15はタイマである。16は入
力を反転して出力する反転バッファである。
【０００４】図４は本発明及び従来の同期再生回路の同
期再生の基本動作を説明する各部の信号波形図である。
従来の同期再生回路の基本動作を図３、図４を参照して
説明する。図４（イ）に示した、GREEN ON SYNC 複合信
号がパソコン信号として、図３の入力に供給される場
合、例えば、クランプ回路10はGREEN ON SYNC 複合信号
の同期信号の先端にクランプして直流再生し、同期分離
回路11は比較レベルVaで同期分離し、図４（ロ）に示し
た、複合同期信号を得る。
期再生の基本動作を説明する各部の信号波形図である。
従来の同期再生回路の基本動作を図３、図４を参照して
説明する。図４（イ）に示した、GREEN ON SYNC 複合信
号がパソコン信号として、図３の入力に供給される場
合、例えば、クランプ回路10はGREEN ON SYNC 複合信号
の同期信号の先端にクランプして直流再生し、同期分離
回路11は比較レベルVaで同期分離し、図４（ロ）に示し
た、複合同期信号を得る。
【０００５】この複合同期信号を積分回路12で積分し、
比較回路13で所定レベル、例えば、V1と比較し、同V1レ
ベル以上の期間高レベルを出力し、この高レベル信号で
次段のSR-FF 14のセットし、同高レベル信号を波形をス
ライスし、反転出力のバッファ16を介して出力するとと
もに、同高レベル信号をタイマ15のリセット端子に供給
し、このタイマ15は所定時間（td）を計測してその出力
を、前記SR-FF 14のリセット端子に供給する。反転バッ
ファ16は前記SR-FF 14の出力を反転し、図４（ハ）に示
した、垂直同期信号(VD)を再生する。
比較回路13で所定レベル、例えば、V1と比較し、同V1レ
ベル以上の期間高レベルを出力し、この高レベル信号で
次段のSR-FF 14のセットし、同高レベル信号を波形をス
ライスし、反転出力のバッファ16を介して出力するとと
もに、同高レベル信号をタイマ15のリセット端子に供給
し、このタイマ15は所定時間（td）を計測してその出力
を、前記SR-FF 14のリセット端子に供給する。反転バッ
ファ16は前記SR-FF 14の出力を反転し、図４（ハ）に示
した、垂直同期信号(VD)を再生する。
【０００６】図５は従来のGREEN ON SYNC 複合信号に基
づく同期再生の具体例を説明する信号波形の模式図であ
る。図５を用いて同期再生の二重パルス発生について述
べる。一般に、GREEN ON SYNC 複合信号では、同期分離
回路11（図３）の複合同期信号は、図４（ロ）に示した
波形であるが、より詳細には、図５（イ）に示したよう
に、パルス幅及び周期（tg）が、NTSC(National Televi
sion System Committee)の場合と異なっている。従っ
て、複合同期信号のパルス幅及び周期（tg）に応じて、
積分回路12（図３）で積分した結果、図５（ロ）に示し
たように、波形「Ａ」又は、波形「Ｂ」が得られる。
づく同期再生の具体例を説明する信号波形の模式図であ
る。図５を用いて同期再生の二重パルス発生について述
べる。一般に、GREEN ON SYNC 複合信号では、同期分離
回路11（図３）の複合同期信号は、図４（ロ）に示した
波形であるが、より詳細には、図５（イ）に示したよう
に、パルス幅及び周期（tg）が、NTSC(National Televi
sion System Committee)の場合と異なっている。従っ
て、複合同期信号のパルス幅及び周期（tg）に応じて、
積分回路12（図３）で積分した結果、図５（ロ）に示し
たように、波形「Ａ」又は、波形「Ｂ」が得られる。
【０００７】ところで、比較回路13（図３）でV1と比較
した結果の出力は、波形「Ａ」の場合は、図５（ハ）に
示したように、１つのパルス波形となり、このパルス波
形に基づき、図４（ハ）に示したように、正しい垂直同
期信号(VD)を再生できる。
した結果の出力は、波形「Ａ」の場合は、図５（ハ）に
示したように、１つのパルス波形となり、このパルス波
形に基づき、図４（ハ）に示したように、正しい垂直同
期信号(VD)を再生できる。
【０００８】一方、波形「Ｂ」の場合は、図５（ニ）に
示したように、複数のパルス波形となる。このうち最初
の波形の立ち下がりからタイマ15（図３）に設定してい
る所定時間（td）以降にパルスがある場合、そのパルス
の立ち下がりによりSR-FF 14（図３）がリセットされる
ので、再生された垂直同期信号(VD)は図５（ホ）に示し
たように同期信号が連続して２つ存在する二重パルスが
得られる。
示したように、複数のパルス波形となる。このうち最初
の波形の立ち下がりからタイマ15（図３）に設定してい
る所定時間（td）以降にパルスがある場合、そのパルス
の立ち下がりによりSR-FF 14（図３）がリセットされる
ので、再生された垂直同期信号(VD)は図５（ホ）に示し
たように同期信号が連続して２つ存在する二重パルスが
得られる。
【０００９】上述したように、従来のテレビの同期再生
回路でパソコンのGREEN ON SYNC 複合信号を同期再生す
る場合、正しい垂直同期信号が得らず、そのため、例え
ば、PDP(Plasma Display Panel) の表示が位置ずれ、フ
リッカ等の誤表示を起こす問題があった。
回路でパソコンのGREEN ON SYNC 複合信号を同期再生す
る場合、正しい垂直同期信号が得らず、そのため、例え
ば、PDP(Plasma Display Panel) の表示が位置ずれ、フ
リッカ等の誤表示を起こす問題があった。
【００１０】
【発明が解決しようとする課題】本発明は上記問題点に
鑑みなされたもので、テレビ信号及びパソコン信号の同
期再生ができる同期再生回路を提供することを目的とす
る。
鑑みなされたもので、テレビ信号及びパソコン信号の同
期再生ができる同期再生回路を提供することを目的とす
る。
【００１１】
【課題を解決するための手段】上記目的を達成するため
に、供給された複合信号をクランプして直流再生を行な
うクランプ回路と、直流再生された複合信号を同期分離
する同期分離回路と、同期分離された信号を積分する積
分回路と、積分された信号を所定の基準値と比較する比
較回路と、前記比較回路の出力でセットされるセットリ
セットフリップフロップ（SR-FF ）と、前記セットリセ
ットフリップフロップ（SR-FF ）の出力でリセットされ
所定の時間を計測しその結果で、前記セットリセットフ
リップフロップ（SR-FF ）をリセットするタイマと、前
記セットリセットフリップフロップ（SR-FF ）の出力を
反転する反転バッファとを具えた同期再生回路におい
て、前記反転バッファの出力である再生同期信号を所定
周期で出力禁止とするマスク信号発生回路を設けた。
に、供給された複合信号をクランプして直流再生を行な
うクランプ回路と、直流再生された複合信号を同期分離
する同期分離回路と、同期分離された信号を積分する積
分回路と、積分された信号を所定の基準値と比較する比
較回路と、前記比較回路の出力でセットされるセットリ
セットフリップフロップ（SR-FF ）と、前記セットリセ
ットフリップフロップ（SR-FF ）の出力でリセットされ
所定の時間を計測しその結果で、前記セットリセットフ
リップフロップ（SR-FF ）をリセットするタイマと、前
記セットリセットフリップフロップ（SR-FF ）の出力を
反転する反転バッファとを具えた同期再生回路におい
て、前記反転バッファの出力である再生同期信号を所定
周期で出力禁止とするマスク信号発生回路を設けた。
【００１２】また、上記マスク信号発生回路を、反転バ
ッファの出力をクロック端子に接続し、入力端子を高値
に接続するとともに、リセット端子に後述の時計部の出
力を接続するＤフリップフロップ（Ｄ-FF ）と、前記Ｄ
フリップフロップ（Ｄ-FF ）の出力をリセット端子に接
続し、所定のクロックを計測する時計部とで構成した。
ッファの出力をクロック端子に接続し、入力端子を高値
に接続するとともに、リセット端子に後述の時計部の出
力を接続するＤフリップフロップ（Ｄ-FF ）と、前記Ｄ
フリップフロップ（Ｄ-FF ）の出力をリセット端子に接
続し、所定のクロックを計測する時計部とで構成した。
【００１３】
【発明の実施の形態】以上のように構成したので、同期
信号が連続して２つ存在する二重パルスの再生同期信号
が供給されたＤフリップフロップ（Ｄ-FF ）は、この再
生同期信号の１つ目の同期信号と２つ目の同期信号を区
切るパルスの立ち上がりで高値に変化し、また、次段に
設けた時計部が同立ち上がりで計時を開始する。この時
計部が予め設定している時間を計時終了する時点で時計
信号を出力し、この時計信号により、前記Ｄフリップフ
ロップ（Ｄ-FF ）は低値に変化する。そして、次ぎの再
生同期信号の１つ目の同期信号と２つ目の同期信号を区
切るパルスの立ち上がりで高値となるような周期波形の
マスク信号を生成する。供給された二重パルスの再生同
期信号を前記マスク信号でゲートすることにより、２つ
めの同期信号を出力しないようにして、１つの同期信号
で構成した再生同期信号を出力する。
信号が連続して２つ存在する二重パルスの再生同期信号
が供給されたＤフリップフロップ（Ｄ-FF ）は、この再
生同期信号の１つ目の同期信号と２つ目の同期信号を区
切るパルスの立ち上がりで高値に変化し、また、次段に
設けた時計部が同立ち上がりで計時を開始する。この時
計部が予め設定している時間を計時終了する時点で時計
信号を出力し、この時計信号により、前記Ｄフリップフ
ロップ（Ｄ-FF ）は低値に変化する。そして、次ぎの再
生同期信号の１つ目の同期信号と２つ目の同期信号を区
切るパルスの立ち上がりで高値となるような周期波形の
マスク信号を生成する。供給された二重パルスの再生同
期信号を前記マスク信号でゲートすることにより、２つ
めの同期信号を出力しないようにして、１つの同期信号
で構成した再生同期信号を出力する。
【００１４】
【実施例】以下、本発明による同期再生回路について、
図を用いて詳細に説明する。図１は本発明による同期再
生回路の実施例を示す回路ブロック図である。１は、反
転バッファ16（図３）の出力である、二重パルスの再生
同期信号（VD）（図５（ホ））をクロック端子に接続
し、入力端子を高値に接続するとともに、リセット端子
に後述の時計部の出力を接続するＤフリップフロップ
（Ｄ-FF ）である。２は、前記Ｄフリップフロップ（Ｄ
-FF ）１の出力をリセット端子に接続し所定のクロック
を計測する時計部である。３は、前記Ｄフリップフロッ
プ（Ｄ-FF）１の出力と、前記二重パルスの再生同期信
号（VD）（図５（ホ））とを２つの入力とするＯＲゲー
トである。
図を用いて詳細に説明する。図１は本発明による同期再
生回路の実施例を示す回路ブロック図である。１は、反
転バッファ16（図３）の出力である、二重パルスの再生
同期信号（VD）（図５（ホ））をクロック端子に接続
し、入力端子を高値に接続するとともに、リセット端子
に後述の時計部の出力を接続するＤフリップフロップ
（Ｄ-FF ）である。２は、前記Ｄフリップフロップ（Ｄ
-FF ）１の出力をリセット端子に接続し所定のクロック
を計測する時計部である。３は、前記Ｄフリップフロッ
プ（Ｄ-FF）１の出力と、前記二重パルスの再生同期信
号（VD）（図５（ホ））とを２つの入力とするＯＲゲー
トである。
【００１５】本発明による同期再生回路の同期信号の再
生動作を図１、図２に従い説明する。尚、図２は本発明
による同期再生回路の各部の信号波形を示す図である。
図２（イ）に示すような、同期信号が連続して２つ存在
する二重パルスの再生同期信号（VD）がＤフリップフロ
ップ（Ｄ-FF ）１のクロック端子に供給された場合、例
えば、Ｄフリップフロップ（Ｄ-FF ）１の出力として得
られる、図２（ロ）に示すような、マスク信号は、この
再生同期信号（VD）の１つ目の同期信号と２つ目の同期
信号を区切るパルスの立ち上がりで高値に変化し、ま
た、次段に設けた時計部２が同立ち上がりで計時を開始
する。尚、時計部２は設定データに基づきクロックを数
えるような、例えば、カウンタで構成すれば良く、設定
データは計時時間と、クロックの周波数から決定する。
生動作を図１、図２に従い説明する。尚、図２は本発明
による同期再生回路の各部の信号波形を示す図である。
図２（イ）に示すような、同期信号が連続して２つ存在
する二重パルスの再生同期信号（VD）がＤフリップフロ
ップ（Ｄ-FF ）１のクロック端子に供給された場合、例
えば、Ｄフリップフロップ（Ｄ-FF ）１の出力として得
られる、図２（ロ）に示すような、マスク信号は、この
再生同期信号（VD）の１つ目の同期信号と２つ目の同期
信号を区切るパルスの立ち上がりで高値に変化し、ま
た、次段に設けた時計部２が同立ち上がりで計時を開始
する。尚、時計部２は設定データに基づきクロックを数
えるような、例えば、カウンタで構成すれば良く、設定
データは計時時間と、クロックの周波数から決定する。
【００１６】この時計部２が予め設定している時間を計
時終了する時点で、図２（ハ）に示すような、時計信号
は低値を出力し、この時計信号の立ち下がりにより、前
記Ｄフリップフロップ（Ｄ-FF ）１が出力するマスク信
号は低値に変化する。そして、次ぎの再生同期信号（V
D）の１つ目の同期信号と２つ目の同期信号を区切るパ
ルスの立ち上がりで再び高値となるような周期波形のマ
スク信号を生成する。供給された二重パルスを有する再
生同期信号（VD）を、ＯＲゲート３にて、前記マスク信
号を使用してゲートすることにより、２つめの同期信号
を出力しないようにマスクする。そして、図２（ニ）に
示すような、１つの同期信号で構成した再生同期信号
（V.SYNC）を出力する。
時終了する時点で、図２（ハ）に示すような、時計信号
は低値を出力し、この時計信号の立ち下がりにより、前
記Ｄフリップフロップ（Ｄ-FF ）１が出力するマスク信
号は低値に変化する。そして、次ぎの再生同期信号（V
D）の１つ目の同期信号と２つ目の同期信号を区切るパ
ルスの立ち上がりで再び高値となるような周期波形のマ
スク信号を生成する。供給された二重パルスを有する再
生同期信号（VD）を、ＯＲゲート３にて、前記マスク信
号を使用してゲートすることにより、２つめの同期信号
を出力しないようにマスクする。そして、図２（ニ）に
示すような、１つの同期信号で構成した再生同期信号
（V.SYNC）を出力する。
【００１７】尚、時計部２の設定データを、マイコン
（図示せず）から与えるようにし、図２（ハ）に示すよ
うな、時計信号のパルス幅を変えるようにし、マスク信
号のパルス幅を変えても良い。
（図示せず）から与えるようにし、図２（ハ）に示すよ
うな、時計信号のパルス幅を変えるようにし、マスク信
号のパルス幅を変えても良い。
【００１８】
【発明の効果】以上説明したように、本発明はテレビ信
号及びパソコン信号の同期再生ができる同期再生回路を
提供する。従って、PDP(Plasma Display Panel) 等を使
用したテレビモニタにおいては、テレビ放送以外にパソ
コン画像を表示する、所謂、パソコンモニタの機能を実
現していて、このテレビの同期再生回路でパソコンのGR
EEN ON SYNC 等の複合信号を正しく同期再生し、垂直同
期信号を得られるので、例えば、PDP(Plasma Display P
anel) の表示が位置ずれ、フリッカ等の誤表示を防止で
きるメリットがある。
号及びパソコン信号の同期再生ができる同期再生回路を
提供する。従って、PDP(Plasma Display Panel) 等を使
用したテレビモニタにおいては、テレビ放送以外にパソ
コン画像を表示する、所謂、パソコンモニタの機能を実
現していて、このテレビの同期再生回路でパソコンのGR
EEN ON SYNC 等の複合信号を正しく同期再生し、垂直同
期信号を得られるので、例えば、PDP(Plasma Display P
anel) の表示が位置ずれ、フリッカ等の誤表示を防止で
きるメリットがある。
【００１９】また、本発明は周期波形のマスク信号を生
成し、このマスク信号で二重パルスを有する再生同期信
号（VD）をゲートするものであるから、マイコン（図示
せず）から時計信号のパルス幅を変えるようにデータを
与えるようにし、マスク信号のパルス幅を変えることに
より、種々のパソコン信号、例えば、ＶＧＡ(Video Gra
phics Array)、Super ＶＧＡ及びＸＧＡ（eXtended Gra
phics Array ）等、に対応することが可能である。
成し、このマスク信号で二重パルスを有する再生同期信
号（VD）をゲートするものであるから、マイコン（図示
せず）から時計信号のパルス幅を変えるようにデータを
与えるようにし、マスク信号のパルス幅を変えることに
より、種々のパソコン信号、例えば、ＶＧＡ(Video Gra
phics Array)、Super ＶＧＡ及びＸＧＡ（eXtended Gra
phics Array ）等、に対応することが可能である。
【図１】本発明による同期再生回路の実施例を示す回路
ブロック図である。
ブロック図である。
【図２】本発明による同期再生回路の各部の信号波形を
示す図である。
示す図である。
【図３】従来の同期再生回路の実施例を示す回路ブロッ
ク図である。
ク図である。
【図４】本発明及び従来の同期再生回路の同期再生の基
本動作を説明する各部の信号波形図である。
本動作を説明する各部の信号波形図である。
【図５】従来のGREEN ON SYNC 複合信号に基づく同期再
生の具体例を説明する信号波形の模式図である。
生の具体例を説明する信号波形の模式図である。
【符号の説明】 １ Ｄフリップフロップ（Ｄ-FF ） ２ 時計部 ３ ＯＲゲート １０ クランプ回路 １１ 同期分離回路 １２ 積分回路 １３ 比較回路 １４ セットリセットフリップフロップ（SR-FF ） １５ タイマ １６ 反転バッファ
Claims (4)
- 【請求項１】 供給された複合信号をクランプして直流
再生を行なうクランプ回路と、直流再生された複合信号
を同期分離する同期分離回路と、同期分離された信号を
積分する積分回路と、積分された信号を所定の基準値と
比較する比較回路と、前記比較回路の出力でセットされ
るセットリセットフリップフロップ（SR-FF ）と、前記
セットリセットフリップフロップ（SR-FF ）の出力でリ
セットされ所定の時間を計測しその結果で、前記セット
リセットフリップフロップ（SR-FF ）をリセットするタ
イマと、前記セットリセットフリップフロップ（SR-F
F）の出力を反転する反転バッファとを具えた同期再生
回路において、 前記反転バッファの出力を所定周期で出力禁止とするマ
スク信号発生回路を設けたことを特徴とする同期再生回
路。 - 【請求項２】 上記マスク信号発生回路を、反転バッフ
ァの出力をクロック端子に接続し、入力端子を高値に接
続するとともに、リセット端子に後述の時計部の出力を
接続するＤフリップフロップ（Ｄ-FF ）と、前記Ｄフリ
ップフロップ（Ｄ-FF ）の出力をリセット端子に接続し
所定のクロックを計測する時計部とで構成する請求項１
記載の同期再生回路。 - 【請求項３】 上記時計部を、設定データに基づきクロ
ックを数えるカウンタで構成する請求項２記載の同期再
生回路。 - 【請求項４】 上記カウンタの設定データを、外部から
与えるようにした請求項３記載の同期再生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17921797A JPH1127559A (ja) | 1997-07-04 | 1997-07-04 | 同期再生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17921797A JPH1127559A (ja) | 1997-07-04 | 1997-07-04 | 同期再生回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1127559A true JPH1127559A (ja) | 1999-01-29 |
Family
ID=16061993
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17921797A Pending JPH1127559A (ja) | 1997-07-04 | 1997-07-04 | 同期再生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1127559A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7880811B2 (en) | 2005-08-31 | 2011-02-01 | Fujitsu Limited | Signal seperation circuit and signal transmission circuit |
-
1997
- 1997-07-04 JP JP17921797A patent/JPH1127559A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7880811B2 (en) | 2005-08-31 | 2011-02-01 | Fujitsu Limited | Signal seperation circuit and signal transmission circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100825195B1 (ko) | 수평 수직 동기 신호 생성 회로 | |
| JPH1127559A (ja) | 同期再生回路 | |
| US5258841A (en) | Horizontal synchronizing signal separation circuit | |
| JP3475773B2 (ja) | 映像信号処理装置及び液晶表示装置 | |
| KR100425687B1 (ko) | 평판표시장치의 합성동기신호 분리회로 | |
| JPH0413375A (ja) | 同期分離回路 | |
| JPH0659091B2 (ja) | 同期信号発生回路 | |
| JPS6174464A (ja) | 垂直同期信号作成回路 | |
| KR19980703637A (ko) | 수직 동기화 신호 검출기 | |
| JP4059307B2 (ja) | 水平同期信号再生装置 | |
| JP3322992B2 (ja) | フィールド判別回路 | |
| JP3026502B2 (ja) | パルス発生回路 | |
| JP2657917B2 (ja) | 水平同期波形発生装置 | |
| KR200141097Y1 (ko) | 문자 흔들림 방지 회로 | |
| JPH0773364B2 (ja) | ジツタ補正回路 | |
| JP2561672Y2 (ja) | Ｃｒｔ表示装置の複合同期信号発生回路 | |
| JP2743041B2 (ja) | 画像表示装置 | |
| KR960002812Y1 (ko) | 온스크린 디스플레이의 떨림 방지회로 | |
| JP2501088Y2 (ja) | 輝度信号と色信号のデレ―タイム自動調節回路 | |
| JPH04227164A (ja) | 垂直同期信号分離回路 | |
| JP2967727B2 (ja) | 画像表示制御回路 | |
| JPH08237560A (ja) | Ｐｌｌ回路の基準信号発生回路 | |
| JPS6426884A (en) | Monitor tv simulator | |
| JPH0318180A (ja) | 同期分離回路 | |
| JPS60186891A (ja) | 高精細化信号変換装置 |