JPH11276700A

JPH11276700A - 遊技機

Info

Publication number: JPH11276700A
Application number: JP10063198A
Authority: JP
Inventors: Shohachi Ugawa; 詔八鵜川; Nobuharu Yoshida; 信晴吉田
Original assignee: Sankyo Co Ltd; Adtec Corp
Current assignee: Sankyo Co Ltd; Adtec Corp
Priority date: 1998-03-27
Filing date: 1998-03-27
Publication date: 1999-10-12
Anticipated expiration: 2018-03-27
Also published as: JP4230002B2

Abstract

(57)【要約】【課題】不正基板による遊技に対する攻撃を効果的に
防御できる遊技機を提供する。【解決手段】定期リセット回路６６からのリセットパ
ルスの周波数とは異なる周波数のクロック信号を発生す
る発振回路６８の出力が、遊技制御プログラムを実行す
るＣＰＵ５６の割込端子に入力される。ＣＰＵ５６は、
割込処理において、ＣＰＵ５６が搭載された遊技制御基
板外へのデータ出力を行う。よって、ＣＰＵ５６の内部
動作周波数とデータ出力周波数とが非同期になり、デー
タ出力を観測してもＣＰＵ５６の内部動作周波数を知る
ことができない。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、パチンコ遊技機等
の遊技機に関し、特に、遊技者の操作によって遊技領域
に遊技媒体が発射され、遊技媒体が遊技領域に設けられ
た入賞領域に入賞すると所定の価値が遊技者に付与され
るとともに、特定入賞部への遊技媒体の進入により特別
遊技を行い、特別遊技の結果が所定の態様になったこと
にもとづいて遊技者に所定の遊技価値が付与可能となる
遊技機に関する。

【０００２】

【従来の技術】遊技機として、遊技球などの遊技媒体を
発射装置によって遊技領域に発射し、遊技領域に設けら
れている入賞口などの入賞領域に遊技媒体が入賞する
と、所定個の賞球が遊技者に払い出されるものがある。
さらに、表示状態が変化可能な可変表示部が設けられ、
可変表示部の表示結果があらかじめ定められた特定の表
示態様となった場合に所定の遊技価値を遊技者に与える
ように構成されたものがある。

【０００３】可変表示部には複数の表示領域があり、通
常、複数の可変表示の表示結果を時期を異ならせて表示
するように構成されている。可変表示部には、例えば、
図柄等の複数の識別情報が可変表示される。可変表示部
の表示結果があらかじめ定められた特定の表示態様の組
合せとなることを、通常、「大当り」という。なお、遊
技価値とは、遊技機の遊技領域に設けられた可変入賞球
装置の状態が打球が入賞しやすい遊技者にとって有利な
状態になることや、遊技者にとって有利な状態となるた
めの権利を発生させたりすることである。「大当り」が
発生すると、例えば、遊技者に大量の賞球などの価値が
払い出される。

【０００４】そのような遊技機における遊技制御におい
ては、所定の条件（例えば可変表示開始の条件となる始
動入賞）が成立すると乱数を発生させ、乱数値があらか
じめ決まられている所定値と一致すると「大当り」とな
る。また、ノイズ対策等の理由によって遊技制御を行う
回路部分は、所定の時間間隔でリセットされ起動され
る。乱数値の発生は、遊技制御を行う回路部分において
行われているので、遊技制御を行う回路部分の起動の時
間間隔に同期せざるを得ない。

【０００５】すると、何らかの手段で起動の時間間隔が
検出されると、乱数値発生タイミングが認識されてしま
う。さらに、「大当り」となる乱数値が発生するタイミ
ングが認識されてしまう。すると、「大当り」となる乱
数値が発生するタイミングで始動入賞を狙うことによっ
て、頻繁に「大当り」を発生させることが可能になって
しまう。

【０００６】遊技制御を行う回路部分の起動タイミング
を検出するために、遊技機に不正基板が取り付けられる
場合がある。そのような不正基板は遊技制御を行う回路
部分から外部に出力される信号を導入し、その信号にも
とづいて遊技制御を行う回路部分の起動タイミングを検
出し、「大当り」となる乱数値が発生するタイミングを
検出している。そして、不正基板は、そのタイミングで
遊技制御を行う回路部分に始動入賞信号を送り「大当
り」を不正に発生させることが可能になる。

【０００７】

【発明が解決しようとする課題】遊技機には、可変表示
装置、装飾ランプ、音発生機器などの各種部品が存在す
るので、遊技制御を行う回路部分からそれらの部品に至
る信号線をなくすことはできない。従って、上述したよ
うな不正基板が取り付けられ不正遊技行為が行われる余
地がどうしても残る。よって、不正基板を用いた不正遊
技行為をいかに防ぐかは遊技機における重要な課題にな
っている。

【０００８】そこで、本発明は、不正基板による遊技に
対する攻撃を効果的に防御できる遊技機を提供すること
を目的とする。

【０００９】

【課題を解決するための手段】本発明による遊技機は、
特定入賞部への遊技媒体の進入により特別遊技を行い、
特別遊技の結果が所定の態様になったことにもとづいて
遊技者に所定の遊技価値が付与可能となる遊技機であっ
て、遊技の進行を制御する遊技制御プログラムを含む遊
技制御手段が搭載された遊技制御基板を含み、遊技制御
手段の内部動作周波数と遊技制御基板から出力されるデ
ータの出力周波数とを異ならせる非同期化手段を有する
ものである。遊技機は、遊技制御手段がＣＰＵを含み、
非同期化手段が、遊技制御手段の内部動作周波数とは異
なる周波数の信号を発生する発振回路と、その発振回路
からの信号にもとづいて動作するＣＰＵの割込処理とを
含む構成であってもよい。また、遊技機は、非同期化手
段が、遊技制御手段の内部動作周波数とは異なる周波数
の信号を発生する発振回路と、遊技制御手段からの出力
データを発振回路からの信号に同期させて出力する出力
回路とを含む構成であってもよい。

【００１０】

【発明の実施の形態】以下、本発明の一実施形態を図面
を参照して説明する。まず、遊技機の一例であるパチン
コ遊技機の全体の構成について説明する。図１はパチン
コ遊技機１を正面からみた正面図である。なお、ここで
は、遊技機の一例としてパチンコ遊技機を示すが、本発
明はパチンコ遊技機に限られず、例えばコイン遊技機等
であってもよく、特定入賞部への遊技媒体の進入により
特別遊技を行い、特別遊技の結果が所定の態様になった
ことにもとづいて遊技者に所定の遊技価値が付与可能と
なる全ての遊技機に適用可能である。

【００１１】図１に示すように、パチンコ遊技機１は、
額縁状に形成されたガラス扉枠２を有する。ガラス扉枠
２の下部表面には打球供給皿３がある。打球供給皿３の
下部には、打球供給皿３からあふれた景品玉を貯留する
余剰玉受皿４と打球を発射する打球操作ハンドル（操作
ノブ）５が設けられている。ガラス扉枠２の後方には、
遊技盤６が着脱可能に取り付けられている。また、遊技
盤６の前面には遊技領域７が設けられている。

【００１２】遊技領域７の中央付近には、ゲーム内容を
表示するための画像表示部９と７セグメントＬＥＤによ
る可変表示器１０とを含む可変表示装置８が設けられて
いる。可変表示装置８の側部には、打球を導く通過ゲー
ト１１が設けられている。通過ゲート１１を通過した打
球は、玉出口１３を経て始動入賞口１４の方に導かれ
る。通過ゲート１１と玉出口１３との間の通路には、通
過ゲート１１を通過した打球を検出するゲートセンサ１
２がある。また、始動入賞口１４に入った入賞球は、遊
技盤６の背面に導かれ、始動口センサ１７によって検出
される。

【００１３】始動入賞口１４の下部には開閉動作を行う
可変入賞球装置１５が設けられている。可変入賞球装置
１５は、ソレノイド１６によって開状態とされる。可変
入賞球装置１５の下部には、特定遊技状態（大当り状
態）においてソレノイド２１によって開状態とされる開
閉板２０が設けられている。開閉板２０から遊技盤６の
背面に導かれた入賞球のうち一方（Ｖゾーン）に入った
入賞球はＶカウントセンサ２２で検出される。また、開
閉板２０からの入賞球はカウントセンサ２３で検出され
る。可変表示装置８の下部には、始動入賞口１４に入っ
た入賞球数を表示する４個の表示部を有する始動入賞記
憶表示器１８が設けられている。この例では、４個を上
限として、始動入賞がある毎に、始動入賞記憶表示器１
８は点灯している表示部を１つずつ増やす。そして、画
像表示部９の可変表示が開始される毎に、点灯している
表示部を１つ減らす。

【００１４】遊技盤６には、複数の入賞口１９，２４が
設けられている。遊技領域７の左右周辺には、遊技中に
点滅表示される装飾ランプ２５が設けられ、下部には、
入賞しなかった打球を吸収するアウト口２６がある。ま
た、遊技領域７の外側の左右上部には、効果音を発する
２つのスピーカ２７が設けられている。遊技領域７の外
周には、遊技効果ランプ・ＬＥＤ２８が設けられてい
る。そして、この例では、一方のスピーカ２７の近傍
に、景品玉払出時に点灯する賞球ランプ５１が設けら
れ、他方のスピーカ２７の近傍に、補給玉が切れたとき
に点灯する玉切れランプ５２が設けられている。さら
に、図１には、パチンコ遊技台１に隣接して設置され、
プリペイドカードが挿入されることによって玉貸しを可
能にするカードユニット５０も示されている。

【００１５】打球発射装置から発射された打球は、打球
レールを通って遊技領域７に入り、その後、遊技領域７
を下りてくる。打球が通過ゲート１１を通ってゲートセ
ンサ１２で検出されると、可変表示器１０の表示数字が
連続的に変化する状態になる。また、打球が始動入賞口
１４に入り始動口センサ１７で検出されると、可変表示
を開始できる状態であれば、画像表示部９内に所定の可
変表示画像が表示される。可変表示を開始できる状態で
なければ、始動入賞記憶を１増やす。なお、始動入賞記
憶については、後で詳しく説明する。画像表示部９内の
可変表示は、一定時間が経過したとき、または所定の条
件が成立したときに終了する。条件が成立した場合に
は、大当り遊技状態に移行する。すなわち、開閉板２０
が、一定時間（例えば２９．５秒）経過するまで、また
は、所定個数（例えば１０個）の打球が入賞するまで開
放する。そして、開閉板２０の開放中に打球が特定入賞
領域に入賞しＶカウントセンサ２２で検出されると、継
続権が発生し開閉板２０の開放が再度行われる。この継
続権の発生は、所定回数（例えば１６ラウンド）許容さ
れる。

【００１６】また、可変表示器１０における停止図柄が
所定の図柄（当り図柄）である場合に、可変入賞球装置
１５が所定時間だけ開状態になる。さらに、高確率状態
では、可変表示器１０における停止図柄が当り図柄にな
る確率が高められる。

【００１７】実施の形態１．図２は、遊技制御基板（メ
イン基板）３１における回路構成の一例を示すブロック
図である。なお、図２には、賞球基板３７、電飾基板３
５および表示制御基板８０も示されている。メイン基板
３１には、遊技制御プログラムに従ってパチンコ遊技機
１を制御する基本回路５３と、ゲートセンサ１２、始動
口センサ１７、Ｖカウントセンサ２２およびカウントセ
ンサ２３からの信号を基本回路５３に与えるスイッチ回
路５８と、可変入賞球装置１５を開閉するソレノイド１
６および開閉板２０を開閉するソレノイド２１を基本回
路５３からの指令に従って駆動するソレノイド回路５９
と、始動記憶表示器１８の点灯および滅灯を行うととも
に７セグメントＬＥＤによる可変表示器１０を駆動し、
また、装飾ランプ２５を点滅させるランプ・ＬＥＤ回路
６０と、賞球基板３７に基本回路５３からのコマンドを
送信するとともに賞球基板３７からの入賞データ信号を
基本回路５３に入力する賞球基板入出力回路６１と、電
飾基板３５に基本回路５３からのコマンドを送信する電
飾基板コマンド出力回路６２と、ＣＲＴによる画像表示
部９を制御する表示制御基板８０に基本回路５３からの
コマンドやストローブ信号を与える表示装置回路６３
と、基本回路５３から与えられるデータに従って、大当
りの発生を示す大当り情報、画像表示部９の画像表示開
始に利用された始動入賞球の個数を示す有効始動情報、
確率変動が生じたことを示す確変情報等をホール管理コ
ンピュータ等のホストコンピュータに対して出力する情
報出力回路６４とを含む。

【００１８】基本回路５３は、ゲーム制御用のプログラ
ム等を記憶するＲＯＭ５４、ワークメモリとして使用さ
れるＲＡＭ５５、制御用のプログラムに従って制御動作
を行うＣＰＵ５６およびＩ／Ｏポート部５７を含む。な
お、ＲＯＭ５４，ＲＡＭ５５はＣＰＵ５６に内蔵されて
いる場合もある。

【００１９】さらに、メイン基板３１には、電源投入時
に基本回路５３をリセットするための初期リセット回路
６５と、定期的（例えば、２ｍｓ毎）に基本回路５３に
リセットパルスを与えてゲーム制御用のプログラムを先
頭から再度実行させるための定期リセット回路６６と、
基本回路５３から与えられるアドレス信号をデコードし
てＩ／Ｏポート部５７のうちのいずれかのＩ／Ｏポート
を選択するための信号を出力するアドレスデコード回路
６７とが設けられている。

【００２０】図３は、ＣＰＵ５６の周辺回路のうちの主
要部を示すブロック図である。図に示すように、電源投
入時にＣＰＵ５６にリセットパルスを与える初期リセッ
ト回路６５の出力および２ｍｓごとにＣＰＵ５６にリセ
ットパルスを与える定期リセット回路６６の出力は、Ｎ
ＡＮＤゲート６９を介してＣＰＵ５６のリセット端子に
与えられる。従って、この実施の形態では、ＣＰＵ５６
は、２ｍｓ毎に再起動される。また、ＣＰＵ５６の割込
端子には、発振回路６８からのクロック信号が入力され
る。

【００２１】ここでは、発振回路６８は、水晶振動子の
発振にもとづく周波数のクロック信号を出力する。な
お、水晶振動子の外部には、発振を安定化するためのコ
ンデンサ、抵抗およびゲート回路が接続されている。ま
た、発振回路６８の発振周期は、２ｍｓのリセット周期
は異なる値に設定され、この実施の形態では１．８９ｍ
ｓである。ただし、この値は、単なる例であり、発振周
期は、２ｍｓに一致しないような値であれば他の値でも
よい。

【００２２】図４は、表示制御基板８０内の回路構成
を、画像表示部９を実現するＣＲＴ８２とともに示すブ
ロック図である。表示制御基板８０には、ＣＲＴ８２の
画像表示を制御する表示コントロール回路８１が設けら
れている。さらに、表示制御基板８０には、表示コント
ロール回路８１をリセットするためのリセット回路８３
と、表示コントロール回路８１にクロック信号を与える
発振回路８４と、使用頻度の高い画像を表すデータを記
憶するキャラクタＲＯＭ８６と、表示コントロール回路
８１が生成した画像データを記憶するＶＲＡＭ８７と、
１画面分の画像データが設定されるフレームメモリ回路
８８とが含まれている。フレームメモリ回路８８内の画
像データは、所定の同期信号に同期して、ＲＧＢ色信号
とＳＹＮＣ信号とからなるビデオ信号としてＣＲＴ８２
に送出され、ＣＲＴ８２において画像が表示される。な
お、キャラクタＲＯＭ８６に格納される使用頻度の高い
画像データとは、例えば、ＣＲＴ８２に表示される人
物、動物、または、文字、図形もしくは記号等からなる
画像などである。

【００２３】表示コントロール回路８１は、メイン基板
３１の表示装置回路６３からストローブ信号が入力され
ると表示装置回路６３からの表示制御コマンドデータを
入力し、そのコマンドデータが示す状態を認識する。表
示コントロール回路８１は、コマンドデータの状態に従
ってＣＲＴ８２に表示するための画像データを生成す
る。そして、画像データをＶＲＡＭ８７に記憶する。

【００２４】図５は、表示コントロール回路８１の構成
の一例を示すブロック図である。ＣＲＴコントロール回
路８１には、表示制御用ＣＰＵ９１、ＶＤＰ９３および
制御データが記憶された制御データＲＯＭ９２が含まれ
る。表示制御用ＣＰＵ９１は、表示装置回路６３からの
表示制御コマンドデータに従って、キャラクタＲＯＭ８
６から必要なデータを読み出す。そして、表示制御用Ｃ
ＰＵ９１は、読み出したデータをＶＤＰ９３に出力す
る。ＶＤＰ９３は、入力したデータに従ってＣＲＴ８２
に表示するための画像データを生成し、その画像データ
をＶＲＡＭ８７に格納する。そして、ＶＲＡＭ８７内の
画像データは、フレームメモリ回路８８に転送される。
なお、図５には示されていないが、表示制御基板８０と
ＣＲＴ８２との間には、ビデオ信号にもとづいてＣＲＴ
８２を駆動するためのＣＲＴ駆動回路を有するＣＲＴ基
板が設けられている。

【００２５】図６は、メイン基板３１から遊技制御基板
８０に与えられる表示制御コマンドデータの送出タイミ
ングを示すタイミング図である。後で詳しく説明する
が、この実施の形態では、表示制御コマンドデータを構
成する各表示制御データは、１．８９ｍｓ毎に起動され
る割込処理によって送出される。ただし、ＣＰＵ５６が
起動され次に再起動されるまでの２ｍｓ間に２回の割込
が発生した場合には、データ送出処理は１回だけ実行さ
れる。そして、各表示制御データに同期してストローブ
信号が出力される。表示制御用ＣＰＵ９１には、ストロ
ーブ信号の立ち上がりで図５に示すようにＩＲＱ２割込
がかかるので、表示制御用ＣＰＵ９１は、割込処理プロ
グラムによって各表示制御データを取り込むことができ
る。

【００２６】次に動作について説明する。図７は、メイ
ン基板３１における基本回路５３のメイン動作を示すフ
ローチャートである。上述したように、この処理は、定
期リセット回路６６が発するリセットパルスによって、
２ｍｓ毎に起動される。基本回路５３が起動されると、
基本回路５３は、まず、スタックポインタの指定アドレ
スをセットするためのスタックセット処理を行う（ステ
ップＳ１）。次いで、初期化処理を行う（ステップＳ
２）。初期化処理では、基本回路５３は、ＲＡＭ５５に
エラーが含まれているか判定し、エラーが含まれている
場合には、ＲＡＭ５５を初期化するなどの処理を行う。
そして、起動したことを示す２ｍｓフラグをセットして
おく（ステップＳ２ａ）。

【００２７】さらに、表示制御基板８０に送出される表
示制御データをＲＡＭ５５の所定の領域に設定する処理
を行う（ステップＳ３）。また、電飾基板コマンド出力
回路６２を介して電飾基板３５に音声発生やＬＥＤ点灯
制御用の所定のコマンドを送信するための処理を行うと
ともに、ランプ・ＬＥＤ回路６０を介して各種ランプ・
ＬＥＤを点灯／滅灯するための処理を行う（ステップＳ
４）。さらに、情報出力回路６４を介してホール管理用
コンピュータに大当り情報、始動情報、確率変動情報な
どのデータを送信するための処理を行う（出力データ設
定処理：ステップＳ５）。具体的には、ＣＰＵ５６は、
ステップＳ５において、出力データを所定のＲＡＭエリ
アに設定する。ＲＡＭエリアの内容は、後述する割込処
理によってＩ／Ｏポート５７を介して出力される。

【００２８】次いで、パチンコ遊技機１の内部に備えら
れている自己診断機能によって種々の異常診断処理が行
われ、その結果に応じて必要ならば警報が発せられる
（エラー処理：ステップＳ６）。

【００２９】次に、各判定用乱数（大当たりとするか否
か決定するための乱数等）を示す各カウンタを更新する
処理を行う（ステップＳ７）。次いで、基本回路５３
は、特別図柄プロセス処理を行う（ステップＳ８）。特
別図柄プロセス制御では、遊技状態に応じてパチンコ遊
技機１を所定の順序で制御するための特別図柄プロセス
フラグに従って該当する処理が選び出されて実行され
る。そして、特別図柄プロセスフラグの値は、遊技状態
に応じて各処理中に更新される。また、普通図柄プロセ
ス処理を行う（ステップＳ９）。普通図柄プロセス処理
では、７セグメントＬＥＤによる可変表示器１０を所定
の順序で制御するための普通図柄プロセスフラグに従っ
て該当する処理が選び出されて実行される。さらに、基
本回路５３は、スイッチ回路５８を介して、各センサの
状態を入力する（ステップＳ１０）。基本回路５３は、
さらに、表示用乱数（はずれ図柄やリーチ種類を決定す
る乱数等）を更新する処理を行う（ステップＳ１１）。

【００３０】また、基本回路５３は、賞球基板３７との
間の信号処理を行う（ステップＳ１２）。すなわち、賞
球基板３７から入賞データ信号が出力されているか否か
確認するとともに、所定の条件が成立すると賞球基板３
７に賞球個数信号を出力する。賞球基板３７に搭載され
ている払出制御用マイクロコンピュータは、賞球個数信
号に応じて玉払出装置９７を駆動する。その後、基本回
路５３は、次に定期リセット回路６６からリセットパル
スが与えられるまで、ステップＳ１３の表示用乱数更新
処理を繰り返す。

【００３１】特別図柄プロセス処理において、始動入賞
にもとづく図柄変動の表示態様が大当たりとするか、リ
ーチ態様とするか、はずれとするか決定され、それぞれ
の停止図柄の組合せが決定される。そして、決定された
図柄を示す情報や全図柄変動を指示するコマンドが、表
示制御コマンドデータとして、メイン基板３１の基本回
路５３から表示制御基板８０に送信される。なお、基本
回路５３は、停止図柄の組合せを示す情報のみを表示制
御基板８０に送信してもよいし、時々刻々の図柄変動量
を示す表示制御コマンドデータを表示制御基板８０に送
信してもよい。

【００３２】図８は、割込処理を示すフローチャートで
ある。この処理は、上述したように、１．８９ｍｓ毎に
実行される。割り込みが発生すると、ＣＰＵ５６は、２
ｍｓフラグがセットされているか否か確認する（ステッ
プＳ２ｂ）。セットされていれば、２ｍｓフラグをリセ
ットするとともに（ステップＳ２ｃ）、ステップＳ４，
Ｓ５ａの処理を実行する。セットされていなければ何も
しない。このように、２ｍｓフラグがセットされている
ときにのみ処理を実行するので、基本回路５３の１回の
メイン動作中に複数回の割込処理が実行されることはな
い。複数回の割込処理が実行されると、１回のメイン動
作において設定されたデータが複数回周辺基板（メイン
基板３１以外の基板）に出力されて矛盾が生ずる可能性
がある。

【００３３】割込処理において、ＣＰＵ５６は、表示制
御基板８０に対して表示制御コマンドデータを送信する
（ステップＳ４）。表示制御コマンドデータは、ステッ
プＳ３の処理によって、所定のＲＡＭエリアに格納され
ている。

【００３４】さらに、ＣＰＵ５６は、電飾基板コマンド
出力回路６２を介して電飾基板３５に音声発生やＬＥＤ
点灯制御用の所定のコマンドを送信するとともに、情報
出力回路６４を介してホール管理用コンピュータに大当
り情報、始動情報、確率変動情報などのデータを送信す
る（ステップＳ５ａ）。また、ランプ・ＬＥＤ回路６０
を介して各種ランプ・ＬＥＤを点灯／滅灯する。なお、
ランプ・ＬＥＤ回路６０、電飾基板コマンド出力回路６
２および情報出力回路６４に出力されるデータは、ステ
ップＳ５の処理において所定のＲＡＭエリアに設定され
ていたものであり、ステップＳ５ａの処理では、そのＲ
ＡＭエリアからデータを取り出して、Ｉ／Ｏポート５７
を介して出力する。なお、ランプ・ＬＥＤ回路６０、電
飾基板コマンド出力回路６２および情報出力回路６４
は、例えば、Ｉ／Ｏポート５７とデータ出力用のコネク
タとの間に設けられたプルアップ抵抗などで構成されて
いる。

【００３５】図９は、割込処理で実行される表示制御デ
ータ出力処理（ステップＳ４）の動作例を示すフローチ
ャートである。表示制御データ出力処理において、ＣＰ
Ｕ５６は、まず、データ送出中フラグがセットされてい
るか否か確認する（ステップＳ４１１）。セットされて
いなければ、表示制御コマンドデータの送出要求フラグ
がセットされているか否か確認する（ステップＳ４１
２）。送出要求フラグがセットされていれば、送出要求
フラグをリセットする（ステップＳ４１３）。また、デ
ータ送出中フラグをセットするとともに、ポインタをク
リアする（ステップＳ４１４）。ポインタは、表示制御
コマンドデータ格納エリアにおける何バイト目を送出す
るか指し示すものである。なお、ここでは、表示制御コ
マンドデータは、８バイトの表示制御データで構成され
ているとする。

【００３６】データ送出中フラグがセットされている場
合には、表示制御コマンドデータ格納エリアにおいてポ
インタによって示されているデータを、出力ポートおよ
び表示装置回路６３を介して表示制御基板８０に出力す
る（ステップＳ４１５）。なお、表示装置回路６３は、
例えば、出力データを電源にプルアップして出力電流量
を確保する回路部分である。さらに、ＣＰＵ５６は、ス
トローブ信号をＯＮ状態にする（ステップＳ４１６）。
そして、５００μｓのウエイト期間をおいた後（ステッ
プＳ４１７）、ストローブ信号をＯＦＦ状態にする（ス
テップＳ４１８）。

【００３７】次いで、ＣＰＵ５６は、ポインタの値を＋
１する（ステップＳ４１９）。そして、ポインタの値が
８になった場合には、８バイトの表示制御コマンドデー
タ全ての送出が完了したことになるので、データ送出中
フラグをリセットする（ステップＳ４２０，Ｓ４２
１）。以上のような処理によって、表示制御コマンドデ
ータが、割込処理によって１バイトずつ送出される。

【００３８】以上のように、メイン基板３１から表示制
御基板８０に送信される表示制御コマンドデータは、割
込処理によって送出される。この実施の形態では、割込
処理は、１．８９ｍｓ間隔で実行される。ＣＰＵ５６は
２ｍｓ間隔で起動されメイン動作を行うので、ＣＰＵ５
６における内部動作周波数は５００Ｈｚである。一方、
データ出力周波数は、（１／１．８９ｍｓ）Ｈｚであっ
て、内部動作周波数とは非同期である。すると、メイン
基板３１から出力される表示制御コマンドデータを観測
しても、ＣＰＵ５６の内部動作周波数を予測することは
できない。よって、表示制御コマンドデータにもとづい
て大当りを発生させる乱数の発生タイミングを認識する
ことはできない。

【００３９】なお、この実施の形態では、図６に示され
た例のように、ＣＰＵ５６の１回の２ｍｓ動作中に２回
の割込が生ずると、２回目の割込ではデータを送出しな
い。すると、表示制御データが（１．８９×２）ｍｓか
かって転送されることがありうるが、表示に関すること
であるから実用上は問題がない。

【００４０】また、ランプ・ＬＥＤ回路６０、電飾基板
コマンド出力回路６２および情報出力回路６４を介して
メイン基板３１出力される各データも、１．８９ｍｓ毎
に実行される割込処理で出力されていた。従って、それ
らのデータ出力周波数も、ＣＰＵ５６における内部動作
周波数とは非同期である。よって、メイン基板３１から
出力されるそれらの出力データを観測しても、ＣＰＵ５
６の内部動作周波数を知ることはできない。

【００４１】さらに、この実施の形態ではメイン基板３
１から賞球基板３７に送信される賞球個数信号は２ｍｓ
毎に動作するメイン動作で行われていたが、２ｍｓと割
込間隔のずれ量が賞球払出遅れ時間として許容できるの
であれば、賞球個数信号も割込処理で出力されるように
してもよい。また、この実施の形態ではソレノイド回路
５９を介して出力されるソレノイド１６，２１に対する
駆動信号は例えば特別図柄プロセス処理等において出力
されるが、２ｍｓと割込間隔のずれ量が始動入賞口開放
や大入賞口開放に対する遅れ時間として許容できるので
あれば、ソレノイド１６，２１に対する駆動信号も割込
処理で出力されるようにしてもよい。

【００４２】実施の形態２．図３に示された例では発振
回路６８は水晶振動子の発振にもとづいて割込信号を発
振した。すなわち、周波数が比較的安定している状態で
発振が行われる。しかし、割込信号の発生間隔は、遊技
機の動作が不安定にならない範囲でばらついていた方が
よい。そうすれば、メイン基板３１の外部でメイン基板
３１からの出力信号を観測した場合に、データ出力タイ
ミングがさらにばらついて、ＣＰＵ５６の内部動作周波
数の予測の困難性がさらに増すからである。

【００４３】図１０は、水晶振動子に比べると温度等の
影響を受けやすい抵抗やコンデンサを用いたＣＲ発振回
路によって割込信号を発生する発振回路６８ａを構成し
た例を示す。このような発振回路６８ａによれば、水晶
振動子を用いた場合に比べて、遊技機の内部温度等が変
動するとそれに伴って発振周波数が変動する。よって、
メイン基板３１からのデータ出力タイミングがばらつ
き、大当りを発生させる乱数の発生タイミングを認識す
ることがさらに困難になる。なお、遊技機の動作につい
ては、第１の実施の形態の場合と同様である。

【００４４】実施の形態３．第１および第２の実施の形
態では割込処理によってＣＰＵ５６の内部動作周波数と
データ出力周波数とをずらすようにしたが、割込処理に
よらないで内部動作周波数とデータ出力周波数とをずら
すこともできる。図１１は、割込処理によらず内部動作
周波数とデータ出力周波数とをずらすことができる回路
構成の一例を示すブロック図である。

【００４５】図２に示されたランプ・ＬＥＤ回路６０、
電飾基板コマンド出力回路６２、表示装置回路６３およ
び情報出力回路６４を介してＣＰＵ５６からメイン基板
３１の外部に出力される信号は、Ｉ／Ｏポート５７を介
して出力されている。そこで、図１１に示すように、Ｉ
／Ｏポート５７の出力ポート部の出力にＤラッチ回路５
７１〜５７８を接続する。そして、各Ｄラッチ回路５７
１〜５７８のクロック入力に、発振回路６８の発振出力
を接続する。ここでは、発振回路６８の発振周期は例え
ば３８５μｓであるとするが、この値も単なる例であ
る。なお、図１１ではＤラッチ回路５７１〜５７８のみ
が示されているが、遊技機では出力ポート数は８つより
も多いので、実際にはさらに多くのＤラッチ回路が設置
される。また、図１１ではデータバスのみが示され、ア
ドレスバスは省略されている。

【００４６】図１２は、この実施の形態におけるメイン
基板３１における基本回路５３のメイン動作を示すフロ
ーチャートである。第１および第２の実施の形態では表
示制御データ出力処理およびデータ出力処理は割込処理
で行われていたが、図１２に示すように、ここでは、そ
れらの処理も基本回路５３のメイン動作で実行される。
従って、図１３（Ａ），（Ｂ）に示すように、ＣＰＵ５
６から、具体的にはＩ／Ｏポート５７から、表示制御デ
ータおよびストローブ信号が２ｍｓの内部動作周波数に
もとづいて出力される。

【００４７】しかし、Ｉ／Ｏポート５７からの出力デー
タは、Ｄラッチ回路５７１〜５７８によって、３８５μ
ｓのクロック信号の立ち下がりでラッチされ出力される
（図１３（Ｃ），（Ｄ），（Ｅ）参照）。すると、実質
的に、メイン基板３１からの表示制御データ出力周波数
は、（１／３８５μｓ）Ｈｚとなり、ＣＰＵ５６の内部
動作周波数とは一致しなくなる。よって、メイン基板３
１から出力される表示制御コマンドデータを観測しても
ＣＰＵ５６の内部動作周波数を予測ことはできず、表示
制御コマンドデータにもとづいて大当りを発生させる乱
数の発生タイミングを認識することはできない。

【００４８】なお、３８５μｓのクロック信号によって
ストローブ信号もラッチされるので、クロック信号とス
トローブ信号とのタイミング関係によっては、Ｄラッチ
回路から出力されるストローブ信号の幅が３８５μｓに
なったり（３８５×２）μｓになったりする（図１３
（Ｅ）参照）。しかし、３８５μｓのストローブ信号で
も（３８５×２）μｓのストローブ信号でも表示制御基
板８０の表示制御用ＣＰＵ９１は十分認識できるので、
実用上問題なく、表示制御用ＣＰＵ９１は表示制御デー
タを取り込める（図１３（Ｆ）参照）。

【００４９】また、ランプ・ＬＥＤ回路６０、電飾基板
コマンド出力回路６２および情報出力回路６４を介して
メイン基板３１から出力される各データも、Ｄラッチ回
路を介して出力するように構成することができる。その
場合には、それらのデータ出力周波数も、ＣＰＵ５６に
おける内部動作周波数とは非同期である。よって、メイ
ン基板３１から出力されるそれらの出力データを観測し
ても、ＣＰＵ５６の内部動作周波数を知ることはできな
い。

【００５０】さらに、メイン基板３１から賞球基板３７
に送信される賞球個数信号に関しても、２ｍｓと３８５
μｓ間隔のクロック信号とのずれ量が賞球払出遅れ時間
として許容できるのであれば、賞球個数信号を出力する
Ｉ／Ｏポート５７の出力側にもＤラッチ回路を設けても
よい。なお、クロック信号の周期を３８５μｓとした場
合の最大ずれ量は３８５μｓであるまた、ソレノイド１
６，２１に対する駆動信号に関しても、２ｍｓと３８５
μｓ間隔のクロック信号とのずれ量が始動入賞口開放や
大入賞口開放に対する遅れ時間として許容できるのであ
れば、ソレノイド１６，２１を出力するＩ／Ｏポート５
７の出力側にもＤラッチ回路を設けてもよい。

【００５１】この実施の形態では、割込処理によらない
で内部動作周波数とデータ出力周波数とがずらされるの
で、割込処理が他の処理として既に使用されていたり、
何らかの理由で割込処理を使用できない場合に有用であ
る。なお、この実施の形態では、ＣＰＵ５６からの出力
データを発振回路６８ａからの信号に同期させて出力す
る出力回路として、Ｄラッチ回路５７１〜５７８が用い
られたが、出力回路はＤラッチ回路に限られない。

【００５２】第１〜第３の実施の形態に示されたよう
に、本発明によれば、ＣＰＵ５６の内部動作周波数と、
メイン基板３１から外部に出力されるデータの出力周波
数とが非同期になっているので、メイン基板３１から出
力されるデータを不正基板によって観測しても、ＣＰＵ
５６の内部動作周波数を予測することができない。よっ
て、不正基板を取り付けても大当りを発生させる乱数の
発生タイミングを認識することができず、不正基板によ
る遊技機への攻撃を確実に防御できる。

【００５３】なお、図２に示された周辺基板構成は一例
であって、遊技機では種々の周辺基板構成を採用するこ
とができる。どのような構成方法がとられても、メイン
基板３１から各周辺基板に出力されるデータについて本
発明を適用することができる。

【００５４】また、上記の各実施の形態の遊技機、すな
わち図１の正面図に示されたパチンコ遊技機は、始動入
賞にもとづいて画像表示部９に可変表示される特別図柄
の停止図柄が所定の図柄の組み合わせになると所定の遊
技価値が遊技者に付与可能になる第１種パチンコ遊技機
であったが、始動入賞にもとづいて開放する電動役物の
所定領域への入賞があると所定の遊技価値が遊技者に付
与可能になる第２種パチンコ遊技機や、始動入賞にもと
づいて可変表示される図柄の停止図柄が所定の図柄の組
み合わせになると開放する所定の電動役物への入賞があ
ると所定の権利が発生または継続する第３種パチンコ遊
技機であっても、本発明を適用できる。

【００５５】また、上記の各実施の形態では、複数種類
の図柄を可変表示するためのＣＲＴによる画像表示部９
を用いた場合について説明したが、ＬＣＤによる可変表
示装置を用いた場合であってもよい。さらに、盤面が全
て映像で構成される映像式のパチンコ遊技機に適用する
こともできる。

【００５６】

【発明の効果】以上のように、本発明によれば、遊技機
を、遊技制御手段の内部動作周波数と遊技制御基板から
出力されるデータの出力周波数とを異ならせる非同期化
手段を有する構成にしたので、不正基板は、遊技制御基
板から出力されるデータを観測しても、遊技制御手段の
内部動作周波数を予測することができなくなる。よっ
て、不正基板を取り付けても大当りを発生させる乱数の
発生タイミングを狙って不正に始動入賞信号を遊技制御
手段に送出することができず、不正基板による不正行為
を確実に防止できる効果がある。非同期化手段が、遊技
制御手段の内部動作周波数とは異なる周波数の信号を発
生する発振回路と、発振回路からの信号にもとづいて動
作するＣＰＵの割込処理とで構成される場合には、遊技
制御基板における部品追加なしで、遊技制御手段の内部
動作周波数と遊技制御基板から出力されるデータの出力
周波数とを異ならせることができる。また、非同期化手
段が、遊技制御手段の内部動作周波数とは異なる周波数
の信号を発生する発振回路と、遊技制御手段からの出力
データを発振回路からの信号に同期させて出力する出力
回路と構成で構成される場合には、何らかの理由でＣＰ
Ｕの割込を利用でない場合であっても、遊技制御手段の
内部動作周波数と遊技制御基板から出力されるデータの
出力周波数とを異ならせることができる。

【図面の簡単な説明】

【図１】パチンコ遊技機を正面からみた正面図であ
る。

【図２】遊技制御基板における回路構成の一例と周辺
基板を示すブロック図である。

【図３】ＣＰＵの周辺回路のうちの主要部を示すブロ
ック図である。

【図４】表示制御基板内の回路構成を示すブロック図
である。

【図５】表示コントロール回路の構成の一例を示すブ
ロック図である。

【図６】表示制御コマンドデータの送出タイミングを
示すタイミング図である。

【図７】メイン基板における基本回路の動作を示すフ
ローチャートである。

【図８】割込処理を示すフローチャートである。

【図９】表示制御データ出力処理の動作例を示すフロ
ーチャートである。

【図１０】第２の実施の形態におけるＣＰＵの周辺回
路のうちの主要部を示すブロック図である。

【図１１】第３の実施の形態におけるＣＰＵの周辺回
路のうちの主要部を示すブロック図である。

【図１２】第３の実施の形態における基本回路の動作
を示すフローチャートである。

【図１３】第３の実施の形態における表示制御コマン
ドデータの送出タイミングを示すタイミング図である。

【符号の説明】

８可変表示装置９画像表示部３１遊技制御基板３５電飾基板３７賞球基板７０ランプ基板５３基本回路５４ＲＯＭ５６ＣＰＵ６５初期リセット回路６６定期リセット回路６８，６８ａ発振回路８０表示制御基板９１表示制御用ＣＰＵ

Claims

【特許請求の範囲】

【請求項１】特定入賞部への遊技媒体の進入により特
別遊技を行い、特別遊技の結果が所定の態様になったこ
とにもとづいて遊技者に所定の遊技価値が付与可能とな
る遊技機であって、遊技の進行を制御する遊技制御プログラムを含む遊技制
御手段が搭載された遊技制御基板を含み、前記遊技制御手段の内部動作周波数と前記遊技制御基板
から出力されるデータの出力周波数とを異ならせる非同
期化手段を有することを特徴とする遊技機。
【請求項２】遊技制御手段はＣＰＵを含み、非同期化手段は、遊技制御手段の内部動作周波数とは異
なる周波数の信号を発生する発振回路と、その発振回路
からの信号にもとづいて動作する前記ＣＰＵの割込処理
とを含む請求項１記載の遊技機。
【請求項３】非同期化手段は、遊技制御手段の内部動
作周波数とは異なる周波数の信号を発生する発振回路
と、遊技制御手段からの出力データを前記発振回路から
の信号に同期させて出力する出力回路とを含む請求項１
記載の遊技機。