JPH11283344A - シャフリングを利用したエラ―訂正符号化方法 - Google Patents
シャフリングを利用したエラ―訂正符号化方法Info
- Publication number
- JPH11283344A JPH11283344A JP10372887A JP37288798A JPH11283344A JP H11283344 A JPH11283344 A JP H11283344A JP 10372887 A JP10372887 A JP 10372887A JP 37288798 A JP37288798 A JP 37288798A JP H11283344 A JPH11283344 A JP H11283344A
- Authority
- JP
- Japan
- Prior art keywords
- variable
- parity
- ecc
- error correction
- block
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 69
- GNFTZDOKVXKIBK-UHFFFAOYSA-N 3-(2-methoxyethoxy)benzohydrazide Chemical compound COCCOC1=CC=CC(C(=O)NN)=C1 GNFTZDOKVXKIBK-UHFFFAOYSA-N 0.000 claims 1
- FGUUSXIOTUKUDN-IBGZPJMESA-N C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 Chemical compound C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 FGUUSXIOTUKUDN-IBGZPJMESA-N 0.000 claims 1
- 230000003252 repetitive effect Effects 0.000 claims 1
- 238000004193 electrokinetic chromatography Methods 0.000 abstract description 102
- 101001139126 Homo sapiens Krueppel-like factor 6 Proteins 0.000 description 3
- 108090000237 interleukin-24 Proteins 0.000 description 3
- 101000585359 Homo sapiens Suppressor of tumorigenicity 20 protein Proteins 0.000 description 2
- 102100029860 Suppressor of tumorigenicity 20 protein Human genes 0.000 description 2
- 230000006835 compression Effects 0.000 description 2
- 238000007906 compression Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 101000661816 Homo sapiens Suppression of tumorigenicity 18 protein Proteins 0.000 description 1
- 101000661807 Homo sapiens Suppressor of tumorigenicity 14 protein Proteins 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 230000006837 decompression Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
- H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
- H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
- H03M13/1515—Reed-Solomon codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/68—Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
- H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2903—Methods and arrangements specifically for encoding, e.g. parallel encoding of a plurality of constituent codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
- H03M13/2909—Product codes
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Probability & Statistics with Applications (AREA)
- Mathematical Physics (AREA)
- Algebra (AREA)
- General Physics & Mathematics (AREA)
- Pure & Applied Mathematics (AREA)
- Error Detection And Correction (AREA)
- Television Signal Processing For Recording (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 Ｄ−ＶＨＳでシャフリングを利用したディジ
タルデータのエンコーディング及びデコーディング方法
を提供する。 【解決手段】外部パリティ２１０を生成し、併せて、内
部パリティ２２０生成はメインデータ２００及び外部パ
リティ２１０シンクブロックに対してなされる。ＥＣＣ
順番は三方法が開示され、一番目は１フレームである１
８個のＥＣＣブロックに対して一括的に外部ＥＣＣを完
了した後、内部ＥＣＣを遂行する。２番目は一つのＥＣ
Ｃブロックに対して外部ＥＣＣ及び内部ＥＣＣを順次に
遂行し、１８個のＥＣＣブロックそれぞれに対して順次
に遂行する。３番目は１８個のＥＣＣブロックに対して
外部ＥＣＣを完了した後、内部ＥＣＣはトラックに記録
されたシンクブロックの順番通りに内部ＥＣＣを順次に
遂行する。
タルデータのエンコーディング及びデコーディング方法
を提供する。 【解決手段】外部パリティ２１０を生成し、併せて、内
部パリティ２２０生成はメインデータ２００及び外部パ
リティ２１０シンクブロックに対してなされる。ＥＣＣ
順番は三方法が開示され、一番目は１フレームである１
８個のＥＣＣブロックに対して一括的に外部ＥＣＣを完
了した後、内部ＥＣＣを遂行する。２番目は一つのＥＣ
Ｃブロックに対して外部ＥＣＣ及び内部ＥＣＣを順次に
遂行し、１８個のＥＣＣブロックそれぞれに対して順次
に遂行する。３番目は１８個のＥＣＣブロックに対して
外部ＥＣＣを完了した後、内部ＥＣＣはトラックに記録
されたシンクブロックの順番通りに内部ＥＣＣを順次に
遂行する。
Description
【０００１】
【発明の属する技術分野】本発明はディジタルデータの
エンコーディング(encoding)及びデコーディング(decod
ing)方法に関するものであり、より詳細にはＤ−ＶＨＳ
（Digital-VideoHome System)でディジタルイメージデ
ータをシャフリングしてエンコーディング及びデコーデ
ィングするための方法に関するものである。
エンコーディング(encoding)及びデコーディング(decod
ing)方法に関するものであり、より詳細にはＤ−ＶＨＳ
（Digital-VideoHome System)でディジタルイメージデ
ータをシャフリングしてエンコーディング及びデコーデ
ィングするための方法に関するものである。
【０００２】
【従来の技術】ディジタルフォン、ディジタルＶＣＲ、
ＤＣＣ（Digital Compact Cassette)などのような磁気
記録及び光学記録システムではスクラッチ(scratches)
、微細埃などの影響によりエラーが一カ所に集中的に
集まる群集エラーの発生確率が大きくエラーの長さも長
い。このような群集エラーの発生頻度が高いシステムで
はＲＳコーディング(Reed-Solomon Coding) 方式がエラ
ー訂正に大変強力な符号として広く使用される。この方
式によると、ディジタルデータの送信や記録前に、ＲＳ
エンコーダを利用して一定大きさのディジタルデータに
外部パリティと内部パリティを付加する。付加された外
部パリティと内部パリティにより受信や再生時にＲＳデ
コーダを利用してデータ転送や記録時に発生したエラー
を効果的に訂正する。
ＤＣＣ（Digital Compact Cassette)などのような磁気
記録及び光学記録システムではスクラッチ(scratches)
、微細埃などの影響によりエラーが一カ所に集中的に
集まる群集エラーの発生確率が大きくエラーの長さも長
い。このような群集エラーの発生頻度が高いシステムで
はＲＳコーディング(Reed-Solomon Coding) 方式がエラ
ー訂正に大変強力な符号として広く使用される。この方
式によると、ディジタルデータの送信や記録前に、ＲＳ
エンコーダを利用して一定大きさのディジタルデータに
外部パリティと内部パリティを付加する。付加された外
部パリティと内部パリティにより受信や再生時にＲＳデ
コーダを利用してデータ転送や記録時に発生したエラー
を効果的に訂正する。
【０００３】さらに、群集エラーに対するより強力なエ
ラー訂正能力を提供するためにデータシャフリングが活
用されている。一般的に、シャフリングとはディジタル
データの磁気テープのような記録媒体に記録時にデータ
の記録順番を時間軸方向に前後を変えて記録することを
意味する。これと関連されたディジタルデータのシャフ
リングに関する従来の技術であり、“METHOD AND APPAR
ATUS FOR SHUFFLING IMAGE DATA INTO STATISTICALLY A
VERAGED DATA GROUPS AND FOR DESHUFFLING THE DATA”
という題目のPeter Smith などによる米国特許第５，３
０１，０１８号がある。同技術によると、圧縮前にデー
タの情報内容を同じようにするためにビデ オイメージ
をブロックを表現する多数のイメージで分けて、そのイ
メージ内の空間上の別の位置から所定個数のイメージブ
ロックを選択してビデオイメージ情報を代表する連続的
なデータの集合を形成する。シャフリングに関する技術
はそれ以外にも、David E Zeidler とJhon T. Griffin
による“METHOD AND APPARATUS FOR TELEVISION SIGNAL
SCRAMBLING USING BLOCK SHUFFLING ”という題目の米
国特許第５，３２１，７４８号を含んで多数が存在す
る。
ラー訂正能力を提供するためにデータシャフリングが活
用されている。一般的に、シャフリングとはディジタル
データの磁気テープのような記録媒体に記録時にデータ
の記録順番を時間軸方向に前後を変えて記録することを
意味する。これと関連されたディジタルデータのシャフ
リングに関する従来の技術であり、“METHOD AND APPAR
ATUS FOR SHUFFLING IMAGE DATA INTO STATISTICALLY A
VERAGED DATA GROUPS AND FOR DESHUFFLING THE DATA”
という題目のPeter Smith などによる米国特許第５，３
０１，０１８号がある。同技術によると、圧縮前にデー
タの情報内容を同じようにするためにビデ オイメージ
をブロックを表現する多数のイメージで分けて、そのイ
メージ内の空間上の別の位置から所定個数のイメージブ
ロックを選択してビデオイメージ情報を代表する連続的
なデータの集合を形成する。シャフリングに関する技術
はそれ以外にも、David E Zeidler とJhon T. Griffin
による“METHOD AND APPARATUS FOR TELEVISION SIGNAL
SCRAMBLING USING BLOCK SHUFFLING ”という題目の米
国特許第５，３２１，７４８号を含んで多数が存在す
る。
【０００４】
【発明が解決しようとする課題】しかしながら、これら
従来技術はディジタルＶＨＳを前提にしない符号化方式
である。ディジタルＶＨＳはディジタル放送データのよ
うな圧縮された情報を記録できるビデオホームフォーマ
ット(Video Home Format) に基礎した新しいディジタル
データ記録技術であり、１９９５年日本のＪＶＣが主軸
になって技術標準書が完成された。ディジタルＶＨＳは
圧縮されたまたはプロセスされたデータを加工なくディ
ジタルデータとしてテープに直接記録し、それらが入力
された同一の状態で信号を出力する機能を有するビット
ストリーム記録／再生装置である。ビットストリーム記
録ユニットはアナログ／ディジタル変換、ディジタル／
アナログ変換、ディジタル圧縮／圧縮解除またはディス
クランブリング(descrambling)のような機能を統合しな
い。従って、ディジタルＶＨＳでのエラー訂正能力を向
上させるための目的を達成するためには新しい方式によ
るデータコーディング／デコーディング方式が要求され
る。これのために、ＲＳコーディングにより内部パリテ
ィと外部パリティを生成するときシャフリングを利用す
る方式が考慮され得る。すなわち、シャフリングとＲＳ
コーディングとが結合して磁気テープに対するディジタ
ルデータの記録においてメモリに順次に貯蔵されたデー
タから時間軸方向に前後を変えて読み込んだ所定大きさ
のデータに対してエラー訂正のための付加情報(Parity)
を生成しこの付加情報を関連性があるように再びメモリ
に貯蔵したあと磁気テープに記録する方式である。これ
によると、群集エラーが分散されるために訂正が一層容
易になる。
従来技術はディジタルＶＨＳを前提にしない符号化方式
である。ディジタルＶＨＳはディジタル放送データのよ
うな圧縮された情報を記録できるビデオホームフォーマ
ット(Video Home Format) に基礎した新しいディジタル
データ記録技術であり、１９９５年日本のＪＶＣが主軸
になって技術標準書が完成された。ディジタルＶＨＳは
圧縮されたまたはプロセスされたデータを加工なくディ
ジタルデータとしてテープに直接記録し、それらが入力
された同一の状態で信号を出力する機能を有するビット
ストリーム記録／再生装置である。ビットストリーム記
録ユニットはアナログ／ディジタル変換、ディジタル／
アナログ変換、ディジタル圧縮／圧縮解除またはディス
クランブリング(descrambling)のような機能を統合しな
い。従って、ディジタルＶＨＳでのエラー訂正能力を向
上させるための目的を達成するためには新しい方式によ
るデータコーディング／デコーディング方式が要求され
る。これのために、ＲＳコーディングにより内部パリテ
ィと外部パリティを生成するときシャフリングを利用す
る方式が考慮され得る。すなわち、シャフリングとＲＳ
コーディングとが結合して磁気テープに対するディジタ
ルデータの記録においてメモリに順次に貯蔵されたデー
タから時間軸方向に前後を変えて読み込んだ所定大きさ
のデータに対してエラー訂正のための付加情報(Parity)
を生成しこの付加情報を関連性があるように再びメモリ
に貯蔵したあと磁気テープに記録する方式である。これ
によると、群集エラーが分散されるために訂正が一層容
易になる。
【０００５】従って、本発明は以上のような従来技術の
問題点を解決するためのものであり、本発明の目的はＤ
−ＶＨＳシステムでのデジタルデータのエンコーディン
グ及びデコーディング時、一定のシャフリングアルゴリ
ズムを利用してトラック番号及びシンクブロック番号を
求め、シャフリングされたシンクブロックに対してＲＳ
コードを利用したエラー訂正符号化を遂行し、またこれ
に対応するエラー訂正復号化方法を提供することにあ
る。
問題点を解決するためのものであり、本発明の目的はＤ
−ＶＨＳシステムでのデジタルデータのエンコーディン
グ及びデコーディング時、一定のシャフリングアルゴリ
ズムを利用してトラック番号及びシンクブロック番号を
求め、シャフリングされたシンクブロックに対してＲＳ
コードを利用したエラー訂正符号化を遂行し、またこれ
に対応するエラー訂正復号化方法を提供することにあ
る。
【０００６】
【課題を解決するための手段】前記目的を達成するため
の本発明は、ビットストリームで提供されるＤ−ＶＨＳ
ディジタル信号をシャフリングを利用してエラー訂正符
号化する方法である。シャフリングを利用した外部パリ
ティ生成のために本発明は、 ｉ）１フレームを構成するメインデータをトラック番号
及びシンクブロック番号を指定して貯蔵手段に貯蔵する
段階であり、ここで１フレームは１８個のＥＣＣブロッ
クで構成され、１ＥＣＣブロックは１０２個のシンクブ
ロックで構成される段階と、 ｉｉ）１フレームを構成するトラックの個数を示す変数
ｔ、１トラックに含まれる論理的ＥＣＣブロックの個数
を示す変数ｇ、ＥＣＣブロック内で１垂直シンクブロッ
クを構成するデータのバイト数を示す変数ｓ及び一つの
ＥＣＣブロックを構成する垂直シンクブロックの個数を
示す変数であるＶＳＢをそれぞれ０に設定する段階と、 ｉｉｉ）前記変数ｓを０から１０１まで１ずつ増加させ
ながら、式（１）‘ＴＲ＝［ｔ＋（ｓ・５）］・ｍｏｄ
６’及び‘ＳＢ＝［ｇ＋ｓ・３］’を利用してトラック
番号ＴＲ及びシンクブロック番号ＳＢを算出し、算出さ
れた前記トラック番号ＴＲ及び前記シンクブロック番号
ＳＢに該当するシンクブロックから前記メインデータを
バイト単位でシャフリングして読み込んで一つの垂直シ
ンクブロックを形成する段階と、 ｉｖ）前記垂直シンクブロックに対して所定の多項式を
利用してエラー訂正のための所定バイトの外部パリティ
を生成し、生成された前記外部パリティを前記変数ｓ値
を１０２から１１１まで１ずつ増加させながら前記式
（１）を利用して計算された前記貯蔵手段のトラック番
号ＴＲ及びシンクブロック番号ＳＢの位置にバイト単位
でシャフリングして記録する段階と、 ｖ）前記変数ＶＳＢを０から９８まで１ずつ増加させる
と同時に毎増加時ごとに前記変数ｓを０にリセットさせ
ながら、前記段階ｉｉｉ）及び段階ｉｖ）を再帰環的に
(Recursively) 遂行する段階と、 ｖｉ）前記変数ｇを０から２まで１ずつ増加させると同
時に前記変数ｓ及び前記変数ＶＳＢをそれぞれ０にリセ
ットさせながら、前記段階ｉｉｉ）、段階ｉｖ）及び段
階ｖ）を再帰還的に遂行する段階と、及び ｖｉｉ）前記変数ｔを０から５まで１ずつ増加させると
同時に前記変数ｓ、前記変数ＶＳＢ及び前記変数ｇを０
にリセットさせながら、前記段階ｉｉｉ）、段階ｉ
ｖ）、段階ｖ）及び段階ｖｉ）を再帰還的に遂行する段
階を具備する。
の本発明は、ビットストリームで提供されるＤ−ＶＨＳ
ディジタル信号をシャフリングを利用してエラー訂正符
号化する方法である。シャフリングを利用した外部パリ
ティ生成のために本発明は、 ｉ）１フレームを構成するメインデータをトラック番号
及びシンクブロック番号を指定して貯蔵手段に貯蔵する
段階であり、ここで１フレームは１８個のＥＣＣブロッ
クで構成され、１ＥＣＣブロックは１０２個のシンクブ
ロックで構成される段階と、 ｉｉ）１フレームを構成するトラックの個数を示す変数
ｔ、１トラックに含まれる論理的ＥＣＣブロックの個数
を示す変数ｇ、ＥＣＣブロック内で１垂直シンクブロッ
クを構成するデータのバイト数を示す変数ｓ及び一つの
ＥＣＣブロックを構成する垂直シンクブロックの個数を
示す変数であるＶＳＢをそれぞれ０に設定する段階と、 ｉｉｉ）前記変数ｓを０から１０１まで１ずつ増加させ
ながら、式（１）‘ＴＲ＝［ｔ＋（ｓ・５）］・ｍｏｄ
６’及び‘ＳＢ＝［ｇ＋ｓ・３］’を利用してトラック
番号ＴＲ及びシンクブロック番号ＳＢを算出し、算出さ
れた前記トラック番号ＴＲ及び前記シンクブロック番号
ＳＢに該当するシンクブロックから前記メインデータを
バイト単位でシャフリングして読み込んで一つの垂直シ
ンクブロックを形成する段階と、 ｉｖ）前記垂直シンクブロックに対して所定の多項式を
利用してエラー訂正のための所定バイトの外部パリティ
を生成し、生成された前記外部パリティを前記変数ｓ値
を１０２から１１１まで１ずつ増加させながら前記式
（１）を利用して計算された前記貯蔵手段のトラック番
号ＴＲ及びシンクブロック番号ＳＢの位置にバイト単位
でシャフリングして記録する段階と、 ｖ）前記変数ＶＳＢを０から９８まで１ずつ増加させる
と同時に毎増加時ごとに前記変数ｓを０にリセットさせ
ながら、前記段階ｉｉｉ）及び段階ｉｖ）を再帰環的に
(Recursively) 遂行する段階と、 ｖｉ）前記変数ｇを０から２まで１ずつ増加させると同
時に前記変数ｓ及び前記変数ＶＳＢをそれぞれ０にリセ
ットさせながら、前記段階ｉｉｉ）、段階ｉｖ）及び段
階ｖ）を再帰還的に遂行する段階と、及び ｖｉｉ）前記変数ｔを０から５まで１ずつ増加させると
同時に前記変数ｓ、前記変数ＶＳＢ及び前記変数ｇを０
にリセットさせながら、前記段階ｉｉｉ）、段階ｉ
ｖ）、段階ｖ）及び段階ｖｉ）を再帰還的に遂行する段
階を具備する。
【０００７】上記段階の実行を通して１８個のＥＣＣブ
ロックのメインデータに関する外部パリティを利用して
生成し生成された前記外部パリティを前記貯蔵手段に記
録する。
ロックのメインデータに関する外部パリティを利用して
生成し生成された前記外部パリティを前記貯蔵手段に記
録する。
【０００８】併せて、本発明はシャフリングを利用した
内部パリティ生成のために、 ａ）前記変数ｔ、前記変数ｇ、前記メインデータ及び前
記外部パリティの１シンクブロック内のバイト数を示す
変数Ｐ、そして前記メインデータ及び前記外部パリティ
で構成された１ＥＣＣブロックに含まれる水平シンクブ
ロックの個数を示す変数ＨＳＢをそれぞれ０に設定する
段階と、 ｂ）前記変数Ｐを０から９８まで１ずつ増加させなが
ら、式（２）‘ＴＲ＝［ｔ＋（ＨＳＢ・５）］・ｍｏｄ
６’及び‘ＳＢ＝［ｇ＋ＨＳＢ・３］’を利用してトラ
ック番号ＴＲ及びシンクブロック番号ＳＢを算出し、算
出された前記トラック番号ＴＲ及び前記シンクブロック
番号ＳＢに該当するシンクブロックから前記メインデー
タ及び外部パリティをバイト単位で読み込んで一つの水
平シンクブロックを形成する段階と、 ｃ）前記水平シンクブロックに対して所定の多項式を利
用してエラー訂正のための所定バイトの内部パリティを
生成し、前記変数Ｐ値を９９から１０６まで１ずつ増加
させながら前記式（２）を利用して計算された前記貯蔵
手段内のトラック番号ＴＲ及びシンクブロック番号ＳＢ
の位置に前記内部パリティをバイト単位で記録する段階
と、 ｄ）前記変数ＨＳＢを０から１１１まで１ずつ増加させ
ると同時に毎増加時ごとに前記変数Ｐを０にリセットさ
せながら、前記段階ｂ）及び段階ｃ）を再帰環的に遂行
する段階と、 ｅ）前記変数ｇを０から２まで１ずつ増加させると同時
に前記変数Ｐ及び前記変数ＨＳＢをそれぞれ０にリセッ
トさせながら、前記段階ｂ）、段階ｃ）及び段階ｄ）を
再帰還的に遂行する段階と、及び ｆ）前記変数ｔを０から５まで１ずつ増加させると同時
に前記変数Ｐ、前記変数ＨＳＢ及び前記変数ｇを０にリ
セットさせながら、前記段階ｂ）、段階ｃ）、段階ｄ）
及び段階ｅ）を再帰還的に遂行する段階をさらに具備す
る。
内部パリティ生成のために、 ａ）前記変数ｔ、前記変数ｇ、前記メインデータ及び前
記外部パリティの１シンクブロック内のバイト数を示す
変数Ｐ、そして前記メインデータ及び前記外部パリティ
で構成された１ＥＣＣブロックに含まれる水平シンクブ
ロックの個数を示す変数ＨＳＢをそれぞれ０に設定する
段階と、 ｂ）前記変数Ｐを０から９８まで１ずつ増加させなが
ら、式（２）‘ＴＲ＝［ｔ＋（ＨＳＢ・５）］・ｍｏｄ
６’及び‘ＳＢ＝［ｇ＋ＨＳＢ・３］’を利用してトラ
ック番号ＴＲ及びシンクブロック番号ＳＢを算出し、算
出された前記トラック番号ＴＲ及び前記シンクブロック
番号ＳＢに該当するシンクブロックから前記メインデー
タ及び外部パリティをバイト単位で読み込んで一つの水
平シンクブロックを形成する段階と、 ｃ）前記水平シンクブロックに対して所定の多項式を利
用してエラー訂正のための所定バイトの内部パリティを
生成し、前記変数Ｐ値を９９から１０６まで１ずつ増加
させながら前記式（２）を利用して計算された前記貯蔵
手段内のトラック番号ＴＲ及びシンクブロック番号ＳＢ
の位置に前記内部パリティをバイト単位で記録する段階
と、 ｄ）前記変数ＨＳＢを０から１１１まで１ずつ増加させ
ると同時に毎増加時ごとに前記変数Ｐを０にリセットさ
せながら、前記段階ｂ）及び段階ｃ）を再帰環的に遂行
する段階と、 ｅ）前記変数ｇを０から２まで１ずつ増加させると同時
に前記変数Ｐ及び前記変数ＨＳＢをそれぞれ０にリセッ
トさせながら、前記段階ｂ）、段階ｃ）及び段階ｄ）を
再帰還的に遂行する段階と、及び ｆ）前記変数ｔを０から５まで１ずつ増加させると同時
に前記変数Ｐ、前記変数ＨＳＢ及び前記変数ｇを０にリ
セットさせながら、前記段階ｂ）、段階ｃ）、段階ｄ）
及び段階ｅ）を再帰還的に遂行する段階をさらに具備す
る。
【０００９】
【作用】このような構成を有する本発明によると、Ｄ−
ＶＨＳシステムでのディジタルデータのエンコーディン
グ及びデコーディング時にシャフリングされたディジタ
ルデータに対して外部パリティ及び内部パリティを生成
して貯蔵することにより群集エラーが発生しても記録さ
れたデータの再生時にエラー訂正能力を一層向上させる
ことができる。
ＶＨＳシステムでのディジタルデータのエンコーディン
グ及びデコーディング時にシャフリングされたディジタ
ルデータに対して外部パリティ及び内部パリティを生成
して貯蔵することにより群集エラーが発生しても記録さ
れたデータの再生時にエラー訂正能力を一層向上させる
ことができる。
【００１０】以上のような本発明の目的と別の特徴及び
長所などは次ぎに参照する本発明のいくつかの好適な実
施例に対する以下の説明から明確になるであろう。
長所などは次ぎに参照する本発明のいくつかの好適な実
施例に対する以下の説明から明確になるであろう。
【００１１】
【発明の実施の形態】以下、添付図面に基づいて本発明
の好適な実施例をより詳細に説明する。本発明はＤ−Ｖ
ＨＳシステムで、受信されたディジタルメインデータを
シャフリングを利用してＲＳ−コーディング及びＲＳ−
デコーディングを遂行する方法に関するものである。こ
の方法を実行するのに必要なＤ−ＶＨＳのコデック（Ｃ
ＯＤＥＣ）手段の一部を図１に示す。この装置は制御器
１０４、ＲＳコーダ１０２、シャフラ１００、メモリ制
御器１０６、メモリ１０８、デシャフラ１１０、及びＲ
Ｓデコーダ１１２を具備する。
の好適な実施例をより詳細に説明する。本発明はＤ−Ｖ
ＨＳシステムで、受信されたディジタルメインデータを
シャフリングを利用してＲＳ−コーディング及びＲＳ−
デコーディングを遂行する方法に関するものである。こ
の方法を実行するのに必要なＤ−ＶＨＳのコデック（Ｃ
ＯＤＥＣ）手段の一部を図１に示す。この装置は制御器
１０４、ＲＳコーダ１０２、シャフラ１００、メモリ制
御器１０６、メモリ１０８、デシャフラ１１０、及びＲ
Ｓデコーダ１１２を具備する。
【００１２】シャフリングを利用したＲＳ−コーディン
グは大きく外部−エラー訂正符号化(Outer-ECC) と内部
エラー訂正符号化(inner-ECC) の２過程を経る。内部パ
リティを生成しそのパリティを利用して同期ブロック内
のエラー訂正をする符号化方法を内部ＥＣＣとし、外部
パリティを生成しそのパリティを利用してトラック間の
エラー訂正をする符号化方法を外部ＥＣＣとする。
グは大きく外部−エラー訂正符号化(Outer-ECC) と内部
エラー訂正符号化(inner-ECC) の２過程を経る。内部パ
リティを生成しそのパリティを利用して同期ブロック内
のエラー訂正をする符号化方法を内部ＥＣＣとし、外部
パリティを生成しそのパリティを利用してトラック間の
エラー訂正をする符号化方法を外部ＥＣＣとする。
【００１３】本発明は受信されたＤ−ＶＨＳ方式のメイ
ンデータをフレーム別に外部ＥＣＣ及び内部ＥＣＣを多
様な形態に組合して遂行する符号化方法である。このと
き、所定のシャフリングアルゴリズムが複合的に活用さ
れる。
ンデータをフレーム別に外部ＥＣＣ及び内部ＥＣＣを多
様な形態に組合して遂行する符号化方法である。このと
き、所定のシャフリングアルゴリズムが複合的に活用さ
れる。
【００１４】本発明による符号化を始めるためにはまず
符号化対象になるメインデータが前記メモリ１０８に予
め貯蔵される。図３は１フレームメインデータに対する
符号化が完了された後の前記メモリ１０８での貯蔵状態
を概念的に図示する。
符号化対象になるメインデータが前記メモリ１０８に予
め貯蔵される。図３は１フレームメインデータに対する
符号化が完了された後の前記メモリ１０８での貯蔵状態
を概念的に図示する。
【００１５】従って符号化が進行される前には、１フレ
ームメインデータはシンクブロック単位でトラック番号
及びシンクブロック番号を指定して、図３に示すよう
に、前記メモリ１０８に６個のトラックに分散配置され
る。各トラックは３０６個のメインデータシンクブロッ
クで構成される。１フレームのメインデータに対して符
号化が完了された後には各トラックのメインデータのシ
ンクブロック上端に３０個の外部パリティシンクブロッ
クが前記メモリ１０８に付加的に貯蔵され、また内部パ
リティがメインデータ及び外部パリティの各シンクブロ
ックに付加され、一定の後続信号処理を経てメインデー
タと生成されたパリティすなわち、符号語は図２に示す
ようなフォーマットで磁気テープに記録される。
ームメインデータはシンクブロック単位でトラック番号
及びシンクブロック番号を指定して、図３に示すよう
に、前記メモリ１０８に６個のトラックに分散配置され
る。各トラックは３０６個のメインデータシンクブロッ
クで構成される。１フレームのメインデータに対して符
号化が完了された後には各トラックのメインデータのシ
ンクブロック上端に３０個の外部パリティシンクブロッ
クが前記メモリ１０８に付加的に貯蔵され、また内部パ
リティがメインデータ及び外部パリティの各シンクブロ
ックに付加され、一定の後続信号処理を経てメインデー
タと生成されたパリティすなわち、符号語は図２に示す
ようなフォーマットで磁気テープに記録される。
【００１６】上の符号化過程をより詳細に説明する。デ
ィジタルデータがテープに記録されるためには次のよう
な信号処理過程を経る。放送局から衛星を通して伝播さ
れるメインディジタルデータはセットトップボックスの
チューナ（図示せず）を通して所望のチャンネルが選択
され、一連のディジタル信号処理過程を経た後、前記制
御器１０４に印加される。前記制御器１０４は前記メモ
リ制御器１０６を制御して該当シンクブロックデータの
貯蔵アドレス及びメモリ制御信号を前記メモリ１０８に
提供する。前記メモリ制御器１０６はシンクブロックの
ＩＤ情報を利用して該当トラック番号及びシンクブロッ
ク番号に該当するメモリ住所を計算してシンクブロック
データを前記メモリ１０８に貯蔵する。前記制御器１０
４はこのような一連の過程の間トラック０からトラック
５までの６個のトラックのシンクブロックデータが前記
メモリ１０８にすべて貯蔵されたかを判断する。
ィジタルデータがテープに記録されるためには次のよう
な信号処理過程を経る。放送局から衛星を通して伝播さ
れるメインディジタルデータはセットトップボックスの
チューナ（図示せず）を通して所望のチャンネルが選択
され、一連のディジタル信号処理過程を経た後、前記制
御器１０４に印加される。前記制御器１０４は前記メモ
リ制御器１０６を制御して該当シンクブロックデータの
貯蔵アドレス及びメモリ制御信号を前記メモリ１０８に
提供する。前記メモリ制御器１０６はシンクブロックの
ＩＤ情報を利用して該当トラック番号及びシンクブロッ
ク番号に該当するメモリ住所を計算してシンクブロック
データを前記メモリ１０８に貯蔵する。前記制御器１０
４はこのような一連の過程の間トラック０からトラック
５までの６個のトラックのシンクブロックデータが前記
メモリ１０８にすべて貯蔵されたかを判断する。
【００１７】すべて貯蔵されたことを確認した後には貯
蔵された６個のトラックから外部ＥＣＣ処理のためのシ
ンクブロックが前記シャフラ１００に提供される。図４
はパリティが付加されたＥＣＣブロックの構造を示す
が、前記シャフラ１００は前記メモリ１０８に貯蔵され
た６個トラック（３０６シンクブロック／１トラック）
の１，８３６個のメインデータシンクブロックをシャフ
リングして１０２個のメインデータシンクブロックで構
成された第１段階ＥＣＣブロック２００を１８個形成す
る。
蔵された６個のトラックから外部ＥＣＣ処理のためのシ
ンクブロックが前記シャフラ１００に提供される。図４
はパリティが付加されたＥＣＣブロックの構造を示す
が、前記シャフラ１００は前記メモリ１０８に貯蔵され
た６個トラック（３０６シンクブロック／１トラック）
の１，８３６個のメインデータシンクブロックをシャフ
リングして１０２個のメインデータシンクブロックで構
成された第１段階ＥＣＣブロック２００を１８個形成す
る。
【００１８】１フレームのメインデータに対する外部Ｅ
ＣＣと内部ＥＣＣの遂行方法は前述したように処理単位
と処理順番により次のような三つの方式で考慮されるこ
とができる。一番目の方式は１８個のＥＣＣブロックに
対して外部ＥＣＣを優先的に遂行した後、外部ＥＣＣに
なった１８個のＥＣＣブロックに対して内部ＥＣＣを遂
行する方法である。２番目の方法は１８個のＥＣＣブロ
ックに対して外部ＥＣＣを優先的に遂行した後、６個ト
ラック内のすべてのシンクブロックに対して順次に内部
ＥＣＣを遂行する方法である。３番目は、一つのＥＣＣ
ブロックに対して外部ＥＣＣを遂行した後、同一ＥＣＣ
ブロックに対して内部ＥＣＣを遂行することを１８個の
ＥＣＣブロックに対して順次に実行する方法である。こ
こで、下の説明を通して理解されることであろうが前記
一番目及び２番目の方法での内部ＥＣＣ時に所定のシャ
フリング式を使用するが、これは真の意味でのシャフリ
ングではなく、外部ＥＣＣをする場合のみにシャフリン
グが利用されることを明らかにする。
ＣＣと内部ＥＣＣの遂行方法は前述したように処理単位
と処理順番により次のような三つの方式で考慮されるこ
とができる。一番目の方式は１８個のＥＣＣブロックに
対して外部ＥＣＣを優先的に遂行した後、外部ＥＣＣに
なった１８個のＥＣＣブロックに対して内部ＥＣＣを遂
行する方法である。２番目の方法は１８個のＥＣＣブロ
ックに対して外部ＥＣＣを優先的に遂行した後、６個ト
ラック内のすべてのシンクブロックに対して順次に内部
ＥＣＣを遂行する方法である。３番目は、一つのＥＣＣ
ブロックに対して外部ＥＣＣを遂行した後、同一ＥＣＣ
ブロックに対して内部ＥＣＣを遂行することを１８個の
ＥＣＣブロックに対して順次に実行する方法である。こ
こで、下の説明を通して理解されることであろうが前記
一番目及び２番目の方法での内部ＥＣＣ時に所定のシャ
フリング式を使用するが、これは真の意味でのシャフリ
ングではなく、外部ＥＣＣをする場合のみにシャフリン
グが利用されることを明らかにする。
【００１９】まず、一番目の方法によりシャフリングを
利用したエラー訂正符号化方法を説明する。シンクブロ
ックのシャフリングは下の数式１のような所定のシャフ
リングアルゴリズムにより遂行される。
利用したエラー訂正符号化方法を説明する。シンクブロ
ックのシャフリングは下の数式１のような所定のシャフ
リングアルゴリズムにより遂行される。
【数１】ＴＲ＝［ｔ＋（ｓ・５）］・ｍｏｄ６ ＳＢ＝ｇ＋ｓ・３
【００２０】ここで、ＴＲはトラック番号を、そしてＳ
Ｂはシンクブロック番号をそれぞれ示す。また、変数ｔ
は１フレームを構成するトラックの個数を示し、その値
は０≦ｔ≦５範囲の整数である。変数ｇは１トラックに
含まれる論理的ＥＣＣブロックの個数を示し、１ＥＣＣ
ブロックを構成するメインデータのシンクブロックは１
０２個であり１トラックは３０６個のメインデータシン
クブロックで構成されるために結局変数ｇは０≦ｇ≦２
の範囲を有する整数である。変数ｓは、外部ＥＣＣ遂行
時、ＥＣＣブロック内の１個の垂直シンクブロックＶＳ
Ｂに含まれたバイト数を示す変数であり、従ってその値
は０≦ｓ≦１０１の範囲の整数である。また、ｍｏｄは
残りの演算子であり、例えば、‘Ｘ・モジュールで６’
とはＸを６で割った後の残り値であり、その値は０，
１，２，３，４または５になる。
Ｂはシンクブロック番号をそれぞれ示す。また、変数ｔ
は１フレームを構成するトラックの個数を示し、その値
は０≦ｔ≦５範囲の整数である。変数ｇは１トラックに
含まれる論理的ＥＣＣブロックの個数を示し、１ＥＣＣ
ブロックを構成するメインデータのシンクブロックは１
０２個であり１トラックは３０６個のメインデータシン
クブロックで構成されるために結局変数ｇは０≦ｇ≦２
の範囲を有する整数である。変数ｓは、外部ＥＣＣ遂行
時、ＥＣＣブロック内の１個の垂直シンクブロックＶＳ
Ｂに含まれたバイト数を示す変数であり、従ってその値
は０≦ｓ≦１０１の範囲の整数である。また、ｍｏｄは
残りの演算子であり、例えば、‘Ｘ・モジュールで６’
とはＸを６で割った後の残り値であり、その値は０，
１，２，３，４または５になる。
【００２１】図３に拡大して示すように、１シンクブロ
ックは９９バイトのメインデータを含む。メインデータ
以外にも１シンクブロックは２バイトの同期データ、３
バイトのＩＤデータなど付加的なデータをさらに含むが
これら付加的なデータは前記メインデータの貯蔵のため
の情報に活用され前記メモリ１０８にはメインデータの
みが貯蔵される。
ックは９９バイトのメインデータを含む。メインデータ
以外にも１シンクブロックは２バイトの同期データ、３
バイトのＩＤデータなど付加的なデータをさらに含むが
これら付加的なデータは前記メインデータの貯蔵のため
の情報に活用され前記メモリ１０８にはメインデータの
みが貯蔵される。
【００２２】図４はＥＣＣブロックの構造を示す。前記
ＥＣＣブロックはプロダクトコードともいわれ、メイン
データブロック２００、内部パリティブロック２２０及
び外部パリティブロック２１０で構成される。前記メイ
ンデータブロック２００は行方向に９９バイトメインデ
ータの水平シンクブロックＨＳＢが１０２個で構成さ
れ、従ってこれらを列方向に見るときには９９個の垂直
シンクブロックＶＳＢを含むものとして見ることができ
る。結局外部ＥＣＣは行方向にインタートラックＲＳコ
ーディングをするものであり、内部ＥＣＣは列方向にイ
ントラシンクブロック(intra-SB)ＲＳコーディングを遂
行する。
ＥＣＣブロックはプロダクトコードともいわれ、メイン
データブロック２００、内部パリティブロック２２０及
び外部パリティブロック２１０で構成される。前記メイ
ンデータブロック２００は行方向に９９バイトメインデ
ータの水平シンクブロックＨＳＢが１０２個で構成さ
れ、従ってこれらを列方向に見るときには９９個の垂直
シンクブロックＶＳＢを含むものとして見ることができ
る。結局外部ＥＣＣは行方向にインタートラックＲＳコ
ーディングをするものであり、内部ＥＣＣは列方向にイ
ントラシンクブロック(intra-SB)ＲＳコーディングを遂
行する。
【００２３】外部ＥＣＣを遂行するために前記数式１を
利用してメインデータシンクブロックをシャフリングす
る順番を図５に示す。まず、前記変数ｔ、変数ｇ、変数
ｓおよび一つのＥＣＣブロックを構成する垂直シンクブ
ロックの個数を示す変数ＶＳＢをそれぞれ０に設定して
前記変数を初期化する（ＳＴ２）。
利用してメインデータシンクブロックをシャフリングす
る順番を図５に示す。まず、前記変数ｔ、変数ｇ、変数
ｓおよび一つのＥＣＣブロックを構成する垂直シンクブ
ロックの個数を示す変数ＶＳＢをそれぞれ０に設定して
前記変数を初期化する（ＳＴ２）。
【００２４】続いて、前記変数ｓを０から１０１まで１
ずつ増加させながら（ＳＴ６、ＳＴ８）、前記シャフラ
１００は前記式１を利用してトラック番号ＴＲ及びシン
クブロック番号ＳＢを算出する（ＳＴ４）。ｓ値が０，
１，２，．．．１０１であるときトラック及びシンクブ
ロックの座標は（ＴＲ，ＳＢ）＝（０，０），（５，
３），（４，６），．．．，（１，３０３）になる。算
出された前記トラック番号ＴＲ及び前記シンクブロック
番号ＳＢは前記シャフラ１００が前記メモリ１０８から
前記メインデータをシャフリング方式で読み込むのに利
用される。すなわち、トラック及びシンクブロック座標
（ＴＲ，ＳＢ）が（０，０），（５，３），（４，
６），．．．，（１，３０３）であるシンクブロックか
らそれぞれ一番始めのバイト（図３にその一部が斜線で
表示されている）を読み込んで１０２バイトのシャフリ
ングされたメインデータで構成される第１垂直シンクブ
ロック（ＶＳＢ＃０）を形成する。シャフリングされた
データは外部ＥＣＣ及び内部ＥＣＣ処理のために前記Ｒ
Ｓコーダ１０２に提供される。前記ＲＳコーダ１０２は
前記第１垂直シンクブロック（ＶＳＢ＃０）に対して所
定の多項式を利用してエラー訂正のための１０バイトの
外部パリティを生成する。続いて、前記変数ｓ値を１０
２から１１１まで１ずつ増加させながら前記式１を利用
してトラック番号ＴＲ及びシンクブロックＳＢを計算
し、計算されたトラック及びシンクブロックの座標（Ｔ
Ｒ，ＳＢ）＝（０，３０６），（５，３０
９），．．．，（３，３０３）に対応する前記メモリ１
０８位置に１０バイトの外部パリティをバイト単位にシ
ャフリングして記録する。これにより図４のＥＣＣブロ
ックの一番左側列ＶＳＢ＃０に対する外部パリティ生成
及び貯蔵が完了される。
ずつ増加させながら（ＳＴ６、ＳＴ８）、前記シャフラ
１００は前記式１を利用してトラック番号ＴＲ及びシン
クブロック番号ＳＢを算出する（ＳＴ４）。ｓ値が０，
１，２，．．．１０１であるときトラック及びシンクブ
ロックの座標は（ＴＲ，ＳＢ）＝（０，０），（５，
３），（４，６），．．．，（１，３０３）になる。算
出された前記トラック番号ＴＲ及び前記シンクブロック
番号ＳＢは前記シャフラ１００が前記メモリ１０８から
前記メインデータをシャフリング方式で読み込むのに利
用される。すなわち、トラック及びシンクブロック座標
（ＴＲ，ＳＢ）が（０，０），（５，３），（４，
６），．．．，（１，３０３）であるシンクブロックか
らそれぞれ一番始めのバイト（図３にその一部が斜線で
表示されている）を読み込んで１０２バイトのシャフリ
ングされたメインデータで構成される第１垂直シンクブ
ロック（ＶＳＢ＃０）を形成する。シャフリングされた
データは外部ＥＣＣ及び内部ＥＣＣ処理のために前記Ｒ
Ｓコーダ１０２に提供される。前記ＲＳコーダ１０２は
前記第１垂直シンクブロック（ＶＳＢ＃０）に対して所
定の多項式を利用してエラー訂正のための１０バイトの
外部パリティを生成する。続いて、前記変数ｓ値を１０
２から１１１まで１ずつ増加させながら前記式１を利用
してトラック番号ＴＲ及びシンクブロックＳＢを計算
し、計算されたトラック及びシンクブロックの座標（Ｔ
Ｒ，ＳＢ）＝（０，３０６），（５，３０
９），．．．，（３，３０３）に対応する前記メモリ１
０８位置に１０バイトの外部パリティをバイト単位にシ
ャフリングして記録する。これにより図４のＥＣＣブロ
ックの一番左側列ＶＳＢ＃０に対する外部パリティ生成
及び貯蔵が完了される。
【００２５】続いて、前記変数ＶＳＢを０から９８まで
１ずつ増加させると同時に毎増加時ごとに前記変数ｓを
０にリセットさせながら、前記段階ＳＴ４、ＳＴ６及び
ＳＴ８を再帰還的に遂行する（ＳＴ１０，ＳＴ１２）。
前記変数ＶＳＢが１ずつ増加されるとそれぞれのメイン
データシンクブロックでシャフリングされるバイト位置
が一つずつ増加され、ＶＳＢが９８に至るときには１Ｅ
ＣＣブロックに含まれるメインデータが全部に対するシ
ャフリングが完成される。結局、この段階を完了すると
１フレームに含まれた１８個のＥＣＣブロックのうち一
番最初のＥＣＣブロックに対する外部パリティ生成すな
わち、外部ＥＣＣが完成される。
１ずつ増加させると同時に毎増加時ごとに前記変数ｓを
０にリセットさせながら、前記段階ＳＴ４、ＳＴ６及び
ＳＴ８を再帰還的に遂行する（ＳＴ１０，ＳＴ１２）。
前記変数ＶＳＢが１ずつ増加されるとそれぞれのメイン
データシンクブロックでシャフリングされるバイト位置
が一つずつ増加され、ＶＳＢが９８に至るときには１Ｅ
ＣＣブロックに含まれるメインデータが全部に対するシ
ャフリングが完成される。結局、この段階を完了すると
１フレームに含まれた１８個のＥＣＣブロックのうち一
番最初のＥＣＣブロックに対する外部パリティ生成すな
わち、外部ＥＣＣが完成される。
【００２６】残り１７個のＥＣＣブロックに対する外部
ＥＣＣをするために次の段階ＳＴ１４，ＳＴ１６，ＳＴ
１８及びＳＴ２０を遂行する。まず、前記変数ｇを０か
ら２まで１ずつ増加させると同時に前記変数ｓ及び前記
変数ＶＳＢをそれぞれ０にリセットさせながら、前記Ｓ
Ｔ４からＳＴ１２までの段階を再帰還的に遂行する（Ｓ
Ｔ１４，ＳＴ１６）。この段階が完了されると三つのＥ
ＣＣブロック、すなわち１トラック分のメインデータに
対する外部ＥＣＣが達成される。続いて、前記変数ｔを
０から５まで１ずつ増加させると同時に前記変数ｓ、前
記変数ＶＳＢ及び前記変数ｇを０にリセットさせなが
ら、前記ＳＴ４からＳＴ１６までの段階を再帰還的に遂
行することにより６個のトラック、すなわち１フレーム
のメインデータ２００に対する外部ＥＣＣが完了される
（ＳＴ１８，ＳＴ２０）。以上のような外部ＥＣＣの遂
行順番が図６のテーブルでわかりやすく整理されてい
る。前記式１を利用したＴＲ及びＳＢ値を計算すると
き、変数（ｓ，ｇ，ｔ）は（０，０，０），（１，０，
０），．．．，（１１１，０，０），（０，１，
０），．．．，（１１１，２，０）に変わりながら一番
目のＥＣＣブロックのデータがシャフリングされる。
ＥＣＣをするために次の段階ＳＴ１４，ＳＴ１６，ＳＴ
１８及びＳＴ２０を遂行する。まず、前記変数ｇを０か
ら２まで１ずつ増加させると同時に前記変数ｓ及び前記
変数ＶＳＢをそれぞれ０にリセットさせながら、前記Ｓ
Ｔ４からＳＴ１２までの段階を再帰還的に遂行する（Ｓ
Ｔ１４，ＳＴ１６）。この段階が完了されると三つのＥ
ＣＣブロック、すなわち１トラック分のメインデータに
対する外部ＥＣＣが達成される。続いて、前記変数ｔを
０から５まで１ずつ増加させると同時に前記変数ｓ、前
記変数ＶＳＢ及び前記変数ｇを０にリセットさせなが
ら、前記ＳＴ４からＳＴ１６までの段階を再帰還的に遂
行することにより６個のトラック、すなわち１フレーム
のメインデータ２００に対する外部ＥＣＣが完了される
（ＳＴ１８，ＳＴ２０）。以上のような外部ＥＣＣの遂
行順番が図６のテーブルでわかりやすく整理されてい
る。前記式１を利用したＴＲ及びＳＢ値を計算すると
き、変数（ｓ，ｇ，ｔ）は（０，０，０），（１，０，
０），．．．，（１１１，０，０），（０，１，
０），．．．，（１１１，２，０）に変わりながら一番
目のＥＣＣブロックのデータがシャフリングされる。
【００２７】１フレームのメインデータに対する外部Ｅ
ＣＣが完了されると、図４に示すように各ＥＣＣブロッ
クごとに１０個の外部パリティシンクブロックが生成さ
れ、１フレームに対する１８＊１０個の外部パリティシ
ンクブロックは前記メモリ１０８の各トラックの上端に
シャフリングされ貯蔵される。図３の陰影部分はこのよ
うな方式で貯蔵された外部パリティシンクブロックを示
す。
ＣＣが完了されると、図４に示すように各ＥＣＣブロッ
クごとに１０個の外部パリティシンクブロックが生成さ
れ、１フレームに対する１８＊１０個の外部パリティシ
ンクブロックは前記メモリ１０８の各トラックの上端に
シャフリングされ貯蔵される。図３の陰影部分はこのよ
うな方式で貯蔵された外部パリティシンクブロックを示
す。
【００２８】次に、前記メインデータ２００及び前記外
部パリティ２１０を対象にした内部ＥＣＣを遂行する。
内部ＥＣＣに関する手続を図７に示す。内部ＥＣＣも外
部ＥＣＣの場合と類似の手続により進行され、下の数式
２のような所定のシャフリングアルゴリズムにより遂行
される。
部パリティ２１０を対象にした内部ＥＣＣを遂行する。
内部ＥＣＣに関する手続を図７に示す。内部ＥＣＣも外
部ＥＣＣの場合と類似の手続により進行され、下の数式
２のような所定のシャフリングアルゴリズムにより遂行
される。
【数２】ＴＲ＝［ｔ＋（ＨＳＢ・５）］・ｍｏｄ６ ＳＢ＝ｇ＋ＨＳＢ・３
【００２９】ここで、前記式１のような変数はその意味
と値が同一である。しかし、変数ＨＳＢは前記メインデ
ータ及び外部パリティで構成された１ＥＣＣブロックに
含まれる水平シンクブロックの個数を示し、その値は０
から１１１までの整数である。
と値が同一である。しかし、変数ＨＳＢは前記メインデ
ータ及び外部パリティで構成された１ＥＣＣブロックに
含まれる水平シンクブロックの個数を示し、その値は０
から１１１までの整数である。
【００３０】内部ＥＣＣをするためにはまず、前記変数
ｔ、前記変数ｇ、前記変数ＨＳＢ、そして前記メインデ
ータ及び前記外部パリティの１シンクブロック内のバイ
ト順番を示す変数Ｐをそれぞれ０に設定する（ＳＴ５
０）。
ｔ、前記変数ｇ、前記変数ＨＳＢ、そして前記メインデ
ータ及び前記外部パリティの１シンクブロック内のバイ
ト順番を示す変数Ｐをそれぞれ０に設定する（ＳＴ５
０）。
【００３１】次に、前記シャフラ１００は前記式２を利
用してトラック番号ＴＲ及びシンクブロック番号ＳＢを
算出する（ＳＴ５２）。算出されるトラック及びシンク
ブロックの座標（ＴＲ，ＳＢ）は前記の場合と同じく
（０，０）（５，３），（４，６），．．．になる。
用してトラック番号ＴＲ及びシンクブロック番号ＳＢを
算出する（ＳＴ５２）。算出されるトラック及びシンク
ブロックの座標（ＴＲ，ＳＢ）は前記の場合と同じく
（０，０）（５，３），（４，６），．．．になる。
【００３２】一番最初のループである場合には算出され
たトラック及びシンクブロックの座標（ＴＲ，ＳＢ）が
（０，０）であるためにこれに該当するシンクブロック
のデータを前記変数Ｐを０から９８まで１ずつ増加させ
ながら前記メモリ１０８からバイト単位で読み込んで一
つの水平シンクブロックＨＳＢ＃０を形成する（ＳＴ５
４，ＳＴ５６）。
たトラック及びシンクブロックの座標（ＴＲ，ＳＢ）が
（０，０）であるためにこれに該当するシンクブロック
のデータを前記変数Ｐを０から９８まで１ずつ増加させ
ながら前記メモリ１０８からバイト単位で読み込んで一
つの水平シンクブロックＨＳＢ＃０を形成する（ＳＴ５
４，ＳＴ５６）。
【００３３】前記水平シンクブロックＨＳＢ＃０に対し
て所定の多項式を利用してシンクブロック内のエラー訂
正のための８バイトの内部パリティを生成し、前記変数
Ｐを９９から１０６まで１ずつ増加させながら前記式２
を利用してトラック番号ＴＲ及びシンクブロック番号Ｓ
Ｂを算出し、算出された座標に対応する前記メモリ１０
８上の位置に生成された内部パリティを付加的に貯蔵す
る。算出されたシンクブロックの座標は同じく（０，
０）になるであろう。なぜならば、前記変数Ｐは前記式
２で明かであるようにトラック番号ＴＲ及びシンクブロ
ック番号ＳＢの決定に影響を与えることができないため
である。
て所定の多項式を利用してシンクブロック内のエラー訂
正のための８バイトの内部パリティを生成し、前記変数
Ｐを９９から１０６まで１ずつ増加させながら前記式２
を利用してトラック番号ＴＲ及びシンクブロック番号Ｓ
Ｂを算出し、算出された座標に対応する前記メモリ１０
８上の位置に生成された内部パリティを付加的に貯蔵す
る。算出されたシンクブロックの座標は同じく（０，
０）になるであろう。なぜならば、前記変数Ｐは前記式
２で明かであるようにトラック番号ＴＲ及びシンクブロ
ック番号ＳＢの決定に影響を与えることができないため
である。
【００３４】続いて、前記変数ＨＳＢを０から１１１ま
で１ずつ増加させると同時に毎増加時ごとに前記変数Ｐ
を０にリセットさせながら、前記段階ＳＴ５２からＳＴ
５６までを再帰還的に遂行する（ＳＴ５８，ＳＴ６
０）。この段階を完了すると一つのＥＣＣブロック（２
００，２１０）に対する内部パリティ２２０が生成され
前記メモリ１０８に貯蔵される。
で１ずつ増加させると同時に毎増加時ごとに前記変数Ｐ
を０にリセットさせながら、前記段階ＳＴ５２からＳＴ
５６までを再帰還的に遂行する（ＳＴ５８，ＳＴ６
０）。この段階を完了すると一つのＥＣＣブロック（２
００，２１０）に対する内部パリティ２２０が生成され
前記メモリ１０８に貯蔵される。
【００３５】残り１７個のＥＣＣブロックに対しても上
の過程を反復する。すなわち、前記変数ｇを０から２ま
で１ずつ増加させると同時に前記変数Ｐ及び前記変数Ｈ
ＳＢをそれぞれ０にリセットさせながら、前記段階ＳＴ
５２からＳＴ６０までを再帰還的に遂行すると（ＳＴ６
２，ＳＴ６４）、論理的１トラックに該当する３個のＥ
ＣＣブロックに関する内部パリティが生成され前記メモ
リ１０８に貯蔵される。続いて前記変数ｔを０から５ま
で１ずつ増加させると同時に前記変数Ｐ、前記変数ＨＳ
Ｂ及び前記変数ｇを０にリセットさせながら、前記段階
ＳＴ５２からＳＴ６４までを再帰還的に遂行すると（Ｓ
Ｔ６６，ＳＴ６８）、１フレームに対する内部パリティ
の生成及び貯蔵が完成される。以上のような内部ＥＣＣ
の遂行順番が図８のテーブルに整理されている。以上の
ような内部ＥＣＣを完成すると、図３に示すようなフォ
ーマットでメインデータ、外部パリティ及び内部パリテ
ィが前記メモリ１０８に貯蔵される。
の過程を反復する。すなわち、前記変数ｇを０から２ま
で１ずつ増加させると同時に前記変数Ｐ及び前記変数Ｈ
ＳＢをそれぞれ０にリセットさせながら、前記段階ＳＴ
５２からＳＴ６０までを再帰還的に遂行すると（ＳＴ６
２，ＳＴ６４）、論理的１トラックに該当する３個のＥ
ＣＣブロックに関する内部パリティが生成され前記メモ
リ１０８に貯蔵される。続いて前記変数ｔを０から５ま
で１ずつ増加させると同時に前記変数Ｐ、前記変数ＨＳ
Ｂ及び前記変数ｇを０にリセットさせながら、前記段階
ＳＴ５２からＳＴ６４までを再帰還的に遂行すると（Ｓ
Ｔ６６，ＳＴ６８）、１フレームに対する内部パリティ
の生成及び貯蔵が完成される。以上のような内部ＥＣＣ
の遂行順番が図８のテーブルに整理されている。以上の
ような内部ＥＣＣを完成すると、図３に示すようなフォ
ーマットでメインデータ、外部パリティ及び内部パリテ
ィが前記メモリ１０８に貯蔵される。
【００３６】一方、内部ＥＣＣは前記式２を利用せずに
前記メモリ１０８に貯蔵された順番通りに前記メインデ
ータ及び前記外部パリティのシンクブロックを読み込ん
で内部パリティを生成し、対応するシンクブロックに生
成された前記内部パリティを付加的に貯蔵することで達
成でき得る。前記した２番目の方法がこれに該当する。
前記メモリ１０８に貯蔵された順番通りに前記メインデ
ータ及び前記外部パリティのシンクブロックを読み込ん
で内部パリティを生成し、対応するシンクブロックに生
成された前記内部パリティを付加的に貯蔵することで達
成でき得る。前記した２番目の方法がこれに該当する。
【００３７】より具体的に説明すると、まず前記メイン
データ及び前記外部パリティでなされた１８個のＥＣＣ
ブロック内のシンクブロックを前記メモリ１０８に貯蔵
された順番により左下端のシンクブロック（０，０）か
ら右上端のシンクブロック５，３３５）まで順次に１シ
ンクブロックずつ読み込む。前記シャフラ１００を通し
て１シンクブロックずつ提供された前記ＲＳコーダ１０
２は所定の多項式を利用してエラー訂正のための８バイ
トの内部パリティを生成する。続いて生成された前記内
部パリティを対応シンクブロックに付加されるように前
記メモリ１０８に貯蔵する。１フレームデータに対する
前記内部パリティの生成が完了されるまで上の過程を反
復的に遂行する。
データ及び前記外部パリティでなされた１８個のＥＣＣ
ブロック内のシンクブロックを前記メモリ１０８に貯蔵
された順番により左下端のシンクブロック（０，０）か
ら右上端のシンクブロック５，３３５）まで順次に１シ
ンクブロックずつ読み込む。前記シャフラ１００を通し
て１シンクブロックずつ提供された前記ＲＳコーダ１０
２は所定の多項式を利用してエラー訂正のための８バイ
トの内部パリティを生成する。続いて生成された前記内
部パリティを対応シンクブロックに付加されるように前
記メモリ１０８に貯蔵する。１フレームデータに対する
前記内部パリティの生成が完了されるまで上の過程を反
復的に遂行する。
【００３８】また別の符号化方法として、前記した３番
目の符号化方法が考慮され得る。すなわち、メインデー
タのみで構成された１個のＥＣＣブロックに対して外部
ＥＣＣを実行した後、続いてメインデータ及び外部パリ
ティで構成された同一ＥＣＣブロックに対して内部ＥＣ
Ｃを完成し、このような過程を１８回反復して１フレー
ムに対するＥＣＣを達成する。外部ＥＣＣの流れ図であ
る図５を参照すると、一つのＥＣＣブロックに対する外
部ＥＣＣは前記段階ＳＴ２から段階ＳＴ１２までにより
達成されることを分かる。また、内部ＥＣＣの流れ図で
ある図７を参照すると、一つのＥＣＣブロックに対する
内部ＥＣＣは段階ＳＴ５０から段階ＳＴ６０までにより
達成されることを分かる。従って、１フレームに対する
ＥＣＣを完全に達成するためには前記ＳＴ２からＳＴ１
２までの段階及び前記ＳＴ５０からＳＴ６０までの段階
を連続して１８回反復的に遂行する。
目の符号化方法が考慮され得る。すなわち、メインデー
タのみで構成された１個のＥＣＣブロックに対して外部
ＥＣＣを実行した後、続いてメインデータ及び外部パリ
ティで構成された同一ＥＣＣブロックに対して内部ＥＣ
Ｃを完成し、このような過程を１８回反復して１フレー
ムに対するＥＣＣを達成する。外部ＥＣＣの流れ図であ
る図５を参照すると、一つのＥＣＣブロックに対する外
部ＥＣＣは前記段階ＳＴ２から段階ＳＴ１２までにより
達成されることを分かる。また、内部ＥＣＣの流れ図で
ある図７を参照すると、一つのＥＣＣブロックに対する
内部ＥＣＣは段階ＳＴ５０から段階ＳＴ６０までにより
達成されることを分かる。従って、１フレームに対する
ＥＣＣを完全に達成するためには前記ＳＴ２からＳＴ１
２までの段階及び前記ＳＴ５０からＳＴ６０までの段階
を連続して１８回反復的に遂行する。
【００３９】次に、磁気テープに記録されたデータを再
生させるための復号化方法を説明する。復号化は符号化
方法に従属される。すなわち、前記した一番目の方法で
符号化をしたならば、復号化もその方法に依存するもの
であり、残りの方法の場合も同じである。従って、前述
した三つの方法を復号化の場合にもすべて適用できる。
ここで依存するという意味はシャフリングして符号化し
た場合には復号時にも同一のシャフリングアルゴリズム
を利用しなければならなく、シャフリングを利用せずに
記録された順番により順次にデータを符号化したなら
ば、復号時にも順次にデータを読み込んで復号化しなけ
ればならないことを意味する。
生させるための復号化方法を説明する。復号化は符号化
方法に従属される。すなわち、前記した一番目の方法で
符号化をしたならば、復号化もその方法に依存するもの
であり、残りの方法の場合も同じである。従って、前述
した三つの方法を復号化の場合にもすべて適用できる。
ここで依存するという意味はシャフリングして符号化し
た場合には復号時にも同一のシャフリングアルゴリズム
を利用しなければならなく、シャフリングを利用せずに
記録された順番により順次にデータを符号化したなら
ば、復号時にも順次にデータを読み込んで復号化しなけ
ればならないことを意味する。
【００４０】但し、どの方法の場合も２種類のＥＣＣす
なわち、外部ＥＣＣ及び内部ＥＣＣの順番は逆になる。
すなわち、符号化では外部ＥＣＣをまず遂行した後、内
部ＥＣＣを遂行したが、復号化の場合には内部パリティ
を利用したエラー訂正復号を遂行した後、外部パリティ
を利用したエラー訂正復号を進行させなければならな
い。
なわち、外部ＥＣＣ及び内部ＥＣＣの順番は逆になる。
すなわち、符号化では外部ＥＣＣをまず遂行した後、内
部ＥＣＣを遂行したが、復号化の場合には内部パリティ
を利用したエラー訂正復号を遂行した後、外部パリティ
を利用したエラー訂正復号を進行させなければならな
い。
【００４１】前記の一番目の方法により符号化した場合
を例にして符号化過程と差がある点を中心に復号過程を
概略的に見ると、まず１フレームの復号のために１８個
のＥＣＣブロックデータを磁気テープから読み込んで前
記メモリ１０８に貯蔵する。前記ディシャフラ１１０は
前記式２を利用してシンクブロック座標を算出し、算出
されたシンクブロックのデータをバイト単位で前記ＲＳ
デコーダ１１２に提供する。前記ＲＳデコーダ１１２は
所定の多項式を利用して各シンクブロックに対して内部
パリティを利用してシンクブロック内のエラーを訂正す
る。シンクブロックの処理順番は符号化の場合と同一に
座標が（ＴＲ，ＳＢ）＝（０，０），（５，３），
（４，６），．．．，（１，３０３）であるシンクブロ
ックになる。このような過程を１８個のＥＣＣブロック
に対して全部遂行した後、復旧されなかった群集エラー
の訂正のために１８個のＥＣＣブロックに対して外部パ
リティを利用した復号化を遂行する。このとき、前記デ
ィシャフラ１１０は前記式１を利用してデータをシャフ
リングし、シャフリングされたデータは前記ＲＳデコー
ダ１１２に提供される。
を例にして符号化過程と差がある点を中心に復号過程を
概略的に見ると、まず１フレームの復号のために１８個
のＥＣＣブロックデータを磁気テープから読み込んで前
記メモリ１０８に貯蔵する。前記ディシャフラ１１０は
前記式２を利用してシンクブロック座標を算出し、算出
されたシンクブロックのデータをバイト単位で前記ＲＳ
デコーダ１１２に提供する。前記ＲＳデコーダ１１２は
所定の多項式を利用して各シンクブロックに対して内部
パリティを利用してシンクブロック内のエラーを訂正す
る。シンクブロックの処理順番は符号化の場合と同一に
座標が（ＴＲ，ＳＢ）＝（０，０），（５，３），
（４，６），．．．，（１，３０３）であるシンクブロ
ックになる。このような過程を１８個のＥＣＣブロック
に対して全部遂行した後、復旧されなかった群集エラー
の訂正のために１８個のＥＣＣブロックに対して外部パ
リティを利用した復号化を遂行する。このとき、前記デ
ィシャフラ１１０は前記式１を利用してデータをシャフ
リングし、シャフリングされたデータは前記ＲＳデコー
ダ１１２に提供される。
【００４２】前記した２番目及び３番目の符号化方法に
従った後の復号化過程も上の一番目の方法の説明から充
分に類推できるであろう。ここでＥＣＣの遂行順番のみ
をいい加えると、前記２番目の方法の場合には一つのＥ
ＣＣブロックに対して内部パリティを利用したエラー訂
正符号化をまず遂行した後同一ＥＣＣブロックに対して
すぐに外部パリティを利用したエラー訂正復号化を遂行
するサイクルを１８回反復することにより１フレームに
対する復号化が達成される。前記３番目の場合には、６
個のトラックのすべてのシンクブロックに対して順次的
に内部パリティによる復号化を行った後、１８個のＥＣ
Ｃブロックに対してシャフリング方式で外部パリティを
利用してエラー訂正復号化を進行する。
従った後の復号化過程も上の一番目の方法の説明から充
分に類推できるであろう。ここでＥＣＣの遂行順番のみ
をいい加えると、前記２番目の方法の場合には一つのＥ
ＣＣブロックに対して内部パリティを利用したエラー訂
正符号化をまず遂行した後同一ＥＣＣブロックに対して
すぐに外部パリティを利用したエラー訂正復号化を遂行
するサイクルを１８回反復することにより１フレームに
対する復号化が達成される。前記３番目の場合には、６
個のトラックのすべてのシンクブロックに対して順次的
に内部パリティによる復号化を行った後、１８個のＥＣ
Ｃブロックに対してシャフリング方式で外部パリティを
利用してエラー訂正復号化を進行する。
【００４３】
【発明の効果】以上で説明したように、本発明は外部パ
リティを所定のシャフリングアルゴリズムを利用して生
成させることにより、群集エラーの訂正能力を著しく向
上させることができる。
リティを所定のシャフリングアルゴリズムを利用して生
成させることにより、群集エラーの訂正能力を著しく向
上させることができる。
【００４４】本発明に対してコンピュータプログラムで
シミュレーションを行った実験値によると３３６シンク
ブロック×６トラック（すなわち、２０１６シンクブロ
ック）で１２７シンクブロックの群集エラーが発生して
も完璧に原状復帰させることを確認した。
シミュレーションを行った実験値によると３３６シンク
ブロック×６トラック（すなわち、２０１６シンクブロ
ック）で１２７シンクブロックの群集エラーが発生して
も完璧に原状復帰させることを確認した。
【００４５】本発明を実施例によって詳細に説明した
が、本発明は実施例によって限定されず、本発明が属す
る技術分野において通常の知識を有するものであれば本
発明の思想と精神を離れることなく、本発明を修正また
は変更できるであろう。
が、本発明は実施例によって限定されず、本発明が属す
る技術分野において通常の知識を有するものであれば本
発明の思想と精神を離れることなく、本発明を修正また
は変更できるであろう。
【図１】 本発明によりシャフリングを利用したディジ
タルデータのコーディング／デコーディング方法を遂行
するための装置の構成を示したブロック図である。
タルデータのコーディング／デコーディング方法を遂行
するための装置の構成を示したブロック図である。
【図２】 本発明によりコーディングされたディジタル
データのテープに貯蔵された概略的なフォーマットを示
す。
データのテープに貯蔵された概略的なフォーマットを示
す。
【図３】 本発明によりコーディングされたディジタル
データのメモリでの論理的貯蔵状態を示す。
データのメモリでの論理的貯蔵状態を示す。
【図４】 ＥＣＣブロックの構造を示す。
【図５】 本発明による外部ＥＣＣの過程を説明するた
めの流れ図である。
めの流れ図である。
【図６】 図５の外部ＥＣＣの過程の理解を助けるため
に変数別に整理した表である。
に変数別に整理した表である。
【図７】 本発明による内部ＥＣＣの過程を説明するた
めの流れ図である。
めの流れ図である。
【図８】 図７の内部ＥＣＣの過程の理解を助けるため
に変数別に整理した表である。
に変数別に整理した表である。
１００ シャフラ １０２ ＲＳコーダ １０４ 制御器 １０６ メモリ制御器 １０８ メモリ １１０ デシャフラ １１２ ＲＳデコーダ ２００ メインデータブロック ２１０ 外部パリティブロック ２２０ 内部パリティブロック
フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０３Ｍ 13/00 Ｈ０３Ｍ 13/00 13/22 13/22 Ｈ０４Ｌ 1/00 Ｈ０４Ｌ 1/00 Ｆ
Claims (6)
- 【請求項１】 ビットストリームで提供されるＤ−ＶＨ
Ｓのディジタル信号をシャフリングを利用してエラー訂
正符号化する方法において、 ｉ）１フレームを構成するメインデータをトラック番号
及びシンクブロック番号を指定して貯蔵手段に貯蔵する
工程であり、ここで１フレームは１８個のＥＣＣブロッ
クで構成され、１ＥＣＣブロックは１０２個のシンクブ
ロックで構成される工程と、 ｉｉ）１フレームを構成するトラックの個数を示す変数
ｔ、１トラックに含まれる論理的ＥＣＣブロックの個数
を示す変数ｇ、ＥＣＣブロック内で１垂直シンクブロッ
クを構成するデータのバイト数を示す変数ｓ及び一つの
ＥＣＣブロックを構成する垂直シンクブロックの個数を
示す変数であるＶＳＢをそれぞれ０に設定する工程と、 ｉｉｉ）前記変数ｓを０から１０１まで１ずつ増加させ
ながら、式（１）‘ＴＲ＝［ｔ＋（ｓ・５）］・ｍｏｄ
６’及び‘ＳＢ＝［ｇ＋ｓ・３］’を利用してトラック
番号ＴＲ及びシンクブロック番号ＳＢを算出し、算出さ
れた前記トラック番号ＴＲ及び前記シンクブロック番号
ＳＢに該当するシンクブロックから前記メインデータを
バイト単位でシャフリングして読み込んで一つの垂直シ
ンクブロックを形成する工程と、 ｉｖ）前記垂直シンクブロックに対して所定の多項式を
利用してエラー訂正のための所定バイトの外部パリティ
を生成し、生成された前記外部パリティを前記変数ｓ値
を１０２から１１１まで１ずつ増加させながら前記式
（１）を利用して計算された前記貯蔵手段のトラック番
号ＴＲ及びシンクブロック番号ＳＢの位置にバイト単位
でシャフリングして記録する工程と、 ｖ）前記変数ＶＳＢを０から９８まで１ずつ増加させる
と同時に毎増加時ごとに前記変数ｓを０にリセットさせ
ながら、前記工程ｉｉｉ）及び工程ｉｖ）を再帰環的に
(Recursively) 遂行する工程と、 ｖｉ）前記変数ｇを０から２まで１ずつ増加させると同
時に前記変数ｓ及び前記変数ＶＳＢをそれぞれ０にリセ
ットさせながら、前記工程ｉｉｉ）、工程ｉｖ）及び工
程ｖ）を再帰還的に遂行する工程と、及び ｖｉｉ）前記変数ｔを０から５まで１ずつ増加させると
同時に前記変数ｓ、前記変数ＶＳＢ及び前記変数ｇを０
にリセットさせながら、前記工程ｉｉｉ）、工程ｉ
ｖ）、工程ｖ）及び工程ｖｉ）を再帰還的に遂行する工
程を具備して、 前記工程ｉ）ないしｖｉｉ）を遂行することによりメイ
ンデータで構成された１フレームに対してシャフリング
して外部パリティを生成し、生成された前記外部パリテ
ィをシャフリングして前記貯蔵手段に記録する外部パリ
ティ付加工程と、及び ａ）前記変数ｔ、前記変数ｇ、前記メインデータ及び前
記外部パリティの１シンクブロック内のバイト数を示す
変数Ｐ、そして前記メインデータ及び前記外部パリティ
で構成された１ＥＣＣブロックに含まれる水平シンクブ
ロックの個数を示す変数ＨＳＢをそれぞれ０に設定する
工程と、 ｂ）前記変数Ｐを０から９８まで１ずつ増加させなが
ら、式（２）‘ＴＲ＝［ｔ＋（ＨＳＢ・５）］・ｍｏｄ
６’及び‘ＳＢ＝［ｇ＋ＨＳＢ・３］’を利用してトラ
ック番号ＴＲ及びシンクブロック番号ＳＢを算出し、算
出された前記トラック番号ＴＲ及び前記シンクブロック
番号ＳＢに該当するシンクブロックから前記メインデー
タ及び外部パリティをバイト単位で読み込んで一つの水
平シンクブロックを形成する工程と、 ｃ）前記水平シンクブロックに対して所定の多項式を利
用してエラー訂正のための所定バイトの内部パリティを
生成し、前記変数Ｐ値を９９から１０６まで１ずつ増加
させながら前記式（２）を利用して計算された前記貯蔵
手段内のトラック番号ＴＲ及びシンクブロック番号ＳＢ
の位置に前記内部パリティをバイト単位で記録する工程
と、 ｄ）前記変数ＨＳＢを０から１１１まで１ずつ増加させ
ると同時に毎増加時ごとに前記変数Ｐを０にリセットさ
せながら、前記工程ｂ）及び工程ｃ）を再帰環的に遂行
する工程と、 ｅ）前記変数ｇを０から２まで１ずつ増加させると同時
に前記変数Ｐ及び前記変数ＨＳＢをそれぞれ０にリセッ
トさせながら、前記工程ｂ）、工程ｃ）及び工程ｄ）を
再帰還的に遂行する工程と、及び ｆ）前記変数ｔを０から５まで１ずつ増加させると同時
に前記変数Ｐ、前記変数ＨＳＢ及び前記変数ｇを０にリ
セットさせながら、前記工程ｂ）、工程ｃ）、工程ｄ）
及び工程ｅ）を再帰還的に遂行する工程をさらに具備し
て、 前記工程ａ）ないしｆ）を遂行することにより前記メイ
ンデータ及び前記外部データで構成された１フレームの
各シンクブロックに対する内部パリティを生成して前記
貯蔵手段に記録する内部パリティ付加工程を具備するこ
とを特徴とするシャフリングを利用したエラー訂正符号
化方法。 - 【請求項２】 磁気テープに記録された符号化されたデ
ータを前記貯蔵手段に読み込んで前記外部パリティと前
記内部パリティを利用してエラー訂正をするための複号
化工程であり、１８個のＥＣＣブロックに対して前記内
部パリティを利用してエラー訂正を遂行した後、前記１
８個のＥＣＣブロックに対して前記外部パリティを利用
してエラー訂正を遂行することにより各フレームのエラ
ーを訂正し、前記内部パリティを利用したエラー訂正符
号化時のデータ処理順番は前記内部パリティ生成時のデ
ータ処理順番と同一であり、前記外部パリティを利用し
たエラー訂正符号化時のデータ処理順番は前記外部パリ
ティ生成時のデータ処理順番と同一の工程をさらに具備
することを特徴とする請求項１に記載のシャフリングを
利用したエラー訂正符号化方法。 - 【請求項３】 ビットストリームで提供されるＤ−ＶＨ
Ｓのディジタル信号をシャフリングを利用してエラー訂
正符号化する方法において、 ｉ）１フレームを構成するメインデータをトラック番号
及びシンクブロック番号を指定して貯蔵手段に貯蔵する
工程であり、ここで１フレームは１８個のＥＣＣブロッ
クで構成され、１ＥＣＣブロックは１０２個のシンクブ
ロックで構成される工程と、 ｉｉ）１フレームを構成するトラックの個数を示す変数
ｔ、１トラックに含まれる論理的ＥＣＣブロックの個数
を示す変数ｇ、ＥＣＣブロック内で１垂直シンクブロッ
クを構成するデータのバイト数を示す変数ｓ及び一つの
ＥＣＣブロックを構成する垂直シンクブロックの個数を
示す変数であるＶＳＢをそれぞれ０に設定する工程と、 ｉｉｉ）前記変数ｓを０から１０１まで１ずつ増加させ
ながら、式（１）‘ＴＲ＝［ｔ＋（ｓ・５）］・ｍｏｄ
６’及び‘ＳＢ＝［ｇ＋ｓ・３］’を利用してトラック
番号ＴＲ及びシンクブロック番号ＳＢを算出し、算出さ
れた前記トラック番号ＴＲ及び前記シンクブロック番号
ＳＢに該当するシンクブロックから前記メインデータを
バイト単位でシャフリングして読み込んで一つの垂直シ
ンクブロックを形成する工程と、 ｉｖ）前記垂直シンクブロックに対して所定の多項式を
利用してエラー訂正のための所定バイトの外部パリティ
を生成し、生成された前記外部パリティを前記変数ｓ値
を１０２から１１１まで１ずつ増加させながら前記式
（１）を利用して計算された前記貯蔵手段のトラック番
号ＴＲ及びシンクブロック番号ＳＢの位置にバイト単位
でシャフリングして記録する工程と、 ｖ）前記変数ＶＳＢを０から９８まで１ずつ増加させる
と同時に毎増加時ごとに前記変数ｓを０にリセットさせ
ながら、前記工程ｉｉｉ）及び工程ｉｖ）を再帰環的に
遂行する工程と、 ｖｉ）前記変数ｇを０から２まで１ずつ増加させると同
時に前記変数ｓ及び前記変数ＶＳＢをそれぞれ０にリセ
ットさせながら、前記工程ｉｉｉ）、工程ｉｖ）及び工
程ｖ）を再帰還的に遂行する工程と、及び ｖｉｉ）前記変数ｔを０から５まで１ずつ増加させると
同時に前記変数ｓ、前記変数ＶＳＢ及び前記変数ｇを０
にリセットさせながら、前記工程ｉｉｉ）、工 程ｉｖ）、工程ｖ）及び工程ｖｉ）を再帰還的に遂行す
る工程を具備して、 前記工程ｉ）ないしｖｉｉ）を遂行することによりメイ
ンデータで構成された１フレームに対してシャフリング
して外部パリティを生成し、生成された前記外部パリテ
ィをシャフリングして前記貯蔵手段に記録する外部パリ
ティ付加工程と、及び ａ）１８個のＥＣＣブロックを構成する前記メインデー
タ及び前記外部パリティを貯蔵された順番により前記貯
蔵手段から順次に１シンクブロックずつ読み出す工程
と、 ｂ）所定の多項式を利用してエラー訂正のための所定バ
イトの内部パリティを生成する工程と、 ｃ）生成された前記内部パリティをその生成の基礎にな
った対応シンクブロックと関連を有するように前記貯蔵
手段に付加的に貯蔵する工程と、及び ｄ）１フレームデータに対する前記内部パリティの生成
が完了されるまで前記工程ａ），ｂ）及びｃ）を反復的
(Iteratively) に遂行する工程をさらに具備することを
特徴とするシャフリングを利用したエラー訂正符号化方
法。 - 【請求項４】 磁気テープに記録された符号化されたデ
ータを前記貯蔵手段に読み込んで前記外部パリティと前
記内部パリティを利用してエラー訂正をするための複号
化工程であり、１８個のＥＣＣブロックに対して前記内
部パリティを利用してエラー訂正を遂行した後、前記１
８個のＥＣＣブロックに対して前記外部パリティを利用
してエラー訂正を遂行することにより各フレームのエラ
ーを訂正し、前記内部パリティを利用したエラー訂正符
号化時のデータ処理順番は前記内部パリティ生成時のデ
ータ処理順番と同一であり、前記外部パリティを利用し
たエラー訂正符号化時のデータ処理順番は前記外部パリ
ティ生成時のデータ処理順番と同一の工程をさらに具備
することを特徴とする請求項３に記載のシャフリングを
利用したエラー訂正符号化方法。 - 【請求項５】 ビットストリームで提供されるＤ−ＶＨ
Ｓのディジタル信号をシャフリングを利用してエラー訂
正符号化する方法において、 ｉ）１フレームを構成するメインデータをトラック番号
及びシンクブロック番号を指定して貯蔵手段に貯蔵する
工程であり、ここで１フレームは前記メインデータでな
された１８個の第１段階ＥＣＣブロックで構成され、一
つの前記第１段階ＥＣＣブロックは１０２個のシンクブ
ロックで構成される工程と、 ｉｉ）一つの前記第１段階ＥＣＣブロックに対する外部
パリティをシャフリングを利用して生成し、前記外部パ
リティを前記第１段階ＥＣＣブロックに付加的に貯蔵す
ることにより前記外部パリティをさらに含む第２段階Ｅ
ＣＣブロックを生成するための工程であり、 ａ）１フレームを構成するトラックの個数を示す変数
ｔ、１トラックに含まれる論理的ＥＣＣブロックの個数
を示す変数ｇ、ＥＣＣブロック内で１垂直シンクブロッ
クを構成するデータのバイト数を示す変数ｓ及び一つの
ＥＣＣブロックを構成する垂直シンクブロックの個数を
示す変数であるＶＳＢをそれぞれ０に設定する工程と、 ｂ）前記変数ｓを０から１０１まで１ずつ増加させなが
ら、式（１）‘ＴＲ＝［ｔ＋（ｓ・５）］・ｍｏｄ６’
及び‘ＳＢ＝［ｇ＋ｓ・３］’を利用してトラック番号
ＴＲ及びシンクブロック番号ＳＢを算出し、算出された
前記トラック番号ＴＲ及び前記シンクブロック番号ＳＢ
に該当するシンクブロックから前記メインデータをバイ
ト単位でシャフリングして読み込んで一つの垂直シンク
ブロックを形成する工程と、 ｃ）前記垂直シンクブロックに対して所定の多項式を利
用してエラー訂正のための所定バイトの内部パリティを
生成し、生成された前記外部パリティを前記変数ｓ値を
１０２から１１１まで１ずつ増加させながら前記式
（１）を利用して計算された前記貯蔵手段のトラック番
号ＴＲ及びシンクブロック番号ＳＢの位置にバイト単位
でシャフリングして記録する工程と、及び ｄ）前記変数ＶＳＢを０から９８まで１ずつ増加させる
と同時に毎増加時ごとに前記変数ｓを０にリセットさせ
ながら、前記工程ｂ）及び工程ｃ）を再帰環的に遂行す
る工程を含む工程と、 ｉｉｉ）前記第２段階ＥＣＣブロックに含まれた所定個
数のシンクブロックに対する内部パリティを生成し、前
記内部パリティを前記第２段階ＥＣＣブロックに付加的
に貯蔵することにより前記メインデータに前記外部パリ
ティ及び前記内部パリティが付加されなる第３段階ＥＣ
Ｃブロックを生成するための工程であり、 ｅ）変数ｔ、変数ｇ、前記メインデータ及び前記外部パ
リティの１シンクブロック内のバイト個数を示す変数
Ｐ、そして前記メインデータ及び前記外部パリティに構
成された１ＥＣＣブロックに含まれる水平シンクブロッ
クの個数を示す変数ＨＳＢをそれぞれ０に設定する工程
と、 ｆ）前記変数Ｐを０から９８まで１ずつ増加させながら
式（２）‘ＴＲ＝［ｔ＋（ＨＳＢ・５）］・ｍｏｄ６’
及び‘ＳＢ＝［ｇ＋ＨＳＢ・３］’を利用してトラック
番号ＴＲ及びシンクブロック番号ＳＢを算出し、算出さ
れた前記トラック番号ＴＲ及び前記シンクブロック番号
ＳＢに該当するシンクブロックから前記メインデータ及
び前記外部パリティをバイト単位で読み込んで一つの水
平シンクブロックを形成する工程と、 ｇ）前記水平シンクブロックに対して所定の多項式を利
用してエラー訂正のための所定バイトの内部パリティを
生成し、前記変数Ｐ値を９９から１０６まで１ずつ増加
させながら前記式（２）を利用して計算された前記貯蔵
手段内のトラック番号ＴＲ及びシンクブロック番号ＳＢ
の位置に前記内部パリティをバイト単位で記録する工程
と、 ｈ）前記変数ＨＳＢを０から１１１まで１ずつ増加させ
ると同時に毎増加時ごとに前記変数Ｐを０にリセットさ
せながら、前記工程ｆ）及び工程ｇ）を再帰環的に遂行
する工程を含む工程と、及び ｉｖ）前記工程ｉｉ）及び工程ｉｉｉ）を連続して１８
回反復的に遂行して前記１フレームのメインデータに対
する外部パリティと内部パリティを生成し前記貯蔵手段
に付加的に貯蔵する工程を具備することを特徴とするシ
ャフリングを利用したエラー訂正符号化方法。 - 【請求項６】 磁気テープに記録された符号化されたデ
ータを前記貯蔵手段に読み込んで前記外部パリティと前
記内部パリティを利用してエラー訂正をするための複号
化工程であり、１個のＥＣＣブロックに対して前記内部
パリティを利用してエラー訂正を遂行した後、同一のＥ
ＣＣブロックに対して前記外部パリティを利用してエラ
ー訂正を遂行することにより一つのＥＣＣブロックのエ
ラーを訂正することを一つの処理単位にして１８回反復
することにより１フレームに対するエラー訂正を遂行
し、前記内部パリティを利用したエラー訂正符号化時の
データ処理順番は前記内部パリティ生成時のデータ処理
順番と同一であり、前記外部パリティを利用したエラー
訂正符号化時のデータ処理順番は前記外部パリティ生成
時のデータ処理順番と同一の工程をさらに具備すること
を特徴とする請求項５に記載のシャフリングを利用した
エラー訂正符号化方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970078836A KR100272708B1 (ko) | 1997-12-30 | 1997-12-30 | D－vhs시스템에서 셔플링을 이용한 디지털 데이터의 코딩/디코딩 방법 |
| KR97-78836 | 1997-12-30 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11283344A true JPH11283344A (ja) | 1999-10-15 |
Family
ID=19529935
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10372887A Pending JPH11283344A (ja) | 1997-12-30 | 1998-12-28 | シャフリングを利用したエラ―訂正符号化方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6311304B1 (ja) |
| JP (1) | JPH11283344A (ja) |
| KR (1) | KR100272708B1 (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100265234B1 (ko) * | 1997-07-29 | 2000-09-15 | 윤종용 | Hd-dvcr을 위한 3중 에러정정 방법 및 그장치 |
| US6581178B1 (en) * | 1999-02-15 | 2003-06-17 | Nec Corporation | Error correction coding/decoding method and apparatus |
| KR20010081335A (ko) * | 2000-02-12 | 2001-08-29 | 구자홍 | 차세대 고밀도 기록 매체를 위한 디지털 데이터의 오류정정 부호화 방법 |
| JP2002074862A (ja) * | 2000-08-25 | 2002-03-15 | Toshiba Corp | データ処理方法及び装置及び記録媒体及び再生方法及び装置 |
| JP3803239B2 (ja) * | 2000-09-29 | 2006-08-02 | 株式会社ルネサステクノロジ | 誤り訂正符号化及び復号装置 |
| EP1223578A3 (en) * | 2000-12-12 | 2008-07-16 | Kabushiki Kaisha Toshiba | Data processing method using error-correcting code and an apparatus using the same method |
| TW200828328A (en) * | 2006-12-28 | 2008-07-01 | Genesys Logic Inc | Method of improving accessing reliability of flash memory |
| KR101355633B1 (ko) * | 2007-11-06 | 2014-01-29 | 삼성전자주식회사 | 인코더 및 인코딩 방법 |
| US8615698B1 (en) * | 2011-09-28 | 2013-12-24 | Google Inc. | Skewed orthogonal coding techniques |
| US9286159B2 (en) * | 2013-11-06 | 2016-03-15 | HGST Netherlands B.V. | Track-band squeezed-sector error correction in magnetic data storage devices |
| US9553611B2 (en) * | 2014-11-27 | 2017-01-24 | Apple Inc. | Error correction coding with high-degree overlap among component codes |
| US9811420B2 (en) * | 2015-03-27 | 2017-11-07 | Intel Corporation | Extracting selective information from on-die dynamic random access memory (DRAM) error correction code (ECC) |
| KR20250087170A (ko) * | 2023-12-07 | 2025-06-16 | 삼성전자주식회사 | 신뢰성에 기초하여 패리티를 생성하는 스토리지 장치, 및 이의 동작하는 방법 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3652998A (en) * | 1970-03-01 | 1972-03-28 | Codex Corp | Interleavers |
| JP2548444B2 (ja) * | 1990-09-18 | 1996-10-30 | 松下電器産業株式会社 | 記録再生装置 |
| US5392299A (en) * | 1992-01-15 | 1995-02-21 | E-Systems, Inc. | Triple orthogonally interleaed error correction system |
| US6112324A (en) * | 1996-02-02 | 2000-08-29 | The Arizona Board Of Regents Acting On Behalf Of The University Of Arizona | Direct access compact disc, writing and reading method and device for same |
| JPH10172243A (ja) * | 1996-12-11 | 1998-06-26 | Sony Corp | 円盤状記録媒体および円盤状記録媒体再生装置 |
| US5928371A (en) * | 1997-07-25 | 1999-07-27 | Motorola, Inc. | Systems for programmably interleaving and de-interleaving data and method thereof |
-
1997
- 1997-12-30 KR KR1019970078836A patent/KR100272708B1/ko not_active Expired - Fee Related
-
1998
- 1998-12-28 JP JP10372887A patent/JPH11283344A/ja active Pending
- 1998-12-30 US US09/222,922 patent/US6311304B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990058688A (ko) | 1999-07-15 |
| KR100272708B1 (ko) | 2000-11-15 |
| US6311304B1 (en) | 2001-10-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5495298A (en) | Apparatus for concealing detected erroneous data in a digital image signal | |
| JPH11283344A (ja) | シャフリングを利用したエラ―訂正符号化方法 | |
| US5392129A (en) | Digital VCR signal processing apparatus for concealing uncorrectable errors | |
| JP2821223B2 (ja) | 再生装置 | |
| JP3158740B2 (ja) | ディジタルビデオ信号の送信方法及びダビング方法 | |
| US5587803A (en) | Digital signal recording and reproducing apparatus and error-correcting apparatus | |
| JPH0447569A (ja) | ディジタル記録再生装置 | |
| JP3385623B2 (ja) | ディジタル情報信号の伝送装置 | |
| US6158026A (en) | Scrambling apparatus, method thereof, descrambling apparatus, and method thereof | |
| JP3141629B2 (ja) | 映像信号の記録および再生装置 | |
| JP3362146B2 (ja) | 再生装置および記録再生装置 | |
| JPH0329517A (ja) | 記録装置と再生装置 | |
| EP0508606B1 (en) | Video-audio digital recording/reproducing apparatus | |
| EP0819307A1 (en) | Audio and video data recording and reproducing apparatus and method thereof | |
| JP3291785B2 (ja) | ブロック変換符号化データの伝送装置 | |
| US6192182B1 (en) | Digital information signal recording apparatus and method thereof | |
| JP3317750B2 (ja) | ディジタル・データ複写方法および映像記録装置 | |
| KR200151025Y1 (ko) | 디지탈 영상기록재생장치 | |
| JP3775525B2 (ja) | 復号化装置および復号化方法 | |
| JP3259359B2 (ja) | データ再生装置及び方法 | |
| JP3148871B2 (ja) | ディジタル信号記録再生装置に用いる誤り訂正装置 | |
| JP3119073B2 (ja) | ディジタル信号記録再生装置 | |
| JP2536861B2 (ja) | 多段復号化方法 | |
| JPH0690859B2 (ja) | ディジタル情報信号の処理方法 | |
| JPS6366097B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040608 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050111 |