JPH0690859B2 - ディジタル情報信号の処理方法 - Google Patents
ディジタル情報信号の処理方法Info
- Publication number
- JPH0690859B2 JPH0690859B2 JP57082659A JP8265982A JPH0690859B2 JP H0690859 B2 JPH0690859 B2 JP H0690859B2 JP 57082659 A JP57082659 A JP 57082659A JP 8265982 A JP8265982 A JP 8265982A JP H0690859 B2 JPH0690859 B2 JP H0690859B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- error
- signal
- words
- parity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
- G11B20/1806—Pulse code modulation systems for audio signals
- G11B20/1809—Pulse code modulation systems for audio signals by interleaving
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Description
【発明の詳細な説明】 この発明は，例えばビデオ信号と共に，デイジタルオー
デイオ信号を記録再生する場合に適用されるディジタル
情報信号の処理方法に関する。
デイオ信号を記録再生する場合に適用されるディジタル
情報信号の処理方法に関する。
回転ヘツド形VTRのひとつとして，テーブル案内ドラム
に180゜以上に磁気テープを巻き付け,180゜の角間隔で
配置された回転ヘツドにより走査し，巻付角で180゜の
区間のトラツクに１フイールド分のビデオ信号を記録す
ると共に,2つの回転ヘツド重複して走査する他の区間に
１フイールド分のデイジタルオーデイオ信号を記録する
構成のものが提案されている。
に180゜以上に磁気テープを巻き付け,180゜の角間隔で
配置された回転ヘツドにより走査し，巻付角で180゜の
区間のトラツクに１フイールド分のビデオ信号を記録す
ると共に,2つの回転ヘツド重複して走査する他の区間に
１フイールド分のデイジタルオーデイオ信号を記録する
構成のものが提案されている。
このビデオ信号に付随するオーデイオ信号をデイジタル
化する場合，クロツクの発生などのタイミング関係を簡
単とするために，水平走査周波数ｈの２倍の周波数
（２ｈ）をサンプリング周波数ｓとして用いること
が多い。NTSC方式の場合であれば，（ｓ＝31.5KHz）
とされ，したがつてステレオ信号などの２チヤンネルの
場合であれば,1フイールド分のデイジタルオーデイオ信
号は，（525×２＝1050）サンプルとなる。
化する場合，クロツクの発生などのタイミング関係を簡
単とするために，水平走査周波数ｈの２倍の周波数
（２ｈ）をサンプリング周波数ｓとして用いること
が多い。NTSC方式の場合であれば，（ｓ＝31.5KHz）
とされ，したがつてステレオ信号などの２チヤンネルの
場合であれば,1フイールド分のデイジタルオーデイオ信
号は，（525×２＝1050）サンプルとなる。
ところで、，記録再生時のドロツプアウトなどによるエ
ラーに対処するために，上述のデイジタルオーデイオ信
号は，エラー訂正可能な符号構成とされる。この種の符
号としては，種々のものがあるが，（ｍ×ｎ）のマトリ
クス構成のデイジタルオーデイオ信号の縦，横又は斜め
方向の複数ワードに対してパリテイのような冗長コード
を付加するものが用いられる。畳み込み形のエラー訂正
符号は，編集を行なうのに適していないので用いられな
い。上述のm,nの数値は，エラー訂正能力がなるべく高
くなるように定められる。
ラーに対処するために，上述のデイジタルオーデイオ信
号は，エラー訂正可能な符号構成とされる。この種の符
号としては，種々のものがあるが，（ｍ×ｎ）のマトリ
クス構成のデイジタルオーデイオ信号の縦，横又は斜め
方向の複数ワードに対してパリテイのような冗長コード
を付加するものが用いられる。畳み込み形のエラー訂正
符号は，編集を行なうのに適していないので用いられな
い。上述のm,nの数値は，エラー訂正能力がなるべく高
くなるように定められる。
しかしながら,1フイールド分のデイジタルオーデイオ信
号が丁度（ｍ×ｎ）のマトリクス構成とできるとは限ら
ない。そこで，この発明は,1フイールド分のオーデイオ
PCM信号のように，エラー訂正符号化の処理を単位で区
切るべきデイジタル情報信号の総シンボル数が（ｎ又は
ｍ）により割り切れない場合に，所定シンボル数のコン
トロール情報を有するデイジタルデータを付加し，総シ
ンボル数が（ｎ又はｍ）により割り切れるようにするも
のである。
号が丁度（ｍ×ｎ）のマトリクス構成とできるとは限ら
ない。そこで，この発明は,1フイールド分のオーデイオ
PCM信号のように，エラー訂正符号化の処理を単位で区
切るべきデイジタル情報信号の総シンボル数が（ｎ又は
ｍ）により割り切れない場合に，所定シンボル数のコン
トロール情報を有するデイジタルデータを付加し，総シ
ンボル数が（ｎ又はｍ）により割り切れるようにするも
のである。
以下，この発明を前述のような回転ヘツド形VTRに対し
て適用した一実施例について説明する。
て適用した一実施例について説明する。
第１図は，この発明の一実施例における１単位のデータ
構成を示すもので,1ワードが８ビツトで，（ｍ＝８ワー
ド）（ｎ＝132ブロツク）（ｍ×ｎ＝1056ワード）とさ
れている。サンプリング周波数を２ｈとしたときのNT
SC方式の１フイールド分のデイジタルオーデイオ信号
は,1050ワードであるから,6ワード（ID0,ID1……ID5）
のコントロールデータが付加されることになる。つま
り，（L0,R0,L1,R1,L2,R2,……L522,R522,L523,R523）
と連続する１フイールド分のデイジタルオーデイオ信号
の先頭に上述の６ワードのコントロールデータが付加さ
れる。
構成を示すもので,1ワードが８ビツトで，（ｍ＝８ワー
ド）（ｎ＝132ブロツク）（ｍ×ｎ＝1056ワード）とさ
れている。サンプリング周波数を２ｈとしたときのNT
SC方式の１フイールド分のデイジタルオーデイオ信号
は,1050ワードであるから,6ワード（ID0,ID1……ID5）
のコントロールデータが付加されることになる。つま
り，（L0,R0,L1,R1,L2,R2,……L522,R522,L523,R523）
と連続する１フイールド分のデイジタルオーデイオ信号
の先頭に上述の６ワードのコントロールデータが付加さ
れる。
このコントロールデータのうちで、ID0がマーカーワー
ド,ID1〜ID4はタイムコードであつて,ID1（時）,ID
2（分）,ID3（秒）,ID4（フイールド）を示す。ID5は，
その８ビツト（a0〜a7）の各ビツトが次の情報を有す
る。a0は，このコントロールデータが有効かどうかを示
し,a1,a2は，デイジタルオーデイオ信号の種類（モノラ
ル，ステレオ，バイリンガルなどの区別）を示し,a
3は，一方のチヤンネルに関し，オーデイオ情報か，他
の表示用の情報かを区別し,a4は，他方のチヤンネルに
関する同様の区別のものであり,a5,a6は，記録開始時及
び記録終了時に高レベルとされるビツトで,a7は，ダビ
ング防止用のビツトである。
ド,ID1〜ID4はタイムコードであつて,ID1（時）,ID
2（分）,ID3（秒）,ID4（フイールド）を示す。ID5は，
その８ビツト（a0〜a7）の各ビツトが次の情報を有す
る。a0は，このコントロールデータが有効かどうかを示
し,a1,a2は，デイジタルオーデイオ信号の種類（モノラ
ル，ステレオ，バイリンガルなどの区別）を示し,a
3は，一方のチヤンネルに関し，オーデイオ情報か，他
の表示用の情報かを区別し,a4は，他方のチヤンネルに
関する同様の区別のものであり,a5,a6は，記録開始時及
び記録終了時に高レベルとされるビツトで,a7は，ダビ
ング防止用のビツトである。
また，コントロールデータID0〜ID5を含む1056ワード
は,2ワード毎に，横方向に44ブロツクずつの間隔をあけ
て配置される。ハードウエアでは,RAMのアドレス制御に
よつて44ブロツクずつ離れたアドレスに書き込まれる。
コントロールデータ又はパリテイデータを別にすると，
（Li,Ri）の２ワードが横方向に並ぶことになる。この
ように，横方向を３分割してデイジタルオーデイオ信号
をインターリーブするのは，補正例えば平均値補間可能
なバーストエラー長を長くするためである。時に，（L
i,Ri）と横方向に配置することにより，これを縦方向に
配するのと比べて，補正長をより長くすることができ
る。
は,2ワード毎に，横方向に44ブロツクずつの間隔をあけ
て配置される。ハードウエアでは,RAMのアドレス制御に
よつて44ブロツクずつ離れたアドレスに書き込まれる。
コントロールデータ又はパリテイデータを別にすると，
（Li,Ri）の２ワードが横方向に並ぶことになる。この
ように，横方向を３分割してデイジタルオーデイオ信号
をインターリーブするのは，補正例えば平均値補間可能
なバーストエラー長を長くするためである。時に，（L
i,Ri）と横方向に配置することにより，これを縦方向に
配するのと比べて，補正長をより長くすることができ
る。
この１フイールド分のデイジタルオーデイオ信号とコン
トロールデータに対して,2つのパリテイ例えば偶数パリ
テイが付加される。上述のマトリクス構成の各行のオー
デイオデータ系列をW0,W1,……W7とすると，第２図に示
すように,14ブロツク又は15ブロツクずつの横方向の距
離を隔てた各データ系列に属する８ワードから第１のパ
リテイ系列Ｐが形成される。第２図では，このパリテイ
系列Ｐに含まれるワードが黒丸でもつて表わされてい
る。
トロールデータに対して,2つのパリテイ例えば偶数パリ
テイが付加される。上述のマトリクス構成の各行のオー
デイオデータ系列をW0,W1,……W7とすると，第２図に示
すように,14ブロツク又は15ブロツクずつの横方向の距
離を隔てた各データ系列に属する８ワードから第１のパ
リテイ系列Ｐが形成される。第２図では，このパリテイ
系列Ｐに含まれるワードが黒丸でもつて表わされてい
る。
また，オーデイオデータ系列W0〜W7とパリテイ系列Ｐと
の計９個の系列の夫々から,12ブロツクずつの距離を隔
てて取り出した９ワードから第２のパリテイ系列Ｑが形
成される。第２図では，このパリテイ系列に含まれるワ
ードが白丸でもつて表わされている。この第１のパリテ
イ系列Ｐは,1ブロツク内の中央に配され，第２のパリテ
イ系列Ｑは,1ブロツク内の端部に配されている。つま
り、１ブロツク内の中央部の位置のデータは，エラー訂
正不能となる確立が高いので，オーデイオデータに比し
て重要度が低いパリテイ系列Ｐを配すると共に，このパ
リテイ系列Ｐを生成する２ワード間の距離を最大とする
ためにパリテイ系列Ｑを１ブロツクの端部に配するよう
にしている。
の計９個の系列の夫々から,12ブロツクずつの距離を隔
てて取り出した９ワードから第２のパリテイ系列Ｑが形
成される。第２図では，このパリテイ系列に含まれるワ
ードが白丸でもつて表わされている。この第１のパリテ
イ系列Ｐは,1ブロツク内の中央に配され，第２のパリテ
イ系列Ｑは,1ブロツク内の端部に配されている。つま
り、１ブロツク内の中央部の位置のデータは，エラー訂
正不能となる確立が高いので，オーデイオデータに比し
て重要度が低いパリテイ系列Ｐを配すると共に，このパ
リテイ系列Ｐを生成する２ワード間の距離を最大とする
ためにパリテイ系列Ｑを１ブロツクの端部に配するよう
にしている。
132ブロツクの各ブロツクには,8ワードのデイジタルオ
ーデイオ信号と２ワードのパリテイデータとが含まれ，
この各ブロツクのデータに対してエラー検出用の例えば
16ビツトのCRCコードが付加され，また，ブロツク同期
信号及びブロツクアドレス信号が付加されて磁気テープ
に記録される。例えば第１ブロツクのデータを取り出す
と，第３図に示すものとなる。この後に，第２ブロツ
ク，第３ブロツク……第132ブロツクと続くことにな
る。
ーデイオ信号と２ワードのパリテイデータとが含まれ，
この各ブロツクのデータに対してエラー検出用の例えば
16ビツトのCRCコードが付加され，また，ブロツク同期
信号及びブロツクアドレス信号が付加されて磁気テープ
に記録される。例えば第１ブロツクのデータを取り出す
と，第３図に示すものとなる。この後に，第２ブロツ
ク，第３ブロツク……第132ブロツクと続くことにな
る。
第４図は，この発明の一実施例の構成を示すもので,1で
示す入力端子に記録オーデイオ信号が供給され、A/Dコ
ンバータ２によりデイジタル化される。第４図における
実線矢印は，記録時の信号の方向を示し，破線矢印は，
再生時の信号の方向を示している。
示す入力端子に記録オーデイオ信号が供給され、A/Dコ
ンバータ２によりデイジタル化される。第４図における
実線矢印は，記録時の信号の方向を示し，破線矢印は，
再生時の信号の方向を示している。
A/Dコンバータ２からのデイジタルオーデイオ信号がRAM
3又はRAM4に書込まれる。このRAM3及びRAM4の夫々は,1
フイールド分のデイジタルオーデイオ信号を記憶できる
もので，入力データが一方のRAMに書込まれている間
に，前のフイールドのデータが他方のRAMから読出され
てP,Qエンコーダ／デコーダ６に供給され,2つのパリテ
イが形成され，このパリテイが他方のRAMに書込まれ
る。このRAM3及びRAM4の夫々のメモリー領域に，第１図
及び第２図に示すように，所定のデータを書込むと共
に，インターリーブして読出すために，アドレス発生回
路５が設けられている。このアドレス発生回路５は，ア
ドレスカウンタ,ROM及びアダーによつて所定のブロツク
アドレスを発生するものである。
3又はRAM4に書込まれる。このRAM3及びRAM4の夫々は,1
フイールド分のデイジタルオーデイオ信号を記憶できる
もので，入力データが一方のRAMに書込まれている間
に，前のフイールドのデータが他方のRAMから読出され
てP,Qエンコーダ／デコーダ６に供給され,2つのパリテ
イが形成され，このパリテイが他方のRAMに書込まれ
る。このRAM3及びRAM4の夫々のメモリー領域に，第１図
及び第２図に示すように，所定のデータを書込むと共
に，インターリーブして読出すために，アドレス発生回
路５が設けられている。このアドレス発生回路５は，ア
ドレスカウンタ,ROM及びアダーによつて所定のブロツク
アドレスを発生するものである。
また,RAM3又はRAM4から読出されたデイジタルオーデイ
オ信号及びパリテイデータが加算器７に供給され，ブロ
ツクアドレス発生器８からのブロツクアドレスが付加さ
れる。そして，加算器７の出力が並列直列変換器９によ
り直列化され,CRCエンコーダ／デコーダ10に供給され
る。
オ信号及びパリテイデータが加算器７に供給され，ブロ
ツクアドレス発生器８からのブロツクアドレスが付加さ
れる。そして，加算器７の出力が並列直列変換器９によ
り直列化され,CRCエンコーダ／デコーダ10に供給され
る。
CRCエンコーダ／デコーダ10は，例えば（x16＋x12＋x5
＋１）を生成多項式とするもので,16ビツトのCRCコード
を発生して各ブロツクに付加する。このCRCエンコーダ
／デコーダ10の動作がCRCタイミング発生器11によつて
制御される。この例では,FM変調方式を用いているので,
CRCエンコーダ／デコーダ10の出力がFMエンコーダ／デ
コーダ12に供給される。
＋１）を生成多項式とするもので,16ビツトのCRCコード
を発生して各ブロツクに付加する。このCRCエンコーダ
／デコーダ10の動作がCRCタイミング発生器11によつて
制御される。この例では,FM変調方式を用いているので,
CRCエンコーダ／デコーダ10の出力がFMエンコーダ／デ
コーダ12に供給される。
更に，加算器13において同期信号発生器14からのブロツ
ク同期信号が付加され，出力端子15に取り出される。こ
の出力端子15に取り出されたデイジタル信号が回転ヘツ
ドにより磁気テープに記録される。
ク同期信号が付加され，出力端子15に取り出される。こ
の出力端子15に取り出されたデイジタル信号が回転ヘツ
ドにより磁気テープに記録される。
また，磁気テープから再生されたデイジタル信号が入力
端子16に供給され，同期検出回路17を介してFMエンコー
ダ／デコーダ12に供給され,FM復調される。このFM復調
された再生データがCRCエンコーダ／デコーダ10に供給
され，各ブロツク毎にCRCコードによりエラーチエツク
され，その結果が１ビツトのエラーポインタとして取り
出される。このエラーポインタがポインタRAM18及び19
に記憶される。このポインタRAM18及び19は,RAM3及び４
と対応しており，その（10×132＝1320ブロツク）の各
アドレスにエラーポインタが書込まれる。つまり，アド
レス発生回路５から,RAM3及び４と共通のブロツクアド
レスがポインタRAM18及び19に供給される。
端子16に供給され，同期検出回路17を介してFMエンコー
ダ／デコーダ12に供給され,FM復調される。このFM復調
された再生データがCRCエンコーダ／デコーダ10に供給
され，各ブロツク毎にCRCコードによりエラーチエツク
され，その結果が１ビツトのエラーポインタとして取り
出される。このエラーポインタがポインタRAM18及び19
に記憶される。このポインタRAM18及び19は,RAM3及び４
と対応しており，その（10×132＝1320ブロツク）の各
アドレスにエラーポインタが書込まれる。つまり，アド
レス発生回路５から,RAM3及び４と共通のブロツクアド
レスがポインタRAM18及び19に供給される。
また，再生データは，バツフア20と直列並列変換器21と
を介してRAM3及び４に供給される。このバツフア20は,C
RCチエツクの結果であるエラーポインタが形成されるま
で，再生データを遅延させるものである。
を介してRAM3及び４に供給される。このバツフア20は,C
RCチエツクの結果であるエラーポインタが形成されるま
で，再生データを遅延させるものである。
RAM3とRAM4とは，記録時と同様に，その一方に対して再
生データが書込まれているフイールドでは，その他方か
ら読出された再生データのエラー訂正がなされるように
動作する。このRAM3及びRAM4に対する再生データの書込
時に，エラーポインタによつて示されるエラーワードが
書込まれないようにされる。このため，ポインタRAM18
又は19から読出されたエラーポインタがタイミング発生
器22に供給され，これからRAM3又は４に対する制御信号
を発生している。
生データが書込まれているフイールドでは，その他方か
ら読出された再生データのエラー訂正がなされるように
動作する。このRAM3及びRAM4に対する再生データの書込
時に，エラーポインタによつて示されるエラーワードが
書込まれないようにされる。このため，ポインタRAM18
又は19から読出されたエラーポインタがタイミング発生
器22に供給され，これからRAM3又は４に対する制御信号
を発生している。
RAM3又は４から読出された再生データがP,Qエンコーダ
／デコーダ６に供給され，パリテイを用いたエラー訂正
が行なわれ，エラー訂正されたデータが再びRAM3又は４
に書込まれる。このエラー訂正の際に，エラーワード
は，これがエラーであるという情報さえあれば良く，し
たがつて，上述のように，エラーワード自体のRAM3又は
４に対する書込は，行なわれない。また，ひとつのパリ
テイ生成系列に２ワード以上のエラーワードが含まれる
とエラー訂正できないが，パリテイＰの系列を用いたエ
ラー訂正とパリテイＱの系列を用いたエラー訂正とを交
互に繰り返して行なうことにより，エラー訂正不能とな
るワード数が減少する。
／デコーダ６に供給され，パリテイを用いたエラー訂正
が行なわれ，エラー訂正されたデータが再びRAM3又は４
に書込まれる。このエラー訂正の際に，エラーワード
は，これがエラーであるという情報さえあれば良く，し
たがつて，上述のように，エラーワード自体のRAM3又は
４に対する書込は，行なわれない。また，ひとつのパリ
テイ生成系列に２ワード以上のエラーワードが含まれる
とエラー訂正できないが，パリテイＰの系列を用いたエ
ラー訂正とパリテイＱの系列を用いたエラー訂正とを交
互に繰り返して行なうことにより，エラー訂正不能とな
るワード数が減少する。
このRAM3及びRAM4から読出されたエラー訂正後の再生デ
ータが補正回路23に供給され，エラー訂正不能なワード
が平均値補間の処理を受ける。そして，この補正回路23
の出力がD/Aコンバター24によりアナログ化され，出力
端子25に再生オーデイオ信号が取り出される。なお,2チ
ヤンネルの信号と対応して,A/Dコンバータ２及びD/Aコ
ンバータ24が設けられている。
ータが補正回路23に供給され，エラー訂正不能なワード
が平均値補間の処理を受ける。そして，この補正回路23
の出力がD/Aコンバター24によりアナログ化され，出力
端子25に再生オーデイオ信号が取り出される。なお,2チ
ヤンネルの信号と対応して,A/Dコンバータ２及びD/Aコ
ンバータ24が設けられている。
上述のコントロールデータID0〜ID5を記録データに付加
し、また、再生データからこのコントロールデータを取
り出すために、CPU26が設けられている。CPU26の入／出
力は、RAM3およびRAM4のデータバスと結合されている。
また、アドレス発生回路５は、CPU26で制御されてお
り、記録時には、コントロールデータを発生し、これを
RAM3、４の所定のアドレスに書込む。コントロールデー
タは、オーディオデータとともに、P,Qエンコーダ／デ
コーダ６に供給され、そこでエラー訂正の符号化がなさ
れる。
し、また、再生データからこのコントロールデータを取
り出すために、CPU26が設けられている。CPU26の入／出
力は、RAM3およびRAM4のデータバスと結合されている。
また、アドレス発生回路５は、CPU26で制御されてお
り、記録時には、コントロールデータを発生し、これを
RAM3、４の所定のアドレスに書込む。コントロールデー
タは、オーディオデータとともに、P,Qエンコーダ／デ
コーダ６に供給され、そこでエラー訂正の符号化がなさ
れる。
また、再生時には、オーディオデータとともに、RAM3,4
に書込まれ、次にRAM3,4からオーディオデータとともに
読出され、P,Qエンコーダ／デコーダ６に供給され、エ
ラー訂正符号の復号がなされる。エラー訂正され、RAM
3,4に書込まれているコントロールデータがCPU26の制御
により、RAM3,4の所定のアドレスから読出され、CPUが
このコントロールデータを受け取り、再生動作の制御等
に利用することができる。
に書込まれ、次にRAM3,4からオーディオデータとともに
読出され、P,Qエンコーダ／デコーダ６に供給され、エ
ラー訂正符号の復号がなされる。エラー訂正され、RAM
3,4に書込まれているコントロールデータがCPU26の制御
により、RAM3,4の所定のアドレスから読出され、CPUが
このコントロールデータを受け取り、再生動作の制御等
に利用することができる。
第５図及び第６図は，この発明をCCIR方式のビデオ信号
に付随するオーデイオ信号の処理に適用した場合の他の
実施例の符号構成を示す。
に付随するオーデイオ信号の処理に適用した場合の他の
実施例の符号構成を示す。
CCIR方式の場合では,1フイールドのオーデイオ信号を２
ｈのサンプリング周波数でもつてサンプリングする
と,1250サンプルとなる。そして，第５図において,ID0
〜ID5で示す前述の一実施例と同様のコントロールデー
タを付加し，（ｍ×ｎ）の構成として，（157×８＝125
6ワード）のものを実現している。
ｈのサンプリング周波数でもつてサンプリングする
と,1250サンプルとなる。そして，第５図において,ID0
〜ID5で示す前述の一実施例と同様のコントロールデー
タを付加し，（ｍ×ｎ）の構成として，（157×８＝125
6ワード）のものを実現している。
そして，このコントロールデータを含むデイジタルデー
タの２ワード毎を横方向に52ブロツクずつの間隔をおい
て配するインターリーブを行なう。（ｍ＝157ブロツ
ク）と奇数であるため，余つた１ブロツクに１ワードが
配されるため，各ブロツクには，ステレオ信号の左右の
データが交互に含まれることになる。
タの２ワード毎を横方向に52ブロツクずつの間隔をおい
て配するインターリーブを行なう。（ｍ＝157ブロツ
ク）と奇数であるため，余つた１ブロツクに１ワードが
配されるため，各ブロツクには，ステレオ信号の左右の
データが交互に含まれることになる。
また，第６図において，黒丸で示すように，各データ系
列から17ブロツクずつの距離をおいて取り出された８ワ
ードによりパリテイ系列Ｐが形成される。これと共に，
白丸で示すように，各データ系列から14ブロツクずつの
距離をおいて取り出された９ワードによりパリテイ系列
Ｑが形成される。
列から17ブロツクずつの距離をおいて取り出された８ワ
ードによりパリテイ系列Ｐが形成される。これと共に，
白丸で示すように，各データ系列から14ブロツクずつの
距離をおいて取り出された９ワードによりパリテイ系列
Ｑが形成される。
上述の実施例の説明から理解されるように，この発明に
依れば，例えば１フイールドのビデオ信号に付随するオ
ーデイオ信号をデイジタル化して，（ｍ×ｎ）のマトリ
クス構成の単位でエラー訂正符号化処理を行なうことが
でき，サンプリング周波数とｍ又はｎの値とを独立に定
めることができる。また，このために付加するデータ
は，コントロール情報を有すると共に，エラー訂正符号
化処理を施されたものであるので，有効に利用すること
ができるデータとなる。
依れば，例えば１フイールドのビデオ信号に付随するオ
ーデイオ信号をデイジタル化して，（ｍ×ｎ）のマトリ
クス構成の単位でエラー訂正符号化処理を行なうことが
でき，サンプリング周波数とｍ又はｎの値とを独立に定
めることができる。また，このために付加するデータ
は，コントロール情報を有すると共に，エラー訂正符号
化処理を施されたものであるので，有効に利用すること
ができるデータとなる。
なお，ビデオ信号に付随するオーデイオ信号以外に対し
てこの発明を適用しても良く，また，エラー訂正用の符
号としてパリテイに限らず，隣接符号，リードソロモン
符号などを用いても良い。
てこの発明を適用しても良く，また，エラー訂正用の符
号としてパリテイに限らず，隣接符号，リードソロモン
符号などを用いても良い。
第１図，第２図及び第３図はこの発明をNTSC方式のビデ
オ信号に付随するオーデイオ信号の処理に対して適用し
た一実施例の符号構成の説明に用いる略線図，第４図は
この発明の一実施例の構成を示すブロツク図，第５図及
び第６図はこの発明をCCIR方式のビデオ信号に付随する
オーデイオ信号の処理に対して適用した他の実施例の符
号構成の説明に用いる略線図である。 １……オーデイオ信号の入力端子,3,4……RAM,6……P,Q
エンコーダ／デコーダ,10……CRCエンコーダ／デコー
ダ,15……記録信号の出力端子,16……再生信号の入力端
子,18,19……ポインタRAM,23……補正回路,25……再生
オーデイオ信号の出力端子。
オ信号に付随するオーデイオ信号の処理に対して適用し
た一実施例の符号構成の説明に用いる略線図，第４図は
この発明の一実施例の構成を示すブロツク図，第５図及
び第６図はこの発明をCCIR方式のビデオ信号に付随する
オーデイオ信号の処理に対して適用した他の実施例の符
号構成の説明に用いる略線図である。 １……オーデイオ信号の入力端子,3,4……RAM,6……P,Q
エンコーダ／デコーダ,10……CRCエンコーダ／デコー
ダ,15……記録信号の出力端子,16……再生信号の入力端
子,18,19……ポインタRAM,23……補正回路,25……再生
オーデイオ信号の出力端子。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 中野 健次 神奈川県厚木市旭町４丁目14番１号 ソニ −株式会社厚木工場内 (72)発明者 森脇 久芳 神奈川県厚木市旭町４丁目14番１号 ソニ −株式会社厚木工場内 (56)参考文献 特開 昭55−3287（ＪＰ，Ａ) 特開 昭57−207960（ＪＰ，Ａ) 特公 昭55−48607（ＪＰ，Ｂ１)
Claims (1)
- 【請求項１】所定期間のディジタル情報信号を（ｎ×
ｍ）のマトリクス構成の配列とし、 上記所定期間の上記ディジタル情報信号の総シンボル数
が（ｎ又はｍ）により割り切れないために生じる、上記
マトリクス構成中の空きエリアに対してコントロール情
報を有するディジタルデータを付加し、 上記ディジタル情報信号及び上記ディジタルデータから
なる上記マトリクス構成を単位としてエラー訂正符号化
を行なうことを特徴とするディジタル情報信号のデータ
処理方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57082659A JPH0690859B2 (ja) | 1982-05-15 | 1982-05-15 | ディジタル情報信号の処理方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57082659A JPH0690859B2 (ja) | 1982-05-15 | 1982-05-15 | ディジタル情報信号の処理方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58199409A JPS58199409A (ja) | 1983-11-19 |
| JPH0690859B2 true JPH0690859B2 (ja) | 1994-11-14 |
Family
ID=13780556
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57082659A Expired - Lifetime JPH0690859B2 (ja) | 1982-05-15 | 1982-05-15 | ディジタル情報信号の処理方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0690859B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60205870A (ja) * | 1984-03-30 | 1985-10-17 | Pioneer Electronic Corp | 誤り検出訂正装置 |
| JP2565218B2 (ja) * | 1985-02-18 | 1996-12-18 | ソニー株式会社 | 磁気記録再生装置 |
| JP2590813B2 (ja) * | 1986-02-18 | 1997-03-12 | ソニー株式会社 | データの記録方法 |
| JP2706067B2 (ja) * | 1986-07-22 | 1998-01-28 | 三菱電機株式会社 | デイジタルデータ符号化方式 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS553287A (en) * | 1978-06-23 | 1980-01-11 | Sony Corp | Error detecting device of digital signal |
| JPS5548607A (en) * | 1978-10-04 | 1980-04-07 | Ricoh Elemex Corp | Overlimit display unit for using quantity of meter |
| JPS57207960A (en) * | 1981-06-17 | 1982-12-20 | Toshiba Corp | Method for adding error correcting code to variable length data |
-
1982
- 1982-05-15 JP JP57082659A patent/JPH0690859B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58199409A (ja) | 1983-11-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0222386B1 (en) | Method and apparatus for pcm recording and reproducing audio signal | |
| JPH0420294B2 (ja) | ||
| US4748628A (en) | Method and apparatus for correcting errors in digital audio signals | |
| CA1214267A (en) | Method and apparatus for recording and reproducing an analog signal | |
| JPS607651A (ja) | デイジタル情報信号の記録装置 | |
| US4802172A (en) | Decoding apparatus | |
| US4972416A (en) | Error detection and correction method | |
| JPH0520105A (ja) | デジタルデータのエラー訂正装置 | |
| JP2867383B2 (ja) | 映像信号記録方法 | |
| US6158026A (en) | Scrambling apparatus, method thereof, descrambling apparatus, and method thereof | |
| US5430741A (en) | Repeated decoding of product code during successive tape head rotation periods | |
| KR960001489B1 (ko) | 디지틀 영상신호 재생방법 | |
| JPS59117713A (ja) | デイジタルオ−デイオ信号の伝送装置 | |
| JPH07101545B2 (ja) | Ｐｃｍ信号の再生装置 | |
| JP2702950B2 (ja) | Ｐｃｍ信号記録再生装置 | |
| US6192182B1 (en) | Digital information signal recording apparatus and method thereof | |
| JPH0973736A (ja) | ディジタル信号再生装置および再生方法 | |
| JPS58199409A (ja) | ディジタル情報信号の処理方法 | |
| JPH0783275B2 (ja) | エラ−訂正符号の復号装置 | |
| JP3259298B2 (ja) | ディジタル画像信号の記録装置 | |
| JPH0518298B2 (ja) | ||
| JP3536647B2 (ja) | 情報記録再生方法及び装置 | |
| JPH0777060B2 (ja) | 回転ヘツド型デイジタルテ−プレコ−ダ | |
| JPH038613B2 (ja) | ||
| JPH06164420A (ja) | 誤り訂正方法 |