JP2012204501A - 半導体装置、電子デバイス、及び、半導体装置の製造方法 - Google Patents

半導体装置、電子デバイス、及び、半導体装置の製造方法 Download PDF

Info

Publication number
JP2012204501A
JP2012204501A JP2011066256A JP2011066256A JP2012204501A JP 2012204501 A JP2012204501 A JP 2012204501A JP 2011066256 A JP2011066256 A JP 2011066256A JP 2011066256 A JP2011066256 A JP 2011066256A JP 2012204501 A JP2012204501 A JP 2012204501A
Authority
JP
Japan
Prior art keywords
wiring
oxygen
semiconductor device
bonding
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011066256A
Other languages
English (en)
Inventor
Keiei Kagawa
恵永 香川
Hisanori Komai
尚紀 駒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2011066256A priority Critical patent/JP2012204501A/ja
Priority to US13/416,412 priority patent/US8664763B2/en
Priority to CN2012100701036A priority patent/CN102693992A/zh
Publication of JP2012204501A publication Critical patent/JP2012204501A/ja
Priority to US14/162,140 priority patent/US9379006B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
    • H10W20/44—Conductive materials thereof
    • H10W20/4403—Conductive materials thereof based on metals, e.g. alloys, metal silicides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/0198—Manufacture or treatment batch processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/20—Configurations of stacked chips
    • H10W90/293—Configurations of stacked chips characterised by non-galvanic coupling between the chips, e.g. capacitive coupling
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/019—Manufacture or treatment of bond pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/019—Manufacture or treatment of bond pads
    • H10W72/01904—Manufacture or treatment of bond pads using temporary auxiliary members, e.g. using sacrificial coatings or handle substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/019—Manufacture or treatment of bond pads
    • H10W72/01931—Manufacture or treatment of bond pads using blanket deposition
    • H10W72/01933—Manufacture or treatment of bond pads using blanket deposition in liquid form, e.g. spin coating, spray coating or immersion coating
    • H10W72/01935—Manufacture or treatment of bond pads using blanket deposition in liquid form, e.g. spin coating, spray coating or immersion coating by plating, e.g. electroless plating or electroplating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/019—Manufacture or treatment of bond pads
    • H10W72/01931—Manufacture or treatment of bond pads using blanket deposition
    • H10W72/01938—Manufacture or treatment of bond pads using blanket deposition in gaseous form, e.g. by CVD or PVD
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/019—Manufacture or treatment of bond pads
    • H10W72/01951—Changing the shapes of bond pads
    • H10W72/01953—Changing the shapes of bond pads by etching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/019—Manufacture or treatment of bond pads
    • H10W72/01961—Chemical or physical modification, e.g. by sintering or anodisation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5525—Materials of bond wires comprising metals or metalloids, e.g. silver comprising copper [Cu]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/59—Bond pads specially adapted therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/921—Structures or relative sizes of bond pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/921—Structures or relative sizes of bond pads
    • H10W72/923—Bond pads having multiple stacked layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/921—Structures or relative sizes of bond pads
    • H10W72/926—Multiple bond pads having different sizes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H10W72/934—Cross-sectional shape, i.e. in side view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/941—Dispositions of bond pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/941—Dispositions of bond pads
    • H10W72/9415—Dispositions of bond pads relative to the surface, e.g. recessed, protruding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/941—Dispositions of bond pads
    • H10W72/942—Dispositions of bond pads relative to underlying supporting features, e.g. bond pads, RDLs or vias
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/951—Materials of bond pads
    • H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W80/00—Direct bonding of chips, wafers or substrates
    • H10W80/011—Manufacture or treatment of pads or other interconnections to be direct bonded
    • H10W80/016—Cleaning
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W80/00—Direct bonding of chips, wafers or substrates
    • H10W80/102—Controlling the environment during the bonding, e.g. the temperature or pressure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W80/00—Direct bonding of chips, wafers or substrates
    • H10W80/211—Direct bonding of chips, wafers or substrates using auxiliary members, e.g. aids for protecting the bonding area
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W80/00—Direct bonding of chips, wafers or substrates
    • H10W80/301—Bonding techniques, e.g. hybrid bonding
    • H10W80/312—Bonding techniques, e.g. hybrid bonding characterised by the direct bonding of electrically conductive pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W80/00—Direct bonding of chips, wafers or substrates
    • H10W80/301—Bonding techniques, e.g. hybrid bonding
    • H10W80/327—Bonding techniques, e.g. hybrid bonding characterised by the direct bonding of insulating parts, e.g. of silicon oxide layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W80/00—Direct bonding of chips, wafers or substrates
    • H10W80/701—Direct bonding of chips, wafers or substrates characterised by the pads after the direct bonding
    • H10W80/721—Direct bonding of chips, wafers or substrates characterised by the pads after the direct bonding having structure or size changed during the connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W80/00—Direct bonding of chips, wafers or substrates
    • H10W80/701—Direct bonding of chips, wafers or substrates characterised by the pads after the direct bonding
    • H10W80/732—Direct bonding of chips, wafers or substrates characterised by the pads after the direct bonding having shape changed during the connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/20—Configurations of stacked chips
    • H10W90/297—Configurations of stacked chips characterised by the through-semiconductor vias [TSVs] in the stacked chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/791—Package configurations characterised by the relative positions of pads or connectors relative to package parts of direct-bonded pads
    • H10W90/792—Package configurations characterised by the relative positions of pads or connectors relative to package parts of direct-bonded pads between multiple chips

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

【課題】 より信頼性の高いＣｕ−Ｃｕ接合界面を有する半導体装置及びその製造方法を提供する。
【解決手段】 半導体装置１を、第１の配線１８を含む第１半導体部１０と、第１半導体部１０と貼り合わせて設けられ、第１の配線１８と電気的に接合された第２の配線２８を含む第２半導体部２０とを備える構成とする。さらに、半導体装置１は、酸素に対して水素よりも反応し易い金属材料と酸素とが反応して生成された金属酸化物１７ｂを備える。そして、この金属酸化物１７ｂを、第１の配線１８及び第２の配線２８の接合界面Ｓｊ、並びに、第１の配線１８及び第２の配線２８の少なくとも一方の内部を含む領域に拡散させた構成とする。
【選択図】 図４

Description

本開示は、半導体装置、電子デバイス、及び、半導体装置の製造方法に関し、より詳細には、製造時に２枚の基板を貼り合わせて配線接合を行う半導体装置、電子デバイス、及び、半導体装置の製造方法に関する。
従来、２枚のウエハ（基板）を貼り合わせて、それぞれのウエハに形成された銅配線同士を接合（以下、Ｃｕ−Ｃｕ接合という）する技術が開発されている。そのような接合技術では、接合前に各ウエハの接合面（Ｃｕ面）に対して、薬液洗浄（ウェットエッチング）又はドライエッチング等の還元処理を施し、Ｃｕ面の酸素（酸化物）を除去して清浄なＣｕ面を露出する（例えば、特許文献１参照）。
特許文献１には、固体撮像素子が形成された半導体層と、固体撮像素子を制御するロジック回路が形成された半導体層とを貼り合わせて固体撮像素子を製造する技術が提案されている。図４４（ａ）〜（ｄ）に、特許文献１で提案されている固体撮像装置の製造手法の手順を示す。また、図４５（ａ）〜（ｃ）に、特許文献１で提案されている技術において、２つの半導体層を貼り合わせる際に行うＣｕ−Ｃｕ接合手法の手順を示す。
特許文献１の貼り合わせ手法では、まず、第１半導体層４１１を有するＳＯＩ（Silicon on insulator）基板４１０を用意する。次いで、特許文献１では、図４４（ａ）に示すように、第１半導体層４１１に固体撮像素子４１２を形成する。この際、図４５（ａ）に示すように、固体撮像素子４１２を被覆するように第１層間絶縁膜４１３を形成し、さらに、この第１層間絶縁膜４１３中に、固体撮像素子４１２の電極を引き出すための例えば銅からなる第１電極４１４を形成する。
また、特許文献１では、図４４（ｂ）に示すように、第１半導体層４１１とは結晶方位の異なる第２半導体層４２１に固体撮像素子４１２を制御するためのロジック回路４２３を形成する。この際、図４５（ｂ）に示すように、ロジック回路４２３を被覆するように第２層間絶縁膜４２２を形成するとともに、第２層間絶縁膜４２２中に、ロジック回路４２３の電極を引き出すための例えば銅からなる第２電極４２４を形成する。
次いで、特許文献１では、図４４（ｃ）に示すように、第１半導体層４１１と、第２半導体層４２１とを貼り合わせる。この際、まず、第１半導体層４１１の第１層間絶縁膜４１３側の表面（第１電極４１４の接合面）及び第２半導体層４２１の第２層間絶縁膜４２２側の表面（第２電極４２４の接合面）を例えば希フッ酸で洗浄し、各電極表面の酸化物を除去する。次いで、図４５（ｃ）に示すように、第１電極４１４と第２電極４２４とが対向するように位置合わせを行い、その後、第１半導体層４１１と、第２半導体層４２１とを貼り合わせる。
そして、第１半導体層４１１と第２半導体層４２１とを貼り合わせた状態で、加圧及び加熱処理を施し、第１電極４１４と第２電極４２４とを接合する。その後、ＳＯＩ基板４１０の第１半導体層４１１側とは反対側の部分を除去加工して、図４４（ｄ）に示すように、固体撮像素子４１２を露出させる。特許文献１では、上述のようにして第１半導体層４１１と第２半導体層４２１とを貼り合わせて（第１電極４１４と第２電極４２４とをＣｕ−Ｃｕ接合して）、固体撮像装置を製造する。
特開２００７−２３４７２５号公報
上述のように、従来、例えば固体撮像装置等の半導体装置の製造工程では、２枚のウエハを貼り合わせて、Ｃｕ−Ｃｕ接合を行う技術が提案されている。しかしながら、この技術分野では、Ｃｕ−Ｃｕ接合界面における例えば導通不良や配線抵抗の上昇などの発生を抑制し、より信頼性の高いＣｕ−Ｃｕ接合界面を有する半導体装置の開発が望まれている。
本開示は、上記要望に応えるためになされたものであり、本開示の目的は、より信頼性の高いＣｕ―Ｃｕ接合界面を有する半導体装置、電子デバイス、及び、半導体装置の製造方法を提供することである。
上記課題を解決するために、本開示の半導体装置は、第１の配線を含む第１半導体部と、第１半導体部と貼り合わせて設けられ、第１の配線と電気的に接合された第２の配線を含む第２半導体部とを備える。さらに、本開示の半導体装置は、酸素に対して水素よりも反応し易い金属材料と酸素とが反応して生成され、第１の配線及び第２の配線の接合界面、並びに、第１の配線及び第２の配線の少なくとも一方の内部を含む領域に拡散した金属酸化物を備える。
また、本開示の電子デバイスは、第１の配線を含む第１配線部と、第１配線部と貼り合わせて設けられ、第１の配線と電気的に接合された第２の配線を含む第２配線部とを備える。さらに、本開示の電子デバイスは、酸素に対して水素よりも反応し易い金属材料と酸素とが反応して生成され、第１の配線及び第２の配線の接合界面、並びに、第１の配線及び第２の配線の少なくとも一方の内部を含む領域に拡散した金属酸化物を備える。
さらに、本開示の半導体装置の製造方法は、第１の配線を含む第１半導体部と、第２の配線を含む第２半導体部とを備える半導体装置の製造方法であって、次の手順で行う。まず、第１の配線及び第２の配線の少なくとも一方の内部に、酸素に対して水素よりも反応し易い金属材料を拡散する。次いで、第１の配線と第２の配線とが電気的に接続されるように、第１半導体部と第２半導体部とを貼り合わせる。そして、第１半導体部と第２半導体部とを貼り合わせた状態で加熱して、金属材料と酸素とを反応させる。
上述のように、本開示の半導体装置（電子デバイス）及びその製造方法では、予め第１の配線及び第２の配線の少なくとも一方の内部に、酸素に対して水素よりも反応し易い金属材料を拡散させておく。この結果、第１半導体部と第２半導体部とを貼り合わせた際には、第１の配線及び第２の配線の接合界面付近に存在する酸素は金属材料と反応し、これにより、ボイド（空孔）の発生が抑制される。それゆえ、本開示によれば、より信頼性の高い、第１の配線及び第２の配線の接合界面を有する半導体装置（電子デバイス）及びその製造方法を提供することができる。
Ｃｕ−Ｃｕ接合処理時に発生する問題を説明するための図である。 Ｃｕ−Ｃｕ接合処理時に発生する問題を説明するための図である。 本開示のＣｕ−Ｃｕ接合手法の原理を説明するための図である。 本開示の第１の実施形態に係る半導体装置におけるＣｕ−Ｃｕ接合界面付近の概略断面図である。 第１の実施形態に係る半導体装置の作製手順を説明するための図である。 第１の実施形態に係る半導体装置の作製手順を説明するための図である。 第１の実施形態に係る半導体装置の作製手順を説明するための図である。 第１の実施形態に係る半導体装置の作製手順を説明するための図である。 第１の実施形態に係る半導体装置の作製手順を説明するための図である。 第１の実施形態に係る半導体装置の作製手順を説明するための図である。 第１の実施形態に係る半導体装置の作製手順を説明するための図である。 本開示の第２の実施形態に係る半導体装置の作製手順を説明するための図である。 第２の実施形態に係る半導体装置の作製手順を説明するための図である。 第２の実施形態に係る半導体装置の作製手順を説明するための図である。 第２の実施形態に係る半導体装置の作製手順を説明するための図である。 第２の実施形態に係る半導体装置の作製手順を説明するための図である。 第２の実施形態に係る半導体装置の作製手順を説明するための図である。 第２の実施形態に係る半導体装置の作製手順を説明するための図である。 本開示の第３の実施形態に係る半導体装置におけるＣｕ−Ｃｕ接合界面付近の概略断面図である。 第３の実施形態に係る半導体装置の作製手順を説明するための図である。 第３の実施形態に係る半導体装置の作製手順を説明するための図である。 第３の実施形態に係る半導体装置の作製手順を説明するための図である。 第３の実施形態に係る半導体装置の作製手順を説明するための図である。 第３の実施形態に係る半導体装置の作製手順を説明するための図である。 第３の実施形態に係る半導体装置の作製手順を説明するための図である。 第３の実施形態に係る半導体装置の作製手順を説明するための図である。 第３の実施形態に係る半導体装置の作製手順を説明するための図である。 第３の実施形態に係る半導体装置の作製手順を説明するための図である。 第３の実施形態に係る半導体装置の作製手順を説明するための図である。 本開示の第４の実施形態に係る半導体装置の作製手順を説明するための図である。 第４の実施形態に係る半導体装置の作製手順を説明するための図である。 第４の実施形態に係る半導体装置の作製手順を説明するための図である。 第４の実施形態に係る半導体装置の作製手順を説明するための図である。 第４の実施形態に係る半導体装置の作製手順を説明するための図である。 第４の実施形態に係る半導体装置の作製手順を説明するための図である。 第４の実施形態に係る半導体装置の作製手順を説明するための図である。 第４の実施形態に係る半導体装置の作製手順を説明するための図である。 第４の実施形態に係る半導体装置の作製手順を説明するための図である。 変形例１の半導体装置におけるＣｕ−Ｃｕ接合界面付近の概略断面図である。 変形例２の半導体装置における酸素ゲッタリング層の形成手法を説明するための図である。 本開示のＣｕ−Ｃｕ接合手法を適用することのできる応用例１の半導体装置の構成例を示す図である。 本開示のＣｕ−Ｃｕ接合手法を適用することのできる応用例２の半導体装置の構成例を示す図である。 本開示のＣｕ−Ｃｕ接合手法を適用することのできる応用例３の電子機器の構成例を示す図である。 従来の固体撮像装置の製造手法の手順を説明するための図である。 従来のＣｕ−Ｃｕ接合手法を説明するための図である。
以下に、本開示の実施形態に係る半導体装置及びその製造手法の例を、図面を参照しながら下記の順で説明する。ただし、本開示は下記の例に限定されない。
１．Ｃｕ−Ｃｕ接合手法の概要
２．第１の実施形態
３．第２の実施形態
４．第３の実施形態
５．第４の実施形態
６．各種変形例
７．各種応用例
＜１．Ｃｕ−Ｃｕ接合手法の概要＞
［従来のＣｕ−Ｃｕ接合手法の問題点］
まず、本開示の実施形態に係るＣｕ−Ｃｕ接合手法について説明する前に、従来のＣｕ−Ｃｕ接合手法で発生し得る問題点を、図１及び図２（ａ）〜（ｄ）を参照しながら説明する。
なお、図１は、２枚の基板を貼り合わせて作製した半導体装置のＣｕ−Ｃｕの接合界面付近の概略断面図である。また、図２（ａ）〜（ｄ）は、従来のＣｕ−Ｃｕ接合手法の処理手順を示す図である。ただし、図２（ａ）〜（ｄ）では、説明を簡略化するため、Ｃｕ−Ｃｕ接合界面の一部（例えば図１中の破線Ａで囲った領域）のみを拡大して示す。
図１に示す半導体装置１００は、第１基板１１０（図１では下側の基板）、第１ＳｉＯ２層１１１（絶縁膜）、及び、第１Ｃｕ配線１１２を有する。さらに、半導体装置１００は、第２基板１２０（図１では上側の基板）、第２ＳｉＯ２層１２１、及び、第２Ｃｕ配線１２２を有する。なお、図１には示さないが、各ＳｉＯ２層と各Ｃｕ配線との界面にはＣｕバリア層（図２（ａ）〜（ｄ）中の第１Ｃｕバリア層１１３及び第２Ｃｕバリア層１２３）が形成される。
図１に示す半導体装置１００では、第１Ｃｕ配線１１２は、第１基板１１０の一方の表面に第１ＳｉＯ２層１１１を介して形成され、第２Ｃｕ配線１２２は、第２基板の１２０の一方の表面に第２ＳｉＯ２層１２１を介して形成される。そして、図１に示す例では、第１Ｃｕ配線１１２及び第２Ｃｕ配線１２２を互いに対向するように配置して、第１基板１１０及び第２基板の１２０を貼り合わせることにより、半導体装置１００が作製される。
次に、図１に示す半導体装置１００において、Ｃｕ−Ｃｕ接合を行う際に発生し得る問題点を図２（ａ）〜（ｄ）を参照しながら、具体的に説明する。
まず、通常、第１基板１１０及び第２基板の１２０を貼り合わせる前には、各Ｃｕ配線の接合側表面に対して、例えば薬剤洗浄（ウェットエッチング）やドライエッチング等の還元処理を行い各Ｃｕ配線の接合側表面の酸素（酸化物）を除去する。この還元処理後の各Ｃｕ配線の接合側表面付近の様子を示したのが図２（ａ）である。
第１Ｃｕ配線１１２の接合側表面に対して上述のような還元処理を行っても、実際には、第１Ｃｕ配線１１２の接合側表面の酸素１３０を完全に除去することは困難である。それゆえ、還元処理後の第１Ｃｕ配線１１２の接合側表面は、図２（ａ）に示すように、酸素１３０が残存した状態となる。また、第２Ｃｕ配線１２２の接合側表面に対して上述した還元処理を行っても、同様に、第２Ｃｕ配線１２２の接合側表面には酸素１３０が残存する。
次いで、各Ｃｕ配線の各接合側表面に酸素１３０が残存した状態で、第１基板１１０と第２基板１２０とを貼り合わせると、図２（ｂ）に示すように、第１Ｃｕ配線１１２及び第２Ｃｕ配線１２２間の接合界面Ｓｊには、酸素１３０が残留する。この接合界面Ｓｊに残留した酸素１３０は、接合界面Ｓｊにボイド（空孔）を生成する要因の一つになる。
具体的には、例えば、第１基板１１０及び第２基板１２０を貼り合わせ状態で加熱処理を行うと、この処理により、各Ｃｕ配線内を拡散する水素と、接合界面に残留する酸素１３０とが反応して水（水蒸気）が生成される。その結果、第１Ｃｕ配線１１２及び第２Ｃｕ配線１２２間の接合界面Ｓｊには、図２（ｃ）に示すように、ボイド１４０（空孔）が発生する。
その後、熱処理を続けると、接合界面Ｓｊに発生したボイド１４０が凝集し、図２（ｄ）に示すように、ボイド１４０のサイズが大きくなる。このように接合界面Ｓｊに大きなサイズのボイド１４０が発生すると、Ｃｕ−Ｃｕ接合界面において、例えば、導通不良、配線抵抗の増大等の現象が発生して、これにより、半導体装置１００の信頼性が低下する可能性がある。なお、上述のような問題は、例えば、配線パターンの接合サイズが数μｍ程度以下であるような用途において、特に、大きな問題となり得る。
［本開示のＣｕ−Ｃｕ接合手法の概要］
本開示では、接合界面Ｓｊにボイド１４０が発生し難くなるようなＣｕ−Ｃｕ接合手法を提案し、上述のような問題を解消する。ここでは、図３（ａ）〜（ｄ）を参照しながら、本開示のＣｕ−Ｃｕ接合手法の概要、及び、本開示におけるボイド１４０の抑制原理を説明する。なお、図３（ａ）〜（ｄ）は、本開示のＣｕ−Ｃｕ接合手法の処理手順の概要を示す図である。ただし、図３（ａ）〜（ｄ）では、説明を簡略化するため、Ｃｕ−Ｃｕ接合界面の一部（例えば図１中の破線Ａで囲った領域）のみを拡大して示す。また、図３（ａ）〜（ｄ）に示す例において、図２（ａ）〜（ｄ）に示す例と同様の構成には同じ符号を付して示す。さらに、図３（ａ）〜（ｃ）では、説明を簡略化するため、第１基板１１０側のＣｕ接合界面付近の構成のみを示す。
まず、本開示では、第１基板１１０（図３（ａ）〜（ｄ）では不図示）において、図３（ａ）に示すように、第１Ｃｕ配線１１２と、第１ＳｉＯ２層１１１との間に、第１酸素ゲッタリング層１５１及び第１Ｃｕバリア層１１３を設ける。なお、第１酸素ゲッタリング層１５１及び第１Ｃｕバリア層１１３は、第１Ｃｕ配線１１２から第１ＳｉＯ２層１１１に向かってこの順で配置される。
第１酸素ゲッタリング層１５１は、酸素に対して水素よりも反応し易い金属材料（以下、ゲッタリング材料という）を含有するＣｕ層で形成される。より詳細には、第１酸素ゲッタリング層１５１は、水素と酸素とが反応して水が生成される際に必要な標準生成エネルギーより低い標準生成エネルギーで酸素と反応して金属酸化物を生成するゲッタリング材料を含有する。なお、ゲッタリング材料の含有率は、例えば用途（必要とする信頼性）等の条件に応じて任意に設定することができ、例えば数％程度とすることができる。
また、本開示では、第１酸素ゲッタリング層１５１をゲッタリング材料で形成してもよい。ただし、第１酸素ゲッタリング層１５１を、ゲッタリング材料を含むＣｕ層で構成した場合には、例えば次のような利点が得られる。第１Ｃｕ配線１１２を、例えばメッキ法により第１酸素ゲッタリング層１５１上に形成した場合には、第１酸素ゲッタリング層１５１中のＣｕを第１Ｃｕ配線１１２の核として用いることができる。
ゲッタリング材料としては、上述した性質を有する金属材料であれば、任意の金属材料を用いることができる。例えば、Ｆｅ、Ｍｎ、Ｖ、Ｃｒ、Ｍｇ、Ｓｉ、Ｃｅ、Ｔｉ、Ａｌ等の金属材料をゲッタリング材料として用いることができる。なお、これらのゲッタリング材料のうち、Ｍｎ、Ｍｇ、Ｔｉ又はＡｌは、半導体装置に好適な材料である。さらに、接合界面付近の配線の低抵抗化の観点では、ゲッタリング材料として、Ｍｎ又はＴｉを用いることが特に好ましい。また、第１酸素ゲッタリング層１５１には、上述した各種金属材料のうちの一種類の金属材料がゲッタリング材料として含まれていてもよいし、複数種の金属材料がゲッタリング材料として含まれていてもよい。
また、第１Ｃｕバリア層１１３は、第１酸素ゲッタリング層１５１から第１ＳｉＯ２層１１１へのＣｕの拡散を防止するだけでなく、第１酸素ゲッタリング層１５１に含まれるゲッタリング材料の第１ＳｉＯ２層１１１への拡散も防止する。なお、第１Ｃｕバリア層１１３は、例えば、Ｔｉ、Ｔａ、Ｒｕ、又は、それらの窒化物で形成される。なお、第１酸素ゲッタリング層１５１から第１ＳｉＯ２層１１１へのゲッタリング材料の拡散をより防止するためには、Ｔｉの窒化物、Ｔａの窒化物、又は、Ｒｕの窒化物で第１Ｃｕバリア層１１３を形成することが好ましい。
次いで、上述のような構成の第１酸素ゲッタリング層１５１及び第１Ｃｕバリア層１１３を、第１Ｃｕ配線１１２と第１ＳｉＯ２層１１１との間に設けた後、第１Ｃｕ配線１１２をアニールする（加熱処理を施す）。このアニール処理により、図３（ｂ）に示すように、第１酸素ゲッタリング層１５１に含まれるゲッタリング材料１６０が第１酸素ゲッタリング層１５１から第１Ｃｕ配線１１２内に拡散する。なお、第１Ｃｕ配線１１２内に拡散するゲッタリング材料１６０の濃度は、第１酸素ゲッタリング層１５１中のゲッタリング材料１６０の含有量を適宜設定することにより調整することができる。
次いで、第１Ｃｕ配線１１２の接合側表面に対して、例えば薬剤洗浄（ウェットエッチング）やドライエッチング等の還元処理を行い、第１Ｃｕ配線１１２の接合側表面の酸素（酸化物）を除去する。しかしながら、この還元処理を行っても、上述のように、第１Ｃｕ配線１１２の接合側表面の酸素（酸化物）を完全に除去することは困難である。それゆえ、還元処理後の第１Ｃｕ配線１１２の接合側表面には、図３（ｃ）に示すように、酸素１３０が残存する。
また、上記図３（ａ）〜（ｃ）で説明した各種処理を、第２基板１２０（図３（ａ）〜（ｄ）では不図示）に対しても行う。すなわち、第２Ｃｕ配線１２２と、第２Ｃｕバリア層１２３との間に、酸素に対して水素よりも反応し易いゲッタリング材料を含む第２酸素ゲッタリング層１５２（図３（ｄ）参照）を設ける。そして、第２Ｃｕ配線１２２をアニールして、ゲッタリング材料１６０を第２Ｃｕ配線１２２内に拡散した後、第２Ｃｕ配線１２２の接合側表面に対して上記還元処理を行う。
次いで、上述した各種処理を施した第１基板１１０及び第２基板の１２０を貼り合わせて、第１Ｃｕ配線１１２及び第２Ｃｕ配線１２２を接合する。なお、この際、第１Ｃｕ配線１１２及び第２Ｃｕ配線１２２間の接合界面Ｓｊには酸素１３０が残留する。そして、第１基板１１０及び第２基板の１２０を貼り合わせ状態で加熱処理を行う。
この加熱処理により、接合界面Ｓｊ付近に残留する酸素１３０は、各Ｃｕ配線内を拡散する水素より反応し易いゲッタリング材料１６０と反応する（ゲッタリング材料１６０にトラップされる）。これにより、図３（ｄ）に示すように、酸素１３０とゲッタリング材料１６０とが反応して生成された金属酸化物１６１が、各Ｃｕ配線中、特に、接合界面Ｓｊ付近に分散した状態となる。この結果、接合界面Ｓｊ付近では、水（水蒸気）の生成が抑制され、ボイドの形成が防止される。
上述のように、本開示のＣｕ−Ｃｕ接合手法では、各基板のＣｕ配線中、特に、接合界面Ｓｊ付近に、予め、酸素に対して水素よりも反応し易いゲッタリング材料１６０を拡散させる。そして、Ｃｕ−Ｃｕ接合時に、そのゲッタリング材料１６０により接合界面付近に残留した酸素１３０をトラップして、Ｃｕ−Ｃｕ接合界面におけるボイドの発生を抑制する。それゆえ、本開示のＣｕ−Ｃｕ接合手法では、例えば、導通不良、配線抵抗の増大、半導体装置の信頼性低下等の問題を解決することができる。
なお、図３（ａ）〜（ｄ）に示す例では、第１Ｃｕバリア層１１３を１層で構成する例を説明したが、本開示はこれに限定されない。例えば、第１Ｃｕバリア層１１３を、Ｔｉ、Ｔａ又はＲｕの窒化物層、及び、Ｔｉ、Ｔａ又はＲｕの層の２層で構成してもよい。ただし、この場合には、上記ゲッタリング材料１６０の拡散防止の観点から、Ｔｉ、Ｔａ又はＲｕの窒化物層、及び、Ｔｉ、Ｔａ又はＲｕの層を、第１ＳｉＯ２層１１１から第１Ｃｕ配線１１２に向かって、この順で配置することが好ましい。
さらに、第１Ｃｕバリア層１１３をＴｉで形成した場合には、第１Ｃｕバリア層１１３で第１酸素ゲッタリング層１５１を兼用してもよい。また、第１ＳｉＯ２層１１１の表面にゲッタリング材料を分散させた場合には、第１酸素ゲッタリング層１５１及び第１Ｃｕバリア層１１３を設けなくてもよい。また、第１ＳｉＯ２層１１１に第１酸素ゲッタリング層１５１を直接形成して、第１Ｃｕバリア層１１３を設けない構成にしてもよい。
＜２．第１の実施形態＞
［半導体装置の構成］
図４に、上記図３（ａ）〜（ｄ）で説明した本開示のＣｕ−Ｃｕ接合手法を用いて作製された例えば固体撮像装置等の半導体装置の第１の実施形態の構成例を示す。図４は、第１の実施形態に係る半導体装置のＣｕ−Ｃｕ接合界面付近の概略断面図である。なお、図４では、説明を簡略化するため、１つのＣｕ−Ｃｕ接合界面付近の概略構成のみを示す。
半導体装置１は、図４に示すように、第１配線部１０（第１半導体部）と、第２配線部２０（第２半導体部）とを備える。そして、本実施形態では、第１配線部１０の後述する第１層間絶縁膜１５側の面と、第２配線部２０の後述する第２層間絶縁膜２５側の面とを貼り合わせることにより、半導体装置１が作製される。
第１配線部１０は、第１半導体基板（不図示）、第１ＳｉＯ２層１１、第１Ｃｕバリア膜１２、第１Ｃｕ配線本体１３、第１Ｃｕ拡散防止膜１４、第１層間絶縁膜１５、第１Ｃｕバリア層１６、第１酸素ゲッタリング層１７、及び、第１Ｃｕ配線接合部１８を有する。
第１ＳｉＯ２層１１は、第１半導体基板上に形成される。第１Ｃｕ配線本体１３は、第１ＳｉＯ２層１１の第１半導体基板側とは反対側の表面に埋め込むようにして形成される。なお、第１Ｃｕ配線本体１３は、例えば、図示しない半導体装置１内の所定のデバイス、回路等に接続される。
第１Ｃｕバリア膜１２は、第１ＳｉＯ２層１１と第１Ｃｕ配線本体１３との間に形成される。なお、第１Ｃｕバリア膜１２は、第１Ｃｕ配線本体１３から第１ＳｉＯ２層１１への銅（Ｃｕ）の拡散を防止するための薄膜である。
第１Ｃｕ拡散防止膜１４は、第１ＳｉＯ２層１１及び第１Ｃｕ配線本体１３の領域上であり、かつ、第１Ｃｕ配線接合部１８の形成領域以外の領域上に形成される。また、第１層間絶縁膜１５は、第１Ｃｕ拡散防止膜１４上に形成される。なお、第１Ｃｕ拡散防止膜１４は、第１Ｃｕ配線本体１３から第１層間絶縁膜１５への銅（Ｃｕ）の拡散を防止するための薄膜であり、例えばＳｉＣ、ＳｉＮ、又は、ＳｉＣＮ等の薄膜で構成される。
また、本実施形態では、図４に示すように、第１Ｃｕ配線接合部１８（第１の配線）と、第１Ｃｕ配線本体１３、第１Ｃｕ拡散防止膜１４及び第１層間絶縁膜１５との間には、第１Ｃｕバリア層１６及び第１酸素ゲッタリング層１７が形成される。なお、第１酸素ゲッタリング層１７及び第１Ｃｕバリア層１６は、第１Ｃｕ配線接合部１８側からこの順で形成される。すなわち、第１酸素ゲッタリング層１７は、第１Ｃｕ配線接合部１８の第１Ｃｕ配線本体１３側の面、及び、第１Ｃｕ配線接合部１８の第１層間絶縁膜１５側の面を被覆するように形成される。そして、第１Ｃｕバリア層１６は、第１酸素ゲッタリング層１７の第１Ｃｕ配線本体１３側の面、及び、第１酸素ゲッタリング層１７の第１層間絶縁膜１５側の面を被覆するように形成される。
さらに、本実施形態では、第１酸素ゲッタリング層１７から拡散したゲッタリング材料と接合前に接合界面Ｓｊ付近に残存した酸素とが反応して生成された金属酸化物１７ｂが、第１Ｃｕ配線接合部１８の内部及び接合側の面付近に分散して存在する。なお、図４には示さないが、第１Ｃｕ配線接合部１８の内部及び接合側の面付近には、金属酸化物１７ｂだけでなく、酸素と反応しなかったゲッタリング材料も存在する場合もある。また、第１酸素ゲッタリング層１７に複数種のゲッタリング材料が含まれている場合には、第１Ｃｕ配線接合部１８の内部及び接合側の面付近に、複数種の金属酸化物１７ｂが分散して存在する。
第２配線部２０は、第２半導体基板（不図示）、第２ＳｉＯ２層２１、第２Ｃｕバリア膜２２、第２Ｃｕ配線本体２３、第２Ｃｕ拡散防止膜２４、第２層間絶縁膜２５、第２Ｃｕバリア層２６、第２酸素ゲッタリング層２７、及び、第２Ｃｕ配線接合部２８を有する。
なお、本実施形態では、第２配線部２０の第２半導体基板、第２ＳｉＯ２層２１、及び、第２Ｃｕバリア膜２２は、それぞれ、第１配線部１０の第１半導体基板、第１ＳｉＯ２層１１、及び、第１Ｃｕバリア膜１２と同様の構成である。また、第２配線部２０の第２Ｃｕ配線本体２３、第２Ｃｕ拡散防止膜２４、及び、第２層間絶縁膜２５は、それぞれ、第１配線部１０の第１Ｃｕ配線本体１３、第１Ｃｕ拡散防止膜１４、及び、第１層間絶縁膜１５と同様の構成である。さらに、第２配線部２０の第２Ｃｕバリア層２６、第２酸素ゲッタリング層２７、及び、第２Ｃｕ配線接合部２８（第２の配線）の構成も、第１配線部１０の第１Ｃｕバリア層１６、第１酸素ゲッタリング層１７、及び、第１Ｃｕ配線接合部１８の構成と同様である。また、第２配線部２０の各部間の配置関係も第１配線部１０のそれと同様である。
上記構成の半導体装置１では、図４に示すように、電流４０は、第２配線部２０の第２Ｃｕ配線本体２３から第２Ｃｕバリア層２６及び第２酸素ゲッタリング層２７を介して、第２Ｃｕ配線接合部２８及び第１Ｃｕ配線接合部１８の接合部に流れ込む。そして、第２Ｃｕ配線接合部２８及び第１Ｃｕ配線接合部１８の接合部に流れ込んだ電流４０は、第１酸素ゲッタリング層１７及び第１Ｃｕバリア層１６を介して、第１Ｃｕ配線本体１３に流れ込む。
［半導体装置の製造手法（Ｃｕ−Ｃｕ接合手法）］
次に、本実施形態の半導体装置１の製造手法を、図５〜１１を参照しながら説明する。図５〜１１では、主に、本実施形態の半導体装置１におけるＣｕ−Ｃｕ接合工程の処理手順のみを示す。それゆえ、図５〜１１には、Ｃｕ−Ｃｕ接合界面付近の概略断面を示す。また、本実施形態では、第２配線部２０は、第１配線部１０と同様にして作製することができるので、ここでは、説明を簡略化するため、貼り合わせ処理（図１１）以外の処理（図５〜１０）については、第１配線部１０の処理のみを説明する。
本実施形態では、図示しないが、まず、第１ＳｉＯ２層１１（下地絶縁層）の一方の表面の所定領域に、第１Ｃｕバリア膜１２、及び、第１Ｃｕ配線本体１３をこの順で形成する。この際、第１Ｃｕ配線本体１３を、第１ＳｉＯ２層１１に埋め込むようにして形成する。次いで、図５に示すように、第１ＳｉＯ２層１１、第１Ｃｕバリア膜１２及び第１Ｃｕ配線本体１３からなる配線構造部の第１Ｃｕ配線本体１３側の表面上に、第１Ｃｕ拡散防止膜１４を形成する。なお、第１ＳｉＯ２層１１、第１Ｃｕバリア膜１２、第１Ｃｕ配線本体１３及び第１Ｃｕ拡散防止膜１４は、従来の例えば固体撮像装置等の半導体装置の製造手法（例えば特許第４１９３４３８号参照）と同様にして形成することができる。
次いで、本実施形態では、図６に示すように、第１Ｃｕ拡散防止膜１４上に、第１層間絶縁膜１５を形成する。この際、例えば、第１Ｃｕ拡散防止膜１４上に、厚さが約５０〜５００ｎｍのＳｉＯ２膜又は炭素含有酸化シリコン（ＳｉＯＣ）膜を成膜して第１層間絶縁膜１５を形成する。なお、このような第１層間絶縁膜１５は、例えばＣＶＤ（Chemical Vapor Deposition）法又はスピンコート法で形成することができる。次いで、第１層間絶縁膜１５上にレジスト５０を形成する。その後、フォトリソグラフィ技術を用いて、レジスト５０に対してパターニング処理を施し、第１Ｃｕ配線接合部１８の形成領域のレジスト５０を除去して開口部５０ａを形成する。
次いで、図７に示すように、例えば従来既知のマグネトロン方式のエッチング装置を用いて、パターニング処理されたレジスト５０の側からドライエッチング処理を行い、レジスト５０の開口部５０ａに露出した第１層間絶縁膜１５の領域をエッチングする。このエッチング処理では、図７に示すように、レジスト５０の開口部５０ａの領域の第１層間絶縁膜１５及び第１Ｃｕ拡散防止膜１４を除去し、第１層間絶縁膜１５の開口部１５ａに第１Ｃｕ配線本体１３を露出させる。その後、エッチング処理された面に対して、例えば酸素（Ｏ２）プラズマを用いたアッシング処理、及び、有機アミン系の薬液を用いた洗浄処理を施し、第１層間絶縁膜１５上に残留したレジスト５０及び上記エッチング処理で発生した残留付着物を除去する。
次いで、図８に示すように、第１層間絶縁膜１５上、及び、第１層間絶縁膜１５の開口部１５ａに露出した第１Ｃｕ配線本体１３上に、Ｔｉ、Ｔａ、Ｒｕ又はそれらの窒化物からなる第１Ｃｕバリア層１６を形成する。この際、例えばＲＦ（Radio Frequency）スパッタリング法等の手法を用いて、Ａｒ／Ｎ２雰囲気中で、厚さが約５〜５０ｎｍの第１Ｃｕバリア層１６を形成する。次いで、第１Ｃｕバリア層１６上に、例えばＲＦスパッタリング法等の手法を用いて、第１酸素ゲッタリング層１７を約１〜５０ｎｍの厚さで形成する。その後、第１酸素ゲッタリング層１７上に、例えば電解メッキ法又はスパッタリング法等の手法を用いて、Ｃｕ膜５１を形成する。これらの各種処理により、図８に示すように、第１層間絶縁膜１５の開口部１５ａの領域にＣｕ膜５１が埋め込まれる。
次いで、Ｃｕ膜５１が第１層間絶縁膜１５の開口部１５ａの領域に埋め込まれた状態の成膜部材を、例えばホットプレートやシンターアニール装置等の加熱装置を用いて、窒素雰囲気中又は真空中で、約１００〜４００℃で１〜６０分程度加熱する。この加熱処理は、Ｃｕ膜５１を引き締めて緻密な膜質のＣｕ膜５１を形成するためだけでなく、第１酸素ゲッタリング層１７に含まれるゲッタリング材料をＣｕ膜５１内に拡散させるために行う。それゆえ、この加熱処理により、図９に示すように、第１酸素ゲッタリング層１７に含まれるゲッタリング材料１７ａがＣｕ膜５１内に拡散（分散）する。なお、本実施形態では、Ｃｕ膜５１内に十分な量のゲッタリング材料１７ａが拡散するように、加熱処理の条件を調整する。
そして、図１０に示すように、Ｃｕ膜５１、第１Ｃｕバリア層１６、及び、第１酸素ゲッタリング層１７の不要な部分を化学機械研磨（ＣＭＰ）法により除去する。具体的には、第１層間絶縁膜１５が表面に露出するまで、Ｃｕ膜５１側の表面をＣＭＰ法で研磨する。
本実施形態では、上述した図５〜１０の各種処理を行い、第１配線部１０を作製する。また、本実施形態では、第１配線部１０と同様にして、第２配線部２０を作製する。
そして、図１１に示すように、上述した処理手順で作製された第１配線部１０及び第２配線部２０を貼り合わせる。この貼り合わせ処理の具体的な処理内容は次の通りである。
まず、第１配線部１０の第１Ｃｕ配線接合部１８側の表面、及び、第２配線部２０の第２Ｃｕ配線接合部２８側の表面に対して還元処理を施し、各配線接合部のＣｕ表面の酸化膜（酸化物）を除去する。これにより、各配線接合部のＣｕ表面に清浄なＣｕを露出させる。なお、この際、還元処理としては、例えば蟻酸を用いたウェットエッチング処理、又は、例えばＡｒ、ＮＨ３、Ｈ２等のプラズマを用いたドライエッチング処理が用いられる。
次いで、第１配線部１０の第１Ｃｕ配線接合部１８側の表面と、第２配線部２０の第２Ｃｕ配線接合部２８側の表面とを接触させる（貼り合わせる）。この際、第１Ｃｕ配線接合部１８と第２Ｃｕ配線接合部２８とが対向するように位置合わせを行ってから両者を貼り合わせる。
次いで、第１配線部１０及び第２配線部２０を貼り合わせた状態で、例えばホットプレートやＲＴＡ（Rapid Thermal Annealing）装置等の加熱装置を用いて貼り合わせ部材をアニールして、第１Ｃｕ配線接合部１８と第２Ｃｕ配線接合部２８とを接合する。具体的には、例えば、大気圧のＮ２雰囲気中、又は、真空中で約１００〜４００℃で５分〜２時間程度、貼り合わせ部材を加熱する。この際、第１配線部１０及び第２配線部２０の接合界面Ｓｊ付近に残留する酸素は、接合界面Ｓｊ付近及び各Ｃｕ配線接合部内に予め拡散させたゲッタリング材料１７ａと反応して、金属酸化物１７ｂが生成される。
本実施形態では、このようにして、Ｃｕ−Ｃｕ接合工程を行う。なお、上述したＣｕ−Ｃｕ接合工程以外の半導体装置１の製造工程は、従来の例えば固体撮像装置等の半導体装置の製造方法と同様にすることができる。
上述のように、本実施形態の半導体装置１では、第１配線部１０及び第２配線部２０を接合する前に、予め各Ｃｕ配線接合部の内部及び接合側の面付近に、酸素に対して水素よりも反応し易いゲッタリング材料１７ａを拡散させておく。これにより、第１配線部１０及び第２配線部２０の接合時に行うアニール処理により、接合界面Ｓｊ付近に残留していた酸素が各Ｃｕ配線接合部内のゲッタリング材料１７ａによりトラップされる。この結果、接合界面Ｓｊ付近において、水（水蒸気）、すなわち、ボイドの生成が抑制される。それゆえ、本実施形態では、より信頼性の高いＣｕ―Ｃｕ接合界面を有する半導体装置１を提供することができる。
また、本実施形態では、接合界面Ｓｊ付近のボイドの発生を抑制することができるので、接続抵抗の増大を抑制することができる。この結果、接続抵抗の増大に伴い発生する発熱、及び、処理回路の遅延を抑制することができ、これにより、半導体装置１の処理速度の低下を防止することができる。
さらに、本実施形態では、上述のように、Ｃｕ膜５１を引き締めて緻密な膜質のＣｕ膜５１を形成するための加熱処理と、Ｃｕ膜５１内にゲッタリング材料１７ａを拡散させるための加熱処理とを、１回の加熱処理で実施することができる。それゆえ、本実施形態では、半導体装置１の製造時のプロセス数をより少なくすることができる。
＜３．第２の実施形態＞
第２の実施形態では、図４で説明した上記第１の実施形態の半導体装置１を、上記第１の実施形態とは異なる手法で製造する例を説明する。それゆえ、本実施形態では、半導体装置１の構成の説明は省略し、その製造手法についてのみ説明する。
本実施形態の半導体装置１の製造手法を、図１２〜１８を参照しながら説明する。なお、図１２〜１８では、主に、本実施形態の半導体装置１におけるＣｕ−Ｃｕ接合工程の処理手順のみを示す。それゆえ、図１２〜１８には、Ｃｕ−Ｃｕ接合界面付近の概略断面を示す。また、本実施形態では、第２配線部２０は、第１配線部１０と同様にして作製することができるので、ここでは、説明を簡略化するため、貼り合わせ処理（図１８）以外の処理（図１２〜１７）については、第１配線部１０の処理のみを説明する。なお、Ｃｕ−Ｃｕ接合工程以外の半導体装置１の製造工程は、従来の例えば固体撮像装置等の半導体装置の製造方法と同様にすることができる。
図１２〜１４と、図５〜７との比較から明らかなように、第１ＳｉＯ２層１１、第１Ｃｕバリア膜１２及び第１Ｃｕ配線本体１３からなる配線構造部の形成から第１層間絶縁膜１５のパターニングまでの処理は、上記第１の実施形態と同様である。それゆえ、ここでは、図１２〜１４に示す各処理の説明は省略する。
図１４に示すエッチング処理により第１層間絶縁膜１５の開口部１５ａに第１Ｃｕ配線本体１３を露出させた後、図１５に示すように、第１層間絶縁膜１５の開口部１５ａ側の表面に、上記第１の実施形態と同様にして、第１Ｃｕバリア層１６を形成する。次いで、第１Ｃｕバリア層１６上に、上記第１の実施形態と同様にして、第１酸素ゲッタリング層１７を約１〜５０ｎｍの厚さで形成する。次いで、第１酸素ゲッタリング層１７上に、例えば電解メッキ法又はスパッタリング法等の手法を用いて、Ｃｕ膜５１を形成する。これらの各種処理により、図１５に示すように、第１層間絶縁膜１５の開口部１５ａの領域にＣｕ膜５１が埋め込まれる。
次いで、Ｃｕ膜５１が第１層間絶縁膜１５の開口部１５ａの領域に埋め込まれた状態の成膜部材に対して加熱処理を行い、これにより、Ｃｕ膜５１を引き締めて緻密な膜質のＣｕ膜５１を形成する。なお、この加熱処理は、第１酸素ゲッタリング層１７に含まれるゲッタリング材料がＣｕ膜５１内に拡散しないような加熱条件で行う。
次いで、図１６に示すように、Ｃｕ膜５１、第１Ｃｕバリア層１６、及び、第１酸素ゲッタリング層１７の不要な部分をＣＭＰ法により除去する。具体的には、第１層間絶縁膜１５が表面に露出するまで、Ｃｕ膜５１側の表面をＣＭＰ法で研磨する。これにより、第１Ｃｕ配線接合部１８が形成される。
次いで、上記研磨処理後、例えばホットプレートやシンターアニール装置等の加熱装置を用いて、窒素雰囲気中又は真空中で、約１００〜４００℃で１〜６０分程度加熱する。本実施形態では、この加熱処理により、第１酸素ゲッタリング層１７に含まれるゲッタリング材料１７ａをＣｕ膜５１内に拡散させる。それゆえ、この加熱処理により、図１７に示すように、ゲッタリング材料１７ａが第１Ｃｕ配線接合部１８の接合側表面付近及び内部に拡散（分散）する。
本実施形態では、上述した図１２〜１７の各種処理を行い、第１配線部１０を作製する。また、本実施形態では、第１配線部１０と同様にして、第２配線部２０を作製する。そして、図１８に示すように、上述した処理手順で作製された第１配線部１０及び第２配線部２０を貼り合わせる。この貼り合わせ処理は、上記第１の実施形態で説明した貼り合わせ処理（図１１）と同様であるので、ここでは、その説明を省略する。
本実施形態では、上述のようにして半導体装置１を製造する。上述のように、本実施形態では、上記第１の実施形態と同様に、第１配線部１０及び第２配線部２０を接合する前に、予めＣｕ配線接合部の内部及び接合側の面付近に、酸素に対して水素よりも反応し易いゲッタリング材料１７ａを拡散させておく。それゆえ、本実施形態では、上記第１の実施形態と同様の効果が得られる。
また、上記第１の実施形態では、Ｃｕ膜５１の研磨処理前にゲッタリング材料１７ａの拡散処理を行ったが、本実施形態では、Ｃｕ膜５１の研磨処理後（第１Ｃｕ配線接合部１８の形成後）にゲッタリング材料１７ａの拡散処理を行う。この場合、本実施形態では、ゲッタリング材料１７ａの拡散可能領域（拡散領域の容積）を、上記第１の実施形態のそれより小さくすることができる。それゆえ、例えば、ゲッタリング材料１７ａの有効利用、及び、第１Ｃｕ配線接合部１８内のゲッタリング材料１７ａの濃度調整の容易さ等の観点では、本実施形態の製造手法が上記第１の実施形態のそれより優位である。
ただし、本実施形態では、Ｃｕ膜５１の引き締め処理及びゲッタリング材料１７ａの拡散処理においてそれぞれ別個に加熱処理を行うのに対して、上記第１の実施形態では、上述のように、両方の処理を１回の加熱処理で行うことができる。それゆえ、プロセスの工程数の低減の観点では、上記第１の実施形態の製造手法が本実施形態のそれより優位である。
＜４．第３の実施形態＞
上記第１及び第２の実施形態では、Ｃｕ配線接合部とＣｕバリア層との間に酸素ゲッタリング層を設けた例を説明したが、本実施形態では、Ｃｕ配線接合部とＣｕバリア層との間に酸素ゲッタリング層を設けない構成例を説明する。
［半導体装置の構成］
図１９に、本実施形態に係る例えば固体撮像装置等の半導体装置の一例を示す。図１９は、本実施形態に係る半導体装置のＣｕ−Ｃｕ接合界面付近の概略断面図である。なお、図１９では、説明を簡略化するため、１つのＣｕ−Ｃｕ接合界面付近の概略構成のみを示す。また、図１９に示す本実施形態の半導体装置２において、図４に示す上記第１の実施形態の半導体装置１と同様の構成には、同じ符号を付して示す。
半導体装置２は、図１９に示すように、第１配線部６０（第１半導体部）と、第２配線部７０（第２半導体部）とを備える。そして、本実施形態では、上記第１の実施形態と同様に、第１配線部６０の第１層間絶縁膜１５側の面と、第２配線部７０の第２層間絶縁膜２５側の面とを貼り合わせることにより、半導体装置２が作製される。
第１配線部６０は、第１半導体基板（不図示）、第１ＳｉＯ２層１１、第１Ｃｕバリア膜１２、第１Ｃｕ配線本体１３、第１Ｃｕ拡散防止膜１４、第１層間絶縁膜１５、第１Ｃｕバリア層１６、及び、第１Ｃｕ配線接合部１８（第１の配線）を有する。なお、図１９と図４との比較から明らかなように、本実施形態の第１配線部６０の構成は、第１Ｃｕバリア層１６及び第１Ｃｕ配線接合部１８間に、酸素ゲッタリング層を設けないこと以外は、上記第１の実施形態の第１配線部１０の構成と同様である。
一方、第２配線部７０は、第２半導体基板（不図示）、第２ＳｉＯ２層２１、第２Ｃｕバリア膜２２、第２Ｃｕ配線本体２３、第２Ｃｕ拡散防止膜２４、第２層間絶縁膜２５、第２Ｃｕバリア層２６、及び、第２Ｃｕ配線接合部２８（第２の配線）を有する。なお、図１９と図４との比較から明らかなように、本実施形態の第２配線部７０の構成は、第２Ｃｕバリア層２６及び第２Ｃｕ配線接合部２８間に、酸素ゲッタリング層を設けないこと以外は、上記第１の実施形態の第２配線部２０の構成と同様である。
本実施形態の半導体装置２では、図１９に示すように、電流４０は、第２配線部２０の第２Ｃｕ配線本体２３から第２Ｃｕバリア層２６を介して、第２Ｃｕ配線接合部２８及び第１Ｃｕ配線接合部１８の接合部に流れ込む。そして、第２Ｃｕ配線接合部２８及び第１Ｃｕ配線接合部１８の接合部に流れ込んだ電流４０は、第１Ｃｕバリア層１６を介して、第１Ｃｕ配線本体１３に流れ込む。
［半導体装置の製造手法（Ｃｕ−Ｃｕ接合手法）］
次に、本実施形態の半導体装置２の製造手法を、図２０〜２９を参照しながら説明する。図２０〜２９では、主に、本実施形態の半導体装置２におけるＣｕ−Ｃｕ接合工程の処理手順のみを示す。それゆえ、図２０〜２９には、Ｃｕ−Ｃｕ接合界面付近の概略断面を示す。また、本実施形態では、第２配線部７０は、第１配線部６０と同様にして作製することができるので、ここでは、説明を簡略化するため、貼り合わせ処理（図２９）以外の処理（図２０〜２８）については、第１配線部１０の処理のみを説明する。なお、Ｃｕ−Ｃｕ接合工程以外の半導体装置２の製造工程は、従来の例えば固体撮像装置等の半導体装置の製造方法と同様にすることができる。
図２０〜２２と、図５〜７との比較から明らかなように、第１ＳｉＯ２層１１、第１Ｃｕバリア膜１２及び第１Ｃｕ配線本体１３からなる配線構造部の形成から第１層間絶縁膜１５のパターニングまでの処理は、上記第１の実施形態と同様である。それゆえ、ここでは、図２０〜２２に示す各処理の説明は省略する。
図２２に示すエッチング処理により第１層間絶縁膜１５の開口部１５ａに第１Ｃｕ配線本体１３を露出させた後、図２３に示すように、第１層間絶縁膜１５の開口部１５ａ側の表面に、上記第１の実施形態と同様にして、第１Ｃｕバリア層１６を形成する。次いで、第１Ｃｕバリア層１６上に、上記第１の実施形態と同様にして、Ｃｕ膜５１を形成する。これらの各種処理により、図２３に示すように、第１層間絶縁膜１５の開口部１５ａの領域にＣｕ膜５１が埋め込まれる。
次いで、Ｃｕ膜５１が第１層間絶縁膜１５の開口部１５ａの領域に埋め込まれた状態の成膜部材に対して、例えばホットプレートやアニール装置等の加熱装置を用いて、約１００〜４００℃で１〜６０分程度加熱する。これにより、Ｃｕ膜５１を引き締めて、緻密な膜質のＣｕ膜５１を形成する。
次いで、図２４に示すように、Ｃｕ膜５１、及び、第１Ｃｕバリア層１６の不要な部分をＣＭＰ法により除去する。具体的には、第１層間絶縁膜１５が表面に露出するまで、Ｃｕ膜５１側の表面をＣＭＰ法で研磨する。これにより、第１Ｃｕ配線接合部１８が形成される。
次いで、第１配線部６０の第１Ｃｕ配線接合部１８側の表面に対して還元処理を施し、第１Ｃｕ配線接合部１８の表面の酸化膜（酸化物）を除去する。具体的には、第１Ｃｕ配線接合部１８の表面に対して例えば蟻酸を用いたウェットエッチング処理、又は、例えばＡｒ、ＮＨ３、Ｈ２等のプラズマを用いたドライエッチング処理を行い、これにより、第１Ｃｕ配線接合部１８の表面に清浄なＣｕを露出する。
次いで、図２５に示すように、還元処理が施された第１層間絶縁膜１５の第１Ｃｕ配線接合部１８側の表面に、例えばＲＦスパッタリング法等の手法を用いて、第１酸素ゲッタリング層６１を約１〜５０ｎｍの厚さで形成する。なお、本実施形態では、第１酸素ゲッタリング層６１の形成前に、例えばＡｒガス等の不活性ガスを用いて、第１層間絶縁膜１５の第１Ｃｕ配線接合部１８側の表面に対してスパッタ処理を施すことが好ましい。
次いで、第１酸素ゲッタリング層６１上にレジスト６２を形成する。その後、フォトリソグラフィ技術を用いて、レジスト６２に対してパターニング処理を施し、図２６に示すように、第１Ｃｕ配線接合部１８及び第１Ｃｕバリア層１６の形成領域上にのみレジスト６２を残し、それ以外の領域に形成されたレジスト６２を除去する。
次いで、例えば、従来既知の容量結合型（ＩＣＰ：Induced Coupled Plasma）のエッチング装置を用いて、第１酸素ゲッタリング層６１をドライエッチングする。これにより、図２７に示すように、レジスト６２で覆われていない第１酸素ゲッタリング層６１の部分が除去される。その後、ＮＭＰ（N-methylpyrrolidone）又はシンナー等の有機溶剤及びフッ化アンモン系の溶液を用いて薬液処理を施し、第１層間絶縁膜１５上に残留したレジスト６２及び上記エッチング処理で発生した残留付着物を完全に除去する。
次いで、上述のようして第１酸素ゲッタリング層６１が形成された成膜部材を、例えばホットプレートやＲＴＡ装置等の加熱装置を用いて、例えば、大気圧のＮ２雰囲気中、又は、真空中で約１００〜４００℃で１分〜２時間程度加熱する。本実施形態では、この加熱処理により、図２８に示すように、第１酸素ゲッタリング層６１に含まれるゲッタリング材料１７ａを第１Ｃｕ配線接合部１８内に拡散させる。
本実施形態では、上述した図２０〜２８の各種処理を行い、第１配線部６０を作製する。また、本実施形態では、第１配線部６０と同様にして、第２配線部７０を作製する。そして、図２９に示すように、上述した処理手順で作製された第１配線部６０及び第２配線部７０を貼り合わせる。この貼り合わせ処理は、上記第１の実施形態で説明した貼り合わせ処理（図１１）と同様であるので、ここでは、その説明を省略する。なお、図２９には示さないが、第１配線部６０及び第２配線部７０を貼り合わせた際、接合界面Ｓｊには酸素ゲッタリング層が残る。しかしながら、酸素ゲッタリング層は数ｎｍ程度の非常に薄い膜であるので、接合時に接合界面Ｓｊ付近のＣｕ配線接合部に酸素ゲッタリング層が吸収された状態となり、接合界面Ｓｊには段差はほぼ生じない。
本実施形態では、上述のようにして半導体装置２を製造する。上述のように、本実施形態では、上記第１の実施形態と同様に、第１配線部６０及び第２配線部７０を接合する前に、予めＣｕ配線接合部の内部及び接合側の面付近に、酸素に対して水素よりも反応し易いゲッタリング材料１７ａを拡散させておく。それゆえ、本実施形態では、上記第１の実施形態と同様の効果が得られる。
また、本実施形態では、上記第２の実施形態と同様に、ゲッタリング材料１７ａの拡散可能領域は、Ｃｕ配線接合部となり、上記第１の実施形態におけるゲッタリング材料１７ａの拡散可能領域より小さくなる。それゆえ、本実施形態では、上記第２の実施形態と同様の効果が得られる。
さらに、本実施形態では、Ｃｕ配線接合部の接合側の面に酸素ゲッタリング層を設けて、ゲッタリング材料１７ａをＣｕ接合部内に拡散させる。それゆえ、本実施形態では、Ｃｕ−Ｃｕ接合界面付近に、より高濃度でゲッタリング材料１７ａを拡散させることができる。この結果、本実施形態では、接合界面Ｓｊ付近に残留した酸素をより効率よくゲッタリング材料１７ａでトラップすることができる。
＜５．第４の実施形態＞
第４の実施形態では、図１９で説明した上記第３の実施形態の半導体装置２を、上記第３の実施形態とは異なる手法で製造する例を説明する。それゆえ、本実施形態では、半導体装置２の構成の説明は省略し、その製造手法についてのみ説明する。
本実施形態の半導体装置２の製造手法を、図３０〜３８を参照しながら説明する。なお、図３０〜３８では、主に、本実施形態の半導体装置２におけるＣｕ−Ｃｕ接合工程の処理手順のみを示す。それゆえ、図３０〜３８には、Ｃｕ−Ｃｕ接合界面付近の概略断面を示す。また、本実施形態では、第２配線部７０は、第１配線部６０と同様にして作製することができるので、ここでは、説明を簡略化するため、貼り合わせ処理（図３８）以外の処理（図３０〜３７）については、第１配線部１０の処理のみを説明する。なお、Ｃｕ−Ｃｕ接合工程以外の半導体装置２の製造工程は、従来の例えば固体撮像装置等の半導体装置の製造方法と同様にすることができる。
図３０〜３４と、図２０〜２４との比較から明らかなように、第１ＳｉＯ２層１１、第１Ｃｕバリア膜１２及び第１Ｃｕ配線本体１３からなる配線構造部の形成及び洗浄から第１Ｃｕ配線接合部１８の形成までの処理は、上記第３の実施形態と同様である。それゆえ、ここでは、図３０〜３４に示す各処理の説明は省略する。
図３４に示す処理で第１Ｃｕ配線接合部１８の表面を洗浄した後、第１Ｃｕ配線接合部１８及び第１層間絶縁膜１５の表面上にレジスト６３を形成する。その後、フォトリソグラフィ技術を用いて、レジスト６３に対してパターニング処理を施し、図３５に示すように、第１Ｃｕ配線接合部１８及び第１Ｃｕバリア層１６の形成領域に開口部を設け、それ以外の領域にはレジスト６３を残す。次いで、第１Ｃｕバリア層１６、第１Ｃｕ配線接合部１８及びレジスト６３上に、上記第１の実施形態と同様にして、第１酸素ゲッタリング層６４を約１〜５０ｎｍの厚さで形成する。
次いで、第１酸素ゲッタリング層６４が形成された成膜部材に対して、ＮＭＰ又はシンナー等の有機溶剤及びフッ化アンモン系の溶液を用いて薬液処理（例えばリフトオフ処理等）を施す。これにより、第１層間絶縁膜１５上に残留したレジスト６３及びその表面に形成された第１酸素ゲッタリング層６４の不要部分を除去する。また、この際、薬液処理により、エッチング処理で発生した残留付着物を完全に除去する。これにより、図３６に示すように、第１Ｃｕ配線接合部１８及び第１Ｃｕバリア層１６の形成領域上にのみ第１酸素ゲッタリング層６４が残った状態となる。
次いで、第１酸素ゲッタリング層６４が残った状態の成膜部材に対して、例えばホットプレートやＲＴＡ装置等の加熱装置を用いて、例えば、大気圧のＮ２雰囲気中、又は、真空中で約１００〜４００℃で１分〜２時間程度加熱する。この加熱処理により、図３７に示すように、第１酸素ゲッタリング層６４に含まれるゲッタリング材料１７ａを第１Ｃｕ配線接合部１８内に拡散させる。
本実施形態では、上述した図３０〜３７の各種処理を行い、第１配線部６０を作製する。また、本実施形態では、第１配線部６０と同様にして、第２配線部７０を作製する。そして、図３８に示すように、上述した処理手順で作製された第１配線部６０及び第２配線部７０を、上記第３の実施形態（上記第１の実施形態）と同様にして貼り合わせる。
本実施形態では、上述のようにして半導体装置２を製造する。上述のように、本実施形態では、上記第１の実施形態と同様に、第１配線部６０及び第２配線部７０を接合する前に、予めＣｕ配線接合部の内部及び接合側の面付近に、酸素に対して水素よりも反応し易いゲッタリング材料１７ａを拡散させておく。それゆえ、本実施形態では、上記第１の実施形態と同様の効果が得られる。
また、本実施形態では、上記第２の実施形態と同様に、ゲッタリング材料１７ａの拡散可能領域は、Ｃｕ配線接合部となり、上記第１の実施形態におけるゲッタリング材料１７ａの拡散可能領域より小さくなる。それゆえ、本実施形態では、上記第２の実施形態と同様の効果が得られる。
また、本実施形態では、上記第３の実施形態と同様に、Ｃｕ−Ｃｕ接合界面付近に、より高濃度でゲッタリング材料１７ａを拡散させることができる。それゆえ、本実施形態では、上記第３の実施形態と同様の効果が得られる。
さらに、本実施形態では、図３５から図３６に至る処理において、レジスト６３、及び、第１酸素ゲッタリング層６４の不要部分を除去する際、エッチング処理ではなく、有機溶剤等を用いた薬液処理（リフトオフ法）を行う。それゆえ、本実施形態では、半導体装置２をより簡易に製造することができる。
＜６．各種変形例＞
ここで、上述した各種実施形態のＣｕ−Ｃｕ接合手法及び半導体装置の変形例を説明する。
［変形例１］
上記第１〜第４の実施形態では、第１Ｃｕ配線接合部１８の接合面のサイズと、第２Ｃｕ配線接合部２８の接合面のサイズとが同じである例を説明したが、本開示はこれに限定されず、互いに異なるサイズでもよい。図３９に、その一例（変形例１）を示す。図３９は、変形例１の半導体装置３のＣｕ−Ｃｕ接合界面付近の概略断面図である。なお、図３９に示す半導体装置３において、図４に示す上記第１及び第２の実施形態の半導体装置１と同様の構成には同じ符号を付して示す。
図３９に示す例では、第２配線部８０の第２Ｃｕ配線接合部８１の接合面のサイズを、第１配線部１０の第１Ｃｕ配線接合部１８の接合面のサイズより小さくする。なお、これ以外の構成は、上記第１及び第２の実施形態の構成と同様である。このような構成においても、上記第１及び第２の実施形態と同様に、接合界面Ｓｊ付近に残留していた酸素を、接合界面Ｓｊ付近に拡散したゲッタリング材料１７ａでトラップすることができる。それゆえ、本実施形態では、上記第１及び第２の実施形態と同様の効果が得られる。
なお、図３９には、第２Ｃｕ配線接合部８１の接合面のサイズを第１Ｃｕ配線接合部１８の接合面のサイズより小さくし例を示したが、本開示はこれに限定されない。例えば、第２Ｃｕ配線接合部８１の接合面のサイズを第１Ｃｕ配線接合部１８の接合面のサイズより大きくしてもよい。
また、図３９には、上記第１及び第２の実施形態の半導体装置１（図４）において、第１Ｃｕ配線接合部１８の接合面のサイズと、第２Ｃｕ配線接合部２８の接合面のサイズとを変える例を説明したが、本開示はこれに限定されない。上記第３及び第４の実施形態の半導体装置２（図１９）において、第１Ｃｕ配線接合部１８の接合面のサイズと、第２Ｃｕ配線接合部２８の接合面のサイズとを変えてもよい。
さらに、上記第１〜第４の実施形態では、同じサイズの第１Ｃｕ配線接合部１８と第２Ｃｕ配線接合部２８とが、位置ずれなく接合されている例を説明したが、本開示はこれに限定されない。第１Ｃｕ配線接合部１８と第２Ｃｕ配線接合部２８との間に電気的接続が維持される範囲内であれば、両者の接合位置がずれていてもよい。
［変形例２］
上記第３及び第４の実施形態の半導体装置２（図１９）では、各Ｃｕ配線接合部の表面に形成された酸素ゲッタリング層の膜厚が薄く、接合界面Ｓｊに段差が発生しない例を説明した。しかしながら、例えば、各Ｃｕ配線接合部の表面に形成する酸素ゲッタリング層が厚い場合には、第１配線部６０及び第２配線部７０を貼り合わせた後、接合界面Ｓｊに段差が発生する場合もある。それゆえ、このような場合には、接合界面Ｓｊの段差の発生を防止するために、各Ｃｕ配線接合部の表面を酸素ゲッタリング層の厚さだけ、さらに除去し、そのＣｕ配線接合部の表面上に酸素ゲッタリング層を形成してもよい。
図４０に、そのような手法で第１酸素ゲッタリング層が第１Ｃｕ配線接合部の表面上に形成された成膜部材の概略断面図を示す。図４０に示す例では、図２５に示す上記第３の実施形態の処理において、まず、第１Ｃｕ配線接合部８５の表面を第１酸素ゲッタリング層８６の厚さだけ、例えばエッチング処理等によりさらに除去する。これにより、第１Ｃｕ配線接合部８５の表面は、第１層間絶縁膜１５（第１Ｃｕバリア層１６）の表面より第１Ｃｕ配線本体１３側に位置することになる。その後、第１Ｃｕ配線接合部８５上に第１酸素ゲッタリング層８６を形成すると、図４０に示すように、第１Ｃｕ配線接合部８５上における第１酸素ゲッタリング層８６の表面位置と、第１層間絶縁膜１５（第１Ｃｕバリア層１６）の表面位置とが同じになる。
このような手法で各Ｃｕ配線接合部を作製することにより、酸素ゲッタリング層の膜厚を厚くしても、第１配線部６０及び第２配線部７０を貼り合わせた後、接合界面Ｓｊに段差は発生しない。
なお、図４０には、この例の酸素ゲッタリング層の作製手法を、上記第３の実施形態の半導体装置２の作製手法に適用する例を説明したが、本開示はこれに限定さいれない。例えば、この例の酸素ゲッタリング層の作製手法を、上記第４の実施形態の半導体装置２の作製手法に適用してもよい。また、本開示では、例えば、この例の酸素ゲッタリング層の作製手法に加えて、さらに上記変形例１の構成を上記第３及び第４の実施形態に加えてもよい。
［変形例３］
上記各種実施形態、及び、上記各種変形例では、Ｃｕ配線接合部に接して酸素ゲッタリング層を形成し、その成膜部材をアニールすることにより、Ｃｕ配線接合部内にゲッタリング材料を拡散（分散）させる例を説明した。しかしながら、本開示はこれに限定されず、例えば、イオン注入法により、Ｃｕ配線接合部内にゲッタリング材料を拡散（分散）させてもよい。
また、例えば、Ｃｕ配線接合部をスパッタリング法で形成する場合、Ｃｕ配線接合部の形成時にゲッタリング材料も同時スパッタすることにより、Ｃｕ配線接合部内にゲッタリング材料を拡散（分散）させてもよい。ただし、この場合、Ｃｕ配線接合部のアスペクト比（深さ）が大きくなると、ゲッタリング材料がＣｕ配線接合部内部に入射し難くなる可能性もある。それゆえ、Ｃｕ配線接合部のアスペクト比（深さ）が大きい場合には、上記各種実施形態のように、Ｃｕ配線接合部に接して酸素ゲッタリング層を形成することが好ましい。
［変形例４］
上記各種実施形態、及び、上記各種変形例では、第１Ｃｕ配線接合部及び第２Ｃｕ配線接合部の両方に、ゲッタリング材料を拡散させる例を説明したが、本開示はこれに限定されない。例えば、Ｃｕ配線接合部に拡散させるゲッタリング材料の濃度、プロセスの制限等の条件を考慮して第１Ｃｕ配線接合部及び第２Ｃｕ配線接合部の一方にのみゲッタリング材料を拡散させてもよい。
より具体的には、例えば図４０に示す変形例２の半導体装置では、第１酸素ゲッタリング層８６の厚さを考慮して、第１Ｃｕ配線接合部８５の表面を第１層間絶縁膜１５の表面より第１Ｃｕ配線本体１３側に位置させるためのエッチング処理が別途追加される。このように場合には、プロセス数をより低減（プロセスの制限）するために、第１Ｃｕ配線接合部及び第２Ｃｕ配線接合部の一方にのみゲッタリング材料を拡散させることが好ましい。
［変形例５］
上記各種実施形態、及び、上記各種変形例では、配線膜がＣｕ膜である例を説明したが、本開示はこれに限定されない。図２（ａ）〜（ｄ）で説明した配線膜間の接合界面Ｓｊに発生するボイドの問題は、Ｃｕ膜に限らず、配線膜が粒界を有する金属膜であれば、任意の金属膜で発生し得る。それゆえ、上記各種実施形態、及び、上記各種変形例で説明したＣｕ−Ｃｕ接合の手法は、配線膜が粒界を有する金属膜同士を接合する場合にも用いることができ、同様の効果が得られる。それゆえ、配線膜が、例えば、Ａｌ、Ｗ、Ｔｉ、ＴｉＮ、Ｔａ、ＴａＮ、Ｒｕ等で形成された膜、又は、これらの積層膜で構成されていてもよい。
［変形例６］
上記各種実施形態、及び、上記各種変形例では、２つの配線膜（Ｃｕ膜）間の接合手法を半導体装置に適用する例を説明したが、本開示は、これに限定されない。例えば、半導体以外の材料で形成された２枚の基板上にそれぞれ設けられた２つの配線膜を接合する場合にも、上記各種実施形態、及び、上記各種変形例の配線膜（Ｃｕ膜）の接合手法を適用することができ、同様の効果が得られる。
＜７．各種応用例＞
上記各種実施形態及び各種変形例で説明した半導体装置及びその製造手法（Ｃｕ−Ｃｕ接合手法）は、製造時に２枚の基板を貼り合わせてＣｕ−Ｃｕ接合処理を必要とする各種電子デバイスに適用可能である。特に、上述した各種実施形態及び上記各種変形例のＣｕ−Ｃｕ接合手法は、例えば、固体撮像装置の製造に好適である。
［応用例１］
図４１に、上記各種実施形態及び各種変形例で説明した半導体装置及びその製造手法が適用可能な半導体イメージセンサ・モジュールの構成例を示す。図４１に示す半導体イメージセンサ・モジュール２００は、第１半導体チップ２０１と、第２半導体チップ２０２とを接合して構成される。
第１半導体チップ２０１は、フォトダイオード形成領域２０３と、トランジスタ形成領域２０４と、アナログ／デジタル変換器アレイ２０５とを内蔵する。そして、フォトダイオード形成領域２０３、トランジスタ形成領域２０４及びアナログ／デジタル変換器アレイ２０５はこの順で積層される。
また、アナログ／デジタル変換器アレイ２０５には、貫通コンタクト部２０６が形成される。貫通コンタクト部２０６は、その一方の端部が、アナログ／デジタル変換器アレイ２０５の第２半導体チップ２０２側の表面に露出するように形成される。
一方、第２半導体チップ２０２は、メモリアレイで構成され、その内部には、コンタクト部２０７が形成される。コンタクト部２０７は、その一方の端部が、第２半導体チップ２０２の第１半導体チップ２０１側の表面に露出するように形成される。
そして、貫通コンタクト部２０６とコンタクト部２０７とを突き合わせた状態で、加熱圧着することにより、第１半導体チップ２０１と第２半導体チップ２０２とが接合され、半導体イメージセンサ・モジュール２００が作製される。このような構成の半導体イメージセンサ・モジュール２００では、単位面積当たりの画素数を増やすことができるとともに、その厚さを薄くすることができる。
この例の半導体イメージセンサ・モジュール２００では、例えば第１半導体チップ２０１と第２半導体チップ２０２との接合工程において、上記各種実施形態及び各種変形例のＣｕ−Ｃｕ接合手法を適用することができる。この場合には、第１半導体チップ２０１及び第２半導体チップ２０２間の接合界面でのボイドの発生を防止することができ、これにより、半導体イメージセンサ・モジュール２００の信頼性を向上させることができる。
［応用例２］
図４２に、上記各種実施形態及び各種変形例で説明した半導体装置及びその製造手法が適用可能な裏面照射型の固体撮像装置の要部の概略断面図を示す。
図４２に示す固体撮像装置３００は、半製品状態の画素アレイを備えた第１の半導体基板３１０と、半製品状態のロジック回路を備えた第２の半導体基板３２０とを接合して構成される。なお、図４２に示す固体撮像装置３００では、第１の半導体基板３１０の第２の半導体基板３２０側とは反対側の表面上に、平坦化膜３３０、オンチップカラーフィルタ３３１及びオンチップマイクロレンズ３３２がこの順で積層される。
第１の半導体基板３１０は、Ｐ型の半導体ウエル領域３１１及び多層配線層３１２を有し、平坦化膜３３０側に、半導体ウエル領域３１１が配置される。半導体ウエル領域３１１内には、例えばフォトダイオード（ＰＤ）、フローティングディフュージョン（ＦＤ）、画素を構成するＭＯＳトランジスタ（Ｔｒ１，Ｔｒ２）、及び、制御回路を構成するＭＯＳトランジスタ（Ｔｒ３，Ｔｒ４）が形成される。また、多層配線層３１２内には、層間絶縁膜３１３を介して形成された複数のメタル配線３１４、及び、メタル配線３１４と対応するＭＯＳトランジスタとを接続するために層間絶縁膜３１３に形成された接続導体３１５が形成される。
一方、第２の半導体基板３２０は、例えばシリコン基板の表面に形成された半導体ウエル領域３２１と、半導体ウエル領域３２１の第１の半導体基板３１０側に形成された多層配線層３２２とを有する。半導体ウエル領域３２１には、ロジック回路を構成するＭＯＳトランジスタ（Ｔｒ６，Ｔｒ７，Ｔｒ８）が形成される。また、多層配線層３２２内には、層間絶縁膜３２３を介して形成された複数のメタル配線３２４、及び、メタル配線３２４と対応するＭＯＳトランジスタとを接続するために層間絶縁膜３２３に形成された接続導体３２５が形成される。
上述した構成の裏面照射型の固体撮像装置３００にも、上述した本開示に係る各種実施形態及び上記各種変形例のＣｕ−Ｃｕ接合手法を適用することができる。
［応用例３］
上記各種実施形態及び各種変形例のＣｕ−Ｃｕ接合手法が適用された固体撮像装置は、例えば、デジタルカメラやビデオカメラ等のカメラシステム、撮像機能を有する携帯電話、又は、撮像機能を備えた他の機器などの電子機器に適用することができる。応用例３では、電子機器の一構成例として、カメラを例に挙げ説明する。
図４３に、応用例３に係るカメラの概略構成を示す。なお、図４３には、静止画像又は動画を撮影することのできるビデオカメラの構成例を示す。
この例のカメラ４００は、固体撮像装置４０１と、固体撮像装置４０１の受光センサ部に入射光を導く光学系４０２と、固体撮像装置４０１及び光学系４０２間に設けられたシャッタ装置４０３と、固体撮像装置４０１を駆動する駆動回路４０４とを備える。さらに、カメラ４００は、固体撮像装置４０１の出力信号を処理する信号処理回路４０５を備える。
固体撮像装置４０１は、上述した本開示に係る各種実施形態及び各種変形例のＣｕ−Ｃｕ接合手法を用いて作製される。その他の各部の構成及び機能は次の通りである。
光学系（光学レンズ）４０２は、被写体からの像光（入射光）を固体撮像装置４０１の撮像面（不図示）上に結像させる。これにより、固体撮像装置４０１内に、一定期間、信号電荷が蓄積される。なお、光学系４０２は、複数の光学レンズを含む光学レンズ群で構成してもよい。また、シャッタ装置４０３は、入射光の固体撮像装置４０１への光照射期間及び遮光期間を制御する。
駆動回路４０４は、固体撮像装置４０１及びシャッタ装置４０３に駆動信号を供給する。そして、駆動回路４０４は、供給した駆動信号により、固体撮像装置４０１の信号処理回路４０５への信号出力動作、及び、シャッタ装置４０３のシャッタ動作を制御する。すなわち、この例では、駆動回路４０４から供給される駆動信号（タイミング信号）により、固体撮像装置４０１から信号処理回路４０５への信号転送動作を行う。
信号処理回路４０５は、固体撮像装置４０１から転送された信号に対して、各種の信号処理を施す。そして、各種信号処理が施された信号（映像信号）は、メモリなどの記憶媒体（不図示）に記憶される、又は、モニタ（不図示）に出力される。
なお、本開示は、以下のような構成を取ることもできる。
（１）
第１の配線を含む第１半導体部と、
前記第１半導体部と貼り合わせて設けられ、前記第１の配線と電気的に接合された第２の配線を含む第２半導体部と、
酸素に対して水素よりも反応し易い金属材料と酸素とが反応して生成され、前記第１の配線及び前記第２の配線の接合界面、並びに、前記第１の配線及び前記第２の配線の少なくとも一方の内部を含む領域に拡散した金属酸化物と
を備える半導体装置。
（２）
前記金属材料と前記酸素とが反応して前記金属酸化物を生成する際に必要な生成エネルギーが、前記水素と前記酸素とが反応して水を生成する際に必要な生成エネルギーより小さい
（１）に記載の半導体装置。
（３）
前記金属材料が、Ｆｅ、Ｍｎ、Ｖ、Ｃｒ、Ｍｇ、Ｓｉ、Ｃｅ、Ｔｉ及びＡｌからなる群から選ばれる少なくとも一つの金属材料である
（２）に記載の半導体装置。
（４）
前記第１の配線及び前記第２の配線は、ともにＣｕ配線である
（１）〜（３）のいずれか一項に記載の半導体装置。
（５）
さらに、前記第１の配線及び第２の配線の少なくとも一方に接して形成され、前記金属材料を含む酸素ゲッタリング層を備える
（１）〜（４）のいずれか一項に記載の半導体装置。
（６）
前記第１の配線及び第２の配線の接合界面に、前記酸素ゲッタリング層が設けられている
（５）に記載の半導体装置。
（７）
第１の配線を含む第１配線部と、
前記第１配線部と貼り合わせて設けられ、前記第１の配線と電気的に接合された第２の配線を含む第２配線部と、
酸素に対して水素よりも反応し易い金属材料と酸素とが反応して生成され、前記第１の配線及び前記第２の配線の接合界面、並びに、前記第１の配線及び前記第２の配線の少なくとも一方の内部を含む領域に拡散した金属酸化物と
を備える電子デバイス。
（８）
第１の配線を含む第１半導体部と、第２の配線を含む第２半導体部とを備える半導体装置の製造方法であって、
前記第１の配線及び前記第２の配線の少なくとも一方の内部に、酸素に対して水素よりも反応し易い金属材料を拡散するステップと、
前記第１の配線と前記第２の配線とが電気的に接続されるように、前記第１半導体部と前記第２半導体部とを貼り合わせるステップと、
前記第１半導体部と前記第２半導体部とを貼り合わせた状態で加熱して、前記金属材料と前記酸素とを反応させるステップと
を含む半導体装置の製造方法。
１，２…半導体装置、１０，６０…第１配線部、１１…第１ＳｉＯ２層、１２…第１Ｃｕバリア膜、１３…第１Ｃｕ配線本体、１４…第１Ｃｕ拡散防止膜、１５…第１層間絶縁膜、１６…第１Ｃｕバリア層、１７…第１酸素ゲッタリング層、１７ａ…ゲッタリング材料、１７ｂ…金属酸化物、１８…第１Ｃｕ配線接合部、２０，７０…第２配線部、２１…第２ＳｉＯ２層、２２…第２Ｃｕバリア膜、２３…第２Ｃｕ配線本体、２４…第２Ｃｕ拡散防止膜、２５…第２層間絶縁膜、２６…第２Ｃｕバリア層、２７…第２酸素ゲッタリング層、２８…第２Ｃｕ配線接合部

Claims (8)

  1. 第１の配線を含む第１半導体部と、
    前記第１半導体部と貼り合わせて設けられ、前記第１の配線と電気的に接合された第２の配線を含む第２半導体部と、
    酸素に対して水素よりも反応し易い金属材料と酸素とが反応して生成され、前記第１の配線及び前記第２の配線の接合界面、並びに、前記第１の配線及び前記第２の配線の少なくとも一方の内部を含む領域に拡散した金属酸化物と
    を備える半導体装置。
  2. 前記金属材料と前記酸素とが反応して前記金属酸化物を生成する際に必要な生成エネルギーが、前記水素と前記酸素とが反応して水を生成する際に必要な生成エネルギーより小さい
    請求項１に記載の半導体装置。
  3. 前記金属材料が、Ｆｅ、Ｍｎ、Ｖ、Ｃｒ、Ｍｇ、Ｓｉ、Ｃｅ、Ｔｉ及びＡｌからなる群から選ばれる少なくとも一つの金属材料である
    請求項２に記載の半導体装置。
  4. 前記第１の配線及び前記第２の配線は、ともにＣｕ配線である
    請求項１に記載の半導体装置。
  5. さらに、前記第１の配線及び第２の配線の少なくとも一方に接して形成され、前記金属材料を含む酸素ゲッタリング層を備える
    請求項１に記載の半導体装置。
  6. 前記第１の配線及び第２の配線の接合界面に、前記酸素ゲッタリング層が設けられている
    請求項５に記載の半導体装置。
  7. 第１の配線を含む第１配線部と、
    前記第１配線部と貼り合わせて設けられ、前記第１の配線と電気的に接合された第２の配線を含む第２配線部と、
    酸素に対して水素よりも反応し易い金属材料と酸素とが反応して生成され、前記第１の配線及び前記第２の配線の接合界面、並びに、前記第１の配線及び前記第２の配線の少なくとも一方の内部を含む領域に拡散した金属酸化物と
    を備える電子デバイス。
  8. 第１の配線を含む第１半導体部と、第２の配線を含む第２半導体部とを備える半導体装置の製造方法であって、
    前記第１の配線及び前記第２の配線の少なくとも一方の内部に、酸素に対して水素よりも反応し易い金属材料を拡散するステップと、
    前記第１の配線と前記第２の配線とが電気的に接続されるように、前記第１半導体部と前記第２半導体部とを貼り合わせるステップと、
    前記第１半導体部と前記第２半導体部とを貼り合わせた状態で加熱して、前記金属材料と前記酸素とを反応させるステップと
    を含む半導体装置の製造方法。
JP2011066256A 2011-03-24 2011-03-24 半導体装置、電子デバイス、及び、半導体装置の製造方法 Pending JP2012204501A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2011066256A JP2012204501A (ja) 2011-03-24 2011-03-24 半導体装置、電子デバイス、及び、半導体装置の製造方法
US13/416,412 US8664763B2 (en) 2011-03-24 2012-03-09 Semiconductor apparatus, electronic device, and method of manufacturing semiconductor apparatus
CN2012100701036A CN102693992A (zh) 2011-03-24 2012-03-16 半导体装置、电子器件以及制造半导体装置的方法
US14/162,140 US9379006B2 (en) 2011-03-24 2014-01-23 Semiconductor apparatus, electronic device, and method of manufacturing semiconductor apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011066256A JP2012204501A (ja) 2011-03-24 2011-03-24 半導体装置、電子デバイス、及び、半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2012204501A true JP2012204501A (ja) 2012-10-22

Family

ID=46859347

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011066256A Pending JP2012204501A (ja) 2011-03-24 2011-03-24 半導体装置、電子デバイス、及び、半導体装置の製造方法

Country Status (3)

Country Link
US (2) US8664763B2 (ja)
JP (1) JP2012204501A (ja)
CN (1) CN102693992A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015099917A (ja) * 2013-10-16 2015-05-28 須賀　唯知 基板接合方法及び基板接合体
US9287251B2 (en) 2014-07-18 2016-03-15 Samsung Electronics Co., Ltd. Method of manufacturing a semiconductor device
JP2016508181A (ja) * 2012-12-10 2016-03-17 サエス・ゲッターズ・エッセ・ピ・ア 反応性ガスへの暴露の後に再活性化可能な非蒸発性ゲッター合金
JP2019535144A (ja) * 2016-10-13 2019-12-05 ソイテックＳｏｉｔｅｃ シリコンオンインシュレータウェハの埋め込み酸化膜を溶解するための方法
JP2020057810A (ja) * 2019-12-23 2020-04-09 エーファウ・グループ・エー・タルナー・ゲーエムベーハー 基板をボンディングする装置および方法
WO2020116040A1 (ja) * 2018-12-04 2020-06-11 ソニーセミコンダクタソリューションズ株式会社 半導体装置及び電子機器
WO2024203724A1 (ja) * 2023-03-24 2024-10-03 国立大学法人大阪大学 接合部材の製造方法および接合装置

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5994274B2 (ja) * 2012-02-14 2016-09-21 ソニー株式会社 半導体装置、半導体装置の製造方法、及び、電子機器
TWI631854B (zh) * 2013-08-05 2018-08-01 日商新力股份有限公司 Conversion device, imaging device, electronic device, conversion method
FR3017993B1 (fr) 2014-02-27 2017-08-11 Commissariat Energie Atomique Procede de realisation d'une structure par assemblage d'au moins deux elements par collage direct
JP6335099B2 (ja) * 2014-11-04 2018-05-30 東芝メモリ株式会社 半導体装置および半導体装置の製造方法
WO2017061273A1 (ja) * 2015-10-05 2017-04-13 ソニー株式会社 撮像装置、製造方法
US10020281B2 (en) 2016-08-30 2018-07-10 International Business Machines Corporation Metal bonding pads for packaging applications
TWI910033B (zh) * 2016-10-27 2025-12-21 美商艾德亞半導體科技有限責任公司 用於低溫接合的結構和方法
WO2018186198A1 (ja) * 2017-04-04 2018-10-11 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置、及び電子機器
JP2019054153A (ja) * 2017-09-15 2019-04-04 東芝メモリ株式会社 半導体装置の製造方法
US11244916B2 (en) * 2018-04-11 2022-02-08 Invensas Bonding Technologies, Inc. Low temperature bonded structures
US10867943B2 (en) * 2018-06-15 2020-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Die structure, die stack structure and method of fabricating the same
JP2020043298A (ja) 2018-09-13 2020-03-19 キヤノン株式会社 半導体装置、その製造方法および電子機器
US11315871B2 (en) 2019-06-13 2022-04-26 Nanya Technology Corporation Integrated circuit device with bonding structure and method of forming the same

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11111843A (ja) * 1997-10-01 1999-04-23 Hitachi Ltd 半導体集積回路装置およびその製造方法
JPH11219953A (ja) * 1998-02-03 1999-08-10 Sony Corp 銅配線の製造方法
JPH11283981A (ja) * 1998-03-30 1999-10-15 Sony Corp 半導体装置およびその製造方法
JP2001085518A (ja) * 1999-09-17 2001-03-30 Toshiba Corp 多層配線構造体及び半導体装置の製造方法
JP2004158851A (ja) * 2002-11-01 2004-06-03 Internatl Business Mach Corp <Ibm> ｌｏｗ−ｋ誘電体による銅相互接続用Ｔｉライナ
WO2004053971A1 (ja) * 2002-12-09 2004-06-24 Nec Corporation 配線用銅合金、半導体装置、配線の形成方法及び半導体装置の製造方法
JP2007234725A (ja) * 2006-02-28 2007-09-13 Sony Corp 固体撮像装置および固体撮像装置の製造方法
WO2009122867A1 (ja) * 2008-03-31 2009-10-08 日本電気株式会社 半導体装置、複合回路装置及びそれらの製造方法
JP2010171398A (ja) * 2008-12-26 2010-08-05 Toshiba Corp 半導体装置の製造方法
JP2011009439A (ja) * 2009-06-25 2011-01-13 Renesas Electronics Corp 半導体装置の製造方法および半導体装置
JP2011049270A (ja) * 2009-08-26 2011-03-10 Sony Corp 半導体装置の製造方法および半導体装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6373137B1 (en) * 2000-03-21 2002-04-16 Micron Technology, Inc. Copper interconnect for an integrated circuit and methods for its fabrication
US7186637B2 (en) * 2003-07-31 2007-03-06 Intel Corporation Method of bonding semiconductor devices
JP2007180408A (ja) * 2005-12-28 2007-07-12 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
US7576435B2 (en) * 2007-04-27 2009-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Low-cost and ultra-fine integrated circuit packaging technique
US7851346B2 (en) * 2008-07-21 2010-12-14 Taiwan Semiconductor Manufacturing Company, Ltd. Bonding metallurgy for three-dimensional interconnect
US8482132B2 (en) * 2009-10-08 2013-07-09 International Business Machines Corporation Pad bonding employing a self-aligned plated liner for adhesion enhancement
US8299365B2 (en) * 2010-01-07 2012-10-30 International Business Machines Corporation Self-aligned composite M-MOx/dielectric cap for Cu interconnect structures
US8492289B2 (en) * 2010-09-15 2013-07-23 International Business Machines Corporation Barrier layer formation for metal interconnects through enhanced impurity diffusion
US20120273949A1 (en) * 2011-04-27 2012-11-01 Globalfoundries Singapore Pte. Ltd. Method of forming oxide encapsulated conductive features
US8431436B1 (en) * 2011-11-03 2013-04-30 International Business Machines Corporation Three-dimensional (3D) integrated circuit with enhanced copper-to-copper bonding

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11111843A (ja) * 1997-10-01 1999-04-23 Hitachi Ltd 半導体集積回路装置およびその製造方法
JPH11219953A (ja) * 1998-02-03 1999-08-10 Sony Corp 銅配線の製造方法
JPH11283981A (ja) * 1998-03-30 1999-10-15 Sony Corp 半導体装置およびその製造方法
JP2001085518A (ja) * 1999-09-17 2001-03-30 Toshiba Corp 多層配線構造体及び半導体装置の製造方法
JP2004158851A (ja) * 2002-11-01 2004-06-03 Internatl Business Mach Corp <Ibm> ｌｏｗ−ｋ誘電体による銅相互接続用Ｔｉライナ
WO2004053971A1 (ja) * 2002-12-09 2004-06-24 Nec Corporation 配線用銅合金、半導体装置、配線の形成方法及び半導体装置の製造方法
JP2007234725A (ja) * 2006-02-28 2007-09-13 Sony Corp 固体撮像装置および固体撮像装置の製造方法
WO2009122867A1 (ja) * 2008-03-31 2009-10-08 日本電気株式会社 半導体装置、複合回路装置及びそれらの製造方法
JP2010171398A (ja) * 2008-12-26 2010-08-05 Toshiba Corp 半導体装置の製造方法
JP2011009439A (ja) * 2009-06-25 2011-01-13 Renesas Electronics Corp 半導体装置の製造方法および半導体装置
JP2011049270A (ja) * 2009-08-26 2011-03-10 Sony Corp 半導体装置の製造方法および半導体装置

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016508181A (ja) * 2012-12-10 2016-03-17 サエス・ゲッターズ・エッセ・ピ・ア 反応性ガスへの暴露の後に再活性化可能な非蒸発性ゲッター合金
JP2015099917A (ja) * 2013-10-16 2015-05-28 須賀　唯知 基板接合方法及び基板接合体
US9287251B2 (en) 2014-07-18 2016-03-15 Samsung Electronics Co., Ltd. Method of manufacturing a semiconductor device
JP2019535144A (ja) * 2016-10-13 2019-12-05 ソイテックＳｏｉｔｅｃ シリコンオンインシュレータウェハの埋め込み酸化膜を溶解するための方法
WO2020116040A1 (ja) * 2018-12-04 2020-06-11 ソニーセミコンダクタソリューションズ株式会社 半導体装置及び電子機器
US12272713B2 (en) 2018-12-04 2025-04-08 Sony Semiconductor Solutions Corporation Semiconductor apparatus and electronic equipment
JP2020057810A (ja) * 2019-12-23 2020-04-09 エーファウ・グループ・エー・タルナー・ゲーエムベーハー 基板をボンディングする装置および方法
JP2023002767A (ja) * 2019-12-23 2023-01-10 エーファウ・グループ・エー・タルナー・ゲーエムベーハー 基板をボンディングする装置および方法
WO2024203724A1 (ja) * 2023-03-24 2024-10-03 国立大学法人大阪大学 接合部材の製造方法および接合装置

Also Published As

Publication number Publication date
CN102693992A (zh) 2012-09-26
US20140131874A1 (en) 2014-05-15
US9379006B2 (en) 2016-06-28
US8664763B2 (en) 2014-03-04
US20120241961A1 (en) 2012-09-27

Similar Documents

Publication Publication Date Title
JP2012204501A (ja) 半導体装置、電子デバイス、及び、半導体装置の製造方法
JP6031765B2 (ja) 半導体装置、電子機器、及び、半導体装置の製造方法
US11569123B2 (en) Semiconductor device, fabrication method for a semiconductor device and electronic apparatus
KR102673911B1 (ko) 반도체 장치, 반도체 장치의 제조 방법 및 전자 장치
JP5994274B2 (ja) 半導体装置、半導体装置の製造方法、及び、電子機器
US10622399B2 (en) Solid-state imaging device, manufacturing method thereof, and electronic apparatus
TWI871680B (zh) 攝像裝置及電子機器
CN108110023B (zh) 半导体器件和电子器件
KR20260036502A (ko) 반도체 장치, 반도체 장치의 제조 방법 및 전자 장치
WO2013054739A1 (ja) 半導体装置の製造方法、及び、半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140307

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141110

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141209

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150331