JPH11284032A - フリップチップ接続方法とフリップチップ接続構造 - Google Patents
フリップチップ接続方法とフリップチップ接続構造Info
- Publication number
- JPH11284032A JPH11284032A JP10098576A JP9857698A JPH11284032A JP H11284032 A JPH11284032 A JP H11284032A JP 10098576 A JP10098576 A JP 10098576A JP 9857698 A JP9857698 A JP 9857698A JP H11284032 A JPH11284032 A JP H11284032A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- connection
- substrate
- chip
- solder resist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
- H10W70/68—Shapes or dispositions thereof
- H10W70/681—Shapes or dispositions thereof comprising holes not having chips therein, e.g. for outgassing, underfilling or bond wire passage
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/072—Connecting or disconnecting of bump connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/072—Connecting or disconnecting of bump connectors
- H10W72/07251—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/073—Connecting or disconnecting of die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 半導体チップとの接続ピッチが小さくなり、
バンプの直径が小さくなつても、内部に接続劣化異物や
気泡が残存せずに簡単に構成されるフリップチップ接続
構造を提供する。 【解決手段】 電極パターン３の半導体チップ２との接
続部以外の半導体チップ２の外側領域が、ソルダーレジ
スト７で覆われる基板１に、半導体チップ２がバンブ５
で接続部に接続され、フラックスの洗浄後に、基板１と
半導体チップ２の間隙とその周辺が樹脂で封止され、半
導体チップ２の隅部に対向し、電極パターン３が形成さ
れない基板１位置に、ソルダーレジスト７の膜厚が他よ
り薄いか、ソルダーレジスト７が形成されない膜調整部
８が設けられ、基板１と半導体チップ２の間隔が広い膜
調整部８から、封止樹脂６が基板１と半導体チップ２間
に完全に流入され、封止樹脂６の封止が気泡を生ぜず行
なわれ、内部に気泡が残存せず接続不良の発生がなく安
定した動作寿命を大幅に延長することが可能になる。
バンプの直径が小さくなつても、内部に接続劣化異物や
気泡が残存せずに簡単に構成されるフリップチップ接続
構造を提供する。 【解決手段】 電極パターン３の半導体チップ２との接
続部以外の半導体チップ２の外側領域が、ソルダーレジ
スト７で覆われる基板１に、半導体チップ２がバンブ５
で接続部に接続され、フラックスの洗浄後に、基板１と
半導体チップ２の間隙とその周辺が樹脂で封止され、半
導体チップ２の隅部に対向し、電極パターン３が形成さ
れない基板１位置に、ソルダーレジスト７の膜厚が他よ
り薄いか、ソルダーレジスト７が形成されない膜調整部
８が設けられ、基板１と半導体チップ２の間隔が広い膜
調整部８から、封止樹脂６が基板１と半導体チップ２間
に完全に流入され、封止樹脂６の封止が気泡を生ぜず行
なわれ、内部に気泡が残存せず接続不良の発生がなく安
定した動作寿命を大幅に延長することが可能になる。
Description
【０００１】
【発明の属する技術分野】本発明はフリップチップ接続
方法とフリップチップ接続構造に関する。
方法とフリップチップ接続構造に関する。
【０００２】
【従来の技術】従来のフリップチップ接続構造では、図
６に示すように、プリント回路の電極パターン３の端部
に設けられ、搭載接続される半導体チップとの接続部分
の外側より、半導体チップの搭載領域以外の基板１の全
面には、一様な厚みのソルダーレジスト７が被覆配設さ
れ形成されている。そして、この基板１に対して、図５
に示すように、基板１のプリント回路の電極パターン３
の端部が、金や半田などの導電材で形成されるバンプ５
を介して、半導体チップ２と加熱や加圧など、バンプ５
の材質に応じた方法で接続され、接続部のフラックスな
どの接続劣化異物を洗浄した後に、半導体チップ２と基
板１との間隙に封止樹脂が注入され硬化処理されてい
る。
６に示すように、プリント回路の電極パターン３の端部
に設けられ、搭載接続される半導体チップとの接続部分
の外側より、半導体チップの搭載領域以外の基板１の全
面には、一様な厚みのソルダーレジスト７が被覆配設さ
れ形成されている。そして、この基板１に対して、図５
に示すように、基板１のプリント回路の電極パターン３
の端部が、金や半田などの導電材で形成されるバンプ５
を介して、半導体チップ２と加熱や加圧など、バンプ５
の材質に応じた方法で接続され、接続部のフラックスな
どの接続劣化異物を洗浄した後に、半導体チップ２と基
板１との間隙に封止樹脂が注入され硬化処理されてい
る。
【０００３】この従来のフリップチップ接続構造では、
接続ピッチが小さくなると、バンプ５の直径が小さくな
り、図７に示すように、バンプ５の高さが例えば４０〜
５０μｍと小さくなると、半導体チップ２とソルダーレ
ジスト７間の間隔ｄがかなり小さくなり、電極パターン
３とバンプ５の接続部分の洗浄が充分に行なえなくな
り、封止樹脂６の流入時にも、基板１と半導体チップ２
間に封止樹脂６が完全に流入せず、硬化後に気泡が残存
する状態となる。
接続ピッチが小さくなると、バンプ５の直径が小さくな
り、図７に示すように、バンプ５の高さが例えば４０〜
５０μｍと小さくなると、半導体チップ２とソルダーレ
ジスト７間の間隔ｄがかなり小さくなり、電極パターン
３とバンプ５の接続部分の洗浄が充分に行なえなくな
り、封止樹脂６の流入時にも、基板１と半導体チップ２
間に封止樹脂６が完全に流入せず、硬化後に気泡が残存
する状態となる。
【０００４】このようにフリップチップ接続構造内に、
フラックスなどの接続劣化異物や気泡が残存している
と、残存する接続劣化異物により、腐食が発生して動作
寿命が短縮したり、残存する気泡により接続が不安定に
なることがある。
フラックスなどの接続劣化異物や気泡が残存している
と、残存する接続劣化異物により、腐食が発生して動作
寿命が短縮したり、残存する気泡により接続が不安定に
なることがある。
【０００５】
【発明が解決しようとする課題】前述した従来のフリッ
プチップ接続構造での問題を解決するために、特開平５
−１４４８１６号公報において、電極パターンの端部の
半導体チップの接続部を、ソルダーレジストより高く形
成したフェイスダウンボンディング方法が開示されてい
る。
プチップ接続構造での問題を解決するために、特開平５
−１４４８１６号公報において、電極パターンの端部の
半導体チップの接続部を、ソルダーレジストより高く形
成したフェイスダウンボンディング方法が開示されてい
る。
【０００６】しかし、この開示の方法では、基板の作成
時に、通常の基板形状を形成した後に、さらに、メッキ
工程などにより、電極パターンの端部を形成する必要が
あり、追加工程を施すために製造工程が延長され、さら
に、メッキ廃液の処理などの設備が必要になり製造コス
トも増大することになる。
時に、通常の基板形状を形成した後に、さらに、メッキ
工程などにより、電極パターンの端部を形成する必要が
あり、追加工程を施すために製造工程が延長され、さら
に、メッキ廃液の処理などの設備が必要になり製造コス
トも増大することになる。
【０００７】本発明は、前述したようなフリップチップ
接続構造の現状に鑑みてなされたものであり、その第１
の目的は、半導体チップとの接続ピッチが小さくなり、
バンプの直径が小さくなつても、電極パターンの接続部
の洗浄と、基板と半導体チップ間の樹脂による封止と
を、簡単且つ完全に行なうことが可能なフリップチップ
接続方法を提供することにある。
接続構造の現状に鑑みてなされたものであり、その第１
の目的は、半導体チップとの接続ピッチが小さくなり、
バンプの直径が小さくなつても、電極パターンの接続部
の洗浄と、基板と半導体チップ間の樹脂による封止と
を、簡単且つ完全に行なうことが可能なフリップチップ
接続方法を提供することにある。
【０００８】また、本発明の第２の目的は、半導体チッ
プとの接続ピッチが小さくなり、バンプの直径が小さく
なつても、内部に接続劣化異物や気泡が残存せずに簡単
に構成されるフリップチップ接続構造を提供することに
ある。
プとの接続ピッチが小さくなり、バンプの直径が小さく
なつても、内部に接続劣化異物や気泡が残存せずに簡単
に構成されるフリップチップ接続構造を提供することに
ある。
【０００９】
【課題を解決するための手段】前記第１の目的を達成す
るために、請求項１記載の発明は、プリント回路の電極
パターンの半導体チップとの接続部以外の前記半導体チ
ップの外側領域が、ソルダーレジスト膜で覆われる基板
に対して、前記半導体チップを前記接続部に導電性のバ
ンブを介して接続し、該接続に伴って生じる接続劣化異
物を洗浄後に、前記基板と前記半導体チップ間の間隙領
域及びその周辺部を樹脂により封止するフリップチップ
接続方法において、前記半導体チップの隅部に対向し、
前記電極パターンが形成されていない基板位置に対し
て、形成されるソルダーレジスト膜の膜厚が他部分より
も薄いか、またはソルダーレジスト膜が形成されない膜
調整部を設けるソルダーレジスト膜調整ステップと該ソ
ルダーレジスト膜調整ステップで設けられた膜調整部よ
り前記樹脂による封止を行なう樹脂封止ステップとを有
することを特徴とするものである。
るために、請求項１記載の発明は、プリント回路の電極
パターンの半導体チップとの接続部以外の前記半導体チ
ップの外側領域が、ソルダーレジスト膜で覆われる基板
に対して、前記半導体チップを前記接続部に導電性のバ
ンブを介して接続し、該接続に伴って生じる接続劣化異
物を洗浄後に、前記基板と前記半導体チップ間の間隙領
域及びその周辺部を樹脂により封止するフリップチップ
接続方法において、前記半導体チップの隅部に対向し、
前記電極パターンが形成されていない基板位置に対し
て、形成されるソルダーレジスト膜の膜厚が他部分より
も薄いか、またはソルダーレジスト膜が形成されない膜
調整部を設けるソルダーレジスト膜調整ステップと該ソ
ルダーレジスト膜調整ステップで設けられた膜調整部よ
り前記樹脂による封止を行なう樹脂封止ステップとを有
することを特徴とするものである。
【００１０】同様に前記第１の目的を達成するために、
請求項２記載の発明は、請求項１記載の発明に対して、
前記半導体チップに対向する前記基板の領域に、貫通孔
を形成する貫通孔形成ステップと、前記貫通孔を介し
て、前記接続劣化異物の洗浄を行なう洗浄ステップとが
設けられている特徴とするものである。
請求項２記載の発明は、請求項１記載の発明に対して、
前記半導体チップに対向する前記基板の領域に、貫通孔
を形成する貫通孔形成ステップと、前記貫通孔を介し
て、前記接続劣化異物の洗浄を行なう洗浄ステップとが
設けられている特徴とするものである。
【００１１】前記第２の目的を達成するために、請求項
３記載の発明は、プリント回路の半導体チップとの接続
部以外の前記半導体チップの外側領域が、ソルダーレジ
スト膜で覆われる基板と、前記半導体チップが前記接続
部に導電性のバンブを介して接続され、該接続に伴って
生じる接続劣化異物の洗浄後に、前記基板と前記半導体
チップ間の間隙領域及びその周辺部が樹脂により封止さ
れてなるフリップチップ接続構造において、前記半導体
チップの隅部に対向し、前記電極パターンが形成されて
いない基板位置に対して、形成されるソルダーレジスト
膜が他部分よりも薄いか、または、ソルダーレジスト膜
が形成されておらず、樹脂が流入され前記封止が行なわ
れる膜調整部が設けられていることを特徴とするもので
ある。
３記載の発明は、プリント回路の半導体チップとの接続
部以外の前記半導体チップの外側領域が、ソルダーレジ
スト膜で覆われる基板と、前記半導体チップが前記接続
部に導電性のバンブを介して接続され、該接続に伴って
生じる接続劣化異物の洗浄後に、前記基板と前記半導体
チップ間の間隙領域及びその周辺部が樹脂により封止さ
れてなるフリップチップ接続構造において、前記半導体
チップの隅部に対向し、前記電極パターンが形成されて
いない基板位置に対して、形成されるソルダーレジスト
膜が他部分よりも薄いか、または、ソルダーレジスト膜
が形成されておらず、樹脂が流入され前記封止が行なわ
れる膜調整部が設けられていることを特徴とするもので
ある。
【００１２】同様に前記第２の目的を達成するために、
請求項４記載の発明は、請求項３記載の発明に対して、
前記半導体チップに対向する前記基板の領域に、前記接
続劣化異物の洗浄を行なう貫通孔が形成されていること
を特徴とするものである。
請求項４記載の発明は、請求項３記載の発明に対して、
前記半導体チップに対向する前記基板の領域に、前記接
続劣化異物の洗浄を行なう貫通孔が形成されていること
を特徴とするものである。
【００１３】
【発明の実施の形態】［第１の実施の形態］本発明をフ
リップチップ接続構造に係る第１の実施の形態に基づい
て、図１及び図２を参照して説明する。図１は本実施の
形態の構成を示す平面説明図、図２は本実施の形態の封
止工程を示す断面説明図である。
リップチップ接続構造に係る第１の実施の形態に基づい
て、図１及び図２を参照して説明する。図１は本実施の
形態の構成を示す平面説明図、図２は本実施の形態の封
止工程を示す断面説明図である。
【００１４】本実施の形態では、図１及び図２に示すよ
うに、基板１には、搭載接続される半導体チップ２の隅
部に対向して、電極パターン３が形成されていない基板
位置に対して、形成されるソルダーレジストの膜厚が他
部分よりも薄いか、またはソルダーレジストが形成され
ない膜調整部８が、ソルダーレジスト膜の現像パターン
の変更により設けられている。
うに、基板１には、搭載接続される半導体チップ２の隅
部に対向して、電極パターン３が形成されていない基板
位置に対して、形成されるソルダーレジストの膜厚が他
部分よりも薄いか、またはソルダーレジストが形成され
ない膜調整部８が、ソルダーレジスト膜の現像パターン
の変更により設けられている。
【００１５】そして、本実施の形態では、この基板１と
半導体チップ２の間隔が広い膜調整部８より、洗浄液に
よる接続部のフラックスなどの接続劣化異物の洗浄が行
なわれ、この洗浄後に、膜調整部８より封止樹脂６が基
板１と半導体チップ２間に流入され、基板１と半導体チ
ップ２の間隙とその周辺部の封止樹脂６による封止が行
なわれている。
半導体チップ２の間隔が広い膜調整部８より、洗浄液に
よる接続部のフラックスなどの接続劣化異物の洗浄が行
なわれ、この洗浄後に、膜調整部８より封止樹脂６が基
板１と半導体チップ２間に流入され、基板１と半導体チ
ップ２の間隙とその周辺部の封止樹脂６による封止が行
なわれている。
【００１６】本実施の形態のその他の部分の構成は、す
でに図５及び図６を参照して説明した従来のフリップチ
ップ接続構造と同一なので、重複する説明は行なわな
い。
でに図５及び図６を参照して説明した従来のフリップチ
ップ接続構造と同一なので、重複する説明は行なわな
い。
【００１７】このように本実施の形態では、ソルダーレ
ジスト膜の現像パターンの変更により、簡単に形成され
る膜調整部８では、基板１と半導体チップ２の間隔が広
いので、封止樹脂６は、基板１と半導体チップ２間に容
易に且つ気泡を残存させることなく隅々まで流入され充
填されていて、対角位置に存在する膜調整部８間で、充
填時の内部空気の排出効果が高まり、内部に残存気泡が
存在せず、経年的に残存気泡による接続不良が発生する
ことが完全に防止され、接続不良の発生がない安定した
動作を行なう動作寿命を大幅に延長することが可能にな
る。
ジスト膜の現像パターンの変更により、簡単に形成され
る膜調整部８では、基板１と半導体チップ２の間隔が広
いので、封止樹脂６は、基板１と半導体チップ２間に容
易に且つ気泡を残存させることなく隅々まで流入され充
填されていて、対角位置に存在する膜調整部８間で、充
填時の内部空気の排出効果が高まり、内部に残存気泡が
存在せず、経年的に残存気泡による接続不良が発生する
ことが完全に防止され、接続不良の発生がない安定した
動作を行なう動作寿命を大幅に延長することが可能にな
る。
【００１８】［第２の実施の形態］本発明の第２の実施
の形態を、図３及び図４を参照して説明する。図３は本
実施の形態の構成を示す平面説明図、図４は本実施の形
態の洗浄工程を示す断面説明図である。
の形態を、図３及び図４を参照して説明する。図３は本
実施の形態の構成を示す平面説明図、図４は本実施の形
態の洗浄工程を示す断面説明図である。
【００１９】本実施の形態では、図３及び図４に示すよ
うに、半導体チップ２に対向する基板１に接続部のフラ
ックスなどの接続劣化異物の洗浄時に洗浄液が流入され
る貫通孔１０が形成されている。この貫通孔１０は、図
３及び図４では一個形成されているが、必要に応じて複
数個形成することが可能である。
うに、半導体チップ２に対向する基板１に接続部のフラ
ックスなどの接続劣化異物の洗浄時に洗浄液が流入され
る貫通孔１０が形成されている。この貫通孔１０は、図
３及び図４では一個形成されているが、必要に応じて複
数個形成することが可能である。
【００２０】本実施の形態のその他の部分の構成は、す
でに図１及び図２を参照して説明した従来のフリップチ
ップと同一なので、重複する説明は行なわない。
でに図１及び図２を参照して説明した従来のフリップチ
ップと同一なので、重複する説明は行なわない。
【００２１】このような構成の本実施の形態では、接続
部のフラックスなどの接続劣化異物の洗浄時には、図４
に示すように、貫通孔１０から洗浄液１１ｉを注入さ
せ、バンプ５と電極パターン３との接続部のフラックス
などの接続劣化異物を含んだ洗浄液１１ｏが、半導体チ
ップ２の下側から、基板１と半導体チップ２の間隔が広
い膜調整部８を通って、完全に外部に排出されている。
このために、本実施の形態によると、すでに説明した第
１の実施の形態で得られる効果に加えて、フリップチッ
プ構造内部には、接続劣化異物が残存しておらず、接続
劣化異物による経年的な腐食の発生がなく、安定した動
作を行なう動作寿命を大幅に延長することが可能にな
る。
部のフラックスなどの接続劣化異物の洗浄時には、図４
に示すように、貫通孔１０から洗浄液１１ｉを注入さ
せ、バンプ５と電極パターン３との接続部のフラックス
などの接続劣化異物を含んだ洗浄液１１ｏが、半導体チ
ップ２の下側から、基板１と半導体チップ２の間隔が広
い膜調整部８を通って、完全に外部に排出されている。
このために、本実施の形態によると、すでに説明した第
１の実施の形態で得られる効果に加えて、フリップチッ
プ構造内部には、接続劣化異物が残存しておらず、接続
劣化異物による経年的な腐食の発生がなく、安定した動
作を行なう動作寿命を大幅に延長することが可能にな
る。
【００２２】
【発明の効果】請求項１記載の発明に係るフリップチッ
プ接続方法によると、プリント回路の電極パターンの半
導体チップとの接続部以外の半導体チップの外側領域
が、ソルダーレジスト膜で覆われる基板に対して、半導
体チップを導電性のバンブを介して接続部に接続し、該
接続に伴って生じる接続劣化異物を洗浄した後に、基板
と半導体チップ間の間隙領域及びその周辺部が樹脂によ
り封止されるが、半導体チップの隅部に対向して、電極
パターンが形成されていない基板位置に対して、形成さ
れるソルダーレジスト膜の膜厚が他部分よりも薄いか、
またはソルダーレジスト膜が形成されない膜調整部が、
ソルダーレジスト膜の現像パターンの変更により簡単に
設けられ、この基板と半導体チップの間隔が広い膜調整
部より樹脂による封止が行なわれるので、樹脂は気泡を
生じることなく、基板と半導体チップ間に容易に流入
し、短時間で完全な封止を行なうことが可能になる。
プ接続方法によると、プリント回路の電極パターンの半
導体チップとの接続部以外の半導体チップの外側領域
が、ソルダーレジスト膜で覆われる基板に対して、半導
体チップを導電性のバンブを介して接続部に接続し、該
接続に伴って生じる接続劣化異物を洗浄した後に、基板
と半導体チップ間の間隙領域及びその周辺部が樹脂によ
り封止されるが、半導体チップの隅部に対向して、電極
パターンが形成されていない基板位置に対して、形成さ
れるソルダーレジスト膜の膜厚が他部分よりも薄いか、
またはソルダーレジスト膜が形成されない膜調整部が、
ソルダーレジスト膜の現像パターンの変更により簡単に
設けられ、この基板と半導体チップの間隔が広い膜調整
部より樹脂による封止が行なわれるので、樹脂は気泡を
生じることなく、基板と半導体チップ間に容易に流入
し、短時間で完全な封止を行なうことが可能になる。
【００２３】請求項２記載の発明に係るフリップチップ
接続方法によると、請求項１記載の発明で得られる効果
に加えて、半導体チップに対向する基板の領域に形成さ
れる貫通孔を介して、内部に残存する接続劣化異物を完
全に洗浄することが可能になる。
接続方法によると、請求項１記載の発明で得られる効果
に加えて、半導体チップに対向する基板の領域に形成さ
れる貫通孔を介して、内部に残存する接続劣化異物を完
全に洗浄することが可能になる。
【００２４】請求項３記載の発明に係るフリップチップ
接続構造によると、プリント回路の電極パターンの半導
体チップとの接続部以外の半導体チップの外側領域が、
ソルダーレジスト膜で覆われる基板に、半導体チップが
導電性のバンブを介して接続部に接続され、該接続に伴
って生じる接続劣化異物の洗浄後に、基板と半導体チッ
プ間の間隙領域及びその周辺部が樹脂により封止されて
いるが、半導体チップの隅部に対向し、電極パターンが
形成されていない基板位置に対して、ソルダーレジスト
膜の膜厚が他部分よりも薄く形成されるか、またはソル
ダーレジスト膜が形成されない膜調整部が設けられ、こ
の基板と半導体チップの間隔が広い膜調整部から、樹脂
が基板と半導体チップ間に完全に流入され、樹脂による
封止が気泡を生じることなく行なわれているので、内部
に気泡が残存することがなく、接続不良の発生がなく、
安定した動作を行なう動作寿命を延長することが可能に
なる。
接続構造によると、プリント回路の電極パターンの半導
体チップとの接続部以外の半導体チップの外側領域が、
ソルダーレジスト膜で覆われる基板に、半導体チップが
導電性のバンブを介して接続部に接続され、該接続に伴
って生じる接続劣化異物の洗浄後に、基板と半導体チッ
プ間の間隙領域及びその周辺部が樹脂により封止されて
いるが、半導体チップの隅部に対向し、電極パターンが
形成されていない基板位置に対して、ソルダーレジスト
膜の膜厚が他部分よりも薄く形成されるか、またはソル
ダーレジスト膜が形成されない膜調整部が設けられ、こ
の基板と半導体チップの間隔が広い膜調整部から、樹脂
が基板と半導体チップ間に完全に流入され、樹脂による
封止が気泡を生じることなく行なわれているので、内部
に気泡が残存することがなく、接続不良の発生がなく、
安定した動作を行なう動作寿命を延長することが可能に
なる。
【００２５】請求項４記載の発明に係るフリップチップ
接続構造によると、請求項３記載の発明で得られる効果
に加えて、半導体チップに対向する基板の領域に形成さ
れた貫通孔を介して、内部に残存する接続劣化異物が完
全に洗浄されていて、腐食の発生がなく、安定した動作
を行なう動作寿命を延長することが可能になる。
接続構造によると、請求項３記載の発明で得られる効果
に加えて、半導体チップに対向する基板の領域に形成さ
れた貫通孔を介して、内部に残存する接続劣化異物が完
全に洗浄されていて、腐食の発生がなく、安定した動作
を行なう動作寿命を延長することが可能になる。
【図１】本発明の第１の実施の形態の構成を示す平面説
明図である。
明図である。
【図２】同実施の形態の封止工程を示す断面説明図であ
る。
る。
【図３】本発明の第２の実施の形態の構成を示す平面説
明図である。
明図である。
【図４】同実施の形態の洗浄工程を示す断面説明図であ
る。
る。
【図５】従来のフリップチップ接続構造を示す断面説明
図である。
図である。
【図６】従来のフリップチップ接続構造を示す平面説明
図である。
図である。
【図７】従来のフリップチップ接続構造での封止工程の
説明図である。
説明図である。
１ 基板 ２ 半導体チップ ３ 電極パターン ５ バンプ ６ 封止樹脂 ７ ソルダーレジスト ８ 膜調整部 １０ 貫通孔 １１o ，１１i 洗浄液
───────────────────────────────────────────────────── フロントページの続き (72)発明者 岩渕 寿章 東京都大田区中馬込１丁目３番６号 株式 会社リコー内 (72)発明者 桑崎 聡 東京都大田区中馬込１丁目３番６号 株式 会社リコー内 (72)発明者 大倉 秀章 東京都大田区中馬込１丁目３番６号 株式 会社リコー内
Claims (4)
- 【請求項１】 プリント回路の電極パターンの半導体チ
ップとの接続部以外の前記半導体チップの外側領域が、
ソルダーレジスト膜で覆われる基板に対して、前記半導
体チップを前記接続部に導電性のバンブを介して接続
し、該接続に伴って生じる接続劣化異物を洗浄後に、前
記基板と前記半導体チップ間の間隙領域及びその周辺部
を樹脂により封止するフリップチップ接続方法におい
て、 前記半導体チップの隅部に対向し、前記電極パターンが
形成されていない基板位置に対して、形成されるソルダ
ーレジスト膜の膜厚が他部分よりも薄いか、またはソル
ダーレジスト膜が形成されない膜調整部を設けるソルダ
ーレジスト膜調整ステップと該ソルダーレジスト膜調整
ステップで設けられた膜調整部より前記樹脂による封止
を行なう樹脂封止ステップとを有することを特徴とする
フリップチップ接続方法。 - 【請求項２】 請求項１記載のフリップチップ接続方法
に対して、 前記半導体チップに対向する前記基板の領域に、貫通孔
を形成する貫通孔形成ステップと、 前記貫通孔を介して、前記接続劣化異物の洗浄を行なう
洗浄ステップとが設けられている特徴とするフリップチ
ップ接続方法。 - 【請求項３】 プリント回路の半導体チップとの接続部
以外の前記半導体チップの外側領域が、ソルダーレジス
ト膜で覆われる基板と、前記半導体チップが前記接続部
に導電性のバンブを介して接続され、該接続に伴って生
じる接続劣化異物の洗浄後に、前記基板と前記半導体チ
ップ間の間隙領域及びその周辺部が樹脂により封止され
てなるフリップチップ接続構造において、 前記半導体チップの隅部に対向し、前記電極パターンが
形成されていない基板位置に対して、形成されるソルダ
ーレジスト膜が他部分よりも薄いか、または、ソルダー
レジスト膜が形成されておらず、樹脂が流入され前記封
止が行なわれる膜調整部が設けられていることを特徴と
するフリップチップ接続構造。 - 【請求項４】 請求項３記載のフリップチップ接続構造
に対して、 前記半導体チップに対向する前記基板の領域に、前記接
続劣化異物の洗浄を行なう貫通孔が形成されていること
を特徴とするフリップチップ接続構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10098576A JPH11284032A (ja) | 1998-03-26 | 1998-03-26 | フリップチップ接続方法とフリップチップ接続構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10098576A JPH11284032A (ja) | 1998-03-26 | 1998-03-26 | フリップチップ接続方法とフリップチップ接続構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11284032A true JPH11284032A (ja) | 1999-10-15 |
Family
ID=14223505
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10098576A Pending JPH11284032A (ja) | 1998-03-26 | 1998-03-26 | フリップチップ接続方法とフリップチップ接続構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11284032A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6956290B2 (en) | 2002-09-12 | 2005-10-18 | Nec Electronics Corporation | Flip-chip BGA semiconductor device for achieving a superior cleaning effect |
| JP2006269541A (ja) * | 2005-03-22 | 2006-10-05 | Nec Electronics Corp | 半導体装置 |
| EP1732117A2 (en) | 2005-06-09 | 2006-12-13 | Shinko Electric Industries Co., Ltd. | Semiconductor device packaging substrate and semiconductor device packaging structure |
| JP2008159702A (ja) * | 2006-12-21 | 2008-07-10 | Nec Electronics Corp | 半導体装置用基板およびその製造方法ならびに半導体装置およびその製造方法 |
| CN100444373C (zh) * | 2005-10-10 | 2008-12-17 | 三星电机株式会社 | 无空隙电路板和具有该电路板的半导体封装 |
| KR101078359B1 (ko) | 2008-12-17 | 2011-10-31 | 유나이티드 테스트 센터 인코포레이티드 | 반도체 디바이스 및 그 제조 방법 |
| JP2022546357A (ja) * | 2019-08-22 | 2022-11-04 | ステムコ カンパニー リミテッド | 回路基板およびその製造方法 |
-
1998
- 1998-03-26 JP JP10098576A patent/JPH11284032A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6956290B2 (en) | 2002-09-12 | 2005-10-18 | Nec Electronics Corporation | Flip-chip BGA semiconductor device for achieving a superior cleaning effect |
| JP2006269541A (ja) * | 2005-03-22 | 2006-10-05 | Nec Electronics Corp | 半導体装置 |
| EP1732117A2 (en) | 2005-06-09 | 2006-12-13 | Shinko Electric Industries Co., Ltd. | Semiconductor device packaging substrate and semiconductor device packaging structure |
| EP1732117A3 (en) * | 2005-06-09 | 2010-03-31 | Shinko Electric Industries Co., Ltd. | Semiconductor device packaging substrate and semiconductor device packaging structure |
| KR101212661B1 (ko) | 2005-06-09 | 2012-12-14 | 신꼬오덴기 고교 가부시키가이샤 | 반도체 장치 실장 기판 및 반도체 장치 실장 구조 |
| CN100444373C (zh) * | 2005-10-10 | 2008-12-17 | 三星电机株式会社 | 无空隙电路板和具有该电路板的半导体封装 |
| JP2008159702A (ja) * | 2006-12-21 | 2008-07-10 | Nec Electronics Corp | 半導体装置用基板およびその製造方法ならびに半導体装置およびその製造方法 |
| KR101078359B1 (ko) | 2008-12-17 | 2011-10-31 | 유나이티드 테스트 센터 인코포레이티드 | 반도체 디바이스 및 그 제조 방법 |
| JP2022546357A (ja) * | 2019-08-22 | 2022-11-04 | ステムコ カンパニー リミテッド | 回路基板およびその製造方法 |
| US12256500B2 (en) | 2019-08-22 | 2025-03-18 | Stemco Co., Ltd. | Circuit board and manufacturing method therefor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6291264B1 (en) | Flip-chip package structure and method of fabricating the same | |
| US6368895B1 (en) | Method of producing an electronic circuit device | |
| US5925931A (en) | Semiconductor device having interconnect lines and connection electrodes formed in groove portions of an insulating layer | |
| US10037966B2 (en) | Semiconductor device and manufacturing method therefor | |
| CN101183668B (zh) | 电解电镀形成突起电极的半导体装置及其制造方法 | |
| TW554453B (en) | Semiconductor device and method of manufacturing the same | |
| TWI420636B (zh) | Method for manufacturing a substrate for a semiconductor device, a method for manufacturing a semiconductor device, a substrate for a semiconductor device, and a semiconductor device | |
| CN101740538A (zh) | 具有防流坝的印刷电路板及其制造方法 | |
| KR20010051329A (ko) | 반도체 장치 및 그 제조 방법 | |
| JP4357873B2 (ja) | 半導体チップのｃｏｇパッケージ | |
| JP3891678B2 (ja) | 半導体装置 | |
| JP3631922B2 (ja) | センタパッド型半導体パッケージ素子の製造方法 | |
| JP5226327B2 (ja) | 半導体装置の製造方法および半導体装置 | |
| KR100601762B1 (ko) | 비전도성 접착제를 사용하는 플립 칩 본딩 제조 방법 | |
| JP3496569B2 (ja) | 半導体装置及びその製造方法並びにその実装構造 | |
| JP2001210667A (ja) | 半導体装置の製造方法 | |
| JPH09260435A (ja) | 半導体装置 | |
| JPH11251472A (ja) | 半導体装置およびその製造方法ならびに半導体実装装置 | |
| JP2000332042A (ja) | 半導体装置、半導体素子の実装構造、及び半導体装置の実装構造 | |
| JP3722784B2 (ja) | 半導体装置 | |
| JP3598564B2 (ja) | バンプ形成方法 | |
| JP2003023124A (ja) | 半導体装置およびその製造方法 | |
| KR101046377B1 (ko) | 반도체 패키지용 인쇄회로기판 및 그의 제조 방법 | |
| US7098075B1 (en) | Integrated circuit and method of producing a carrier wafer for an integrated circuit | |
| JP2007059851A (ja) | 半導体装置の製造方法 |