JPH11284092A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH11284092A JPH11284092A JP10100473A JP10047398A JPH11284092A JP H11284092 A JPH11284092 A JP H11284092A JP 10100473 A JP10100473 A JP 10100473A JP 10047398 A JP10047398 A JP 10047398A JP H11284092 A JPH11284092 A JP H11284092A
- Authority
- JP
- Japan
- Prior art keywords
- insulating substrate
- reinforcing plate
- semiconductor device
- base
- plano
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 39
- 239000000758 substrate Substances 0.000 claims abstract description 45
- 230000003014 reinforcing effect Effects 0.000 claims description 35
- 239000011347 resin Substances 0.000 claims description 7
- 229920005989 resin Polymers 0.000 claims description 7
- 238000005452 bending Methods 0.000 claims description 4
- 238000003825 pressing Methods 0.000 claims description 3
- 238000009434 installation Methods 0.000 claims description 2
- 238000004519 manufacturing process Methods 0.000 abstract description 8
- 230000005855 radiation Effects 0.000 abstract description 2
- 238000004299 exfoliation Methods 0.000 abstract 1
- 238000005530 etching Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 5
- 229910000679 solder Inorganic materials 0.000 description 5
- 239000000853 adhesive Substances 0.000 description 4
- 230000001070 adhesive effect Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000017525 heat dissipation Effects 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000011888 foil Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 230000002787 reinforcement Effects 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000004952 Polyamide Substances 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229920002647 polyamide Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 補強板の製造コストを低減でき、絶縁性基板
への当接支持部の平坦度がすぐれ、柔軟な絶縁性基板を
剥離等の問題を生じることなく補強支持し、また熱放散
性がよい半導体装置を得る。 【解決手段】 配線パタ−ンを形成した柔軟な絶縁性基
板に補強板を設ける半導体装置において、前記補強板５
がプレス加工で半導体チップ３の設置領域を平凸状５ｂ
に成形され、該平凸状５ｂの基辺部５ａを絶縁性基板２
に当接支持する平面に成形され、基辺を中間から絶縁性
基板２の反対側に折り曲げ成形されている半導体装置。
また必要に応じて前記補強板の背面側に放熱板を設け
る。
への当接支持部の平坦度がすぐれ、柔軟な絶縁性基板を
剥離等の問題を生じることなく補強支持し、また熱放散
性がよい半導体装置を得る。 【解決手段】 配線パタ−ンを形成した柔軟な絶縁性基
板に補強板を設ける半導体装置において、前記補強板５
がプレス加工で半導体チップ３の設置領域を平凸状５ｂ
に成形され、該平凸状５ｂの基辺部５ａを絶縁性基板２
に当接支持する平面に成形され、基辺を中間から絶縁性
基板２の反対側に折り曲げ成形されている半導体装置。
また必要に応じて前記補強板の背面側に放熱板を設け
る。
Description
【０００１】
【発明の属する技術分野】本発明は柔軟な絶縁性基板に
補強板を設けた半導体装置に関する。
補強板を設けた半導体装置に関する。
【０００２】
【従来の技術】半導体装置は小型化、多ピン化、高集積
度化等のために配線パタ−ンが形成された柔軟な絶縁性
フィルム或は絶縁性テ−プを半導体チップの設置基板に
使用したものがある。
度化等のために配線パタ−ンが形成された柔軟な絶縁性
フィルム或は絶縁性テ−プを半導体チップの設置基板に
使用したものがある。
【０００３】前記絶縁性フィルムや絶縁性テ−プ等の柔
軟な絶縁性基板は、半導体チップと外部接続端子との熱
膨張差に起因する熱応力を吸収し、また樹脂封止したパ
ッケージのクラック防止や前記外部接続端子及び半導体
チップの剥離防止等の作用効果がある。
軟な絶縁性基板は、半導体チップと外部接続端子との熱
膨張差に起因する熱応力を吸収し、また樹脂封止したパ
ッケージのクラック防止や前記外部接続端子及び半導体
チップの剥離防止等の作用効果がある。
【０００４】また、絶縁性フィルムや絶縁性テ−プ等の
柔軟な絶縁性基板は貼着された銅箔等の金属箔に例えば
フォトリソ等のエッチング技術を施して微細な配線パタ
−ンを形成することができるので、多ピン化及び小型化
が図れる作用効果がある。
柔軟な絶縁性基板は貼着された銅箔等の金属箔に例えば
フォトリソ等のエッチング技術を施して微細な配線パタ
−ンを形成することができるので、多ピン化及び小型化
が図れる作用効果がある。
【０００５】しかし、前記絶縁性基板は柔軟で機械的な
強度が低く、製造途中の搬送や取扱い等に曲がったり変
形したり、また搭載した半導体チップを傷めたりする。
さらに実装基板への実装が極めて難しい等の問題があ
る。かかることから、前記柔軟な絶縁性基板には補強板
を設け補強している。
強度が低く、製造途中の搬送や取扱い等に曲がったり変
形したり、また搭載した半導体チップを傷めたりする。
さらに実装基板への実装が極めて難しい等の問題があ
る。かかることから、前記柔軟な絶縁性基板には補強板
を設け補強している。
【０００６】従来の補強板は、図５の（ａ）に示すよう
に当該補強プレ−ト１が前記絶縁性基板２に直接的に接
着する部分１ａを厚肉として補強機能を高め、その他の
部分は薄くして半導体チップの設置空間を確保している
ものがある。該補強プレ−ト１は前記厚肉部は板を接着
剤等により２枚貼り合わせて形成し、他のところは貼り
合わせず薄い厚みとしている。また、他の補強プレ−ト
１はエッチングにより図５の（ｂ）のように半導体チッ
プの設置領域となる箇所だけを食刻して薄くしている。
に当該補強プレ−ト１が前記絶縁性基板２に直接的に接
着する部分１ａを厚肉として補強機能を高め、その他の
部分は薄くして半導体チップの設置空間を確保している
ものがある。該補強プレ−ト１は前記厚肉部は板を接着
剤等により２枚貼り合わせて形成し、他のところは貼り
合わせず薄い厚みとしている。また、他の補強プレ−ト
１はエッチングにより図５の（ｂ）のように半導体チッ
プの設置領域となる箇所だけを食刻して薄くしている。
【０００７】
【この発明が解決しようとする課題】前記補強板を部分
的貼り合わせ方式で製造するものは、平坦度をよくする
のに熟練を要すること、接着材の使用と貼り合せ等によ
り製造コストが高くなること、また貼り合わせに用いた
接着材がはみ出す等の問題がある。前記エッチング方式
は製造に時間を要し製造コストが高くなるとともに、食
刻で薄くした薄肉端部と厚肉部の境界に窪みが形成され
湿気の溜り箇所になり樹脂封止パッケ−ジにクラックを
生じさせる等の問題がある。
的貼り合わせ方式で製造するものは、平坦度をよくする
のに熟練を要すること、接着材の使用と貼り合せ等によ
り製造コストが高くなること、また貼り合わせに用いた
接着材がはみ出す等の問題がある。前記エッチング方式
は製造に時間を要し製造コストが高くなるとともに、食
刻で薄くした薄肉端部と厚肉部の境界に窪みが形成され
湿気の溜り箇所になり樹脂封止パッケ−ジにクラックを
生じさせる等の問題がある。
【０００８】本発明は、製造コストを低減でき、絶縁性
基板への当接支持部の平坦度がすぐれ、柔軟な絶縁性基
板を剥離等の問題を生じることなく補強支持し、また熱
放散性がよい半導体装置を得ることを目的とする。
基板への当接支持部の平坦度がすぐれ、柔軟な絶縁性基
板を剥離等の問題を生じることなく補強支持し、また熱
放散性がよい半導体装置を得ることを目的とする。
【０００９】
【課題を解決するための手段】本発明の要旨は、配線パ
タ−ンを形成した柔軟な絶縁性基板に補強板を設ける半
導体装置において、前記補強板がプレス加工で半導体チ
ップの設置領域を平凸状に成形され、該平凸状の基辺部
を前記絶縁性基板に当接支持する平面に成形され、基辺
を中間から絶縁性基板の反対側に折り曲げ成形されてい
ることを特徴とする半導体装置にある。
タ−ンを形成した柔軟な絶縁性基板に補強板を設ける半
導体装置において、前記補強板がプレス加工で半導体チ
ップの設置領域を平凸状に成形され、該平凸状の基辺部
を前記絶縁性基板に当接支持する平面に成形され、基辺
を中間から絶縁性基板の反対側に折り曲げ成形されてい
ることを特徴とする半導体装置にある。
【００１０】他の要旨は、前記補強板が半導体チップの
設置空間を平凸状に成形され、該平凸状の基辺部を前記
絶縁性基板に当接支持する平面に成形され、基辺を中間
から前記絶縁性基板の反対側に折り曲げ成形され、前記
平凸状の横背面と前記基辺の中間から絶縁性基板の反対
側に折り曲げ成形部とで囲まれる空間に樹脂を装填した
ことを特徴とする半導体装置にある。
設置空間を平凸状に成形され、該平凸状の基辺部を前記
絶縁性基板に当接支持する平面に成形され、基辺を中間
から前記絶縁性基板の反対側に折り曲げ成形され、前記
平凸状の横背面と前記基辺の中間から絶縁性基板の反対
側に折り曲げ成形部とで囲まれる空間に樹脂を装填した
ことを特徴とする半導体装置にある。
【００１１】また他の要旨は、前記補強板の前記基辺の
中間から絶縁性基板の反対側ひ折り曲げ成形した端部の
高さが前記平凸状の高さと同等であることを特徴とす
る。他の要旨は、前記補強板の背面側に放熱板を設けた
ことを特徴とする。
中間から絶縁性基板の反対側ひ折り曲げ成形した端部の
高さが前記平凸状の高さと同等であることを特徴とす
る。他の要旨は、前記補強板の背面側に放熱板を設けた
ことを特徴とする。
【００１２】
【発明の実施の形態】本発明の１実施例について図面を
参照して説明する。図面において、２はポリイミド、ポ
リアミド等の絶縁性フィルム或は絶縁性テ−プからなる
柔軟な絶縁性基板で、該絶縁性基板２には予め貼着した
金属箔にフォトリソ法等のエッチングを施し配線パタ−
ン４が形成されている。
参照して説明する。図面において、２はポリイミド、ポ
リアミド等の絶縁性フィルム或は絶縁性テ−プからなる
柔軟な絶縁性基板で、該絶縁性基板２には予め貼着した
金属箔にフォトリソ法等のエッチングを施し配線パタ−
ン４が形成されている。
【００１３】前記絶縁性基板２は柔軟で機械的強度が低
くく曲がりや変形等を生じるので、これを防止し平坦度
を確保する等のために補強板５が背面に接着材等を介し
て設けられる。該補強板５は図示するように金属板をプ
レス加工により成形されるもので、前記絶縁性基板２を
当接して支持する基辺部５ａは平坦面に、半導体チップ
３が設置される部分は平凸状５ｂに成形され半導体チッ
プ設置領域を形成している。前記基辺部５ａの平坦面は
プレス加工で成形されるので平坦度を精度よく高められ
る。また、この実施例では前記平凸部内側に半導体チッ
プ３を搭載するように平たくしている。基辺の中間は絶
縁性基板２との当接端面から反絶縁性基板２側に折り曲
げ成形され、その端部が前記平凸状５ｂの高さと同じ高
さに位置し、その後、必要に応じて放熱板を設け易くし
ている。
くく曲がりや変形等を生じるので、これを防止し平坦度
を確保する等のために補強板５が背面に接着材等を介し
て設けられる。該補強板５は図示するように金属板をプ
レス加工により成形されるもので、前記絶縁性基板２を
当接して支持する基辺部５ａは平坦面に、半導体チップ
３が設置される部分は平凸状５ｂに成形され半導体チッ
プ設置領域を形成している。前記基辺部５ａの平坦面は
プレス加工で成形されるので平坦度を精度よく高められ
る。また、この実施例では前記平凸部内側に半導体チッ
プ３を搭載するように平たくしている。基辺の中間は絶
縁性基板２との当接端面から反絶縁性基板２側に折り曲
げ成形され、その端部が前記平凸状５ｂの高さと同じ高
さに位置し、その後、必要に応じて放熱板を設け易くし
ている。
【００１４】補強板５の成形形状はこの実施例に限ら
ず、例えば図２に示すように基辺の中間で前記絶縁性基
板２との当接端面から反絶縁性基板２側に折り曲げ、さ
らに前記平凸状５ｂと同等の高さで折り曲げ成形したも
のでもよい。本発明の補強板５は折り曲げ成形されてい
るので表面積が大で放熱性もすぐれる。
ず、例えば図２に示すように基辺の中間で前記絶縁性基
板２との当接端面から反絶縁性基板２側に折り曲げ、さ
らに前記平凸状５ｂと同等の高さで折り曲げ成形したも
のでもよい。本発明の補強板５は折り曲げ成形されてい
るので表面積が大で放熱性もすぐれる。
【００１５】前記補強板５はこの実施例では平凸状５ｂ
の内側に半導体チップ３を搭載するように前記のように
平凸部面を平たくして、該平凸部内面に半導体チップ３
を搭載している。また半導体チップ３の端子と配線パタ
−ン４がボンディングワイヤ−６にて接続されている。
の内側に半導体チップ３を搭載するように前記のように
平凸部面を平たくして、該平凸部内面に半導体チップ３
を搭載している。また半導体チップ３の端子と配線パタ
−ン４がボンディングワイヤ−６にて接続されている。
【００１６】その後、必要に応じて補強板５の前記平凸
状の横背面と前記基辺の中間から絶縁性基板の反対側へ
の折り曲げ形成部とで囲まれた空間部に樹脂１０例えば
熱伝導性のよいシリコン系樹脂を装填する。
状の横背面と前記基辺の中間から絶縁性基板の反対側へ
の折り曲げ形成部とで囲まれた空間部に樹脂１０例えば
熱伝導性のよいシリコン系樹脂を装填する。
【００１７】また、必要に応じて放熱板７を前記補強板
５の背面上に設け、熱放散を一層高める。該放熱板７の
設置は前記補強板５の平凸状５ｂと基辺の折り曲げ端部
が略同じ高さであるので安定して、且つ作業性よくなさ
れる。
５の背面上に設け、熱放散を一層高める。該放熱板７の
設置は前記補強板５の平凸状５ｂと基辺の折り曲げ端部
が略同じ高さであるので安定して、且つ作業性よくなさ
れる。
【００１８】その後、前記配線パタ−ン４にソルダ−レ
ジスト８が塗布され、該ソルダ−レジストの所定個所を
エッチング法にて開口し半田ボ−ル９が設けられ、半導
体装置が得られる。
ジスト８が塗布され、該ソルダ−レジストの所定個所を
エッチング法にて開口し半田ボ−ル９が設けられ、半導
体装置が得られる。
【００１９】前記実施例では補強板５の平凸状５ｂの内
側に半導体チップ３を設置したが、本発明は配線パタ−
ンを設けた絶縁性基板の上に半導体チップを設けるもの
にも適用できる。
側に半導体チップ３を設置したが、本発明は配線パタ−
ンを設けた絶縁性基板の上に半導体チップを設けるもの
にも適用できる。
【００２０】
【発明の効果】本発明によれば、補強板が柔軟な絶縁性
基板に当接して支持する部分は平坦度が高くて当該絶縁
性基板を確り補強し、絶縁性基板のコプナリティがすぐ
れる。また補強板はプレス加工で折り曲げ成形されるの
で生産性がよく製造コストを低減できる。さらに放熱板
を前記補強板に安定して設置でき熱放散性がすぐれる等
の効果がある。
基板に当接して支持する部分は平坦度が高くて当該絶縁
性基板を確り補強し、絶縁性基板のコプナリティがすぐ
れる。また補強板はプレス加工で折り曲げ成形されるの
で生産性がよく製造コストを低減できる。さらに放熱板
を前記補強板に安定して設置でき熱放散性がすぐれる等
の効果がある。
【図１】本発明の実施例における半導体装置を示す図。
【図２】本発明の実施例において他の補強板を設けた半
導体装置を示す図。
導体装置を示す図。
【図３】本発明の実施例において補強板に形成された空
間に樹脂を装填した半導体装置を示す図。
間に樹脂を装填した半導体装置を示す図。
【図４】本発明の実施例において補強板上に放熱板を設
けた半導体装置を示す図。
けた半導体装置を示す図。
【図５】従来の補強板を設けた半導体装置を示す図。
１ 補強プレ−ト ２ 絶縁性基板 ３ 半導体チップ ４ 配線パタ−ン ５ 補強板 ６ ボンディングワイヤ− ７ 放熱板 ８ ソルダ−レジスト ９ 半田ボ−ル １０ 樹脂
Claims (4)
- 【請求項１】 配線パタ−ンを形成した柔軟な絶縁性基
板に補強板を設ける半導体装置において、前記補強板が
プレス加工で半導体チップの設置領域を平凸状に成形さ
れ、該平凸状の基辺部を前記絶縁性基板に当接支持する
平面に成形され、基辺を中間から絶縁性基板の反対側に
折り曲げ成形されていることを特徴とする半導体装置。 - 【請求項２】 配線パタ−ンを形成した柔軟な絶縁性基
板に補強板を設ける半導体装置において、前記補強板が
プレス加工で半導体チップの設置領域を平凸状に成形さ
れ、該平凸状の基辺部を前記絶縁性基板に当接支持する
平面に成形され、基辺を中間から絶縁性基板の反対側に
折り曲げ成形され、前記平凸状の横背面と前記基辺の中
間から絶縁性基板の反対側に折り曲げ成形部とで形成さ
れた空間に樹脂を装填したことを特徴とする半導体装
置。 - 【請求項３】 前記補強板の基辺を中間から絶縁性基板
の反対側に折り曲げ成形した端部の高さが前記平凸状の
高さと同等であることを特徴とする請求項１又は請求項
２記載の半導体装置。 - 【請求項４】 前記補強板の背面側に放熱板を設けたこ
とを特徴とする請求項１、請求項２又は請求項３記載の
半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10100473A JPH11284092A (ja) | 1998-03-27 | 1998-03-27 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10100473A JPH11284092A (ja) | 1998-03-27 | 1998-03-27 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11284092A true JPH11284092A (ja) | 1999-10-15 |
Family
ID=14274891
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10100473A Pending JPH11284092A (ja) | 1998-03-27 | 1998-03-27 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11284092A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011093019A1 (ja) * | 2010-01-27 | 2011-08-04 | 日本発條株式会社 | 金属ベース回路基板の製造方法及び金属ベース回路基板 |
| JP2013526769A (ja) * | 2010-03-23 | 2013-06-24 | アルカテル−ルーセント | 梁を備えたｉｃパッケージ補強材 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0653621A (ja) * | 1992-06-05 | 1994-02-25 | Mitsui Toatsu Chem Inc | 立体印刷基板、これを用いた電子回路パッケージ及び印刷基板の製造方法 |
| JPH07283336A (ja) * | 1994-04-05 | 1995-10-27 | Toppan Printing Co Ltd | チップキャリア |
| JPH08148608A (ja) * | 1994-09-20 | 1996-06-07 | Fujitsu Ltd | 半導体装置及びその製造方法及び半導体装置用基板 |
| JPH1145957A (ja) * | 1997-05-26 | 1999-02-16 | Seiko Epson Corp | 半導体装置の製造方法および半導体装置 |
-
1998
- 1998-03-27 JP JP10100473A patent/JPH11284092A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0653621A (ja) * | 1992-06-05 | 1994-02-25 | Mitsui Toatsu Chem Inc | 立体印刷基板、これを用いた電子回路パッケージ及び印刷基板の製造方法 |
| JPH07283336A (ja) * | 1994-04-05 | 1995-10-27 | Toppan Printing Co Ltd | チップキャリア |
| JPH08148608A (ja) * | 1994-09-20 | 1996-06-07 | Fujitsu Ltd | 半導体装置及びその製造方法及び半導体装置用基板 |
| JPH1145957A (ja) * | 1997-05-26 | 1999-02-16 | Seiko Epson Corp | 半導体装置の製造方法および半導体装置 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011093019A1 (ja) * | 2010-01-27 | 2011-08-04 | 日本発條株式会社 | 金属ベース回路基板の製造方法及び金属ベース回路基板 |
| KR101373119B1 (ko) * | 2010-01-27 | 2014-03-12 | 닛폰 하츠죠 가부시키가이샤 | 금속베이스회로기판의 제조방법 및 금속베이스회로기판 |
| JP2013526769A (ja) * | 2010-03-23 | 2013-06-24 | アルカテル−ルーセント | 梁を備えたｉｃパッケージ補強材 |
| KR101481877B1 (ko) * | 2010-03-23 | 2015-01-12 | 알까뗄 루슨트 | 보를 갖는 ｉｃ 패키지 보강재 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4774635A (en) | Semiconductor package with high density I/O lead connection | |
| US6949816B2 (en) | Semiconductor component having first surface area for electrically coupling to a semiconductor chip and second surface area for electrically coupling to a substrate, and method of manufacturing same | |
| KR950024311A (ko) | 얇은 회로기판과 반도체 장치가 접합되어 있는 열전도성 지지부재를 갖춘 전자 패키지 | |
| JP2000509904A (ja) | マイクロ波ハイブリッド集積回路 | |
| WO1994024698A1 (fr) | Composant a semi-conducteur | |
| US6774479B2 (en) | Electronic device having a semiconductor chip on a semiconductor chip connection plate and a method for producing the electronic device | |
| JP2000183246A (ja) | 接着方法及び半導体装置 | |
| JPH11284092A (ja) | 半導体装置 | |
| USRE36894E (en) | Semiconductor package with high density I/O lead connection | |
| JPH113955A (ja) | 半導体チップ搭載ボード | |
| JP3203200B2 (ja) | 半導体装置 | |
| JPH10256473A (ja) | 半導体装置 | |
| JPH08148526A (ja) | 半導体装置 | |
| JP2000183275A (ja) | 半導体装置 | |
| JP2000150577A (ja) | 配線基板とその製造方法、半導体装置、これらを用いた電気部品とその製造方法 | |
| JPH05343607A (ja) | 混成集積回路装置 | |
| JP2006286679A (ja) | 半導体装置およびその製造方法 | |
| JP2531817B2 (ja) | 樹脂封止型半導体装置 | |
| JP3182378B2 (ja) | 半導体装置および混成集積回路装置 | |
| JPH06120403A (ja) | 電子回路素子搭載用リードフレーム | |
| KR100321149B1 (ko) | 칩사이즈 패키지 | |
| JPH1056110A (ja) | 半導体用プラスチックパッケージと半導体装置 | |
| JPS62214645A (ja) | 半導体装置 | |
| JPH05326814A (ja) | 電子回路素子搭載用リードフレーム | |
| KR100388291B1 (ko) | 반도체패키지 구조 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040531 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041130 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050405 |