JP2531817B2 - 樹脂封止型半導体装置 - Google Patents
樹脂封止型半導体装置Info
- Publication number
- JP2531817B2 JP2531817B2 JP2028015A JP2801590A JP2531817B2 JP 2531817 B2 JP2531817 B2 JP 2531817B2 JP 2028015 A JP2028015 A JP 2028015A JP 2801590 A JP2801590 A JP 2801590A JP 2531817 B2 JP2531817 B2 JP 2531817B2
- Authority
- JP
- Japan
- Prior art keywords
- package
- insulator
- semiconductor chip
- resin
- depth
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/40—Leadframes
- H10W70/421—Shapes or dispositions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/811—Multiple chips on leadframes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） 本発明は樹脂封止型半導体装置に係り、特にパッケー
ジ厚が比較的薄く、かつ大型のパッケージにおいて発生
する反りの量を極力小さくした樹脂封止型半導体装置に
関する。
ジ厚が比較的薄く、かつ大型のパッケージにおいて発生
する反りの量を極力小さくした樹脂封止型半導体装置に
関する。
（従来の技術） 従来の上記樹脂封止型半導体装置、例えばZIP（ZIGZA
G INLINE PACKAGE）は、一般に第６図に示すように構成
されていた。
G INLINE PACKAGE）は、一般に第６図に示すように構成
されていた。
即ち、リードフレーム１のベッド部（チップ搭載部）
1aには、深さｄのディプレス加工が施されて、インナー
リード1bのなす平面から一段低くなるようになされてい
るとともに、このベッド部1aの上面にはエポキシ樹脂等
のマウントペースト２を介して半導体チップ３が搭載さ
れていている。
1aには、深さｄのディプレス加工が施されて、インナー
リード1bのなす平面から一段低くなるようになされてい
るとともに、このベッド部1aの上面にはエポキシ樹脂等
のマウントペースト２を介して半導体チップ３が搭載さ
れていている。
この半導体チップ３の各電極（パッド部）3aとリード
フレーム１の各インナーリード1bとは、Au等のボンディ
ングワイヤ４で電気的に接続され、リードフレーム１の
アウターリード（図示せず）を外部に露出させた状態で
封止樹脂５によって樹脂封止されている。
フレーム１の各インナーリード1bとは、Au等のボンディ
ングワイヤ４で電気的に接続され、リードフレーム１の
アウターリード（図示せず）を外部に露出させた状態で
封止樹脂５によって樹脂封止されている。
ここに、上記のようにディプレス加工を施してリード
フレーム１のベッド部1aを所定量下げるのは、ボンディ
ングワイヤ４が半導体チップ３の上端エッジに触れてし
まうことがなく、ここに充分な余裕Ａを持たせるためで
ある。
フレーム１のベッド部1aを所定量下げるのは、ボンディ
ングワイヤ４が半導体チップ３の上端エッジに触れてし
まうことがなく、ここに充分な余裕Ａを持たせるためで
ある。
また、製作上の要請等から、一般にリードフレーム１
のインナーリード1bは封止樹脂５の厚さ方向ほぼ中央に
位置するように配置されていた。
のインナーリード1bは封止樹脂５の厚さ方向ほぼ中央に
位置するように配置されていた。
このため、半導体チップ３の上面からパッケージ上面
までの上側埋設深さS1は、リードフレーム１のベッド部
1aの下面からパッケージ下面までの下側埋設深さS2より
深く（S1＞S2）なっていた。
までの上側埋設深さS1は、リードフレーム１のベッド部
1aの下面からパッケージ下面までの下側埋設深さS2より
深く（S1＞S2）なっていた。
なお、第９図に示すように、深さｄ′を上記第６図に
示す従来例における深さｄよりやや浅め（ｄ′＞ｄ）の
ディプレス加工を施すことにより、半導体チップ３の上
面からパッケージ上面までの上側埋設深さS1′を、リー
ドフレーム１のベッド部1aの下面からパッケージ下面ま
での下側埋設深さS2′とほぼ等しく（S1′＝S2′）なる
ようにすることもできる。
示す従来例における深さｄよりやや浅め（ｄ′＞ｄ）の
ディプレス加工を施すことにより、半導体チップ３の上
面からパッケージ上面までの上側埋設深さS1′を、リー
ドフレーム１のベッド部1aの下面からパッケージ下面ま
での下側埋設深さS2′とほぼ等しく（S1′＝S2′）なる
ようにすることもできる。
ここに、リードフレーム１のリード部がかなり長い時
には、ワイヤボンディングの際等に各インナーリード1b
が前後に動いたり、左右にずれてしまうことを防止する
ため、第10図及び第11図に示すように、細長い板状のポ
リイミドテープ６で各インナーリード1bの基端部付近を
固定することが一般に行われていた。
には、ワイヤボンディングの際等に各インナーリード1b
が前後に動いたり、左右にずれてしまうことを防止する
ため、第10図及び第11図に示すように、細長い板状のポ
リイミドテープ６で各インナーリード1bの基端部付近を
固定することが一般に行われていた。
（発明が解決しようとする課題） 近年、急速に高集積化が進み、機能面においても多ビ
ット化や付加価値の高いASIC（APPLICATION SPECIFIC I
C）の要求が増え、半導体チップのサイズも拡大する一
方で、これを封止するパッケージも、DIP（DUAL INLINE
PACKAGE）等と比べて一般に実装密度の高いSOJ（SMALL
OUTLINE J BEND PACKAGE）,ZIP及びFP（FLAT PACKAG
E）等を望む傾向にある。
ット化や付加価値の高いASIC（APPLICATION SPECIFIC I
C）の要求が増え、半導体チップのサイズも拡大する一
方で、これを封止するパッケージも、DIP（DUAL INLINE
PACKAGE）等と比べて一般に実装密度の高いSOJ（SMALL
OUTLINE J BEND PACKAGE）,ZIP及びFP（FLAT PACKAG
E）等を望む傾向にある。
ここに、例えばZIPにおけるリードは、デュアルライ
ン方式ではないため、多ピン化に伴い、リードピッチ分
パッケージ長さが伸びて大型になり易い。また、可能な
限り小さく、しかも薄い高実装型パッケージが要求され
る反面、半導体チップの占める割合が次第に大きくなり
つつある。
ン方式ではないため、多ピン化に伴い、リードピッチ分
パッケージ長さが伸びて大型になり易い。また、可能な
限り小さく、しかも薄い高実装型パッケージが要求され
る反面、半導体チップの占める割合が次第に大きくなり
つつある。
このため、リードの引き回しの問題が増えて、特にイ
ンナーリードの突込み量が減少して信頼性面及び引き抜
き強度の劣化に繋がってしまい、この劣化を防止する対
策として、上記第６図に示すように、リードフレーム１
のベッド部1aにディプレス加工を施して補っているので
ある。
ンナーリードの突込み量が減少して信頼性面及び引き抜
き強度の劣化に繋がってしまい、この劣化を防止する対
策として、上記第６図に示すように、リードフレーム１
のベッド部1aにディプレス加工を施して補っているので
ある。
しかしながら、このようにベッド部1aに充分な深さの
ディプレス加工を施すと、同図に示すように半導体チッ
プ３の埋設部における封止樹脂５の上下厚が異なり、即
ちこの上面からパッケージ上面までの上側埋設深さS
1が、リードフレーム１のベッド部1aの下面からパッケ
ージ下面までの下側埋設深さS2より深く（S1＞S2）なっ
てしまい、この結果、第７図に示すように、反り量a1の
下に凸の反りが発生してしまう。
ディプレス加工を施すと、同図に示すように半導体チッ
プ３の埋設部における封止樹脂５の上下厚が異なり、即
ちこの上面からパッケージ上面までの上側埋設深さS
1が、リードフレーム１のベッド部1aの下面からパッケ
ージ下面までの下側埋設深さS2より深く（S1＞S2）なっ
てしまい、この結果、第７図に示すように、反り量a1の
下に凸の反りが発生してしまう。
これは、半導体チップ３の上側に位置する封止樹脂５
がベッド1aの下方に位置する封止樹脂５よりも厚いた
め、この樹脂の厚さが厚い分だけ、樹脂の内部に発生す
る収縮応力が強くなってしまうからであると考えられ
る。
がベッド1aの下方に位置する封止樹脂５よりも厚いた
め、この樹脂の厚さが厚い分だけ、樹脂の内部に発生す
る収縮応力が強くなってしまうからであると考えられ
る。
このようにパッケージに反りが発生すると、リード・
コプラナリティ（平坦度）の劣化を招き、測定時にリー
ドの曲りが発生してしまう等、実装時に不具合が生じて
しまう。
コプラナリティ（平坦度）の劣化を招き、測定時にリー
ドの曲りが発生してしまう等、実装時に不具合が生じて
しまう。
ここに、この反り量a1は、半導体チップ３の埋設部に
おける封止樹脂５の上下厚の比やパッケージの長さ及び
厚さに大きく依存し、この上下比のアンバランスが大き
く、かつパッケージが長く薄い程、大きくなる。
おける封止樹脂５の上下厚の比やパッケージの長さ及び
厚さに大きく依存し、この上下比のアンバランスが大き
く、かつパッケージが長く薄い程、大きくなる。
即ち、例えば多ピン化に伴って、第８図に示すよう
に、第７図に示すパッケージ長さＬよりも長いパッケー
ジ長さＬ′のもの（Ｌ＜Ｌ′）の場合において、このパ
ッケージに発生する反り量a2は、第７図に示す長さＬの
パッケージに発生する反り量a1よりも大きく（a2＞a1）
なる。従って、パッケージが大型化すればする程、更に
は薄型化すればする程、パッケージに発生する反りが問
題となる。
に、第７図に示すパッケージ長さＬよりも長いパッケー
ジ長さＬ′のもの（Ｌ＜Ｌ′）の場合において、このパ
ッケージに発生する反り量a2は、第７図に示す長さＬの
パッケージに発生する反り量a1よりも大きく（a2＞a1）
なる。従って、パッケージが大型化すればする程、更に
は薄型化すればする程、パッケージに発生する反りが問
題となる。
ここに、上記のようにパッケージの反りは、半導体チ
ップ３の埋設部における上下の封止樹脂５の厚みの差に
よって発生するので、第９図に示すように、リードフレ
ーム１のベッド部1aのディプレス量ｄ′を浅くして、半
導体チップ３の埋設部における封止樹脂５の上下厚をほ
ぼ等しく、即ち、該半導体チップ３の上面からパッケー
ジ上面までの上側埋設深さS1′と、リードフレーム１の
ベッド部1aの下面からパッケージ下面までの下側埋設深
さS2′とがほぼ等しく（S1′＝S2′）になるようにする
こともできる。
ップ３の埋設部における上下の封止樹脂５の厚みの差に
よって発生するので、第９図に示すように、リードフレ
ーム１のベッド部1aのディプレス量ｄ′を浅くして、半
導体チップ３の埋設部における封止樹脂５の上下厚をほ
ぼ等しく、即ち、該半導体チップ３の上面からパッケー
ジ上面までの上側埋設深さS1′と、リードフレーム１の
ベッド部1aの下面からパッケージ下面までの下側埋設深
さS2′とがほぼ等しく（S1′＝S2′）になるようにする
こともできる。
しかしながら、この場合、上記大型チップ化及び薄型
化等の要請に伴ってボンディングワイヤ４が短くなり、
ボンディングワイヤ４と半導体チップ３の上端エッジと
の間の余裕Ａ′がかなり少なくなって、最悪の場合には
接触してリークを引き起こしてしまう。
化等の要請に伴ってボンディングワイヤ４が短くなり、
ボンディングワイヤ４と半導体チップ３の上端エッジと
の間の余裕Ａ′がかなり少なくなって、最悪の場合には
接触してリークを引き起こしてしまう。
また、この反りの発生を抑えるため、半導体チップ３
自体の厚みを薄くすることも考えられるが、現状では組
立て工程において半導体チップ３にクラックが発生する
可能性がある等、一定の限界がある。
自体の厚みを薄くすることも考えられるが、現状では組
立て工程において半導体チップ３にクラックが発生する
可能性がある等、一定の限界がある。
なお、第10図及び第11図に示すポリイミドテープ６の
存在によって、上記パッケージの反りの量が左右される
ことはない。
存在によって、上記パッケージの反りの量が左右される
ことはない。
本発明は上記に鑑み、パッケージの薄型化及び大型化
等に伴って、半導体チップ埋設部における上下の埋設深
さが異なる場合、パッケージのある程度の反りはしかた
ないにしても、この反りを強制的に矯正して全体として
の反り量をより少なく抑えるか、または反り自体の発生
を極力防止したものを提供することを目的とする。
等に伴って、半導体チップ埋設部における上下の埋設深
さが異なる場合、パッケージのある程度の反りはしかた
ないにしても、この反りを強制的に矯正して全体として
の反り量をより少なく抑えるか、または反り自体の発生
を極力防止したものを提供することを目的とする。
（課題を解決するための手段） 上記目的を達成するため、本発明に係る請求項１記載
の樹脂封止型半導体装置は、上面に半導体チップを搭載
したチップ搭載部の下面からパッケージ下面までの下側
埋設深さと、上記半導体チップの上面からパッケージ上
面までの上側埋設深さとが異なる樹脂封止型半導体装置
において、この両深さの内、より深い方の側に面するリ
ードフレームのインナーリードの表面に、板状の絶縁体
を配設し、上記絶縁体の厚さを、上記絶縁体の表面から
この絶縁体がある側のパッケージ面までの深さが上記絶
縁体と反対側のインナーリードの表面から上記絶縁体と
反対側のパッケージ面までの深さより小さいように設定
し、上記チップ埋設部に発生する反りと上記インナーリ
ードに発生する反りとを逆方向にすることを特徴とす
る。
の樹脂封止型半導体装置は、上面に半導体チップを搭載
したチップ搭載部の下面からパッケージ下面までの下側
埋設深さと、上記半導体チップの上面からパッケージ上
面までの上側埋設深さとが異なる樹脂封止型半導体装置
において、この両深さの内、より深い方の側に面するリ
ードフレームのインナーリードの表面に、板状の絶縁体
を配設し、上記絶縁体の厚さを、上記絶縁体の表面から
この絶縁体がある側のパッケージ面までの深さが上記絶
縁体と反対側のインナーリードの表面から上記絶縁体と
反対側のパッケージ面までの深さより小さいように設定
し、上記チップ埋設部に発生する反りと上記インナーリ
ードに発生する反りとを逆方向にすることを特徴とす
る。
また、請求項２記載の樹脂封止型半導体装置は、上面
絶縁体を複数のインナーリードの表面にまたがって配設
したことを特徴とする。
絶縁体を複数のインナーリードの表面にまたがって配設
したことを特徴とする。
（作 用） 上記請求項１記載の本発明によれば、半導体チップ埋
設部においては、樹脂による上下の埋設深さが異なり、
一方に凸（例えば、下に凸）の反りが発生するが、リー
ドフレームのインナーリード埋設部において、樹脂によ
る上下の埋設深さを上記と逆にすることによって、ここ
に上記と逆の方向に凸（例えば、上に凸）の反りを発生
させ、これによってパッケージ全体としての反り量を減
少させることができる。
設部においては、樹脂による上下の埋設深さが異なり、
一方に凸（例えば、下に凸）の反りが発生するが、リー
ドフレームのインナーリード埋設部において、樹脂によ
る上下の埋設深さを上記と逆にすることによって、ここ
に上記と逆の方向に凸（例えば、上に凸）の反りを発生
させ、これによってパッケージ全体としての反り量を減
少させることができる。
（実施例） 以下、本発明の実施例を図面を参照して説明する。
第１図乃至第３図は、ZIPの応用した本発明の一実施
例を示すもので、上記第６図に示す従来例と同様に、リ
ードフレーム１のベッド部（チップ搭載部）1aには、充
分な深さｄのディプレス加工が施されて、インナーリー
ド1bのなす平面から一段低くなるようになされていると
ともに、このベッド部1aの上面にはエポキシ樹脂等のマ
ウントペースト２を介して半導体チップ３が搭載されて
いる。
例を示すもので、上記第６図に示す従来例と同様に、リ
ードフレーム１のベッド部（チップ搭載部）1aには、充
分な深さｄのディプレス加工が施されて、インナーリー
ド1bのなす平面から一段低くなるようになされていると
ともに、このベッド部1aの上面にはエポキシ樹脂等のマ
ウントペースト２を介して半導体チップ３が搭載されて
いる。
この半導体チップ３の各電極（パッド部）3aとリード
フレーム１の各インナーリード1bとは、Au等のボンディ
ングワイヤ４で電気的に接続され、リードフレーム１の
アウターリード（図示せず）を外部に露出させた状態で
封止樹脂５によって樹脂封止されている。
フレーム１の各インナーリード1bとは、Au等のボンディ
ングワイヤ４で電気的に接続され、リードフレーム１の
アウターリード（図示せず）を外部に露出させた状態で
封止樹脂５によって樹脂封止されている。
ここに、インナーリード1aは封止樹脂５の厚さ方向ほ
ぼ中央に位置するように埋設され、かつベッド部1aには
充分なディプレス加工が施されているため、半導体チッ
プ３の上面からパッケージ上面までの上側埋設深さS
1は、リードフレーム１のベッド部1aの下面からパッケ
ージ下面までの下側埋設深さS2より深く（S1＞S2）なっ
てる。
ぼ中央に位置するように埋設され、かつベッド部1aには
充分なディプレス加工が施されているため、半導体チッ
プ３の上面からパッケージ上面までの上側埋設深さS
1は、リードフレーム１のベッド部1aの下面からパッケ
ージ下面までの下側埋設深さS2より深く（S1＞S2）なっ
てる。
そして、上記両深さS1,S2の内、深い方の側、即ち上
側に面するリードフレーム１のインナーリード1aの表
面、即ちインナーリード１の上面には、平板で矩形状
の、例えばポリイミド等で構成された絶縁体７が絶縁性
の接着剤を介して貼付けられている。
側に面するリードフレーム１のインナーリード1aの表
面、即ちインナーリード１の上面には、平板で矩形状
の、例えばポリイミド等で構成された絶縁体７が絶縁性
の接着剤を介して貼付けられている。
この絶縁体７を貼付けたリードフレーム１の製造は、
例えばエッチングまたはプレス加工によりリードフレー
ムに所定のパターンを施した後に、所定の形状の絶縁体
７を貼付け、しかる後にベッド部1aにディプレス加工を
施すか、または所定のパターン形成及びディプレス加工
を施したリードフレーム１に絶縁体７を貼付けることに
よって行うことができる。
例えばエッチングまたはプレス加工によりリードフレー
ムに所定のパターンを施した後に、所定の形状の絶縁体
７を貼付け、しかる後にベッド部1aにディプレス加工を
施すか、または所定のパターン形成及びディプレス加工
を施したリードフレーム１に絶縁体７を貼付けることに
よって行うことができる。
この絶縁体７は、インナーリード1bの埋設部における
封止樹脂５の上下厚、即ち絶縁体７の上面からパッケー
ジ上面までの封止樹脂５により埋設深さP1と、インナー
リード1bの下面からパッケージ下面までの封止樹脂５に
より埋設深さP2とを変えることにより、即ち、絶縁体７
を接着させた側の封止樹脂５による埋設深さを、この絶
縁体７の厚さｔの分だけ浅くする（P1＜P2,P2＝P1＋
ｔ）ことにより、インナーリード1bの埋設部においてパ
ッケージに反りを発生させるためのものである。
封止樹脂５の上下厚、即ち絶縁体７の上面からパッケー
ジ上面までの封止樹脂５により埋設深さP1と、インナー
リード1bの下面からパッケージ下面までの封止樹脂５に
より埋設深さP2とを変えることにより、即ち、絶縁体７
を接着させた側の封止樹脂５による埋設深さを、この絶
縁体７の厚さｔの分だけ浅くする（P1＜P2,P2＝P1＋
ｔ）ことにより、インナーリード1bの埋設部においてパ
ッケージに反りを発生させるためのものである。
即ち、上記のように半導体チップ３の埋設部において
は、封止樹脂５による上側埋設深さS1の方が下側埋設深
さS2より深くなるため、上側における樹脂収縮応力が下
側のそれよりも強くなり、その結果、下に凸の反りが発
生する。そこで、インナーリード1bの埋設部において、
この反り（下に凸）と反対方向の反り（上に凸）を発生
させ，反発し合う力を利用して、第２図に示すように、
パッケージ全体としての反り量ａをより少なく抑えるの
である。
は、封止樹脂５による上側埋設深さS1の方が下側埋設深
さS2より深くなるため、上側における樹脂収縮応力が下
側のそれよりも強くなり、その結果、下に凸の反りが発
生する。そこで、インナーリード1bの埋設部において、
この反り（下に凸）と反対方向の反り（上に凸）を発生
させ，反発し合う力を利用して、第２図に示すように、
パッケージ全体としての反り量ａをより少なく抑えるの
である。
ここに、絶縁体７を配置することによって発生するイ
ンナーリード1bの埋設部における反り量は、絶縁体７の
厚さｔの変化によって変化し、これを変えることによっ
て任意に調整することができるが、充分な反りを発生さ
せるためには、例えば0.2mm程度以上であることが望ま
しく、かつ半導体チップ３の埋設部において発生する反
りの量との関係において、相対的に決定するようにする
ことができる。
ンナーリード1bの埋設部における反り量は、絶縁体７の
厚さｔの変化によって変化し、これを変えることによっ
て任意に調整することができるが、充分な反りを発生さ
せるためには、例えば0.2mm程度以上であることが望ま
しく、かつ半導体チップ３の埋設部において発生する反
りの量との関係において、相対的に決定するようにする
ことができる。
なお、この絶縁体７は、300℃以下の熱で変形したり
剥がれてしまうことがないようにする必要がある。
剥がれてしまうことがないようにする必要がある。
また、この絶縁体７の大きさは、この全面において反
りが発生するため、半導体チップ３及びパッケージの大
きさ等によって変化するが、半導体チップ３のサイズと
ほぼ同等若しくはその60％位が適当である。
りが発生するため、半導体チップ３及びパッケージの大
きさ等によって変化するが、半導体チップ３のサイズと
ほぼ同等若しくはその60％位が適当である。
例えば、平面的に考えた場合、パッケージが、50×10
mm（500mm2厚さ30mm以下）で、90mm2の半導体チップ３
が搭載されたと仮定した時、絶縁体７は、60〜100mm2程
度の大きさで、かつベッド部1aの端部からパッケージの
端部までの中間、即ちベッド部1aから絶縁体７かでの距
離ｂと、パッケージ外面から絶縁体７までの距離ｂ′が
等しい（ｂ＝ｂ′）位置に配置することが望ましい。
mm（500mm2厚さ30mm以下）で、90mm2の半導体チップ３
が搭載されたと仮定した時、絶縁体７は、60〜100mm2程
度の大きさで、かつベッド部1aの端部からパッケージの
端部までの中間、即ちベッド部1aから絶縁体７かでの距
離ｂと、パッケージ外面から絶縁体７までの距離ｂ′が
等しい（ｂ＝ｂ′）位置に配置することが望ましい。
ここに、この大きさのパッケージにおいては、上記第
６図に示す従来例において、一般に約40〜60μｍ程度の
反り量（a1＝40〜60μｍ）が発生していたが、上記実施
例においては、約25μｍ以下の反り量（ａ＜25μｍ）に
抑えることができる。
６図に示す従来例において、一般に約40〜60μｍ程度の
反り量（a1＝40〜60μｍ）が発生していたが、上記実施
例においては、約25μｍ以下の反り量（ａ＜25μｍ）に
抑えることができる。
更に、絶縁体７の形状は、図示のように、パッケージ
の長辺に沿った棒状等の形状ではなく、正方形に近い形
である方がより有効である。
の長辺に沿った棒状等の形状ではなく、正方形に近い形
である方がより有効である。
第４図は、他の実施例を示すもので、パッケージ長さ
もあるが、幅にも余裕があるため、ポンディングワイヤ
４のループ形状を考え、ディプレス加工を施す必要がな
い場合に最適なものである。
もあるが、幅にも余裕があるため、ポンディングワイヤ
４のループ形状を考え、ディプレス加工を施す必要がな
い場合に最適なものである。
即ち、上記のように、パッケージに反りが発生するの
は、半導体チップ３の埋設部における封止樹脂５の上下
厚の差によるものである。このため半導体チップ３の埋
設部における上下の封止樹脂の樹脂厚に差がなければ反
りは発生しないことになる。ここに、ディプレス加工を
施さないリードフレーム１′のベッド部１′ａの上面に
半導体チップ３を搭載したものにおいては、半導体チッ
プ３の上面からパッケージ上面までの上側埋設深さS1″
よりもベッド部１′ａの下面からパッケージ下面までの
下側埋設深さS2″の方が深くなる（S1″＜S2″）。
は、半導体チップ３の埋設部における封止樹脂５の上下
厚の差によるものである。このため半導体チップ３の埋
設部における上下の封止樹脂の樹脂厚に差がなければ反
りは発生しないことになる。ここに、ディプレス加工を
施さないリードフレーム１′のベッド部１′ａの上面に
半導体チップ３を搭載したものにおいては、半導体チッ
プ３の上面からパッケージ上面までの上側埋設深さS1″
よりもベッド部１′ａの下面からパッケージ下面までの
下側埋設深さS2″の方が深くなる（S1″＜S2″）。
そこで、ベッド部１′ａの下面に、絶縁体８を接着さ
せ、これによってこの絶縁体８の下面からパッケージ下
面までの封止樹脂５による埋設深さS3、即ち半導体チッ
プ３の埋設部における封止樹脂５による下側埋設深さ
を、半導体チップ３の上面からパッケージ上面までの上
側埋設深さS1″、即ち、半導体チップ３の埋設部におけ
る封止樹脂による下側埋設深さと等しくなし、これによ
ってこの半導体チップの埋設部における封止樹脂５の上
下厚をほぼ等しく（S3＝S1″）して、ここで反りが発生
しないようにしたものである。
せ、これによってこの絶縁体８の下面からパッケージ下
面までの封止樹脂５による埋設深さS3、即ち半導体チッ
プ３の埋設部における封止樹脂５による下側埋設深さ
を、半導体チップ３の上面からパッケージ上面までの上
側埋設深さS1″、即ち、半導体チップ３の埋設部におけ
る封止樹脂による下側埋設深さと等しくなし、これによ
ってこの半導体チップの埋設部における封止樹脂５の上
下厚をほぼ等しく（S3＝S1″）して、ここで反りが発生
しないようにしたものである。
第５図は、更に他の実施例を示すもので、この実施例
はリードフレーム１のベッド部1aに充分なディプレス処
理を施したものにおいても、反り自体の発生を抑えるよ
うにしたものである。
はリードフレーム１のベッド部1aに充分なディプレス処
理を施したものにおいても、反り自体の発生を抑えるよ
うにしたものである。
即ち、上記のように、この種のリードフレーム１を使
用したものでは、半導体チップ３の上面からパッケージ
上面までの上側埋設深さS1の方がベッド部1aの下面から
パッケージ下面までの下側埋設深さS2よりも深くなる
（S1＞S2）。
用したものでは、半導体チップ３の上面からパッケージ
上面までの上側埋設深さS1の方がベッド部1aの下面から
パッケージ下面までの下側埋設深さS2よりも深くなる
（S1＞S2）。
そこで、半導体チップ３の上面に絶縁体９を接着さ
せ、これによってこの絶縁体９の上面からパッケージ上
面までの封止樹脂５による埋設深さS4、即ち半導体チッ
プ３の埋設部における封止樹脂５による上側埋設深さ
を、ベッド部1aの下面からパッケージ下面までの下側埋
設深さS2、即ち半導体チップ３の埋設部における封止樹
脂５による下側埋設深に等しくなし、これによってこの
半導体チップの埋設部における樹脂の上下厚をほぼ等し
く（S4＝S2）して、ここで反りが発生しないようにした
ものである。
せ、これによってこの絶縁体９の上面からパッケージ上
面までの封止樹脂５による埋設深さS4、即ち半導体チッ
プ３の埋設部における封止樹脂５による上側埋設深さ
を、ベッド部1aの下面からパッケージ下面までの下側埋
設深さS2、即ち半導体チップ３の埋設部における封止樹
脂５による下側埋設深に等しくなし、これによってこの
半導体チップの埋設部における樹脂の上下厚をほぼ等し
く（S4＝S2）して、ここで反りが発生しないようにした
ものである。
この実施例の場合、半導体チップ３の電極3aには、ボ
ンディングワイヤ４が接続されているため、このボンデ
ィングワイヤ４に絶縁体９が触れないようにする必要が
ある。
ンディングワイヤ４が接続されているため、このボンデ
ィングワイヤ４に絶縁体９が触れないようにする必要が
ある。
本発明は上記のような構成であるので、請求項１記載
の発明によれば、ディプレス量が比較的自由となるの
で、ボンディングワイヤの良好なループ形状を確保し
て、ボンディングワイヤが半導体チップの上端エッジに
接触してしまうことを防止しつつ、互いに反発する方向
に反りを発生させることにより、パッケージ全体として
の反り量をより小さく抑えることができる。しかも、絶
縁体にテーピングとしての役割を果たさせて、これを省
略することができる。
の発明によれば、ディプレス量が比較的自由となるの
で、ボンディングワイヤの良好なループ形状を確保し
て、ボンディングワイヤが半導体チップの上端エッジに
接触してしまうことを防止しつつ、互いに反発する方向
に反りを発生させることにより、パッケージ全体として
の反り量をより小さく抑えることができる。しかも、絶
縁体にテーピングとしての役割を果たさせて、これを省
略することができる。
上記のようにして、反り量をより小さくすることによ
り、リード・コプラナリチィを向上させて、測定時にお
けるリードの曲がりや実装時の不具合を改善するととも
に、湾曲したリードの端が輸送時にマガジンと接触し曲
がったり、静電破壊が起きてしまうことも防止すること
ができる。
り、リード・コプラナリチィを向上させて、測定時にお
けるリードの曲がりや実装時の不具合を改善するととも
に、湾曲したリードの端が輸送時にマガジンと接触し曲
がったり、静電破壊が起きてしまうことも防止すること
ができる。
第１図乃至第３図は本発明の一実施例を示し、第１図は
要部拡大断面図、第２図は全体断面図、第３図はリード
フレームの要部平面図、第４図及び第５図は夫々異なる
他の実施例を示す第１図相当図、第６図乃至第８図は従
来例を示し、第６図は第１図相当図、第７図及び第８図
はパッケージ長さが異なる場合の第２図相当図、第９図
は他の従来例を示す第１図相当図、第10図及び第11図は
更に他の従来例を示し、第10図は第３図相当図、第11図
はワイヤボンディング後の状態を示す断面図である。 １……リードフレーム、1a……ベッド部（チップ搭載
部）、1b……インナーリード、３……半導体チップ、５
……封止樹脂、7,8,9……絶縁体。
要部拡大断面図、第２図は全体断面図、第３図はリード
フレームの要部平面図、第４図及び第５図は夫々異なる
他の実施例を示す第１図相当図、第６図乃至第８図は従
来例を示し、第６図は第１図相当図、第７図及び第８図
はパッケージ長さが異なる場合の第２図相当図、第９図
は他の従来例を示す第１図相当図、第10図及び第11図は
更に他の従来例を示し、第10図は第３図相当図、第11図
はワイヤボンディング後の状態を示す断面図である。 １……リードフレーム、1a……ベッド部（チップ搭載
部）、1b……インナーリード、３……半導体チップ、５
……封止樹脂、7,8,9……絶縁体。
Claims (2)
- 【請求項１】上面に半導体チップを搭載したチップ搭載
部の下面からパッケージ下面までの下側埋設深さと、上
記半導体チップの上面からパッケージ上面までの上側埋
設深さとが異なる樹脂封止型半導体装置において、 この両深さの内、より深い方の側に面するリードフレー
ムのインナーリードの表面に、板状の絶縁体を配設し、 上記絶縁体の厚さを、上記絶縁体の表面からこの絶縁体
がある側のパッケージ面までの深さが上記絶縁体と反対
側のインナーリードの表面から上記絶縁体と反対側のパ
ッケージ面までの深さより小さいように設定し、 上記チップ埋設部に発生する反りと上記インナーリード
に発生する反りとを逆方向にすることを特徴とする樹脂
封止型半導体装置。 - 【請求項２】上面絶縁体を複数のインナーリードの表面
にまたがって配設したことを特徴とする請求項１に記載
の樹脂封止型半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2028015A JP2531817B2 (ja) | 1990-02-07 | 1990-02-07 | 樹脂封止型半導体装置 |
| KR1019910002059A KR940007378B1 (ko) | 1990-02-07 | 1991-02-07 | 수지밀봉형 반도체장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2028015A JP2531817B2 (ja) | 1990-02-07 | 1990-02-07 | 樹脂封止型半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03232257A JPH03232257A (ja) | 1991-10-16 |
| JP2531817B2 true JP2531817B2 (ja) | 1996-09-04 |
Family
ID=12236942
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2028015A Expired - Fee Related JP2531817B2 (ja) | 1990-02-07 | 1990-02-07 | 樹脂封止型半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP2531817B2 (ja) |
| KR (1) | KR940007378B1 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6388338B1 (en) * | 1995-04-28 | 2002-05-14 | Stmicroelectronics | Plastic package for an integrated electronic semiconductor device |
| JP5256128B2 (ja) * | 2009-06-18 | 2013-08-07 | 日立オートモティブシステムズ株式会社 | 電子回路封入装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58191457A (ja) * | 1982-05-04 | 1983-11-08 | Toshiba Corp | 半導体装置 |
| JPS61207038A (ja) * | 1985-03-11 | 1986-09-13 | Fujitsu Ltd | 樹脂封止型半導体装置 |
| JPH0519958Y2 (ja) * | 1985-08-20 | 1993-05-25 | ||
| JPS6352451A (ja) * | 1986-08-22 | 1988-03-05 | Hitachi Vlsi Eng Corp | レジン封止型半導体装置 |
| EP0261324A1 (en) * | 1986-09-26 | 1988-03-30 | Texas Instruments Incorporated | Plastic package for large chip size integrated circuit |
-
1990
- 1990-02-07 JP JP2028015A patent/JP2531817B2/ja not_active Expired - Fee Related
-
1991
- 1991-02-07 KR KR1019910002059A patent/KR940007378B1/ko not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR910016071A (ko) | 1991-09-30 |
| KR940007378B1 (ko) | 1994-08-16 |
| JPH03232257A (ja) | 1991-10-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6452255B1 (en) | Low inductance leadless package | |
| JP2939614B2 (ja) | 積層型半導体パッケージ | |
| US7368811B2 (en) | Multi-chip package and method for manufacturing the same | |
| US20030045029A1 (en) | Semiconductor device and method for manufacturing the same | |
| KR970067781A (ko) | 반도체 장치와 그의 제조방법 및 집합형 반도체 장치 | |
| JPH11220082A (ja) | 半導体装置 | |
| US7161232B1 (en) | Apparatus and method for miniature semiconductor packages | |
| JP2000031343A (ja) | 半導体装置 | |
| KR100364978B1 (ko) | 반도체패키지의 와이어 본딩용 클램프 및 히트블록 | |
| JP2531817B2 (ja) | 樹脂封止型半導体装置 | |
| US6121686A (en) | Ball grid array package having through-holes disposed in the substrate under the chip | |
| JP2010182873A (ja) | 半導体デバイス | |
| JPH10256469A (ja) | 半導体装置 | |
| JP4181557B2 (ja) | 半導体装置およびその製造方法 | |
| KR100221918B1 (ko) | 칩 스케일 패키지 | |
| CN102569217B (zh) | 半导体封装件 | |
| KR100658903B1 (ko) | 리드프레임 및 이를 이용한 반도체패키지 | |
| KR0185571B1 (ko) | 내부리드 말단에 칩접착 단차부가 형성된 칩 온 리드용 리드프레임 및 그를 이용한 반도체 칩 패키지 | |
| KR100481927B1 (ko) | 반도체패키지및그제조방법 | |
| JP3106069B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| KR20020021476A (ko) | 칩 스케일 반도체 팩키지 및, 그것의 제조 방법 | |
| KR100649443B1 (ko) | 노출된 와이어를 갖는 반도체 칩 패키지와 그 반도체 칩패키지가 기판에 부착된 구조 | |
| JPH11284092A (ja) | 半導体装置 | |
| KR100282414B1 (ko) | 바텀 리디드 타입의 브이·씨·에이 패키지 | |
| KR200141125Y1 (ko) | 리드프레임의 구조 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |