JPH11284197A5 - 半導体装置の作製方法 - Google Patents

半導体装置の作製方法

Info

Publication number
JPH11284197A5
JPH11284197A5 JP1998100641A JP10064198A JPH11284197A5 JP H11284197 A5 JPH11284197 A5 JP H11284197A5 JP 1998100641 A JP1998100641 A JP 1998100641A JP 10064198 A JP10064198 A JP 10064198A JP H11284197 A5 JPH11284197 A5 JP H11284197A5
Authority
JP
Japan
Prior art keywords
film
forming
amorphous silicon
germanium
silicon film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1998100641A
Other languages
English (en)
Other versions
JPH11284197A (ja
JP4115583B2 (ja
Filing date
Publication date
Application filed filed Critical
Priority to JP10064198A priority Critical patent/JP4115583B2/ja
Priority claimed from JP10064198A external-priority patent/JP4115583B2/ja
Priority to US09/275,930 priority patent/US6388270B1/en
Publication of JPH11284197A publication Critical patent/JPH11284197A/ja
Publication of JPH11284197A5 publication Critical patent/JPH11284197A5/ja
Application granted granted Critical
Publication of JP4115583B2 publication Critical patent/JP4115583B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Claims (16)

  1. 絶縁表面を有する基板上にゲイト電極を形成し、
    前記ゲイト電極上にゲイト絶縁膜を形成し、
    前記ゲイト絶縁膜上にアモルファスシリコン膜を形成
    前記アモルファスシリコン膜上にゲルマニウム膜を形成
    600℃を超えない加熱処理により前記アモルファスシリコン膜を結晶化することを特徴とする半導体装置の作製方法。
  2. 請求項において、スパッタ法、プラズマCVD法又は減圧熱CVD法により前記ゲルマニウム膜を形成することを特徴とする半導体装置の作製方法。
  3. 請求項1または2において、前記結晶化されたシリコン膜の主表面近傍におけるゲルマニウムの濃度は1×10 14 〜1×10 22 atoms/cm 3 であることを特徴とする半導体装置の作製方法。
  4. 絶縁表面を有する基板上にゲイト電極を形成し、
    前記ゲイト電極上にゲイト絶縁膜を形成し、
    前記ゲイト絶縁膜上にアモルファスシリコン膜を形成し、
    前記アモルファスシリコン膜上に、スピンコート法によりゲルマニウムを含む溶液を塗布し、
    600℃を超えない加熱処理により前記アモルファスシリコン膜を結晶化することを特徴とする半導体装置の作製方法。
  5. 請求項4において、前記ゲルマニウムを含む溶液として、酸化ゲルマニウム、塩化ゲルマニウム、臭化ゲルマニウム、硫化ゲルマニウム、酢酸ゲルマニウムのいずれか一を用いることを特徴とする半導体装置の作製方法。
  6. 絶縁表面を有する基板上にゲイト電極を形成し、
    前記ゲイト電極上にゲイト絶縁膜を形成し、
    前記ゲイト絶縁膜上にアモルファスシリコン膜を形成し、
    前記アモルファスシリコン膜に対して、イオンプランテーション法、プラズマドーピング法、またはレーザードーピング法によりゲルマニウムを添加し、
    600℃を超えない加熱処理により前記アモルファスシリコン膜を結晶化することを特徴とする半導体装置の作製方法。
  7. 絶縁表面を有する基板上にゲイト電極を形成し、
    前記ゲイト電極上にゲイト絶縁膜を形成し、
    前記ゲイト絶縁膜上に、ゲルマンを混合したガスを用いてアモルファスシリコン膜を形成し、
    600℃を超えない加熱処理により前記アモルファスシリコン膜を結晶化することを特徴とする半導体装置の作製方法。
  8. 絶縁表面を有する基板上に下地膜を形成し、
    前記下地膜上にゲイト電極を形成し、
    前記ゲイト電極上にゲイト絶縁膜を形成し、
    前記ゲイト絶縁膜上にアモルファスシリコン膜を形成し、
    前記アモルファスシリコン膜上にゲルマニウム膜を形成し、
    600℃を超えない加熱処理により前記アモルファスシリコン膜を結晶化してポリシリコン膜を形成し、
    前記ゲルマニウム膜を除去し、
    前記ポリシリコン膜上にパターニングされた絶縁層を形成し、
    前記ポリシリコン膜をパターニングして活性層を形成し、
    前記活性層及び前記パターニングされた絶縁層を覆う層間絶縁膜を形成し、
    前記層間絶縁膜上に、コンタクトホールを介して前記活性層と接続するソース配線及びドレイン配線を形成することを特徴とする半導体装置の作製方法。
  9. 絶縁表面を有する基板上に下地膜を形成し、
    前記下地膜上にゲイト電極を形成し、
    前記ゲイト電極上にゲイト絶縁膜を形成し、
    前記ゲイト絶縁膜上に第1のアモルファスシリコン膜を形成し、
    前記第1のアモルファスシリコン膜上にゲルマニウム膜を形成し、
    600℃を超えない加熱処理により前記第1のアモルファスシリコン膜を結晶化してポリシリコン膜を形成し、
    前記ゲルマニウム膜を除去し、
    前記ポリシリコン膜をパターニングして活性層を形成し、
    前記活性層上にパターニングされた絶縁層を形成し、
    前記活性層及び前記パターニングされた絶縁層上に第2のアモルファスシリコン膜を形成し、
    前記第2のアモルファスシリコン膜上に微結晶シリコン膜を形成し、
    前記微結晶シリコン膜上に導電膜を形成し、当該導電膜をパターニングしてソース配線及びドレイン配線を形成し、
    前記ソース配線及び前記ドレイン配線をマスクとして、前記第2のアモルファスシリコン膜及び前記微結晶シリコン膜をエッチングすることを特徴とする半導体装置の作製方法。
  10. 請求項9において、アルミニウムを主成分とする材料を用いて前記導電膜を形成することを特徴とする半導体装置の作製方法。
  11. 請求項8乃至10のいずれか一において、スパッタ法、プラズマCVD法または減圧熱CVD法により前記ゲルマニウム膜を形成することを特徴とする半導体装置の作製方法。
  12. 請求項8乃至11のいずれか一において、前記ポリシリコン膜の主表面近傍におけるゲルマニウムの濃度は1×10 14 〜1×10 22 atoms/cm 3 であることを特徴とする半導体装置の作製方法。
  13. 請求項8乃至12のいずれか一において、酸化シリコン膜を用いて前記パターニングされた絶縁層を形成することを特徴とする半導体装置の作製方法。
  14. 請求項1乃至13のいずれか一において、前記加熱処理を450〜600℃の温度範囲で行ことを特徴とする半導体装置の作製方法。
  15. 請求項1乃至14のいずれか一において、前記加熱処理を不活性雰囲気又は水素雰囲気中で行うことを特徴とする半導体装置の作製方法。
  16. 請求項1乃至14のいずれか一において、前記加熱処理として、ファーネスアニール、ランプアニール、レーザーアニールのいずれか一を用いることを特徴とする半導体装置の作製方法。
JP10064198A 1998-03-27 1998-03-27 半導体装置の作製方法 Expired - Fee Related JP4115583B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP10064198A JP4115583B2 (ja) 1998-03-27 1998-03-27 半導体装置の作製方法
US09/275,930 US6388270B1 (en) 1998-03-27 1999-03-24 Semiconductor device and process for producing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10064198A JP4115583B2 (ja) 1998-03-27 1998-03-27 半導体装置の作製方法

Publications (3)

Publication Number Publication Date
JPH11284197A JPH11284197A (ja) 1999-10-15
JPH11284197A5 true JPH11284197A5 (ja) 2005-09-15
JP4115583B2 JP4115583B2 (ja) 2008-07-09

Family

ID=14279462

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10064198A Expired - Fee Related JP4115583B2 (ja) 1998-03-27 1998-03-27 半導体装置の作製方法

Country Status (1)

Country Link
JP (1) JP4115583B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4754918B2 (ja) * 2004-09-30 2011-08-24 株式会社半導体エネルギー研究所 半導体装置の作製方法

Similar Documents

Publication Publication Date Title
KR100559060B1 (ko) 결정성반도체제작방법
US7413966B2 (en) Method of fabricating polysilicon thin film transistor with catalyst
JPH06232069A (ja) 半導体装置の作製方法
US6348367B1 (en) Method for manufacturing a semiconductor device
KR100524622B1 (ko) 폴리실리콘 반도체층을 포함한 박막트랜지스터 제조방법
JP2700277B2 (ja) 薄膜トランジスタの作製方法
JP4286692B2 (ja) ポリシリコン結晶化の制御方法
CN105097666A (zh) 低温多晶硅tft基板的制作方法及低温多晶硅tft基板
JPH1041518A5 (ja)
KR960008499B1 (ko) 레이저 처리방법 및 레이저 처리장치
JPH11284198A5 (ja) 半導体装置の作製方法
JPH11284197A5 (ja) 半導体装置の作製方法
JPH11284199A5 (ja)
KR100713880B1 (ko) 다결정실리콘 박막트랜지스터의 제조방법
JPH11307783A5 (ja)
JPH09139360A (ja) 半導体素子の金属配線形成方法
JP2001036078A5 (ja)
KR20060032454A (ko) 다결정 실리콘 제조방법
KR100452444B1 (ko) 다결정 실리콘 박막트랜지스터 제조방법
JPH0432267A (ja) 薄膜トランジスタ
JPH1187733A5 (ja)
JPH11284200A5 (ja)
JPH11284196A5 (ja)
KR100724741B1 (ko) 박막트랜지스터 제조방법
JPH1197708A5 (ja) 半導体装置の作製方法