JPH11285258A - 整流回路 - Google Patents
整流回路Info
- Publication number
- JPH11285258A JPH11285258A JP9817398A JP9817398A JPH11285258A JP H11285258 A JPH11285258 A JP H11285258A JP 9817398 A JP9817398 A JP 9817398A JP 9817398 A JP9817398 A JP 9817398A JP H11285258 A JPH11285258 A JP H11285258A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- fet
- rectifier
- rectifier circuit
- load
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000009499 grossing Methods 0.000 claims abstract description 10
- 238000004804 winding Methods 0.000 claims abstract description 6
- 238000001514 detection method Methods 0.000 claims description 12
- 230000001360 synchronised effect Effects 0.000 claims description 4
- 230000004888 barrier function Effects 0.000 claims description 3
- 239000003990 capacitor Substances 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Dc-Dc Converters (AREA)
- Rectifiers (AREA)
Abstract
(57)【要約】
【課題】 ＦＥＴの同期整流において軽負荷領域での効
率を向上させる。 【解決手段】 ＦＥＴとダイオードとの並列接続を整流
素子とし、軽負荷領域ではＦＥＴのゲートをそのソース
に直接接続する。
率を向上させる。 【解決手段】 ＦＥＴとダイオードとの並列接続を整流
素子とし、軽負荷領域ではＦＥＴのゲートをそのソース
に直接接続する。
Description
【０００１】
【発明の属する技術分野】本発明は、整流回路に関し、
ＦＥＴを同期整流素子として使用する整流回路に関する
ものである。
ＦＥＴを同期整流素子として使用する整流回路に関する
ものである。
【０００２】
【従来の技術】ＬＳＩの低電圧化に伴いその電源装置と
して使用される整流電源装置の高効率化が要求されてい
る。整流電源内での損失は主として整流素子内での電圧
降下に原因している。この電圧降下をなるべく少なくす
るためにＦＥＴを整流素子として使用し、そのゲート電
圧を制御し、導通時の電圧降下を充分に小さくして高効
率化する設計が用いられている。
して使用される整流電源装置の高効率化が要求されてい
る。整流電源内での損失は主として整流素子内での電圧
降下に原因している。この電圧降下をなるべく少なくす
るためにＦＥＴを整流素子として使用し、そのゲート電
圧を制御し、導通時の電圧降下を充分に小さくして高効
率化する設計が用いられている。
【０００３】
【発明が解決しようとする課題】然しながらＦＥＴを同
期整流素子として使用する整流回路は軽負荷時の効率が
著しく低下するという問題点がある。図２は負荷電流と
効率との関係を示す特性図で、ＦＥＴ整流とダイオード
整流について示してある。図に示すように、軽負荷の領
域ではＦＥＴ整流の効率が著しく低下している。
期整流素子として使用する整流回路は軽負荷時の効率が
著しく低下するという問題点がある。図２は負荷電流と
効率との関係を示す特性図で、ＦＥＴ整流とダイオード
整流について示してある。図に示すように、軽負荷の領
域ではＦＥＴ整流の効率が著しく低下している。
【０００４】本発明はかかる問題点を解決するためにな
されたものであり、軽負荷領域でも効率の低下を抑えら
れる整流回路を提供することを目的としている。
されたものであり、軽負荷領域でも効率の低下を抑えら
れる整流回路を提供することを目的としている。
【０００５】
【課題を解決するための手段】本発明の整流回路は、Ｆ
ＥＴとダイオードの並列接続を整流素子として用い、軽
負荷領域ではＦＥＴのゲートをそのソースに直接接続す
ることにした。ゲートがソースに直接接続されると、そ
のＦＥＴはカットオフされ、またＦＥＴのゲート回路の
消費電力はなくなるので、その整流回路はダイオード整
流として動作し、軽負荷領域における著しい効率低下は
なくなる。
ＥＴとダイオードの並列接続を整流素子として用い、軽
負荷領域ではＦＥＴのゲートをそのソースに直接接続す
ることにした。ゲートがソースに直接接続されると、そ
のＦＥＴはカットオフされ、またＦＥＴのゲート回路の
消費電力はなくなるので、その整流回路はダイオード整
流として動作し、軽負荷領域における著しい効率低下は
なくなる。
【０００６】すなわち本発明の整流回路は、ＦＥＴとシ
ョットキーバリアダイオードとの並列接続を整流素子と
して用い、当該整流回路の出力電流を検出する電流検出
回路と、この整流回路内のすべての整流素子の各整流素
子に対してそれぞれ設けられ、その整流素子のＦＥＴの
ゲート電極をそのソース電極に直接接続するか、当該整
流回路内でこの整流素子のＦＥＴを同期整流素子として
動作させる正規の電圧点に接続するかの切替えを行う各
切替回路と、電流検出回路の出力により各切替回路を制
御する切替回路制御手段とを備えたことを特徴とする。
ョットキーバリアダイオードとの並列接続を整流素子と
して用い、当該整流回路の出力電流を検出する電流検出
回路と、この整流回路内のすべての整流素子の各整流素
子に対してそれぞれ設けられ、その整流素子のＦＥＴの
ゲート電極をそのソース電極に直接接続するか、当該整
流回路内でこの整流素子のＦＥＴを同期整流素子として
動作させる正規の電圧点に接続するかの切替えを行う各
切替回路と、電流検出回路の出力により各切替回路を制
御する切替回路制御手段とを備えたことを特徴とする。
【０００７】また前記電流検出回路は、当該整流回路内
に設けられる平滑用のインダクタに電磁結合する巻線を
備えたことを特徴とする。
に設けられる平滑用のインダクタに電磁結合する巻線を
備えたことを特徴とする。
【０００８】また前記電流検出回路は、当該整流回路の
負荷に直列に接続された抵抗を備えたことを特徴とす
る。
負荷に直列に接続された抵抗を備えたことを特徴とす
る。
【０００９】さらに当該整流回路の負荷電流がほぼ一定
の場合は、前記各切替回路の接続を予め固定接続として
使用することを特徴とする。
の場合は、前記各切替回路の接続を予め固定接続として
使用することを特徴とする。
【００１０】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して説明する。図１は、本発明の一実施形
態を示すブロック図である。図１において、符号１は交
流の電源変圧器、２，３はそれぞれ本発明の整流素子、
４，５はそれぞれ切替回路１および２、６は平滑用のイ
ンダクタ、７はインダクタ６に結合する巻線、８は電流
検出回路、９は平滑用キャパシタ、１０は負荷である。
また、Ｓ１，Ｓ２はそれぞれＦＥＴ、Ｄ１，Ｄ２はそれ
ぞれショットキーバリアダイオードである。
て図面を参照して説明する。図１は、本発明の一実施形
態を示すブロック図である。図１において、符号１は交
流の電源変圧器、２，３はそれぞれ本発明の整流素子、
４，５はそれぞれ切替回路１および２、６は平滑用のイ
ンダクタ、７はインダクタ６に結合する巻線、８は電流
検出回路、９は平滑用キャパシタ、１０は負荷である。
また、Ｓ１，Ｓ２はそれぞれＦＥＴ、Ｄ１，Ｄ２はそれ
ぞれショットキーバリアダイオードである。
【００１１】整流回路の一般的な構成は良く知られてい
るので説明を省略する。図１に示す整流回路では、整流
素子としてＳ１，Ｓ２で示すＦＥＴと、Ｄ１，Ｄ２で示
すダイオードとの並列接続で構成される素子を使用す
る。切替回路１（４），２（５）で、接点ａにスイッチ
が接続されておれば、各ＦＥＴのゲートは当該ＦＥＴが
オン状態になる交流位相の間は充分な電圧が与えられて
ＦＥＴ内の電圧降下が充分に小さくなっている。然しな
がらこのためには、ＦＥＴのゲートを駆動するための駆
動電力が必要である。負荷電流が大きい間は負荷電力も
大きいので、これに比してゲート駆動電力は小さく、ゲ
ート駆動電力のため整流回路の効率は余り大きな影響を
受けないが、負荷電力が小さな領域では、負荷電力に対
するゲート駆動電力の比が大きくなり、ゲート駆動電力
のため整流の効率が低下する。
るので説明を省略する。図１に示す整流回路では、整流
素子としてＳ１，Ｓ２で示すＦＥＴと、Ｄ１，Ｄ２で示
すダイオードとの並列接続で構成される素子を使用す
る。切替回路１（４），２（５）で、接点ａにスイッチ
が接続されておれば、各ＦＥＴのゲートは当該ＦＥＴが
オン状態になる交流位相の間は充分な電圧が与えられて
ＦＥＴ内の電圧降下が充分に小さくなっている。然しな
がらこのためには、ＦＥＴのゲートを駆動するための駆
動電力が必要である。負荷電流が大きい間は負荷電力も
大きいので、これに比してゲート駆動電力は小さく、ゲ
ート駆動電力のため整流回路の効率は余り大きな影響を
受けないが、負荷電力が小さな領域では、負荷電力に対
するゲート駆動電力の比が大きくなり、ゲート駆動電力
のため整流の効率が低下する。
【００１２】本発明では、負荷電流の小さな領域では、
切替回路１（４），２（５）で接点ｂにスイッチを接続
し、ＦＥＴのゲートをそのソースに直接接続する。この
接続ではゲート駆動電力はなくなり、ＦＥＴはカットオ
フされる。ＦＥＴがカットオフされると、整流素子はダ
イオードだけとなり、この整流回路はダイオード整流の
特性を示す。
切替回路１（４），２（５）で接点ｂにスイッチを接続
し、ＦＥＴのゲートをそのソースに直接接続する。この
接続ではゲート駆動電力はなくなり、ＦＥＴはカットオ
フされる。ＦＥＴがカットオフされると、整流素子はダ
イオードだけとなり、この整流回路はダイオード整流の
特性を示す。
【００１３】図２において、ＦＥＴ整流の方がダイオー
ド整流より効率のよい領域ではＦＥＴ整流として動作さ
せ、ダイオード整流の方がＦＥＴ整流の方より効率のよ
い領域ではダイオード整流として動作させればよいの
で、切替点は図２のＰ点となる。電流検出回路８で負荷
電流を検出し、Ｐ点を越す負荷電流の領域では、切替回
路１（４），２（５）のスイッチを接点ａに接続し、Ｐ
点以下の負荷電流の領域では切替回路１（４），２
（５）のスイッチを接点ｂに接続するよう制御すればよ
い。
ド整流より効率のよい領域ではＦＥＴ整流として動作さ
せ、ダイオード整流の方がＦＥＴ整流の方より効率のよ
い領域ではダイオード整流として動作させればよいの
で、切替点は図２のＰ点となる。電流検出回路８で負荷
電流を検出し、Ｐ点を越す負荷電流の領域では、切替回
路１（４），２（５）のスイッチを接点ａに接続し、Ｐ
点以下の負荷電流の領域では切替回路１（４），２
（５）のスイッチを接点ｂに接続するよう制御すればよ
い。
【００１４】電流検出回路には従来公知のどのようなも
のを用いてもよい。図１では平滑用インダクタに結合す
る巻線７に組み合わせる電流検出回路８を用いたが、負
荷に直列に挿入される抵抗内の電圧降下から電流を検出
することもできるし、切替回路１，２と合体した形でリ
レーを構成し、このリレーのコイルを負荷に直列に接続
し、リレーコイルの電流がＰ点の電流以下になったと
き、そのリレーの接点でＦＥＴのゲートをそのソースに
直接接続する構成としてもよい。
のを用いてもよい。図１では平滑用インダクタに結合す
る巻線７に組み合わせる電流検出回路８を用いたが、負
荷に直列に挿入される抵抗内の電圧降下から電流を検出
することもできるし、切替回路１，２と合体した形でリ
レーを構成し、このリレーのコイルを負荷に直列に接続
し、リレーコイルの電流がＰ点の電流以下になったと
き、そのリレーの接点でＦＥＴのゲートをそのソースに
直接接続する構成としてもよい。
【００１５】また、軽負荷状態となることがないような
負荷に対しては、切替回路４，５のスイッチを接点ａに
固定接続して使用すればよい。
負荷に対しては、切替回路４，５のスイッチを接点ａに
固定接続して使用すればよい。
【００１６】
【発明の効果】以上の説明から明らかなように本発明
は、正規の負荷において効率が良く、かつ軽負荷領域に
おいても効率の低下を抑えることができる整流回路を提
供できるという効果がある。
は、正規の負荷において効率が良く、かつ軽負荷領域に
おいても効率の低下を抑えることができる整流回路を提
供できるという効果がある。
【図１】本発明の一実施形態を示すブロック図である。
【図２】整流回路の負荷電流と効率との関係を示す特性
図である。
図である。
１ 電源変圧器 ２，３ 整流素子 ４ 切替回路１ ５ 切替回路２ ６ 平滑用インダクタ ７ 巻線 ８ 電圧検出回路 ９ 平滑用キャパシタ １０ 負荷 Ｓ１，Ｓ２ ＦＥＴ Ｄ１，Ｄ２ ダイオード
Claims (4)
- 【請求項１】 整流回路の整流素子として用いられるＦ
ＥＴとショットキーバリアダイオードとの並列接続、 当該整流回路の出力電流を検出する電流検出回路、 この整流回路内のすべての整流素子の各整流素子に対し
てそれぞれ設けられ、その整流素子のＦＥＴのゲート電
極をそのソース電極に直接接続するか、当該整流回路内
で前記整流素子のＦＥＴを同期整流素子として動作させ
る正規の電圧点に接続するかの切替えを行う各切替回
路、 前記電流検出回路の出力により前記各切替回路を制御す
る切替回路制御手段、を備えた整流回路。 - 【請求項２】 請求項１記載の整流回路において、前記
電流検出回路は当該整流回路内に設けられる平滑用のイ
ンダクタに電磁結合する巻線を備えたことを特徴とする
整流回路。 - 【請求項３】 請求項１記載の整流回路において、前記
電流検出回路は当該整流回路の負荷に直列に接続された
抵抗を備えたことを特徴とする整流回路。 - 【請求項４】 請求項１記載の整流回路において、当該
整流回路の負荷電流がほぼ一定の場合は、前記各切替回
路の接続を予め固定接続として使用することを特徴とす
る整流回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9817398A JPH11285258A (ja) | 1998-03-27 | 1998-03-27 | 整流回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9817398A JPH11285258A (ja) | 1998-03-27 | 1998-03-27 | 整流回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11285258A true JPH11285258A (ja) | 1999-10-15 |
Family
ID=14212664
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9817398A Pending JPH11285258A (ja) | 1998-03-27 | 1998-03-27 | 整流回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11285258A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002291241A (ja) * | 2001-03-23 | 2002-10-04 | Densei Lambda Kk | スイッチング電源装置 |
| US6711035B2 (en) | 2001-03-23 | 2004-03-23 | Densei-Lambda Kabushiki Kaisha | Switching power supply |
| US6778417B2 (en) | 2001-10-31 | 2004-08-17 | Fujitsu Limited | Electric-power supplying devices switching between a synchronous rectification and a diode rectification by gradually altering a switching pulse |
| JP2011103717A (ja) * | 2009-11-10 | 2011-05-26 | Shindengen Electric Mfg Co Ltd | 共振型コンバータ |
| JP2013038891A (ja) * | 2011-08-08 | 2013-02-21 | Fuji Electric Co Ltd | 直流電源装置用力率改善回路 |
| JP2013232995A (ja) * | 2012-04-27 | 2013-11-14 | Panasonic Corp | 車載用電源装置およびこれを用いた車載電源ユニット |
-
1998
- 1998-03-27 JP JP9817398A patent/JPH11285258A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002291241A (ja) * | 2001-03-23 | 2002-10-04 | Densei Lambda Kk | スイッチング電源装置 |
| US6711035B2 (en) | 2001-03-23 | 2004-03-23 | Densei-Lambda Kabushiki Kaisha | Switching power supply |
| US6778417B2 (en) | 2001-10-31 | 2004-08-17 | Fujitsu Limited | Electric-power supplying devices switching between a synchronous rectification and a diode rectification by gradually altering a switching pulse |
| JP2011103717A (ja) * | 2009-11-10 | 2011-05-26 | Shindengen Electric Mfg Co Ltd | 共振型コンバータ |
| JP2013038891A (ja) * | 2011-08-08 | 2013-02-21 | Fuji Electric Co Ltd | 直流電源装置用力率改善回路 |
| JP2013232995A (ja) * | 2012-04-27 | 2013-11-14 | Panasonic Corp | 車載用電源装置およびこれを用いた車載電源ユニット |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2597767B1 (en) | Inverter device and air conditioner including the same | |
| US20040109335A1 (en) | Synchronous rectifier with burst mode control | |
| JP2011101585A (ja) | 力率を増加させた駆動回路 | |
| JP4379903B2 (ja) | スイッチング電源装置 | |
| JPH11146637A (ja) | 電源回路及び電源回路制御方法 | |
| JPH11285258A (ja) | 整流回路 | |
| JP3680147B2 (ja) | 電源装置 | |
| JP4577837B2 (ja) | スイッチング電源装置 | |
| JP2004015901A (ja) | 電力変換装置 | |
| JP2000308338A (ja) | スイッチング電源装置および周辺機器 | |
| JP3535073B2 (ja) | インバータ機器の制御装置 | |
| JPH10309078A (ja) | スイッチング型直流電源装置 | |
| WO2017122579A1 (ja) | 位相シフト方式フルブリッジ型電源回路 | |
| JPH10229673A (ja) | スイッチング電源 | |
| JP2000023452A (ja) | 力率改善回路 | |
| JP4217821B2 (ja) | スイッチング電源装置 | |
| JP3584606B2 (ja) | Ｒｃｃスイッチング方式電源回路 | |
| JP2728159B2 (ja) | 直流電源回路 | |
| JP3770863B2 (ja) | スイッチング電源用同期整流回路 | |
| JP3488077B2 (ja) | オンボード電源装置 | |
| JP2007174727A (ja) | 同期整流回路 | |
| JPH01259754A (ja) | 電圧共振形スイッチング電源装置 | |
| JPH09201051A (ja) | 直流電源装置 | |
| JP2003092881A (ja) | 電源装置の制御回路用電源 | |
| JP2004274904A (ja) | スイッチング電源装置 |