JPH11288257A - 圧縮表示方法及びその装置 - Google Patents
圧縮表示方法及びその装置Info
- Publication number
- JPH11288257A JPH11288257A JP10105397A JP10539798A JPH11288257A JP H11288257 A JPH11288257 A JP H11288257A JP 10105397 A JP10105397 A JP 10105397A JP 10539798 A JP10539798 A JP 10539798A JP H11288257 A JPH11288257 A JP H11288257A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- circuit
- pixel
- signal
- pixels
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Editing Of Facsimile Originals (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Controls And Circuits For Display Device (AREA)
- Image Processing (AREA)
Abstract
(57)【要約】
【目的】 画素の欠落が生ぜず、データ間の演算を行う
ことなく回路規模も極力小さなものを得ることを目的と
する。 【構成】 表示可能な画素数よりも解像度の高い映像を
ｍ／ｎ（ｍ−１＝ｎ）への画素数変換処理を行い表示す
るための圧縮表示方法において、ディジタル画素信号の
中から間引き対象位置として水平方向をｎドット毎に１
ドット、垂直方向をｎライン毎に１ラインを設定し、こ
の間引き対象位置を少なくとも１フィールド以上毎に１
番目からｎ番目まで順次変更して、書込み制御信号で間
引いてその他の画素信号をメモリに書込み、このメモリ
の画素信号を読み出し制御信号で連続的に読み出すこと
により、画素数の変換処理を行うようにした方法であ
る。このため、データ演算部を持たずに、メモリへのデ
ータの書込みの制御だけで画素変換を実現し、また、オ
リジナルの入力信号に演算処理を施すことがないので、
解像度の劣化を防ぐことができる。
ことなく回路規模も極力小さなものを得ることを目的と
する。 【構成】 表示可能な画素数よりも解像度の高い映像を
ｍ／ｎ（ｍ−１＝ｎ）への画素数変換処理を行い表示す
るための圧縮表示方法において、ディジタル画素信号の
中から間引き対象位置として水平方向をｎドット毎に１
ドット、垂直方向をｎライン毎に１ラインを設定し、こ
の間引き対象位置を少なくとも１フィールド以上毎に１
番目からｎ番目まで順次変更して、書込み制御信号で間
引いてその他の画素信号をメモリに書込み、このメモリ
の画素信号を読み出し制御信号で連続的に読み出すこと
により、画素数の変換処理を行うようにした方法であ
る。このため、データ演算部を持たずに、メモリへのデ
ータの書込みの制御だけで画素変換を実現し、また、オ
リジナルの入力信号に演算処理を施すことがないので、
解像度の劣化を防ぐことができる。
Description
【０００１】
【発明の属する技術分野】本発明は、ある定められた表
示画素数（例えば６４０×４８０ドット）を持つ映像表
示装置に、この装置の表示可能な画素数よりも解像度の
高い（例えば８００×６００ドット）映像を、ディジタ
ル信号処理技術を用いて画素数変換処理を行い表示する
ための圧縮表示方法及びその装置に関するものである。
示画素数（例えば６４０×４８０ドット）を持つ映像表
示装置に、この装置の表示可能な画素数よりも解像度の
高い（例えば８００×６００ドット）映像を、ディジタ
ル信号処理技術を用いて画素数変換処理を行い表示する
ための圧縮表示方法及びその装置に関するものである。
【０００２】
【従来の技術】一般に、プラズマディスプレイパネル
（ＰＤＰ）や液晶表示装置（ＬＣＤ）は、表示画素数が
例えば６４０×４８０ドット、８００×６００ドットな
どのように固定された表示デバイスである。例えば、図
７に示すように、表示画素数が６４０×４８０ドットの
解像度の低い映像表示装置１１に、この映像表示装置１
１の表示可能な画素数よりも解像度の高い８００×６０
０ドットの映像表示装置１０の映像１２を表示する場
合、このままでは、映像１２の一部に欠落が生じてしま
う。このような情報の欠落は、コンピュータ画像などの
モニターでは、致命的な欠陥である。
（ＰＤＰ）や液晶表示装置（ＬＣＤ）は、表示画素数が
例えば６４０×４８０ドット、８００×６００ドットな
どのように固定された表示デバイスである。例えば、図
７に示すように、表示画素数が６４０×４８０ドットの
解像度の低い映像表示装置１１に、この映像表示装置１
１の表示可能な画素数よりも解像度の高い８００×６０
０ドットの映像表示装置１０の映像１２を表示する場
合、このままでは、映像１２の一部に欠落が生じてしま
う。このような情報の欠落は、コンピュータ画像などの
モニターでは、致命的な欠陥である。
【０００３】従来より、表示画素数と表示映像信号の画
素数が異なる場合、入力映像信号の水平及び垂直方向の
画素数をディジタル信号処理を用いて画素間の演算を行
い、表示装置の画素数と同一にしてから表示する方法が
いくつか提案されている。
素数が異なる場合、入力映像信号の水平及び垂直方向の
画素数をディジタル信号処理を用いて画素間の演算を行
い、表示装置の画素数と同一にしてから表示する方法が
いくつか提案されている。
【０００４】８００×６００ドットを６４０×４８０ド
ットに、すなわち、４／５に圧縮する場合の従来装置の
一例を図８及び図９により説明する。この従来装置は、
垂直処理部１５、水平処理部１６及び制御部１７からな
る。前記垂直処理部１５は、映像入力端子１３から入力
したままの映像入力信号とラインメモリなどからなる１
Ｈ遅延回路１８で１Ｈ遅延した映像入力信号とを画素変
換回路１９に送る。また、前記水平処理部１６は、メモ
リ２０から入力した映像入力信号とＤＦＦ（Ｄタイプの
フリップフロップ）などからなる１Ｄ遅延回路２３で１
クロック遅延した映像入力信号とを画素変換回路２４に
送る。
ットに、すなわち、４／５に圧縮する場合の従来装置の
一例を図８及び図９により説明する。この従来装置は、
垂直処理部１５、水平処理部１６及び制御部１７からな
る。前記垂直処理部１５は、映像入力端子１３から入力
したままの映像入力信号とラインメモリなどからなる１
Ｈ遅延回路１８で１Ｈ遅延した映像入力信号とを画素変
換回路１９に送る。また、前記水平処理部１６は、メモ
リ２０から入力した映像入力信号とＤＦＦ（Ｄタイプの
フリップフロップ）などからなる１Ｄ遅延回路２３で１
クロック遅延した映像入力信号とを画素変換回路２４に
送る。
【０００５】前記画素変換回路１９と画素変換回路２４
は、ラインカウンタ２１とドットカウンタ２６のカウン
ト値をもとに、それぞれ選択された変換テーブル２２、
２７の図８（ｂ）に示すような選択テーブル値（演算係
数テーブル値）に基づき、図８（ａ）に示すような混合
比、例えば、入力が、、、、とすると、出力
が＝×１、’＝×３／４＋×１／４、’＝
×１／２＋×１／２、’＝×１／４＋×３／
４となるようなデータ間の演算が行われ、それぞれメモ
リ２０、２５に記憶される。
は、ラインカウンタ２１とドットカウンタ２６のカウン
ト値をもとに、それぞれ選択された変換テーブル２２、
２７の図８（ｂ）に示すような選択テーブル値（演算係
数テーブル値）に基づき、図８（ａ）に示すような混合
比、例えば、入力が、、、、とすると、出力
が＝×１、’＝×３／４＋×１／４、’＝
×１／２＋×１／２、’＝×１／４＋×３／
４となるようなデータ間の演算が行われ、それぞれメモ
リ２０、２５に記憶される。
【０００６】メモリ２０、２５は、先出し（Ｆｉｒｓｔ
−Ｉｎ）、先読み（Ｆｉｒｓｔ−Ｏｕｔ）メモリからな
り、画素変換回路１９、２４で演算したデータのうち、
変換テーブル２２、２７からの図８（ｂ）に示すような
ＷＥ信号で制御して間引き対象位置の画素データを書き
飛ばし、さらに出力制御回路２８からの図８（ｃ）に示
すようなＲＥ信号で制御して、’、’、’を連
続し、かつ繰り返して読み出すことにより、画素数の変
換処理を実現しようとするものである。
−Ｉｎ）、先読み（Ｆｉｒｓｔ−Ｏｕｔ）メモリからな
り、画素変換回路１９、２４で演算したデータのうち、
変換テーブル２２、２７からの図８（ｂ）に示すような
ＷＥ信号で制御して間引き対象位置の画素データを書き
飛ばし、さらに出力制御回路２８からの図８（ｃ）に示
すようなＲＥ信号で制御して、’、’、’を連
続し、かつ繰り返して読み出すことにより、画素数の変
換処理を実現しようとするものである。
【０００７】
【発明が解決しようとする課題】以上のような従来の圧
縮表示方法及びその装置による画像変換処理は、単純に
１ドット又は１ラインを間引いて画素数変換をするのに
比較して、画素の欠落が生じないという利点はあるが、
オリジナルの入力信号に演算処理を施してしまうので、
解像度が低下するという問題があった。
縮表示方法及びその装置による画像変換処理は、単純に
１ドット又は１ラインを間引いて画素数変換をするのに
比較して、画素の欠落が生じないという利点はあるが、
オリジナルの入力信号に演算処理を施してしまうので、
解像度が低下するという問題があった。
【０００８】本発明は、画素の欠落が生ぜず、データ間
の演算を行うことなく回路規模も極力小さなものを得る
ことを目的とするものである。
の演算を行うことなく回路規模も極力小さなものを得る
ことを目的とするものである。
【０００９】
【課題を解決するための手段】本発明は、表示可能な画
素数よりも解像度の高い映像を、ディジタル信号処理技
術を用いてｍ／ｎ（ｍ−１＝ｎ）への画素数変換処理を
行い表示するための圧縮表示方法において、ディジタル
画素信号の中から間引き対象位置として水平方向をｎド
ット毎に１ドット、垂直方向をｎライン毎に１ラインを
設定し、この間引き対象位置を少なくとも１フィールド
以上毎に１番目からｎ番目まで順次変更して、書込み信
号で間引いてその他の画素信号をメモリに書込み、この
メモリの画素信号を読み出し制御信号で連続的に読み出
すことにより、画素数の変換処理を行うようにしたこと
を特徴とする圧縮表示方法である。
素数よりも解像度の高い映像を、ディジタル信号処理技
術を用いてｍ／ｎ（ｍ−１＝ｎ）への画素数変換処理を
行い表示するための圧縮表示方法において、ディジタル
画素信号の中から間引き対象位置として水平方向をｎド
ット毎に１ドット、垂直方向をｎライン毎に１ラインを
設定し、この間引き対象位置を少なくとも１フィールド
以上毎に１番目からｎ番目まで順次変更して、書込み信
号で間引いてその他の画素信号をメモリに書込み、この
メモリの画素信号を読み出し制御信号で連続的に読み出
すことにより、画素数の変換処理を行うようにしたこと
を特徴とする圧縮表示方法である。
【００１０】ドットカウンタ４０からの出力値は、デコ
ード回路４５を介してセレクタ４７に送られ、フィール
ドカウンタ４２からの出力でｎドットにつき１ドットが
１フィールド毎に順次移動して間引き位置が選択され
る。同様に、ラインカウンタ４１からの出力値は、デコ
ード出力を介してセレクタ４８に送られ、フィールドカ
ウンタ４２からの出力でｎラインにつき１ラインが１フ
ィールド毎に移動して間引き位置が選択される。これら
セレクタ４７とセレクタ４８の出力は、オア回路４９を
経て書込み信号出力端子５０に、データの書込みと間引
きのＷＥ信号が出力する。
ード回路４５を介してセレクタ４７に送られ、フィール
ドカウンタ４２からの出力でｎドットにつき１ドットが
１フィールド毎に順次移動して間引き位置が選択され
る。同様に、ラインカウンタ４１からの出力値は、デコ
ード出力を介してセレクタ４８に送られ、フィールドカ
ウンタ４２からの出力でｎラインにつき１ラインが１フ
ィールド毎に移動して間引き位置が選択される。これら
セレクタ４７とセレクタ４８の出力は、オア回路４９を
経て書込み信号出力端子５０に、データの書込みと間引
きのＷＥ信号が出力する。
【００１１】このＷＥ信号がＨｉｇｈ期間、ラインデー
タは、メモリ３３に書き込まれず、その他のデータは、
連続的に読み出され、データが出力される。水平につい
ても同様に行われる。この場合において、本発明は、従
来のようなデータ演算部を持たずに、メモリ３３へのデ
ータの書込みの制御だけで画素変換を実現している。
タは、メモリ３３に書き込まれず、その他のデータは、
連続的に読み出され、データが出力される。水平につい
ても同様に行われる。この場合において、本発明は、従
来のようなデータ演算部を持たずに、メモリ３３へのデ
ータの書込みの制御だけで画素変換を実現している。
【００１２】
【発明の実施の形態】第１実施例（図１、図２及び図
３） 図１において、映像信号入力端子３０は、Ａ／Ｄ変換回
路３２を介して、先出し（Ｆｉｒｓｔ−Ｉｎ）、先読み
（Ｆｉｒｓｔ−Ｏｕｔ）などのメモリ３３に結合され、
このメモリ３３から映像信号出力端子３１に接続されて
いる。
３） 図１において、映像信号入力端子３０は、Ａ／Ｄ変換回
路３２を介して、先出し（Ｆｉｒｓｔ−Ｉｎ）、先読み
（Ｆｉｒｓｔ−Ｏｕｔ）などのメモリ３３に結合され、
このメモリ３３から映像信号出力端子３１に接続されて
いる。
【００１３】制御回路３４は、画素数変換処理で行った
時間軸変換に併せて同期信号を作り出す同期信号生成回
路３７、メモリ３３へのデータの書込みと間引きの制御
を行うＷＥ信号を生成する書込み制御回路３８及びメモ
リ３３へ書き込んだデータを連続的に読み出すためにリ
ードイネーブル（ＲＥ）信号を生成する読み出し制御回
路３９からなる。この読み出し制御回路３９は、例え
ば、８００×６００ドットの画像を６４０×４８０ドッ
トの画像に変換した場合、すなわち、垂直及び水平方向
に４／５に圧縮した場合、垂直及び水平同期信号の周期
（周波数）を同じく４／５にする。
時間軸変換に併せて同期信号を作り出す同期信号生成回
路３７、メモリ３３へのデータの書込みと間引きの制御
を行うＷＥ信号を生成する書込み制御回路３８及びメモ
リ３３へ書き込んだデータを連続的に読み出すためにリ
ードイネーブル（ＲＥ）信号を生成する読み出し制御回
路３９からなる。この読み出し制御回路３９は、例え
ば、８００×６００ドットの画像を６４０×４８０ドッ
トの画像に変換した場合、すなわち、垂直及び水平方向
に４／５に圧縮した場合、垂直及び水平同期信号の周期
（周波数）を同じく４／５にする。
【００１４】前記同期信号生成回路３７の入力側には、
水平同期信号（ＨＤ）と垂直同期信号（ＶＤ）の入力す
る同期信号入力端子３５が結合され、同期信号生成回路
３７の出力側には、ＨＤ／ＶＤの同期信号出力端子３６
が結合されている。また、前記メモリ３３には、書込み
制御回路３８と読み出し制御回路３９が結合され、書込
み制御回路３８のＷＥ信号でデータの書込みと間引きの
制御を行い、読み出し制御回路３９のＲＥ信号で読み出
すための制御が行われる。
水平同期信号（ＨＤ）と垂直同期信号（ＶＤ）の入力す
る同期信号入力端子３５が結合され、同期信号生成回路
３７の出力側には、ＨＤ／ＶＤの同期信号出力端子３６
が結合されている。また、前記メモリ３３には、書込み
制御回路３８と読み出し制御回路３９が結合され、書込
み制御回路３８のＷＥ信号でデータの書込みと間引きの
制御を行い、読み出し制御回路３９のＲＥ信号で読み出
すための制御が行われる。
【００１５】前記書込み制御回路３８のさらに詳細な回
路が図２に示される。この図２において、４０は、ドッ
ト数を数えるドットカウンタ、４１は、ライン数を数え
るラインカウンタ、４２は、フィールド数を数えるフィ
ールドカウンタ、４５は、ドットカウンタ４０の出力値
をデコードするデコード回路、４６は、ラインカウンタ
４１の出力値をデコードするデコード回路、４７は、デ
コード回路４５の出力をフィールドカウンタ４２の出力
で５ドットから１ドットを順次選択する５−１のセレク
タ、４８は、デコード回路４６の出力をフィールドカウ
ンタ４２の出力で５ラインから１ラインを順次選択する
５−１のセレクタ、４９は、セレクタ４７とセレクタ４
８の出力の論理和を取る２入力のオア回路である。ま
た、４３、４４は、それぞれインバータで、５０は、書
込み信号出力端子である。
路が図２に示される。この図２において、４０は、ドッ
ト数を数えるドットカウンタ、４１は、ライン数を数え
るラインカウンタ、４２は、フィールド数を数えるフィ
ールドカウンタ、４５は、ドットカウンタ４０の出力値
をデコードするデコード回路、４６は、ラインカウンタ
４１の出力値をデコードするデコード回路、４７は、デ
コード回路４５の出力をフィールドカウンタ４２の出力
で５ドットから１ドットを順次選択する５−１のセレク
タ、４８は、デコード回路４６の出力をフィールドカウ
ンタ４２の出力で５ラインから１ラインを順次選択する
５−１のセレクタ、４９は、セレクタ４７とセレクタ４
８の出力の論理和を取る２入力のオア回路である。ま
た、４３、４４は、それぞれインバータで、５０は、書
込み信号出力端子である。
【００１６】以上のような構成による作用を説明する。
同期信号生成回路３７から出力した図３（ａ）に示すＶ
Ｄ信号は、ラインカウンタ４１に送られるとともに、イ
ンバータ４４を介してフィールドカウンタ４２に送ら
れ、また、同期信号生成回路３７から出力した図３
（ｂ）に示すＨＤ信号は、ドットカウンタ４０に送られ
るとともに、インバータ４３を介してラインカウンタ４
１に送られる。
同期信号生成回路３７から出力した図３（ａ）に示すＶ
Ｄ信号は、ラインカウンタ４１に送られるとともに、イ
ンバータ４４を介してフィールドカウンタ４２に送ら
れ、また、同期信号生成回路３７から出力した図３
（ｂ）に示すＨＤ信号は、ドットカウンタ４０に送られ
るとともに、インバータ４３を介してラインカウンタ４
１に送られる。
【００１７】ドットカウンタ４０からの出力値は、デコ
ード回路４５でデコードされ、このデコード出力は、セ
レクタ４７に送られる。このセレクタ４７では、フィー
ルドカウンタ４２からの１フィールド毎のセレクト信号
により１〜５番目までのドットを１単位とする各出力か
ら１番目、２番目、…のように間引き用として１ドット
ずつ順次選択される。同様に、ラインカウンタ４１から
の出力値は、デコード回路４６でデコードされ、このデ
コード出力は、セレクタ４８に送られる。このセレクタ
４８では、フィールドカウンタ４２からの１フィールド
毎のセレクト信号により１〜５番目までの１ラインを１
単位とする各出力から１番目、２番目、…のように間引
き用として１ラインずつ順次選択される。これらセレク
タ４７のドット出力とセレクタ４８のライン出力は、オ
ア回路４９を経て書込み信号出力端子５０に、図３
（ｃ）のようなデータの書込みと間引きのＷＥ信号が出
力する。
ード回路４５でデコードされ、このデコード出力は、セ
レクタ４７に送られる。このセレクタ４７では、フィー
ルドカウンタ４２からの１フィールド毎のセレクト信号
により１〜５番目までのドットを１単位とする各出力か
ら１番目、２番目、…のように間引き用として１ドット
ずつ順次選択される。同様に、ラインカウンタ４１から
の出力値は、デコード回路４６でデコードされ、このデ
コード出力は、セレクタ４８に送られる。このセレクタ
４８では、フィールドカウンタ４２からの１フィールド
毎のセレクト信号により１〜５番目までの１ラインを１
単位とする各出力から１番目、２番目、…のように間引
き用として１ラインずつ順次選択される。これらセレク
タ４７のドット出力とセレクタ４８のライン出力は、オ
ア回路４９を経て書込み信号出力端子５０に、図３
（ｃ）のようなデータの書込みと間引きのＷＥ信号が出
力する。
【００１８】このＷＥ信号がＨｉｇｈ期間、ラインデー
タは、メモリ３３に書き込まれず、その他のデータは、
連続的に読み出され、図３（ｄ）のようにデータが出力
される。水平についても同様に行われる。この場合にお
いて、本発明では、従来のようなデータ演算部を持たず
に、メモリ３３へのデータの書込みと読出しの制御だけ
で画素変換を実現している。なお、４／５に圧縮する場
合、書込みに対して読み出しが追い越すことがないよう
に、読出しは、書込みよりも水平方向で１ライン×１／
５（１２０ドット）以上遅らせることが必要である。
タは、メモリ３３に書き込まれず、その他のデータは、
連続的に読み出され、図３（ｄ）のようにデータが出力
される。水平についても同様に行われる。この場合にお
いて、本発明では、従来のようなデータ演算部を持たず
に、メモリ３３へのデータの書込みと読出しの制御だけ
で画素変換を実現している。なお、４／５に圧縮する場
合、書込みに対して読み出しが追い越すことがないよう
に、読出しは、書込みよりも水平方向で１ライン×１／
５（１２０ドット）以上遅らせることが必要である。
【００１９】以上のような出力データにより圧縮した表
示例が図３（ｅ）に示される。すなわち、フィールド１
では、斜線で示した１、６、１０、…の各ドット部分
と、１、６、１０、…の各ライン部分が間引かれ、この
斜線部分のない状態に圧縮される。フィールド２では、
斜線で示した２、７、１１、…の各ドット部分と、２、
７、１１、…の各ライン部分が間引かれ、この斜線部分
のない状態に圧縮される。フィールド３以降についても
同様に順次フィールド毎に間引かれる。
示例が図３（ｅ）に示される。すなわち、フィールド１
では、斜線で示した１、６、１０、…の各ドット部分
と、１、６、１０、…の各ライン部分が間引かれ、この
斜線部分のない状態に圧縮される。フィールド２では、
斜線で示した２、７、１１、…の各ドット部分と、２、
７、１１、…の各ライン部分が間引かれ、この斜線部分
のない状態に圧縮される。フィールド３以降についても
同様に順次フィールド毎に間引かれる。
【００２０】このようにして、５ドットから４ドットを
生成するとき、４ドットは入力された映像信号をそのま
ま表示し、１ドットのみ１フィールド毎に間引く位置を
切り換えて表示する。１フィールド毎に間引く位置を切
り換えているのは、もし、水平方向において、ライン毎
に間引く位置を変えると、垂直方向の線が直線に表示さ
れないからである。
生成するとき、４ドットは入力された映像信号をそのま
ま表示し、１ドットのみ１フィールド毎に間引く位置を
切り換えて表示する。１フィールド毎に間引く位置を切
り換えているのは、もし、水平方向において、ライン毎
に間引く位置を変えると、垂直方向の線が直線に表示さ
れないからである。
【００２１】前記図２に示す実施例では、水平方向にお
けるドットの間引く位置と、垂直方向におけるラインの
間引く位置とを１フィールド毎に切り換えるようにした
が、この例に限られるものではなく、図４におけるフィ
ールドカウンタ４２からの間引きのための信号を変える
ことにより、水平方向におけるドットの間引く位置を１
又は複数フィールド毎とし、垂直方向におけるラインの
間引く位置も１又は複数フィールド毎とするなど、両者
の間引くフィールド数を変えるようにしてもよい。
けるドットの間引く位置と、垂直方向におけるラインの
間引く位置とを１フィールド毎に切り換えるようにした
が、この例に限られるものではなく、図４におけるフィ
ールドカウンタ４２からの間引きのための信号を変える
ことにより、水平方向におけるドットの間引く位置を１
又は複数フィールド毎とし、垂直方向におけるラインの
間引く位置も１又は複数フィールド毎とするなど、両者
の間引くフィールド数を変えるようにしてもよい。
【００２２】図５は、本発明の他の実施例を示すもので
ある。図２及び図４に示す前記実施例では、デコード回
路４５、４６の設定により、水平方向５ドット、垂直方
向５ラインを１単位とし、１番目から順次２番目、３番
目、４番目、５番目と間引き、再び１番目に戻るという
処理をしていた。そのため、５ドット×５ラインの単位
で映像が揺れることになる。そこで、図５に示す実施例
では、５ドット×５ラインの単位のうち、互いに隣合う
２ドットと２ラインのみ交互に間引き、他の３ドットと
３ラインは固定するようにしたものである。
ある。図２及び図４に示す前記実施例では、デコード回
路４５、４６の設定により、水平方向５ドット、垂直方
向５ラインを１単位とし、１番目から順次２番目、３番
目、４番目、５番目と間引き、再び１番目に戻るという
処理をしていた。そのため、５ドット×５ラインの単位
で映像が揺れることになる。そこで、図５に示す実施例
では、５ドット×５ラインの単位のうち、互いに隣合う
２ドットと２ラインのみ交互に間引き、他の３ドットと
３ラインは固定するようにしたものである。
【００２３】具体的には、デコード回路４５、４６によ
り、水平方向５ドット、垂直方向５ラインを１単位と
し、１番目、２番目、３番目は、固定とし、４番目と５
番目とを１フィールド毎に交互に間引くようにしたもの
で、その時の画素変換の動作説明図が図６（ａ）（ｂ）
（ｃ）（ｄ）（ｅ）に示される。この場合、４番目と５
番目とを１対として、交互に間引くようにしたが、１番
目と２番目、２番目と３番目または３番目と４番目をそ
れぞれ１対として処理をするようにしてもよい。
り、水平方向５ドット、垂直方向５ラインを１単位と
し、１番目、２番目、３番目は、固定とし、４番目と５
番目とを１フィールド毎に交互に間引くようにしたもの
で、その時の画素変換の動作説明図が図６（ａ）（ｂ）
（ｃ）（ｄ）（ｅ）に示される。この場合、４番目と５
番目とを１対として、交互に間引くようにしたが、１番
目と２番目、２番目と３番目または３番目と４番目をそ
れぞれ１対として処理をするようにしてもよい。
【００２４】
【発明の効果】本発明の請求項１では、ディジタル画素
信号の中から間引き対象位置の画素データを書込み制御
信号で間引いてその他の画素信号をメモリに書込み、こ
のメモリ内の画素信号を読み出し制御信号で連続的に読
み出すようにしたので、画素変換回路などの複雑な演算
回路が不要であり、回路が簡素化され、安価に提供でき
る。
信号の中から間引き対象位置の画素データを書込み制御
信号で間引いてその他の画素信号をメモリに書込み、こ
のメモリ内の画素信号を読み出し制御信号で連続的に読
み出すようにしたので、画素変換回路などの複雑な演算
回路が不要であり、回路が簡素化され、安価に提供でき
る。
【００２５】請求項２では、ディジタル画素信号の中か
ら間引き対象位置として水平方向をｎドット毎に１ドッ
ト、垂直方向をｎライン毎に１ラインを設定し、この間
引き対象位置を少なくとも１フィールド以上毎に１番目
からｎ番目まで順次変更して、書込み制御信号で間引い
てその他の画素信号をメモリに書込み、このメモリの画
素信号を読み出し制御信号で連続的に読み出すことによ
り、画素数の変換処理を行うようにしたので、オリジナ
ルの入力信号に演算処理を施すことがなく、解像度の劣
化を防ぐことができる。
ら間引き対象位置として水平方向をｎドット毎に１ドッ
ト、垂直方向をｎライン毎に１ラインを設定し、この間
引き対象位置を少なくとも１フィールド以上毎に１番目
からｎ番目まで順次変更して、書込み制御信号で間引い
てその他の画素信号をメモリに書込み、このメモリの画
素信号を読み出し制御信号で連続的に読み出すことによ
り、画素数の変換処理を行うようにしたので、オリジナ
ルの入力信号に演算処理を施すことがなく、解像度の劣
化を防ぐことができる。
【００２６】請求項３では、ディジタル画素信号の中か
ら間引き対象位置として水平方向をｎドット毎に１ドッ
ト、垂直方向をｎライン毎に１ラインを設定し、この間
引き対象位置を少なくとも１フィールド以上毎に互いに
隣合う２ドットのみを交互に変更して、書込み制御信号
で間引いてその他の画素信号をそのままメモリに書込
み、このメモリの画素信号を読み出し制御信号で連続的
に読み出すことにより、画素数の変換処理を行うように
したので、ｎドット×ｎラインの単位で映像が揺れるの
を防止することができる。
ら間引き対象位置として水平方向をｎドット毎に１ドッ
ト、垂直方向をｎライン毎に１ラインを設定し、この間
引き対象位置を少なくとも１フィールド以上毎に互いに
隣合う２ドットのみを交互に変更して、書込み制御信号
で間引いてその他の画素信号をそのままメモリに書込
み、このメモリの画素信号を読み出し制御信号で連続的
に読み出すことにより、画素数の変換処理を行うように
したので、ｎドット×ｎラインの単位で映像が揺れるの
を防止することができる。
【図１】本発明による圧縮表示方法及びその装置の第１
実施例を示すブロック図である。
実施例を示すブロック図である。
【図２】図１における書込み制御回路３８の詳細なブロ
ック図である。
ック図である。
【図３】図１における動作波形図と動作説明図である。
【図４】図２の変形例を示すブロック図である。
【図５】本発明による圧縮表示方法及びその装置の第２
実施例を示すブロック図である。
実施例を示すブロック図である。
【図６】図５における動作波形図と動作説明図である。
【図７】表示可能な画素数よりも解像度の高い映像１２
を表示する場合に生ずる欠陥の説明図である。
を表示する場合に生ずる欠陥の説明図である。
【図８】表示画素数と表示映像信号の画素数が異なる場
合の従来の圧縮表示方法及びその装置を説明するための
説明図である。
合の従来の圧縮表示方法及びその装置を説明するための
説明図である。
【図９】図８を実現するための従来の圧縮表示方法及び
その装置である。
その装置である。
１０…解像度の高い映像表示装置、１１…解像度の低い
映像表示装置、１２…映像、１３…映像入力端子、１４
…映像出力端子、１５…垂直処理部、１６…水平処理
部、１７…制御部、１８…１Ｈ遅延回路、１９…画素変
換回路、２０…メモリ、２１…ラインカウンタ、２２…
変換テーブル、２３…１Ｄ遅延回路、２４…画素変換回
路、２５…メモリ、２６…ドットカウンタ、２７…変換
テーブル、２８…出力制御回路、３０…映像信号入力端
子、３１…映像信号出力端子、３２…Ａ／Ｄ変換回路、
３３…メモリ、３４…制御回路、３５…同期信号入力端
子、３６…同期信号出力端子、３７…同期信号生成回
路、３８…書込み制御回路、３９…読み出し制御回路、
４０…ドットカウンタ、４１…ラインカウンタ、４２…
フィールドカウンタ、４３…インバータ、４４…インバ
ータ、４５…デコード回路、４６…デコード回路、４７
…セレクタ、４８…セレクタ、４９…オア回路、５０…
書込み信号出力端子。
映像表示装置、１２…映像、１３…映像入力端子、１４
…映像出力端子、１５…垂直処理部、１６…水平処理
部、１７…制御部、１８…１Ｈ遅延回路、１９…画素変
換回路、２０…メモリ、２１…ラインカウンタ、２２…
変換テーブル、２３…１Ｄ遅延回路、２４…画素変換回
路、２５…メモリ、２６…ドットカウンタ、２７…変換
テーブル、２８…出力制御回路、３０…映像信号入力端
子、３１…映像信号出力端子、３２…Ａ／Ｄ変換回路、
３３…メモリ、３４…制御回路、３５…同期信号入力端
子、３６…同期信号出力端子、３７…同期信号生成回
路、３８…書込み制御回路、３９…読み出し制御回路、
４０…ドットカウンタ、４１…ラインカウンタ、４２…
フィールドカウンタ、４３…インバータ、４４…インバ
ータ、４５…デコード回路、４６…デコード回路、４７
…セレクタ、４８…セレクタ、４９…オア回路、５０…
書込み信号出力端子。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｇ０９Ｇ 3/20 ６６０ Ｇ０９Ｇ 3/36 3/36 5/18 5/18 Ｈ０４Ｎ 1/387 １０１ Ｈ０４Ｎ 1/387 １０１ 5/66 Ｚ 5/66 Ｇ０６Ｆ 15/66 ３５５Ｄ
Claims (7)
- 【請求項１】表示可能な画素数よりも解像度の高い映像
を、ディジタル信号処理技術を用いて画素数変換処理を
行い表示するための圧縮表示方法において、ディジタル
画素信号の中から間引き対象位置の画素データを書込み
制御信号で間引いてその他の画素信号をメモリに書込
み、このメモリ内の画素信号を読み出し制御信号で連続
的に読み出すことにより、画素数の変換処理を行うよう
にしたことを特徴とする圧縮表示方法。 - 【請求項２】表示可能な画素数よりも解像度の高い映像
を、ディジタル信号処理技術を用いてｍ／ｎ（ｍ−１＝
ｎ）への画素数変換処理を行い表示するための圧縮表示
方法において、ディジタル画素信号の中から間引き対象
位置として水平方向をｎドット毎に１ドット、垂直方向
をｎライン毎に１ラインを設定し、この間引き対象位置
を少なくとも１フィールド以上毎に１番目からｎ番目ま
で順次変更して、書込み制御信号で間引いてその他の画
素信号をメモリに書込み、このメモリの画素信号を読み
出し制御信号で連続的に読み出すことにより、画素数の
変換処理を行うようにしたことを特徴とする圧縮表示方
法。 - 【請求項３】表示可能な画素数よりも解像度の高い映像
を、ディジタル信号処理技術を用いてｍ／ｎ（ｍ−１＝
ｎ）への画素数変換処理を行い表示するための圧縮表示
方法において、ディジタル画素信号の中から間引き対象
位置として水平方向をｎドット毎に１ドット、垂直方向
をｎライン毎に１ラインを設定し、この間引き対象位置
を少なくとも１フィールド以上毎に互いに隣合う２ドッ
トのみを交互に変更して、書込み制御信号で間引いてそ
の他の画素信号をメモリに書込み、このメモリの画素信
号を読み出し制御信号で連続的に読み出すことにより、
画素数の変換処理を行うようにしたことを特徴とする圧
縮表示方法。 - 【請求項４】表示可能な画素数よりも解像度の高い映像
を、ディジタル信号処理技術を用いて画素数変換処理を
行い表示するための圧縮表示装置において、ディジタル
画素信号を記憶するメモリ３３と、このメモリ３３への
ディジタル画素信号の書込みと読み出しとを制御する制
御回路３４とを具備し、この制御回路３４は、画素数変
換処理で行った時間軸変換に併せて同期信号を作り出す
同期信号生成回路３７と、この同期信号生成回路３７の
同期信号に基づき前記メモリ３３へのデータの書込みと
間引きの制御を行う書込み制御回路３８と、前記同期信
号生成回路３７の同期信号に基づき前記メモリ３３へ書
き込んだデータを連続的に読み出すための読み出し制御
信号を生成する読み出し制御回路３９とからなることを
特徴とする圧縮表示装置。 - 【請求項５】表示可能な画素数よりも解像度の高い映像
を、ディジタル信号処理技術を用いて画素数変換処理を
行い表示するための圧縮表示装置において、ディジタル
画素信号を記憶するメモリ３３と、このメモリ３３への
ディジタル画素信号の書込みと読み出しとを制御する制
御回路３４とを具備し、この制御回路３４は、画素数変
換処理で行った時間軸変換に併せて同期信号を作り出す
同期信号生成回路３７と、この同期信号生成回路３７の
同期信号に基づき前記メモリ３３へのデータの書込みと
間引きの制御を行う書込み制御回路３８と、前記同期信
号生成回路３７の同期信号に基づき前記メモリ３３へ書
き込んだデータを連続的に読み出すための読み出し制御
号を生成する読み出し制御回路３９とからなり、前記書
込み制御回路３８は、同期信号生成回路３７からの水平
同期信号に基づきドット数を数えるドットカウンタ４０
と、前記同期信号生成回路３７からの水平及び垂直同期
信号に基づきライン数を数えるラインカウンタ４１と、
前記同期信号生成回路３７からの垂直同期信号に基づき
フィールド数を数えるフィールドカウンタ４２と、水平
方向の間引き対象位置を順次変更するために前記ドット
カウンタ４０の出力値をデコードするデコード回路４５
と、垂直方向の間引き対象位置を順次変更するために前
記ラインカウンタ４１の出力値をデコードするデコード
回路４６と、前記デコード回路４５の出力から前記フィ
ールドカウンタ４２の出力で水平方向の間引き対象位置
を選択するセレクタ４７と、前記デコード回路４６の出
力から前記フィールドカウンタ４２の出力で垂直方向の
間引き対象位置を選択するセレクタ４８と、これらセレ
クタ４７とセレクタ４８の出力の論理和を取る２入力の
オア回路４９とからなることを特徴とする圧縮表示装
置。 - 【請求項６】表示可能な画素数よりも解像度の高い映像
を、ディジタル信号処理技術を用いてｍ／ｎ（ｍ−１＝
ｎ）への画素数変換処理を行い表示するための圧縮表示
装置において、セレクタ４７とセレクタ４８は、間引き
対象位置を１フィールド毎に１番目からｎ番目まで順次
変更するように選択してなることを特徴とする請求項５
記載の圧縮表示装置。 - 【請求項７】表示可能な画素数よりも解像度の高い映像
を、ディジタル信号処理技術を用いてｍ／ｎ（ｍ−１＝
ｎ）への画素数変換処理を行い表示するための圧縮表示
装置において、セレクタ４７とセレクタ４８は、間引き
対象位置を１フィールド毎に互いに隣合う２ドットのみ
を交互に変更するように選択してなることを特徴とする
請求項５記載の圧縮表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10105397A JPH11288257A (ja) | 1998-03-31 | 1998-03-31 | 圧縮表示方法及びその装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10105397A JPH11288257A (ja) | 1998-03-31 | 1998-03-31 | 圧縮表示方法及びその装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11288257A true JPH11288257A (ja) | 1999-10-19 |
Family
ID=14406511
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10105397A Pending JPH11288257A (ja) | 1998-03-31 | 1998-03-31 | 圧縮表示方法及びその装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11288257A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001033538A1 (en) * | 1999-10-29 | 2001-05-10 | Matsushita Electric Industrial Co., Ltd. | Display and video producing apparatus, and displaying method and video producing method |
| JP2005215129A (ja) * | 2004-01-28 | 2005-08-11 | Matsushita Electric Ind Co Ltd | 液晶表示装置 |
| WO2008090659A1 (ja) * | 2007-01-22 | 2008-07-31 | Mitsubishi Electric Corporation | 液晶表示装置および液晶表示モジュールの駆動方法 |
-
1998
- 1998-03-31 JP JP10105397A patent/JPH11288257A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001033538A1 (en) * | 1999-10-29 | 2001-05-10 | Matsushita Electric Industrial Co., Ltd. | Display and video producing apparatus, and displaying method and video producing method |
| US6906756B1 (en) | 1999-10-29 | 2005-06-14 | Matsushita Electric Industrial Co., Ltd. | Display and video producing apparatus, and displaying method and video producing method |
| JP2005215129A (ja) * | 2004-01-28 | 2005-08-11 | Matsushita Electric Ind Co Ltd | 液晶表示装置 |
| WO2008090659A1 (ja) * | 2007-01-22 | 2008-07-31 | Mitsubishi Electric Corporation | 液晶表示装置および液晶表示モジュールの駆動方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6348925B1 (en) | Method and apparatus for block data transfer to reduce on-chip storage for interpolative video resizing | |
| US6441858B1 (en) | Image data conversion processing device and information processing device having the same | |
| US6593939B2 (en) | Image display device and driver circuit therefor | |
| WO1998010377A1 (en) | Video signal processor | |
| US5977947A (en) | Method and apparatus for resizing block ordered video image frames with reduced on-chip cache | |
| JP3322613B2 (ja) | 映像信号変換器 | |
| JPS63121364A (ja) | テレビジヨン特殊効果装置の補間器 | |
| US6229571B1 (en) | Scan converter with interpolating function | |
| US20050248585A1 (en) | Image signal processing circuit and image display apparatus | |
| JPH11288257A (ja) | 圧縮表示方法及びその装置 | |
| EP0394023B1 (en) | Image display apparatus | |
| US20080002065A1 (en) | Image processing circuit, image processing system and method therefor | |
| JP2510019B2 (ja) | 画像表示方法および装置 | |
| JPH02312380A (ja) | 表示装置 | |
| JPH11283024A (ja) | 圧縮表示方法及びその装置 | |
| EP0395429B1 (en) | Image display apparatus | |
| US8553050B2 (en) | Video signal processing apparatus, video signal processing method, and imaging device | |
| JP4350395B2 (ja) | プログレッシブ走査変換方法 | |
| JPH0126226B2 (ja) | ||
| JP2005242675A (ja) | 画像サイズ縮小処理方法及び画像サイズ拡大処理方法 | |
| JP2000023107A (ja) | 映像信号処理回路 | |
| JPH04204594A (ja) | 高精細表示装置 | |
| JPS61149987A (ja) | 画像表示装置 | |
| JPH05197358A (ja) | 画像メモリの制御回路 | |
| JP2005241979A (ja) | 表示コントローラ及び表示制御方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040630 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071204 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080422 |