JPH09172017A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH09172017A JPH09172017A JP23142096A JP23142096A JPH09172017A JP H09172017 A JPH09172017 A JP H09172017A JP 23142096 A JP23142096 A JP 23142096A JP 23142096 A JP23142096 A JP 23142096A JP H09172017 A JPH09172017 A JP H09172017A
- Authority
- JP
- Japan
- Prior art keywords
- connection hole
- layer
- film
- tungsten
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 簡潔な工程を付加することにより、上層配線
のカバレッジを向上させる。 【解決手段】 層間絶縁膜１７に接続孔を開口した後、
密着層となるＴｉＮ膜１５を成膜し、その上に減圧ＣＶ
Ｄ法によりタングステン層を堆積し、エッチバックを行
なって接続孔内にタングステン１４を残す。このとき、
オーバーエッチングにより、タングステン１４上に凹み
１６を形成する。このサンプルを上層金属配線層の形成
に用いるスパッタリング装置に導入し、Ａｒスパッタエ
ッチングを行なって、なだらかな傾斜をもつ開口２７を
形成する。その後、大気に開放することなく、そのスパ
ッタリング装置において、ＡｉＳｉＣｕ膜１８及びＴｉ
Ｎ膜１９を形成する。
のカバレッジを向上させる。 【解決手段】 層間絶縁膜１７に接続孔を開口した後、
密着層となるＴｉＮ膜１５を成膜し、その上に減圧ＣＶ
Ｄ法によりタングステン層を堆積し、エッチバックを行
なって接続孔内にタングステン１４を残す。このとき、
オーバーエッチングにより、タングステン１４上に凹み
１６を形成する。このサンプルを上層金属配線層の形成
に用いるスパッタリング装置に導入し、Ａｒスパッタエ
ッチングを行なって、なだらかな傾斜をもつ開口２７を
形成する。その後、大気に開放することなく、そのスパ
ッタリング装置において、ＡｉＳｉＣｕ膜１８及びＴｉ
Ｎ膜１９を形成する。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置の製造方
法に関し、特に積層配線を有する半導体装置の製造方法
に関するものである。
法に関し、特に積層配線を有する半導体装置の製造方法
に関するものである。
【０００２】
【従来の技術】一般に半導体装置の配線は多層構造をと
り、下層配線又は基板領域と上層配線とはその間に形成
された層間絶縁膜に開けられた接続孔を介して電気的に
接続されて配線構造が形成される。しかし、微細化及び
高集積化が進むにつれて、これまで一般的に利用されて
きたような、接続孔形成後にスパッタリング法によりア
ルミニウム合金系の配線層を形成して下層配線などと接
続する方法では、必要とされる電気特性や信頼性を満足
することが困難になってきている。
り、下層配線又は基板領域と上層配線とはその間に形成
された層間絶縁膜に開けられた接続孔を介して電気的に
接続されて配線構造が形成される。しかし、微細化及び
高集積化が進むにつれて、これまで一般的に利用されて
きたような、接続孔形成後にスパッタリング法によりア
ルミニウム合金系の配線層を形成して下層配線などと接
続する方法では、必要とされる電気特性や信頼性を満足
することが困難になってきている。
【０００３】そこで、最近多用されているのが、接続孔
にある種の導電材を埋め込み、その後上層配線用の金属
配線層を形成することにより配線構造を形成する方法で
ある。接続孔に埋め込む導電材として最も利用されてい
るのは、図１に示されているように、層間絶縁膜３０に
接続孔を開けた後、密着層としてＴｉＮなどのＴｉ合金
膜３１を下層に形成し、その上にＣＶＤ法によりタング
ステン膜３２をコンフォーマル（下地の形状に追従する
性質のこと）に、接続孔を十分埋め込む膜厚に形成し
（Ａ）、その後タングステン膜３２に全面エッチバック
を施して（Ｂ，Ｃ）、接続孔にのみタングステン３２を
残したものである。その後、その上に上部金属配線層を
形成して配線構造を完成させる。
にある種の導電材を埋め込み、その後上層配線用の金属
配線層を形成することにより配線構造を形成する方法で
ある。接続孔に埋め込む導電材として最も利用されてい
るのは、図１に示されているように、層間絶縁膜３０に
接続孔を開けた後、密着層としてＴｉＮなどのＴｉ合金
膜３１を下層に形成し、その上にＣＶＤ法によりタング
ステン膜３２をコンフォーマル（下地の形状に追従する
性質のこと）に、接続孔を十分埋め込む膜厚に形成し
（Ａ）、その後タングステン膜３２に全面エッチバック
を施して（Ｂ，Ｃ）、接続孔にのみタングステン３２を
残したものである。その後、その上に上部金属配線層を
形成して配線構造を完成させる。
【０００４】しかし、実際はＣＶＤ法によるタングステ
ンはコンフォーマルに成長するため、層間絶縁膜３０の
段差部３３もタングステン膜３２により埋め込まれるこ
とになり、エッチバックをジャストエッチで終了した段
階（Ｃ）では、層間絶縁膜の段差部に多くのタングステ
ン３４が残渣として残り、これが配線間の短絡を引き起
こすことになり、大きな問題である。
ンはコンフォーマルに成長するため、層間絶縁膜３０の
段差部３３もタングステン膜３２により埋め込まれるこ
とになり、エッチバックをジャストエッチで終了した段
階（Ｃ）では、層間絶縁膜の段差部に多くのタングステ
ン３４が残渣として残り、これが配線間の短絡を引き起
こすことになり、大きな問題である。
【０００５】そこで、多くの場合、タングステン膜のエ
ッチバック工程ではオーバーエッチを行ない、層間絶縁
膜の段差部に残ったタングステンを全てエッチングして
除去すべく工程を設定している。その結果、図１（Ｄ）
に示されるように、接続孔内のタングステン３６もオー
バーエッチされるために凹み３５が生じる。このように
して形成した接続孔に上部金属配線層３７を形成する
と、図１（Ｅ）に示されるように、カバレッジが極度に
低下する。図１（Ｅ）で４１は半導体素子が形成された
シリコン基板、４２は下地酸化膜、４３は下層金属配線
である。図１（Ｅ）のようにカバレッジが低下する結
果、配線抵抗の増加や信頼性の低下などの問題を引き起
こす。
ッチバック工程ではオーバーエッチを行ない、層間絶縁
膜の段差部に残ったタングステンを全てエッチングして
除去すべく工程を設定している。その結果、図１（Ｄ）
に示されるように、接続孔内のタングステン３６もオー
バーエッチされるために凹み３５が生じる。このように
して形成した接続孔に上部金属配線層３７を形成する
と、図１（Ｅ）に示されるように、カバレッジが極度に
低下する。図１（Ｅ）で４１は半導体素子が形成された
シリコン基板、４２は下地酸化膜、４３は下層金属配線
である。図１（Ｅ）のようにカバレッジが低下する結
果、配線抵抗の増加や信頼性の低下などの問題を引き起
こす。
【０００６】そこで、このような問題を解決する方法と
して、層間絶縁膜に開けられた接続孔に導電材を埋込
み、図１（Ｄ）のように埋込み導電材３６の上端面が接
続孔の上端面よりも低くなる状態にした後、層間絶縁膜
にエッチバックを施して層間絶縁膜表面と埋込み導電材
表面とを同じ高さになるように平坦化することにより、
上層金属配線層のカバレッジを向上させて歩留まりや信
頼性の向上を図る方法が提案されている（特開平５−１
２１５６４号公報参照）。
して、層間絶縁膜に開けられた接続孔に導電材を埋込
み、図１（Ｄ）のように埋込み導電材３６の上端面が接
続孔の上端面よりも低くなる状態にした後、層間絶縁膜
にエッチバックを施して層間絶縁膜表面と埋込み導電材
表面とを同じ高さになるように平坦化することにより、
上層金属配線層のカバレッジを向上させて歩留まりや信
頼性の向上を図る方法が提案されている（特開平５−１
２１５６４号公報参照）。
【０００７】
【発明が解決しようとする課題】しかし、その提案され
た方法においては次のような問題がある。つまり、層間
絶縁膜をエッチバックするためには接続孔に導電材を埋
め込んだ後に酸化膜エッチャーに導入する必要がある。
このことは、工程数が増加するばかりか、一般に酸化膜
のエッチバックの均一性が悪いために、ウエハ面内での
平坦化の程度が大きくばらつくことや、エッチングレー
トの変動が大きいために制御性が低いといった問題が発
生することは避けられない。
た方法においては次のような問題がある。つまり、層間
絶縁膜をエッチバックするためには接続孔に導電材を埋
め込んだ後に酸化膜エッチャーに導入する必要がある。
このことは、工程数が増加するばかりか、一般に酸化膜
のエッチバックの均一性が悪いために、ウエハ面内での
平坦化の程度が大きくばらつくことや、エッチングレー
トの変動が大きいために制御性が低いといった問題が発
生することは避けられない。
【０００８】本発明はこのような問題を解決すべくなさ
れたものであり、上層金属配線層のカバレッジを向上さ
せることのできる層間絶縁膜の表面形状を、簡潔な工程
を付加することにより、制御性よく、かつ大幅な工程の
増加なしに得られ、その結果、電気特性にも信頼性にも
優れた半導体装置を得る製造方法を提供することを目的
とするものである。
れたものであり、上層金属配線層のカバレッジを向上さ
せることのできる層間絶縁膜の表面形状を、簡潔な工程
を付加することにより、制御性よく、かつ大幅な工程の
増加なしに得られ、その結果、電気特性にも信頼性にも
優れた半導体装置を得る製造方法を提供することを目的
とするものである。
【０００９】
【課題を解決するための手段】本発明は、層間絶縁膜に
よって絶縁された下層の基板領域又は配線と上層配線と
を、層間絶縁膜に形成された接続孔を介して接続した配
線構造をもつ半導体装置を製造する方法であり、その配
線構造を形成する工程として、以下の工程（Ａ）から
（Ｃ）を備えている。（Ａ）層間絶縁膜に接続孔を形成
した後、その接続孔の上端面よりも低い位置まで導電材
によりその接続孔を埋め込む工程、（Ｂ）その後、アル
ゴン（Ａｒ）イオンによるスパッタエッチングにより接
続孔の上端部を加工する工程、及び（Ｃ）層間絶縁膜上
から上層配線用のメタル層を形成して接続孔に埋め込ま
れた導電材と接続させ、そのメタル層をパターン化して
上層配線とする工程。
よって絶縁された下層の基板領域又は配線と上層配線と
を、層間絶縁膜に形成された接続孔を介して接続した配
線構造をもつ半導体装置を製造する方法であり、その配
線構造を形成する工程として、以下の工程（Ａ）から
（Ｃ）を備えている。（Ａ）層間絶縁膜に接続孔を形成
した後、その接続孔の上端面よりも低い位置まで導電材
によりその接続孔を埋め込む工程、（Ｂ）その後、アル
ゴン（Ａｒ）イオンによるスパッタエッチングにより接
続孔の上端部を加工する工程、及び（Ｃ）層間絶縁膜上
から上層配線用のメタル層を形成して接続孔に埋め込ま
れた導電材と接続させ、そのメタル層をパターン化して
上層配線とする工程。
【００１０】接続孔の上端部を加工する工程としてＡｒ
イオンによるスパッタエッチングを用いているため、通
常一般的に上層金属配線層の形成に用いられるスパッタ
リング装置においてその処理ができることから、上層金
属配線層を形成する工程の前に容易に付加することがで
き、わずかの工程の増加で上層金属配線層のカバレッジ
の向上といった大きな効果が得られる。
イオンによるスパッタエッチングを用いているため、通
常一般的に上層金属配線層の形成に用いられるスパッタ
リング装置においてその処理ができることから、上層金
属配線層を形成する工程の前に容易に付加することがで
き、わずかの工程の増加で上層金属配線層のカバレッジ
の向上といった大きな効果が得られる。
【００１１】一般にＡｒイオンによるスパッタエッチン
グは、その速度を比較すると、平坦部のエッチングレー
トに比較して、コーナ部のエッチングレートは２倍以上
と大きく、いわゆる“角を落す”効果が発揮され、接続
孔の上部を広げるような加工には最も適している手法の
一つである。
グは、その速度を比較すると、平坦部のエッチングレー
トに比較して、コーナ部のエッチングレートは２倍以上
と大きく、いわゆる“角を落す”効果が発揮され、接続
孔の上部を広げるような加工には最も適している手法の
一つである。
【００１２】接続孔に埋め込む導電材として、下層がＴ
ｉ合金層、上層がタングステン層からなる積層構造体を
用いるのが好ましい。Ｔｉ合金としてはＴｉＮが好まし
く、タングステン層はＣＶＤ法により形成するのが好ま
しい。接続孔に埋め込む導電材として、ＴｉＮを代表例
とするＴｉ合金層を密着層とし、その上にＣＶＤ法によ
るタングステン層を形成したものを用いた場合には、タ
ングステンはＡｒイオンによるスパッタリング効率が低
いため、埋め込まれた導電材そのものは殆ど損傷を受け
ることなく、したがって電気特性や信頼性に悪影響を与
えることは少ない。
ｉ合金層、上層がタングステン層からなる積層構造体を
用いるのが好ましい。Ｔｉ合金としてはＴｉＮが好まし
く、タングステン層はＣＶＤ法により形成するのが好ま
しい。接続孔に埋め込む導電材として、ＴｉＮを代表例
とするＴｉ合金層を密着層とし、その上にＣＶＤ法によ
るタングステン層を形成したものを用いた場合には、タ
ングステンはＡｒイオンによるスパッタリング効率が低
いため、埋め込まれた導電材そのものは殆ど損傷を受け
ることなく、したがって電気特性や信頼性に悪影響を与
えることは少ない。
【００１３】また、上層配線用の金属層の形成工程に
は、アルミニウム合金を原料とする高温スパッタリング
法を含んでいるのが好ましい。上層金属配線層を形成す
る工程に、アルミニウム合金を原料とする高温スパッタ
リング法を用いる場合には、本来接続孔を埋め込む能力
のある高温スパッタリング法と、接続孔に導電材を埋め
込む工程とを併用することで、微細で、かつ高アスペク
ト比（深さ／直径）の接続孔に対しても、制御性よく、
高歩留まりで接続孔を埋め込むことができ、その結果、
電気特性に優れ、かつ信頼性の高い半導体装置を得るこ
とができる。
は、アルミニウム合金を原料とする高温スパッタリング
法を含んでいるのが好ましい。上層金属配線層を形成す
る工程に、アルミニウム合金を原料とする高温スパッタ
リング法を用いる場合には、本来接続孔を埋め込む能力
のある高温スパッタリング法と、接続孔に導電材を埋め
込む工程とを併用することで、微細で、かつ高アスペク
ト比（深さ／直径）の接続孔に対しても、制御性よく、
高歩留まりで接続孔を埋め込むことができ、その結果、
電気特性に優れ、かつ信頼性の高い半導体装置を得るこ
とができる。
【００１４】本発明において、もし接続孔に導電材を埋
め込む工程の前に接続孔をＡｒイオンによるスパッタエ
ッチングにより接続孔の上端部を加工する工程を先に行
なった場合には、図２に示されるような不都合が生じ
る。すなわち、ＣＶＤ法によるタングステン層３２で図
２（Ａ）に示されるように、既に上端部が傾斜をもつよ
うに加工された接続孔を埋め込もうとした場合、タング
ステン層３２はコンフォーマルに成長するため、タング
ステン表面が平坦になるまで成膜するには、膜厚を厚く
する必要があるといった問題があり、スループットの低
下を招く。図２（Ａ）でｔ1〜ｔ3は時間経過に従った表
面位置を模式的に示したものである。また、このような
形状でエッチバックを行なうと、タングステンの凹みが
大きくなるばかりでなく、タングステンの中心部が多く
エッチングされる可能性があり、図２（Ｂ）の状態にな
って、電気特性や信頼性の面から問題が残る。
め込む工程の前に接続孔をＡｒイオンによるスパッタエ
ッチングにより接続孔の上端部を加工する工程を先に行
なった場合には、図２に示されるような不都合が生じ
る。すなわち、ＣＶＤ法によるタングステン層３２で図
２（Ａ）に示されるように、既に上端部が傾斜をもつよ
うに加工された接続孔を埋め込もうとした場合、タング
ステン層３２はコンフォーマルに成長するため、タング
ステン表面が平坦になるまで成膜するには、膜厚を厚く
する必要があるといった問題があり、スループットの低
下を招く。図２（Ａ）でｔ1〜ｔ3は時間経過に従った表
面位置を模式的に示したものである。また、このような
形状でエッチバックを行なうと、タングステンの凹みが
大きくなるばかりでなく、タングステンの中心部が多く
エッチングされる可能性があり、図２（Ｂ）の状態にな
って、電気特性や信頼性の面から問題が残る。
【００１５】
（実施例１）図３（Ａ）〜（Ｃ）により一実施例を説明
する。（Ａ）既知の技術によりシリコン基板１１に半導
体素子（図示略）を形成し、下地酸化膜１２を形成した
後、その上にＡｌＳｉＣｕ（Ｓｉ１％、Ｃｕ０.５％）
をターゲットとしたスパッタリング法によりＡｌＳｉＣ
ｕ膜を成膜した。これを通常のフォトリソグラフィー及
びエッチングによりパターン化して下層金属配線層１３
を形成した。
する。（Ａ）既知の技術によりシリコン基板１１に半導
体素子（図示略）を形成し、下地酸化膜１２を形成した
後、その上にＡｌＳｉＣｕ（Ｓｉ１％、Ｃｕ０.５％）
をターゲットとしたスパッタリング法によりＡｌＳｉＣ
ｕ膜を成膜した。これを通常のフォトリソグラフィー及
びエッチングによりパターン化して下層金属配線層１３
を形成した。
【００１６】この上に、ＴＥＯＳ（Ｓｉ(ＯＣ2Ｈ5)4；
テトラエチルオルソシリケート）と酸素を原料とするプ
ラズマＣＶＤ法によりシリコン酸化膜からなる層間絶縁
膜１７を９００ｎｍの厚さに堆積し、これにフォトリソ
グラフィー及びエッチングにより０.５μｍの径の接続
孔を開口した。
テトラエチルオルソシリケート）と酸素を原料とするプ
ラズマＣＶＤ法によりシリコン酸化膜からなる層間絶縁
膜１７を９００ｎｍの厚さに堆積し、これにフォトリソ
グラフィー及びエッチングにより０.５μｍの径の接続
孔を開口した。
【００１７】（接続孔に導電材を埋め込む工程）Ｔｉを
ターゲットとするスパッタリング法に窒素ガスを添加し
た、いわゆるリアクティブスパッタリング法により、密
着層となるＴｉＮ膜１５を５０ｎｍの厚さに成膜した。
その後、基板温度を４５０℃として減圧ＣＶＤ法（気相
成長法）を用いて、１０ＫＰａの圧力で、ＷＦ6とＨ2を
原料として１００ｎｍのタングステン層、更にＷＦ6と
ＳｉＨ4を原料として７００ｎｍのタングステン層を堆
積した。次に、サンプルをエッチングチャンバに導入
し、ＡｒとＳＦ6によるドライエッチング法によりエッ
チバックを行ない、接続孔内にタングステン１４を残し
た。このとき、当初のタングステン膜厚を基準として５
０％のオーバーエッチング（オーバーエッチ量は所定の
膜厚をエッチングするのに必要なエッチングを基準とし
て、その割増時間を％で表している。）を行なったため
に、接続孔ではタングステン１４上に２００ｎｍの凹み
１６が発生した。
ターゲットとするスパッタリング法に窒素ガスを添加し
た、いわゆるリアクティブスパッタリング法により、密
着層となるＴｉＮ膜１５を５０ｎｍの厚さに成膜した。
その後、基板温度を４５０℃として減圧ＣＶＤ法（気相
成長法）を用いて、１０ＫＰａの圧力で、ＷＦ6とＨ2を
原料として１００ｎｍのタングステン層、更にＷＦ6と
ＳｉＨ4を原料として７００ｎｍのタングステン層を堆
積した。次に、サンプルをエッチングチャンバに導入
し、ＡｒとＳＦ6によるドライエッチング法によりエッ
チバックを行ない、接続孔内にタングステン１４を残し
た。このとき、当初のタングステン膜厚を基準として５
０％のオーバーエッチング（オーバーエッチ量は所定の
膜厚をエッチングするのに必要なエッチングを基準とし
て、その割増時間を％で表している。）を行なったため
に、接続孔ではタングステン１４上に２００ｎｍの凹み
１６が発生した。
【００１８】（Ｂ）接続孔の上部を加工する工程 このサンプルを上層金属配線層の形成に用いるスパッタ
リング装置に導入し、以下の条件でＡｒスパッタエッチ
ングを行なった。 Ａｒ流量……３０ＳＣＣＭ 圧力 ……０.２６Ｐａ 基板温度……Ｒ.Ｔ（室温） ＲＦ電力……４００Ｗ 処理時間……１００秒
リング装置に導入し、以下の条件でＡｒスパッタエッチ
ングを行なった。 Ａｒ流量……３０ＳＣＣＭ 圧力 ……０.２６Ｐａ 基板温度……Ｒ.Ｔ（室温） ＲＦ電力……４００Ｗ 処理時間……１００秒
【００１９】この処理後のサンプルの形状を模式的に示
したものが図３（Ｂ）であり、接続孔の上端部が加工さ
れてなだらかな傾斜をもつ開口２７が形成される。この
条件で処理した別のサンプルの断面を観察した結果、接
続孔の上端部の角がエッチングされ、なだらかな傾斜を
もつ形状が得られていることが確認された。
したものが図３（Ｂ）であり、接続孔の上端部が加工さ
れてなだらかな傾斜をもつ開口２７が形成される。この
条件で処理した別のサンプルの断面を観察した結果、接
続孔の上端部の角がエッチングされ、なだらかな傾斜を
もつ形状が得られていることが確認された。
【００２０】（Ｃ）上層金属配線層を形成する工程 接続孔の上部を加工する（Ｂ）の工程終了後、大気に開
放することなく、そのスパッタリング装置において、以
下の条件でＡｉＳｉＣｕ膜１８及び反射防止膜としての
ＴｉＮ膜１９を形成した。
放することなく、そのスパッタリング装置において、以
下の条件でＡｉＳｉＣｕ膜１８及び反射防止膜としての
ＴｉＮ膜１９を形成した。
【００２１】（ＡｌＳｉＣｕ膜の成膜） Ａｒ圧力……０.２６Ｐａ 基板温度……２５０℃ ＲＦ電力……５ＫＷ 処理時間……３０秒
【００２２】（ＴｉＮ膜の成膜） （Ａｒ＋Ｎ2）圧力……０.３３Ｐａ（Ｎ2＝４０％） 基板温度……Ｒ．Ｔ ＲＦ電力……５ＫＷ 処理時間……４０秒 以上のような条件で膜厚６００ｎｍのＡｌＳｉＣｕ膜１
８と膜厚４０ｎｍのＴｉＮ膜１９を積層して形成した。
ＴｉＮ膜１９はフォトリソグラフィー時の反射防止膜と
して設けたものである。
８と膜厚４０ｎｍのＴｉＮ膜１９を積層して形成した。
ＴｉＮ膜１９はフォトリソグラフィー時の反射防止膜と
して設けたものである。
【００２３】このときの様子を観察した結果を模式的に
示したものが図３（Ｃ）である。接続孔上に若干の凹み
は見られるものの、上層金属配線層の表面は殆ど平坦に
形成されていることが確認された。この後、既知の技術
により上層金属配線層１８，１９をパターン化し、更に
パッシベーション膜を形成し、パッドを開口し、電気抵
抗を評価した結果、良好な結果が得られた。また、歩留
まりも１００％であり、信頼性試験の結果も問題がなか
った。
示したものが図３（Ｃ）である。接続孔上に若干の凹み
は見られるものの、上層金属配線層の表面は殆ど平坦に
形成されていることが確認された。この後、既知の技術
により上層金属配線層１８，１９をパターン化し、更に
パッシベーション膜を形成し、パッドを開口し、電気抵
抗を評価した結果、良好な結果が得られた。また、歩留
まりも１００％であり、信頼性試験の結果も問題がなか
った。
【００２４】（実施例２）実施例１に示した内容と同様
の半導体装置の製造方法において、（接続孔に導電材を
埋め込む工程）に示されたタングステンのオーバーエッ
チの割合を１２０％とした結果、接続孔内のタングステ
ン１４上の凹み量は４５０ｎｍとなった。つまり深さ９
００ｎｍの接続孔に対してその５０％までしか埋め込ま
れていない形状とした。
の半導体装置の製造方法において、（接続孔に導電材を
埋め込む工程）に示されたタングステンのオーバーエッ
チの割合を１２０％とした結果、接続孔内のタングステ
ン１４上の凹み量は４５０ｎｍとなった。つまり深さ９
００ｎｍの接続孔に対してその５０％までしか埋め込ま
れていない形状とした。
【００２５】このような形状を有する接続孔に対して、
実施例１と同様に（接続孔の上部を加工する工程）を以
下の条件で行なった。 Ａｒ流量……３０ＳＣＣＭ 圧力 ……０.２６Ｐａ 基板温度……Ｒ.Ｔ ＲＦ電力……４５０Ｗ 処理時間……１２０秒
実施例１と同様に（接続孔の上部を加工する工程）を以
下の条件で行なった。 Ａｒ流量……３０ＳＣＣＭ 圧力 ……０.２６Ｐａ 基板温度……Ｒ.Ｔ ＲＦ電力……４５０Ｗ 処理時間……１２０秒
【００２６】（金属配線層を形成する工程）実施例１と
同様に、接続孔の上部を加工する工程終了後、大気に開
放することなく、そのスパッタリング装置において、以
下の条件でＡｌＳｉＣｕ膜１８及び反射防止膜としての
ＴｉＮ膜１９を形成した。ただし、本実施例では、Ａｌ
ＳｉＣｕ膜の形成法として、高温スパッタリング法を用
いた。
同様に、接続孔の上部を加工する工程終了後、大気に開
放することなく、そのスパッタリング装置において、以
下の条件でＡｌＳｉＣｕ膜１８及び反射防止膜としての
ＴｉＮ膜１９を形成した。ただし、本実施例では、Ａｌ
ＳｉＣｕ膜の形成法として、高温スパッタリング法を用
いた。
【００２７】詳細な作成条件は以下の通りである。 （高温ＡｌＳｉＣｕ膜の成膜） （１）１層目ＡｌＳｉＣｕ膜の成膜 Ａｒ圧力……０.２６Ｐａ 基板温度……２５０℃ ＲＦ電力……５ＫＷ 処理時間……１５秒
【００２８】（２）２層目ＡｌＳｉＣｕ膜の成膜 Ａｒ圧力……０.２６Ｐａ 基板温度……４５０℃ ＲＦ電力……５ＫＷ 処理時間……２５秒
【００２９】（ＴｉＮ膜の成膜） （Ａｒ＋Ｎ2）圧力……０.３３Ｐａ（Ｎ2＝４０％） 基板温度……Ｒ．Ｔ ＲＦ電力……５ＫＷ 処理時間……４０秒 このときの様子を観察した結果を模式的に示したものが
図４である。接続孔上の上層金属配線層の表面は殆ど平
坦に形成されていることが確認された。
図４である。接続孔上の上層金属配線層の表面は殆ど平
坦に形成されていることが確認された。
【００３０】この後、実施例１と同様に、既知の技術に
より上層金属配線層１８，１９をパターン化し、更にパ
ッシベーション膜を形成し、パッドを開口し、電気抵抗
を評価した結果、良好な結果が得られた。また、歩留ま
りも１００％であり、信頼性試験の結果も問題がなかっ
た。
より上層金属配線層１８，１９をパターン化し、更にパ
ッシベーション膜を形成し、パッドを開口し、電気抵抗
を評価した結果、良好な結果が得られた。また、歩留ま
りも１００％であり、信頼性試験の結果も問題がなかっ
た。
【００３１】
【発明の効果】本発明では、層間絶縁膜に接続孔を形成
した後、その接続孔の上端面よりも低い位置まで導電材
によりその接続孔を埋め込み、その後、Ａｒイオンによ
るスパッタエッチングにより接続孔の上端部を加工した
後に、上層配線用のメタル層を形成して接続孔に埋め込
まれた導電材と接続させるようにしたので、上層金属配
線層の形成に用いられるスパッタリング装置において接
続孔の上端部を加工できることから、その加工工程を上
層金属配線層を形成する工程の前に容易に付加すること
ができ、わずかの工程の増加で上層金属配線層のカバレ
ッジの向上といった大きな効果が得られる。
した後、その接続孔の上端面よりも低い位置まで導電材
によりその接続孔を埋め込み、その後、Ａｒイオンによ
るスパッタエッチングにより接続孔の上端部を加工した
後に、上層配線用のメタル層を形成して接続孔に埋め込
まれた導電材と接続させるようにしたので、上層金属配
線層の形成に用いられるスパッタリング装置において接
続孔の上端部を加工できることから、その加工工程を上
層金属配線層を形成する工程の前に容易に付加すること
ができ、わずかの工程の増加で上層金属配線層のカバレ
ッジの向上といった大きな効果が得られる。
【００３２】接続孔に埋め込む導電材として、下層がＴ
ｉＮを代表例とするＴｉ合金層、上層がタングステン層
からなる積層構造体を用いることにより、タングステン
はＡｒイオンによるスパッタリング効率が低いため、埋
め込まれた導電材そのものは殆ど損傷を受けることな
く、したがって電気特性や信頼性に悪影響を与えること
が少なくなる。上層配線用の金属層の形成工程に、アル
ミニウム合金を原料とする高温スパッタリング法を含ん
でいる場合には、微細で、かつ高アスペクト比の接続孔
に対しても、制御性よく、高歩留まりで接続孔を埋め込
むことができ、その結果、電気特性に優れ、かつ信頼性
の高い半導体装置を得ることができる。
ｉＮを代表例とするＴｉ合金層、上層がタングステン層
からなる積層構造体を用いることにより、タングステン
はＡｒイオンによるスパッタリング効率が低いため、埋
め込まれた導電材そのものは殆ど損傷を受けることな
く、したがって電気特性や信頼性に悪影響を与えること
が少なくなる。上層配線用の金属層の形成工程に、アル
ミニウム合金を原料とする高温スパッタリング法を含ん
でいる場合には、微細で、かつ高アスペクト比の接続孔
に対しても、制御性よく、高歩留まりで接続孔を埋め込
むことができ、その結果、電気特性に優れ、かつ信頼性
の高い半導体装置を得ることができる。
【図１】従来の接続孔埋込み方法を示す工程断面図であ
る。
る。
【図２】本発明の一部の工程を入れ替えた場合の問題を
示す工程断面図である。
示す工程断面図である。
【図３】一実施例を示す工程断面図である。
【図４】他の実施例における配線完成状態を示す断面図
である。
である。
１１ シリコン基板 １２ 下地酸化膜 １３ 下層金属配線層 １４ タングステン １５ ＴｉＮ膜 １６ 埋め込まれたタングステン層上の凹み １７ 層間絶縁膜 １８ ＡｉＳｉＣｕ膜 １９ ＴｉＮ膜
Claims (5)
- 【請求項１】 層間絶縁膜によって絶縁された下層の基
板領域又は配線と上層配線とを、層間絶縁膜に形成され
た接続孔を介して接続した配線構造をもつ半導体装置を
製造する方法において、 前記配線構造を形成する工程として、以下の工程（Ａ）
から（Ｃ）を備えていることを特徴とする半導体装置の
製造方法。 （Ａ）層間絶縁膜に接続孔を形成した後、その接続孔の
上端面よりも低い位置まで導電材によりその接続孔を埋
め込む工程、 （Ｂ）その後、アルゴンイオンによるスパッタエッチン
グにより接続孔の上端部を加工する工程、及び （Ｃ）層間絶縁膜上から上層配線用のメタル層を形成し
て接続孔に埋め込まれた導電材と接続させ、そのメタル
層をパターン化して上層配線とする工程。 - 【請求項２】 接続孔に埋め込む導電材として、下層が
Ｔｉ合金層、上層がタングステン層からなる積層構造体
を用いる請求項１に記載の半導体装置の製造方法。 - 【請求項３】 接続孔に埋め込む導電材のＴｉ合金層が
ＴｉＮである請求項２に記載の半導体装置の製造方法。 - 【請求項４】 接続孔に埋め込む導電材のタングステン
層はＣＶＤ法により形成する請求項２又は３に記載の半
導体装置の製造方法。 - 【請求項５】 上層配線用のメタル層の形成工程には、
アルミニウム合金を原料とする高温スパッタリング法を
含んでいる請求項２，３又は４に記載の半導体装置の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23142096A JPH09172017A (ja) | 1995-10-18 | 1996-08-12 | 半導体装置の製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7-296228 | 1995-10-18 | ||
| JP29622895 | 1995-10-18 | ||
| JP23142096A JPH09172017A (ja) | 1995-10-18 | 1996-08-12 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09172017A true JPH09172017A (ja) | 1997-06-30 |
Family
ID=26529859
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23142096A Pending JPH09172017A (ja) | 1995-10-18 | 1996-08-12 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09172017A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6156639A (en) * | 1998-02-16 | 2000-12-05 | Mitsubishi Denki Kabushiki Kaisha | Method for manufacturing contact structure |
| KR20010061017A (ko) * | 1999-12-28 | 2001-07-07 | 박종섭 | 반도체 소자의 금속배선 형성방법 |
| US6476496B1 (en) | 1999-06-28 | 2002-11-05 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and method of manufacturing the same |
| US6528414B1 (en) | 1998-08-18 | 2003-03-04 | Seiko Epson Corporation | Methods for forming wiring line structures in semiconductor devices |
| US6780760B2 (en) | 2001-06-21 | 2004-08-24 | Seiko Epson Corporation | Methods for manufacturing semiconductor devices |
| JP2006310752A (ja) * | 2005-04-30 | 2006-11-09 | Hynix Semiconductor Inc | 半導体素子の製造方法 |
| US7851917B2 (en) | 2007-06-27 | 2010-12-14 | Sanyo Electric Co., Ltd. | Wiring structure and method of manufacturing the same |
-
1996
- 1996-08-12 JP JP23142096A patent/JPH09172017A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6156639A (en) * | 1998-02-16 | 2000-12-05 | Mitsubishi Denki Kabushiki Kaisha | Method for manufacturing contact structure |
| US6528414B1 (en) | 1998-08-18 | 2003-03-04 | Seiko Epson Corporation | Methods for forming wiring line structures in semiconductor devices |
| US6476496B1 (en) | 1999-06-28 | 2002-11-05 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and method of manufacturing the same |
| KR20010061017A (ko) * | 1999-12-28 | 2001-07-07 | 박종섭 | 반도체 소자의 금속배선 형성방법 |
| US6780760B2 (en) | 2001-06-21 | 2004-08-24 | Seiko Epson Corporation | Methods for manufacturing semiconductor devices |
| JP2006310752A (ja) * | 2005-04-30 | 2006-11-09 | Hynix Semiconductor Inc | 半導体素子の製造方法 |
| US7851917B2 (en) | 2007-06-27 | 2010-12-14 | Sanyo Electric Co., Ltd. | Wiring structure and method of manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5833817A (en) | Method for improving conformity and contact bottom coverage of sputtered titanium nitride barrier layers | |
| US6033584A (en) | Process for reducing copper oxide during integrated circuit fabrication | |
| US5081064A (en) | Method of forming electrical contact between interconnection layers located at different layer levels | |
| US20020076918A1 (en) | Use of boron carbide as an etch-stop and barrier layer for copper dual damascene metallization | |
| JPH09115866A (ja) | 半導体装置の製造方法 | |
| US4708767A (en) | Method for providing a semiconductor device with planarized contacts | |
| US5933756A (en) | Fabrication process of a semiconductor device having a multilayered interconnection structure | |
| JPH0766942B2 (ja) | 多層相互接続導体パターン製造方法 | |
| US6218287B1 (en) | Method of fabricating a semiconductor structure | |
| JP3391933B2 (ja) | 半導体素子とその製造方法 | |
| JPH09172017A (ja) | 半導体装置の製造方法 | |
| JP2587335B2 (ja) | 金属薄膜の平坦化形成方法 | |
| JPH09283624A (ja) | 半導体装置の製造方法 | |
| JP2618460B2 (ja) | 電気接続体の形成方法 | |
| WO1991010261A1 (en) | Semiconductor interconnect structure utilizing a polyimide insulator | |
| JPH02257640A (ja) | 半導体素子の製造方法 | |
| JPH10116904A (ja) | 半導体装置の製造方法 | |
| JPH08139190A (ja) | 半導体装置の製造方法 | |
| JPH11288923A (ja) | トレンチの形成方法およびそれを用いる半導体装置の製造方法 | |
| KR100352304B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JPH10144790A (ja) | 半導体装置における配線形成方法 | |
| JPH05121564A (ja) | 半導体装置及びその製造方法 | |
| JP3099813B2 (ja) | 半導体装置の製造方法 | |
| JP3718354B2 (ja) | ドライエッチング方法 | |
| KR100336837B1 (ko) | 반도체 장치에 있어서 텅스텐 플러그를 형성하는 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040127 |