JPH11289245A - パワ―半導体素子および方法 - Google Patents
パワ―半導体素子および方法Info
- Publication number
- JPH11289245A JPH11289245A JP11027120A JP2712099A JPH11289245A JP H11289245 A JPH11289245 A JP H11289245A JP 11027120 A JP11027120 A JP 11027120A JP 2712099 A JP2712099 A JP 2712099A JP H11289245 A JPH11289245 A JP H11289245A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- power semiconductor
- stage
- voltage
- igbt
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
- F02—COMBUSTION ENGINES; HOT-GAS OR COMBUSTION-PRODUCT ENGINE PLANTS
- F02P—IGNITION, OTHER THAN COMPRESSION IGNITION, FOR INTERNAL-COMBUSTION ENGINES; TESTING OF IGNITION TIMING IN COMPRESSION-IGNITION ENGINES
- F02P3/00—Other installations
- F02P3/02—Other installations having inductive energy storage, e.g. arrangements of induction coils
- F02P3/04—Layout of circuits
- F02P3/045—Layout of circuits for control of the dwell or anti dwell time
- F02P3/0453—Opening or closing the primary coil circuit with semiconductor devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/60—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of BJTs
- H10D84/611—Combinations of BJTs and one or more of diodes, resistors or capacitors
- H10D84/613—Combinations of vertical BJTs and one or more of diodes, resistors or capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Combustion & Propulsion (AREA)
- Mechanical Engineering (AREA)
- General Engineering & Computer Science (AREA)
- Electronic Switches (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Power Conversion In General (AREA)
Abstract
(57)【要約】
【課題】 パワー半導体素子（１０）およびこのパワー
半導体素子（１０）のターン・オン時間およびターン・
オフ時間を延長する方法を提供する。 【解決手段】 パワー半導体素子（１０）は、第１段
（１４）および第２段（１６）を有し、第１段（１４）
のトランスコンダクタンスは、第２段（１６）のトラン
スコンダクタンスよりも小さい。第２段（１６）をオン
にする前に第１段（１４）をオンにすることによって、
パワー半導体素子（１０）のターン・オン時間を延長す
る。加えて、第２段（１６）をオフにする前に第１段
（１４）をオフにすることにより、パワー半導体素子
（１０）のターン・オフ時間を延長する。
半導体素子（１０）のターン・オン時間およびターン・
オフ時間を延長する方法を提供する。 【解決手段】 パワー半導体素子（１０）は、第１段
（１４）および第２段（１６）を有し、第１段（１４）
のトランスコンダクタンスは、第２段（１６）のトラン
スコンダクタンスよりも小さい。第２段（１６）をオン
にする前に第１段（１４）をオンにすることによって、
パワー半導体素子（１０）のターン・オン時間を延長す
る。加えて、第２段（１６）をオフにする前に第１段
（１４）をオフにすることにより、パワー半導体素子
（１０）のターン・オフ時間を延長する。
Description
【０００１】
【発明の属する技術分野】本発明は、一般的に、半導体
素子に関し、更に特定すれば、パワー半導体素子に関す
るものである。
素子に関し、更に特定すれば、パワー半導体素子に関す
るものである。
【０００２】
【従来の技術】典型的な点火システムは、パワー金属酸
化物半導体電界効果トランジスタ（パワーＭＯＳＦＥ
Ｔ）のようなパワー半導体素子を含み、当該点火システ
ムのスパーク・プラグにおいて高電圧を発生する。通
常、パワーＭＯＳＦＥＴは、変圧器を介してスパーク・
プラグに結合されている。パワーＭＯＳＦＥＴのドレイ
ンは、変圧器の一次コイルに接続され、変圧器の二次コ
イルがスパーク・プラグに接続されている。加えて、一
次コイルは、電源電圧即ちバッテリ電圧を受信するよう
に結合されている。
化物半導体電界効果トランジスタ（パワーＭＯＳＦＥ
Ｔ）のようなパワー半導体素子を含み、当該点火システ
ムのスパーク・プラグにおいて高電圧を発生する。通
常、パワーＭＯＳＦＥＴは、変圧器を介してスパーク・
プラグに結合されている。パワーＭＯＳＦＥＴのドレイ
ンは、変圧器の一次コイルに接続され、変圧器の二次コ
イルがスパーク・プラグに接続されている。加えて、一
次コイルは、電源電圧即ちバッテリ電圧を受信するよう
に結合されている。
【０００３】パワーＭＯＳＦＥＴがオン状態にある場
合、二次コイルにおける電圧は、バッテリ電圧と変圧器
の巻線比との積にほぼ等しい予測値となる。パワーＭＯ
ＳＦＥＴをオンに切り替え更にオフに切り替えると、変
圧器内に蓄積されたエネルギによって、パワーＭＯＳＦ
ＥＴのドレイン電圧がバッテリ電圧よりもかなり高く上
昇する。このために、変圧器の一次コイルにおいて電圧
上昇が生じ、その結果、変圧器の二次コイルにおいて電
圧が上昇する。二次コイルにおける電圧がスパーク・プ
ラグのスレシホルド電圧よりも高いレベルに上昇する
と、スパーク・プラグがスパークを生成する。
合、二次コイルにおける電圧は、バッテリ電圧と変圧器
の巻線比との積にほぼ等しい予測値となる。パワーＭＯ
ＳＦＥＴをオンに切り替え更にオフに切り替えると、変
圧器内に蓄積されたエネルギによって、パワーＭＯＳＦ
ＥＴのドレイン電圧がバッテリ電圧よりもかなり高く上
昇する。このために、変圧器の一次コイルにおいて電圧
上昇が生じ、その結果、変圧器の二次コイルにおいて電
圧が上昇する。二次コイルにおける電圧がスパーク・プ
ラグのスレシホルド電圧よりも高いレベルに上昇する
と、スパーク・プラグがスパークを生成する。
【０００４】牽引制御システム(traction control syst
em)のようなエンジン制御システムには、スパークを発
生させずに、パワーＭＯＳＦＥＴのターン・オフを可能
にする点火システムを含むことが好ましい場合がある。
これは、エンジン・トルクの減少を考慮したものであ
る。典型的な点火システムの欠点の１つとして、パワー
ＭＯＳＦＥＴがオンに切り替えられた場合、スパークを
発生することなくオフに切り替えることができず、その
結果、牽引制御システムがエンジン・トルクを切断しな
ければならない場合に、望ましくないエンジン・トルク
が生ずる可能性があることがあげられる。
em)のようなエンジン制御システムには、スパークを発
生させずに、パワーＭＯＳＦＥＴのターン・オフを可能
にする点火システムを含むことが好ましい場合がある。
これは、エンジン・トルクの減少を考慮したものであ
る。典型的な点火システムの欠点の１つとして、パワー
ＭＯＳＦＥＴがオンに切り替えられた場合、スパークを
発生することなくオフに切り替えることができず、その
結果、牽引制御システムがエンジン・トルクを切断しな
ければならない場合に、望ましくないエンジン・トルク
が生ずる可能性があることがあげられる。
【０００５】パワーＭＯＳＦＥＴを最初にオンにしたと
きに、「スパーク・オン・メーク(spark-on-make)」と
して知られる潜在的な問題が発生する可能性がある。
「スパーク・オン・メーク」は、変圧器の漏れインダク
タンス，変圧器の寄生容量，およびスパーク・プラグの
寄生容量のために、パワーＭＯＳＦＥＴのドレインにお
ける電圧が共振することによって発生する。共振電圧
は、二次コイルにおいて、スパーク・プラグのスレシホ
ルド電圧を超過する電圧を生成する。共振は、二次コイ
ルにおける電圧が予測値を超過即ちオーバーシュート(o
vershoot)する原因となる、リンギング効果(ringing ef
fect)、即ち、発振を生じさせる。このオーバーシュー
ト電圧は、パワーＭＯＳＦＥＴが最初にオンになる場合
に、望ましくないスパークを発生する可能性がある。
きに、「スパーク・オン・メーク(spark-on-make)」と
して知られる潜在的な問題が発生する可能性がある。
「スパーク・オン・メーク」は、変圧器の漏れインダク
タンス，変圧器の寄生容量，およびスパーク・プラグの
寄生容量のために、パワーＭＯＳＦＥＴのドレインにお
ける電圧が共振することによって発生する。共振電圧
は、二次コイルにおいて、スパーク・プラグのスレシホ
ルド電圧を超過する電圧を生成する。共振は、二次コイ
ルにおける電圧が予測値を超過即ちオーバーシュート(o
vershoot)する原因となる、リンギング効果(ringing ef
fect)、即ち、発振を生じさせる。このオーバーシュー
ト電圧は、パワーＭＯＳＦＥＴが最初にオンになる場合
に、望ましくないスパークを発生する可能性がある。
【０００６】点火システムにおいて「スパーク・オン・
メーク」を防止する技法の１つは、スパーク・プラグに
直列に、ブロッキング・ダイオード(blocking diode)を
追加することである。この技法に伴う問題には、ブロッ
キング・ダイオードのコスト，ブロッキング・ダイオー
ドの信頼性，およびブロッキング・ダイオードのための
追加空間が含まれる。「スパーク・オン・メーク」を防
止するために用いられる他の技法は、変圧器の巻線比を
減少させることである。この技法の欠点として、二次コ
イルにおいてスパーク・プラグのスレシホルド電圧を発
生するためには、一次コイルにおいてより高い電圧が必
要となることがあげられる。典型的に、一次コイルにお
いてより高い電圧を発生するために用いるパワー半導体
素子は、電圧が高い程広いダイ面積を必要とする。
メーク」を防止する技法の１つは、スパーク・プラグに
直列に、ブロッキング・ダイオード(blocking diode)を
追加することである。この技法に伴う問題には、ブロッ
キング・ダイオードのコスト，ブロッキング・ダイオー
ドの信頼性，およびブロッキング・ダイオードのための
追加空間が含まれる。「スパーク・オン・メーク」を防
止するために用いられる他の技法は、変圧器の巻線比を
減少させることである。この技法の欠点として、二次コ
イルにおいてスパーク・プラグのスレシホルド電圧を発
生するためには、一次コイルにおいてより高い電圧が必
要となることがあげられる。典型的に、一次コイルにお
いてより高い電圧を発生するために用いるパワー半導体
素子は、電圧が高い程広いダイ面積を必要とする。
【０００７】
【発明が解決しようとする課題】したがって、「スパー
ク・オン・メーク」を防止するパワー半導体素子および
方法を有することができれば有利であろう。更に、牽引
制御システムにおいてスパークを防止し、パワー半導体
素子のコスト効率かつ信頼性を高める方法を有すること
ができれば更に有利であろう。
ク・オン・メーク」を防止するパワー半導体素子および
方法を有することができれば有利であろう。更に、牽引
制御システムにおいてスパークを防止し、パワー半導体
素子のコスト効率かつ信頼性を高める方法を有すること
ができれば更に有利であろう。
【０００８】
【発明の実施の形態】概して、本発明は、パワー半導体
素子，およびこのパワー半導体素子のターン・オン時間
およびターン・オフ時間を変更する方法を提供する。更
に特定すれば、本発明は、パワー半導体素子のターン・
オン時間およびターン・オフ時間を延長するために、少
なくとも２段を有するパワー半導体素子を提供する。本
発明によるパワー半導体素子のターン・オン時間は、典
型的な単一段パワー半導体素子に比較して延長される。
同様に、本発明のパワー半導体素子のターン・オフ時間
は、典型的なパワー半導体素子に対して延長することが
できる。変圧器のような誘導性負荷を介してパワー半導
体素子がスパーク・プラグに結合されているシステムで
は、本発明の半導体素子は、パワー半導体素子を最初に
オンにする場合に、変圧器の一次コイルにおける時間に
対する電圧変化（ｄｖ／ｄｔ）を制限する。これによっ
て、変圧器の二次コイルにおける、望ましくないオーバ
ーシュート電圧および振動を減少させる。一次コイルに
おけるｄｖ／ｄｔの制限は、パワー半導体素子のターン
・オン時間を延長することによって行う。加えて、本発
明の半導体素子は、半導体パワー・素子のターン・オフ
時間を延長することにより、パワー半導体素子をオフに
切り替える場合に、一次コイルにおいてｄｖ／ｄｔを変
更することができる。これによって、点火システムは、
パワー半導体素子をオンに切り替えた後にこれをオフに
切り替える場合、スパークを発生するかまたは発生しな
いかを選択することが可能となる。
素子，およびこのパワー半導体素子のターン・オン時間
およびターン・オフ時間を変更する方法を提供する。更
に特定すれば、本発明は、パワー半導体素子のターン・
オン時間およびターン・オフ時間を延長するために、少
なくとも２段を有するパワー半導体素子を提供する。本
発明によるパワー半導体素子のターン・オン時間は、典
型的な単一段パワー半導体素子に比較して延長される。
同様に、本発明のパワー半導体素子のターン・オフ時間
は、典型的なパワー半導体素子に対して延長することが
できる。変圧器のような誘導性負荷を介してパワー半導
体素子がスパーク・プラグに結合されているシステムで
は、本発明の半導体素子は、パワー半導体素子を最初に
オンにする場合に、変圧器の一次コイルにおける時間に
対する電圧変化（ｄｖ／ｄｔ）を制限する。これによっ
て、変圧器の二次コイルにおける、望ましくないオーバ
ーシュート電圧および振動を減少させる。一次コイルに
おけるｄｖ／ｄｔの制限は、パワー半導体素子のターン
・オン時間を延長することによって行う。加えて、本発
明の半導体素子は、半導体パワー・素子のターン・オフ
時間を延長することにより、パワー半導体素子をオフに
切り替える場合に、一次コイルにおいてｄｖ／ｄｔを変
更することができる。これによって、点火システムは、
パワー半導体素子をオンに切り替えた後にこれをオフに
切り替える場合、スパークを発生するかまたは発生しな
いかを選択することが可能となる。
【０００９】図１は、本発明の第１実施例によるパワー
半導体素子１０の回路図である。パワー半導体素子１０
は、入力端子１１，１２および出力端子１３を有する。
更に、パワー半導体素子１０は、第１段１４および第２
段１６を有する。一例として、第１段１４はトランジス
タ１７から成り、第２段１６はトランジスタ１８から成
る。好ましくは、トランジスタ１７のトランスコンダク
タンスは、トランジスタ１８のトランスコンダクタンス
よりも小さい。また、トランジスタ１７のことをパイロ
ット・トランジスタ(pilot transistor)とも呼び、トラ
ンジスタ１８のことを主トランジスタとも呼ぶことにす
る。トランジスタ１７，１８は絶縁ゲート・バイポーラ
・トランジスタ（ＩＧＢＴ）であり、各トランジスタは
ゲート，コレクタ，およびエミッタを有する。入力端子
１１はＩＧＢＴ１７のゲートに接続されており、入力端
子１２はＩＧＢＴ１８のゲートに接続されている。好ま
しくは、ＩＧＢＴ１７，１８のコレクタは出力端子１３
に接続され、ＩＧＢＴ１７，１８のエミッタは、例え
ば、接地のような電源電圧を受信するように結合されて
いる。あるいは、ＩＧＢＴ１７のエミッタをＩＧＢＴ１
８のエミッタに接続することができ、更にＩＧＢＴ１８
またはＩＢＧＴ１７のエミッタを、例えば、接地のよう
な電源電圧を受信するように結合することができる。ト
ランジスタ１７，１８はＩＧＢＴとして記載している
が、これは本発明の限定ではない。トランジスタ１７，
１８は、金属酸化物半導体電界効果トランジスタ（ＭＯ
ＳＦＥＴ），バイポーラ・トランジスタ，サイリスタ等
とすることも可能である。尚、電界効果トランジスタ
（ＦＥＴ）のゲートのことを制御電極と呼び、ＦＥＴの
ドレインおよびソースのことを電流搬送電極と呼ぶこと
を注記しておく。同様に、バイポーラ・トランジスタの
ベースを制御電極と呼び、バイポーラ・トランジスタの
コレクタおよびエミッタを電流搬送電極と呼ぶ。同様
に、ＩＧＢＴのゲートを制御電極と呼び、ＩＧＢＴのコ
レクタおよびエミッタを電流搬送電極と呼ぶ。
半導体素子１０の回路図である。パワー半導体素子１０
は、入力端子１１，１２および出力端子１３を有する。
更に、パワー半導体素子１０は、第１段１４および第２
段１６を有する。一例として、第１段１４はトランジス
タ１７から成り、第２段１６はトランジスタ１８から成
る。好ましくは、トランジスタ１７のトランスコンダク
タンスは、トランジスタ１８のトランスコンダクタンス
よりも小さい。また、トランジスタ１７のことをパイロ
ット・トランジスタ(pilot transistor)とも呼び、トラ
ンジスタ１８のことを主トランジスタとも呼ぶことにす
る。トランジスタ１７，１８は絶縁ゲート・バイポーラ
・トランジスタ（ＩＧＢＴ）であり、各トランジスタは
ゲート，コレクタ，およびエミッタを有する。入力端子
１１はＩＧＢＴ１７のゲートに接続されており、入力端
子１２はＩＧＢＴ１８のゲートに接続されている。好ま
しくは、ＩＧＢＴ１７，１８のコレクタは出力端子１３
に接続され、ＩＧＢＴ１７，１８のエミッタは、例え
ば、接地のような電源電圧を受信するように結合されて
いる。あるいは、ＩＧＢＴ１７のエミッタをＩＧＢＴ１
８のエミッタに接続することができ、更にＩＧＢＴ１８
またはＩＢＧＴ１７のエミッタを、例えば、接地のよう
な電源電圧を受信するように結合することができる。ト
ランジスタ１７，１８はＩＧＢＴとして記載している
が、これは本発明の限定ではない。トランジスタ１７，
１８は、金属酸化物半導体電界効果トランジスタ（ＭＯ
ＳＦＥＴ），バイポーラ・トランジスタ，サイリスタ等
とすることも可能である。尚、電界効果トランジスタ
（ＦＥＴ）のゲートのことを制御電極と呼び、ＦＥＴの
ドレインおよびソースのことを電流搬送電極と呼ぶこと
を注記しておく。同様に、バイポーラ・トランジスタの
ベースを制御電極と呼び、バイポーラ・トランジスタの
コレクタおよびエミッタを電流搬送電極と呼ぶ。同様
に、ＩＧＢＴのゲートを制御電極と呼び、ＩＧＢＴのコ
レクタおよびエミッタを電流搬送電極と呼ぶ。
【００１０】図１は、更に、パワー半導体素子１０が誘
導性負荷１９にも接続されていることを示す。誘導性負
荷１９の第１端子は出力端子１３に接続され、誘導性負
荷１９の第２端子は、例えば、電圧Ｖｃｃのような電源
電圧を受信するように結合されている。
導性負荷１９にも接続されていることを示す。誘導性負
荷１９の第１端子は出力端子１３に接続され、誘導性負
荷１９の第２端子は、例えば、電圧Ｖｃｃのような電源
電圧を受信するように結合されている。
【００１１】動作において、入力端子１１はパイロット
制御信号を受信するように結合され、入力端子１２は主
制御信号を受信するように結合されている。第１段１４
および第２段１６が協同して、誘導性負荷１９間の電圧
を切り替える。出力端子１３における電圧は、ほぼ接地
と電圧Ｖｃｃよりも大幅に高い値との間で切り替えるこ
とができる。パイロット制御信号の電圧がＩＧＢＴ１７
のスレシホルド電圧未満であり、主制御信号の電圧がＩ
ＧＢＴ１８のスレシホルド電圧未満である場合、ＩＧＢ
Ｔ１７，１８はオフとなり、出力端子１３における電圧
は、電圧Ｖｃｃにほぼ等しくなる。パイロット制御信号
の電圧を、ＩＧＢＴ１７のスレシホルド電圧よりも高い
電圧に上昇させ、主制御信号の電圧をＩＧＢＴ１８のス
レシホルド電圧よりも高い電圧に上昇させると、ＩＢＧ
Ｔ１７，１８はオンとなる。ＩＧＢＴ１７，１８がオン
になると、出力端子１３における電圧は、ほぼ電圧Ｖｃ
ｃから、ＩＧＢＴ１８のコレクタとエミッタとの間の電
圧降下、即ち、Ｖｃｅｏｎに低下する。出力端子１３に
おける電圧が、ほぼ電圧Ｖｃｃから電圧Ｖｃｅｏｎに変
化するのに要する時間のことを、出力端子１３における
電圧の降下時間(fall time)、またはパワー半導体素子
１０のターン・オン時間と呼ぶ。
制御信号を受信するように結合され、入力端子１２は主
制御信号を受信するように結合されている。第１段１４
および第２段１６が協同して、誘導性負荷１９間の電圧
を切り替える。出力端子１３における電圧は、ほぼ接地
と電圧Ｖｃｃよりも大幅に高い値との間で切り替えるこ
とができる。パイロット制御信号の電圧がＩＧＢＴ１７
のスレシホルド電圧未満であり、主制御信号の電圧がＩ
ＧＢＴ１８のスレシホルド電圧未満である場合、ＩＧＢ
Ｔ１７，１８はオフとなり、出力端子１３における電圧
は、電圧Ｖｃｃにほぼ等しくなる。パイロット制御信号
の電圧を、ＩＧＢＴ１７のスレシホルド電圧よりも高い
電圧に上昇させ、主制御信号の電圧をＩＧＢＴ１８のス
レシホルド電圧よりも高い電圧に上昇させると、ＩＢＧ
Ｔ１７，１８はオンとなる。ＩＧＢＴ１７，１８がオン
になると、出力端子１３における電圧は、ほぼ電圧Ｖｃ
ｃから、ＩＧＢＴ１８のコレクタとエミッタとの間の電
圧降下、即ち、Ｖｃｅｏｎに低下する。出力端子１３に
おける電圧が、ほぼ電圧Ｖｃｃから電圧Ｖｃｅｏｎに変
化するのに要する時間のことを、出力端子１３における
電圧の降下時間(fall time)、またはパワー半導体素子
１０のターン・オン時間と呼ぶ。
【００１２】パイロット制御信号および主制御信号は、
ＩＧＢＴ１７，１８を別個にオンおよびオフにするため
に用いることができる。ＩＢＧＴ１７のトランスコンダ
クタンスはＩＧＢＴ１８のトランスコンダクタンスより
も小さいので、ＩＢＧＴ１８の前にＩＧＢＴ１７をオン
にすると、出力端子１３における電圧低下は、単一のＩ
ＧＢＴから成るパワー半導体素子に比較して、その速度
が遅くなる。言い換えると、出力端子１３における電圧
の降下時間は、ＩＧＢＴ１８の前にＩＧＢＴ１７をオン
にすることによって延長する。何故なら、ＩＧＢＴ１７
がＩＧＢＴ１８の出力容量および誘導性負荷１９の寄生
容量を放電するからである。したがって、ＩＧＢＴ１８
をオンにする前にＩＧＢＴ１７をオンにすることによ
り、パワー半導体素子１０のターン・オン時間が延長す
ることになる。
ＩＧＢＴ１７，１８を別個にオンおよびオフにするため
に用いることができる。ＩＢＧＴ１７のトランスコンダ
クタンスはＩＧＢＴ１８のトランスコンダクタンスより
も小さいので、ＩＢＧＴ１８の前にＩＧＢＴ１７をオン
にすると、出力端子１３における電圧低下は、単一のＩ
ＧＢＴから成るパワー半導体素子に比較して、その速度
が遅くなる。言い換えると、出力端子１３における電圧
の降下時間は、ＩＧＢＴ１８の前にＩＧＢＴ１７をオン
にすることによって延長する。何故なら、ＩＧＢＴ１７
がＩＧＢＴ１８の出力容量および誘導性負荷１９の寄生
容量を放電するからである。したがって、ＩＧＢＴ１８
をオンにする前にＩＧＢＴ１７をオンにすることによ
り、パワー半導体素子１０のターン・オン時間が延長す
ることになる。
【００１３】パイロット制御信号の電圧が、ＩＧＢＴ１
７のスレシホルド電圧未満の電圧に低下し、主制御信号
がＩＧＢＴ１８のスレシホルド電圧未満の電圧に低下す
ると、ＩＧＢＴ１７，１８はオフとなる。誘導性負荷１
９に蓄積されているエネルギのために、出力端子１３に
おける電圧は電圧Ｖｃｃを超えて上昇する。出力端子１
３における電圧は、ＩＧＢＴ１７およびＩＧＢＴ１８の
コレクタ−エミッタなだれ（アバランシェ）電圧に等し
いレベルに上昇し、誘導性負荷１９に蓄積されているエ
ネルギは、ＩＧＢＴ１７およびＩＧＢＴ１８を介して放
電される。パワー半導体素子１０のターン・オフ時間を
延長することによって、出力端子１３に現れる最大電圧
レベルを低下させることができる。ＩＧＢＴ１７のトラ
ンスコンダクタンスはＩＧＢＴ１８のトランスコンダク
タンスよりも小さいので、パワー半導体素子１０のター
ン・オフ時間は、ＩＧＢＴ１８がオフになったときに対
する、ＩＧＢＴ１７がオフになったときによって変化す
る。例えば、ＩＧＢＴ１７，１８が同時にオフになった
場合と比較して、ＩＧＢＴ１８の前にＩＧＢＴ１７がオ
フになった場合では、パワー半導体素子１０がオフにな
るのが遅くなる。言い換えると、ＩＧＢＴ１８の前にＩ
ＧＢＴ１７をオフにすることによって、ＩＧＢＴ１７，
１８を同時にオフにした場合のパワー半導体素子１０の
ターン・オフ時間に対して、パワー半導体素子１０のタ
ーン・オフ時間が延長する。加えて、単一のＩＧＢＴの
みから成るパワー半導体素子に比較して、パワー半導体
素子１０のターン・オフ時間は長い。
７のスレシホルド電圧未満の電圧に低下し、主制御信号
がＩＧＢＴ１８のスレシホルド電圧未満の電圧に低下す
ると、ＩＧＢＴ１７，１８はオフとなる。誘導性負荷１
９に蓄積されているエネルギのために、出力端子１３に
おける電圧は電圧Ｖｃｃを超えて上昇する。出力端子１
３における電圧は、ＩＧＢＴ１７およびＩＧＢＴ１８の
コレクタ−エミッタなだれ（アバランシェ）電圧に等し
いレベルに上昇し、誘導性負荷１９に蓄積されているエ
ネルギは、ＩＧＢＴ１７およびＩＧＢＴ１８を介して放
電される。パワー半導体素子１０のターン・オフ時間を
延長することによって、出力端子１３に現れる最大電圧
レベルを低下させることができる。ＩＧＢＴ１７のトラ
ンスコンダクタンスはＩＧＢＴ１８のトランスコンダク
タンスよりも小さいので、パワー半導体素子１０のター
ン・オフ時間は、ＩＧＢＴ１８がオフになったときに対
する、ＩＧＢＴ１７がオフになったときによって変化す
る。例えば、ＩＧＢＴ１７，１８が同時にオフになった
場合と比較して、ＩＧＢＴ１８の前にＩＧＢＴ１７がオ
フになった場合では、パワー半導体素子１０がオフにな
るのが遅くなる。言い換えると、ＩＧＢＴ１８の前にＩ
ＧＢＴ１７をオフにすることによって、ＩＧＢＴ１７，
１８を同時にオフにした場合のパワー半導体素子１０の
ターン・オフ時間に対して、パワー半導体素子１０のタ
ーン・オフ時間が延長する。加えて、単一のＩＧＢＴの
みから成るパワー半導体素子に比較して、パワー半導体
素子１０のターン・オフ時間は長い。
【００１４】パワー半導体素子１０は２段を有するもの
として示すが、これは本発明の限定ではない。パワー半
導体素子１０は、２段以上を有することが可能であり、
その場合、各前段は、第２段１６、即ち、最終段のトラ
ンジスタのトランスコンダクタンスよりも小さいトラン
スコンダクタンスを有するトランジスタを含む。
として示すが、これは本発明の限定ではない。パワー半
導体素子１０は、２段以上を有することが可能であり、
その場合、各前段は、第２段１６、即ち、最終段のトラ
ンジスタのトランスコンダクタンスよりも小さいトラン
スコンダクタンスを有するトランジスタを含む。
【００１５】図２は、本発明の第２実施例による、パワ
ー半導体素子２０の回路図である。尚、図面では、同一
要素を示す際同一の参照番号を用いることを注記してお
く。パワー半導体素子２０は、第１段２４および第２段
２６を含む。パワー半導体素子２０は、第２段２６をオ
ンにする前に第１段２４をオンにすることによって、パ
ワー半導体素子２０のターン・オン時間が延長する点に
おいて、パワー半導体素子１０（図１）に類似してい
る。加えて、第２段２６をオフにする前に第１段２４を
オフにすることによって、パワー半導体素子２０のター
ン・オフ時間を延長することができる。
ー半導体素子２０の回路図である。尚、図面では、同一
要素を示す際同一の参照番号を用いることを注記してお
く。パワー半導体素子２０は、第１段２４および第２段
２６を含む。パワー半導体素子２０は、第２段２６をオ
ンにする前に第１段２４をオンにすることによって、パ
ワー半導体素子２０のターン・オン時間が延長する点に
おいて、パワー半導体素子１０（図１）に類似してい
る。加えて、第２段２６をオフにする前に第１段２４を
オフにすることによって、パワー半導体素子２０のター
ン・オフ時間を延長することができる。
【００１６】第１段２４は、トランジスタ２７，抵抗３
４，３５，３６，３７，およびダイオード３８，３９，
４１，４２，４３，４４，４６，４７，４８から成る。
第２段２６は、トランジスタ２８，抵抗５１，およびダ
イオード５２，５３，５４，５６，５７から成る。一例
として、トランジスタ２７，２８はＩＧＢＴであり、Ｉ
ＧＢＴ２７のトランスコンダクタンスは、ＩＧＢＴ２８
のトランスコンダクタンスよりも小さい。
４，３５，３６，３７，およびダイオード３８，３９，
４１，４２，４３，４４，４６，４７，４８から成る。
第２段２６は、トランジスタ２８，抵抗５１，およびダ
イオード５２，５３，５４，５６，５７から成る。一例
として、トランジスタ２７，２８はＩＧＢＴであり、Ｉ
ＧＢＴ２７のトランスコンダクタンスは、ＩＧＢＴ２８
のトランスコンダクタンスよりも小さい。
【００１７】第１段２４は、パイロット制御信号を受信
するように結合された、３つの入力端子３１，３２，３
３を有する。入力端子３１は、抵抗３４の第１端子，ダ
イオード３８のカソード，およびダイオード４２のカソ
ードに共通に接続されている。ダイオード４２のアノー
ドはダイオード４３のアノードに接続され、ダイオード
４３のカソードは、例えば、接地のような電源電圧を受
信するように結合されている。入力端子３２は、抵抗３
６の第１端子，ダイオード３９のカソード，およびダイ
オード４４のカソードに共通に接続されている。ダイオ
ード４４のアノードはダイオード４６のアノードに接続
され、ダイオード４６のカソードは、例えば、接地のよ
うな電源電圧を受信するように結合されている。入力端
子３３は、抵抗３７の第１端子，ダイオード４１のカソ
ード，およびダイオード４７のカソードに共通に接続さ
れている。ダイオード４７のアノードはダイオード４８
のアノードに接続され、ダイオード４８のカソードは、
例えば、接地のような電源電圧を受信するように結合さ
れている。ＩＧＢＴ２７のゲートは、抵抗３４，３６，
３７の第２端子およびダイオード３８，３９，４１のア
ノードに共通に接続されている。ＩＧＢＴ２７のコレク
タは、出力端子１３に接続されている。ＩＧＢＴ２７の
エミッタは抵抗３５の第１端子に接続され、抵抗３５の
第２端子は、例えば、接地のような電源電圧を受信する
ように結合されている。
するように結合された、３つの入力端子３１，３２，３
３を有する。入力端子３１は、抵抗３４の第１端子，ダ
イオード３８のカソード，およびダイオード４２のカソ
ードに共通に接続されている。ダイオード４２のアノー
ドはダイオード４３のアノードに接続され、ダイオード
４３のカソードは、例えば、接地のような電源電圧を受
信するように結合されている。入力端子３２は、抵抗３
６の第１端子，ダイオード３９のカソード，およびダイ
オード４４のカソードに共通に接続されている。ダイオ
ード４４のアノードはダイオード４６のアノードに接続
され、ダイオード４６のカソードは、例えば、接地のよ
うな電源電圧を受信するように結合されている。入力端
子３３は、抵抗３７の第１端子，ダイオード４１のカソ
ード，およびダイオード４７のカソードに共通に接続さ
れている。ダイオード４７のアノードはダイオード４８
のアノードに接続され、ダイオード４８のカソードは、
例えば、接地のような電源電圧を受信するように結合さ
れている。ＩＧＢＴ２７のゲートは、抵抗３４，３６，
３７の第２端子およびダイオード３８，３９，４１のア
ノードに共通に接続されている。ＩＧＢＴ２７のコレク
タは、出力端子１３に接続されている。ＩＧＢＴ２７の
エミッタは抵抗３５の第１端子に接続され、抵抗３５の
第２端子は、例えば、接地のような電源電圧を受信する
ように結合されている。
【００１８】入力端子１２は、抵抗５１の第１端子，ダ
イオード５２のカソード，およびダイオード５６のカソ
ードに共通に接続されている。ダイオード５６のアノー
ドはダイオード５７のアノードに接続され、ダイオード
５７のカソードは、例えば、接地のような電源電圧を受
信するように結合されている。ＩＧＢＴ２８のゲート
は、抵抗５１の第２端子，ダイオード５２のアノード，
およびダイオード５４のカソードに共通に接続されてい
る。したがって、抵抗５１はダイオード５２と並列とな
っている。ダイオード５４のアノードはダイオード５３
のアノードに接続され、ダイオード５３のカソードは出
力端子１３に接続されている。ＩＧＢＴ２８のコレクタ
は出力端子１３に接続され、ＩＧＢＴ２８のエミッタ
は、例えば、接地のような電源電圧を受信するように結
合されている。
イオード５２のカソード，およびダイオード５６のカソ
ードに共通に接続されている。ダイオード５６のアノー
ドはダイオード５７のアノードに接続され、ダイオード
５７のカソードは、例えば、接地のような電源電圧を受
信するように結合されている。ＩＧＢＴ２８のゲート
は、抵抗５１の第２端子，ダイオード５２のアノード，
およびダイオード５４のカソードに共通に接続されてい
る。したがって、抵抗５１はダイオード５２と並列とな
っている。ダイオード５４のアノードはダイオード５３
のアノードに接続され、ダイオード５３のカソードは出
力端子１３に接続されている。ＩＧＢＴ２８のコレクタ
は出力端子１３に接続され、ＩＧＢＴ２８のエミッタ
は、例えば、接地のような電源電圧を受信するように結
合されている。
【００１９】パワー半導体素子２０の動作は、第１段２
４がパイロット制御信号を受信する３つの入力端子を有
することを除いて、パワー半導体素子１０（図１）の動
作と同様である。パイロット制御信号は、入力端子３
１，入力端子３２，または入力端子３３のいずれかにお
いて受信され、ＩＧＢＴ２７をオンまたはオフに切り替
える。入力端子１２は、主制御信号を受信するように結
合されており、ＩＧＢＴ２８をオンまたはオフに切り替
える。ＩＧＢＴ２８をオンにする前にＩＧＢＴ２７をオ
ンにすることにより、パワー半導体素子２０のターン・
オン時間が延長する。同様に、ＩＧＢＴ２８をオフにす
る前にＩＧＢＴ２７をオフにすることにより、パワー半
導体素子２０のターン・オフ時間が延長する。
４がパイロット制御信号を受信する３つの入力端子を有
することを除いて、パワー半導体素子１０（図１）の動
作と同様である。パイロット制御信号は、入力端子３
１，入力端子３２，または入力端子３３のいずれかにお
いて受信され、ＩＧＢＴ２７をオンまたはオフに切り替
える。入力端子１２は、主制御信号を受信するように結
合されており、ＩＧＢＴ２８をオンまたはオフに切り替
える。ＩＧＢＴ２８をオンにする前にＩＧＢＴ２７をオ
ンにすることにより、パワー半導体素子２０のターン・
オン時間が延長する。同様に、ＩＧＢＴ２８をオフにす
る前にＩＧＢＴ２７をオフにすることにより、パワー半
導体素子２０のターン・オフ時間が延長する。
【００２０】第１段２４の抵抗３４，３６，３７は、Ｉ
ＧＢＴ２７のターン・オン時間を延長することによっ
て、パワー半導体素子２０のターン・オン時間を延長す
る。好ましくは、抵抗３７の抵抗値は抵抗３６の抵抗値
よりも大きく、抵抗３６の抵抗値は抵抗３４の抵抗値よ
りも大きくする。したがって、ＩＧＢＴ２７のターン・
オン時間は、入力端子３２を介してオンにする場合と比
較して、入力端子３３を介してオンにする場合の方が長
くなる。同様に、ＩＧＢＴ２７のターン・オン時間は、
入力端子３１を介してオンにする場合と比較して、入力
端子３２を介してオンにする場合の方が長くなる。好ま
しくは、ダイオード３８，３９，４１のオン抵抗は、そ
れぞれ、抵抗３４，３６，３７の抵抗値よりも小さいも
のとする。ダイオード３８，３９，４１は、ＩＧＢＴ２
７のターン・オフ時間を短縮する。ダイオード４２，４
３は、入力端子３１に大きな過剰電圧が現れるのを防止
する。同様に、ダイオード４４，４６およびダイオード
４７，４８は、それぞれ、入力端子３２，３３に大きな
過剰電圧が現れるのを防止する。抵抗３５は、更に、Ｉ
ＧＢＴ２７のトランスコンダクタンスを低下させる。
ＧＢＴ２７のターン・オン時間を延長することによっ
て、パワー半導体素子２０のターン・オン時間を延長す
る。好ましくは、抵抗３７の抵抗値は抵抗３６の抵抗値
よりも大きく、抵抗３６の抵抗値は抵抗３４の抵抗値よ
りも大きくする。したがって、ＩＧＢＴ２７のターン・
オン時間は、入力端子３２を介してオンにする場合と比
較して、入力端子３３を介してオンにする場合の方が長
くなる。同様に、ＩＧＢＴ２７のターン・オン時間は、
入力端子３１を介してオンにする場合と比較して、入力
端子３２を介してオンにする場合の方が長くなる。好ま
しくは、ダイオード３８，３９，４１のオン抵抗は、そ
れぞれ、抵抗３４，３６，３７の抵抗値よりも小さいも
のとする。ダイオード３８，３９，４１は、ＩＧＢＴ２
７のターン・オフ時間を短縮する。ダイオード４２，４
３は、入力端子３１に大きな過剰電圧が現れるのを防止
する。同様に、ダイオード４４，４６およびダイオード
４７，４８は、それぞれ、入力端子３２，３３に大きな
過剰電圧が現れるのを防止する。抵抗３５は、更に、Ｉ
ＧＢＴ２７のトランスコンダクタンスを低下させる。
【００２１】第２段２６の抵抗５１はＩＧＢＴ２８のタ
ーン・オン時間を延長し、ダイオード５２はＩＧＢＴ２
８のターン・オフ時間を短縮する。ダイオード５６，５
７は、入力端子１２に大きな過剰電圧が現れるのを防止
する。ダイオード５３，５４は、出力端子１３における
電圧をクランプするので、クランプ・ダイオードとも呼
ばれる。出力端子１３をクランプする電圧は、ダイオー
ド５３の逆ブレークダウン電圧およびダイオード５４間
の順方向電圧降下の和にほぼ等しい。好ましくは、ダイ
オード５３，５４は、ダイオード５３の逆ブレークダウ
ン電圧およびダイオード５４間の順方向電圧降下が、Ｉ
ＧＢＴ２８のなだれ電圧未満となるように選択する。し
たがって、ＩＧＢＴ２７，２８をオンにして次いでオフ
にした場合、誘導性負荷１９に蓄積されているエネルギ
のために、出力端子１３は出力端子１３におけるクラン
プ電圧にほぼ等しい電圧まで上昇する。
ーン・オン時間を延長し、ダイオード５２はＩＧＢＴ２
８のターン・オフ時間を短縮する。ダイオード５６，５
７は、入力端子１２に大きな過剰電圧が現れるのを防止
する。ダイオード５３，５４は、出力端子１３における
電圧をクランプするので、クランプ・ダイオードとも呼
ばれる。出力端子１３をクランプする電圧は、ダイオー
ド５３の逆ブレークダウン電圧およびダイオード５４間
の順方向電圧降下の和にほぼ等しい。好ましくは、ダイ
オード５３，５４は、ダイオード５３の逆ブレークダウ
ン電圧およびダイオード５４間の順方向電圧降下が、Ｉ
ＧＢＴ２８のなだれ電圧未満となるように選択する。し
たがって、ＩＧＢＴ２７，２８をオンにして次いでオフ
にした場合、誘導性負荷１９に蓄積されているエネルギ
のために、出力端子１３は出力端子１３におけるクラン
プ電圧にほぼ等しい電圧まで上昇する。
【００２２】図３は、本発明の第３実施例による、パワ
ー半導体素子６０の回路図である。パワー半導体素子６
０は、第２段２６に接続された第１段６４を含む。パワ
ー半導体素子６０は、第２段２６をオンにする前に第１
段６４をオンにすることによって、パワー半導体素子６
０のターン・オン時間を延長する点において、パワー半
導体素子２０（図２）に類似している。加えて、パワー
半導体素子６０のターン・オフ時間は、第２段２６をオ
フにする前に第１段６４をオフにすることによって延長
する。
ー半導体素子６０の回路図である。パワー半導体素子６
０は、第２段２６に接続された第１段６４を含む。パワ
ー半導体素子６０は、第２段２６をオンにする前に第１
段６４をオンにすることによって、パワー半導体素子６
０のターン・オン時間を延長する点において、パワー半
導体素子２０（図２）に類似している。加えて、パワー
半導体素子６０のターン・オフ時間は、第２段２６をオ
フにする前に第１段６４をオフにすることによって延長
する。
【００２３】第１段６４は、トランジスタ６７，抵抗７
１，７２，およびダイオード７３，７４，７６，７７，
７８から成る。一例として、トランジスタ６７はＩＧＢ
Ｔであり、ＩＧＢＴ６７のトランスコンダクタンスは、
ＩＧＢＴ２８のトランスコンダクタンスよりも小さい。
第１段６４は、パイロット制御信号を受信する２つの
入力端子８１，８２を有する。入力端子８１は、抵抗７
１の第１端子，ダイオード７３のカソード，およびダイ
オード７４のカソードに共通に接続されている。ダイオ
ード７４のアノードはダイオード７６のアノードに接続
され、ダイオード７６のカソードは、例えば、接地のよ
うな電源電圧を受信するように結合されている。ＩＧＢ
Ｔ６７のゲートは、抵抗７１の第２端子およびダイオー
ド７３のアノードに共通に接続されている。ＩＧＢＴ６
７のコレクタは出力端子１３に接続され、ＩＧＢＴ６７
のエミッタは、例えば、接地のような電源電圧を受信す
るように結合されている。入力端子８２は、抵抗７２の
第１端子およびダイオード７７のカソードに共通に接続
されている。抵抗７２の第２端子は、ダイオード７３の
カソードおよび抵抗７１の第１端子に共通に接続されて
いる。ダイオード７７のアノードはダイオード７８のア
ノードに接続され、ダイオード７８のカソードは、例え
ば、接地のような電源電圧を受信するように結合されて
いる。
１，７２，およびダイオード７３，７４，７６，７７，
７８から成る。一例として、トランジスタ６７はＩＧＢ
Ｔであり、ＩＧＢＴ６７のトランスコンダクタンスは、
ＩＧＢＴ２８のトランスコンダクタンスよりも小さい。
第１段６４は、パイロット制御信号を受信する２つの
入力端子８１，８２を有する。入力端子８１は、抵抗７
１の第１端子，ダイオード７３のカソード，およびダイ
オード７４のカソードに共通に接続されている。ダイオ
ード７４のアノードはダイオード７６のアノードに接続
され、ダイオード７６のカソードは、例えば、接地のよ
うな電源電圧を受信するように結合されている。ＩＧＢ
Ｔ６７のゲートは、抵抗７１の第２端子およびダイオー
ド７３のアノードに共通に接続されている。ＩＧＢＴ６
７のコレクタは出力端子１３に接続され、ＩＧＢＴ６７
のエミッタは、例えば、接地のような電源電圧を受信す
るように結合されている。入力端子８２は、抵抗７２の
第１端子およびダイオード７７のカソードに共通に接続
されている。抵抗７２の第２端子は、ダイオード７３の
カソードおよび抵抗７１の第１端子に共通に接続されて
いる。ダイオード７７のアノードはダイオード７８のア
ノードに接続され、ダイオード７８のカソードは、例え
ば、接地のような電源電圧を受信するように結合されて
いる。
【００２４】パワー半導体素子６０の動作は、第１段６
４がパイロット制御信号を受信する２つの入力端子を有
することを除いて、パワー半導体素子２０（図２）の動
作と同様である。パイロット制御信号は、入力端子８１
または入力端子８２のいずれかにおいて受信され、ＩＧ
ＢＴ６７をオンまたはオフに切り替える。図２を参照し
て述べたように、入力端子１２は、ＩＧＢＴ２８をオン
またはオフに切り替える主制御信号を受信するように結
合されている。パワー半導体素子６０は、ＩＧＢＴ６
７，２８を同時にオンにする場合と比較して、ＩＧＢＴ
２８の前にＩＧＢＴ６７をオンにする場合の方が長いタ
ーン・オン時間を有する。同様に、パワー半導体素子６
０は、ＩＧＢＴ６７，２８を同時にオフにする場合と比
較して、ＩＧＢＴ２８の前にＩＧＢＴ６７をオフにする
場合の方が長いターン・オフ時間を有する。
４がパイロット制御信号を受信する２つの入力端子を有
することを除いて、パワー半導体素子２０（図２）の動
作と同様である。パイロット制御信号は、入力端子８１
または入力端子８２のいずれかにおいて受信され、ＩＧ
ＢＴ６７をオンまたはオフに切り替える。図２を参照し
て述べたように、入力端子１２は、ＩＧＢＴ２８をオン
またはオフに切り替える主制御信号を受信するように結
合されている。パワー半導体素子６０は、ＩＧＢＴ６
７，２８を同時にオンにする場合と比較して、ＩＧＢＴ
２８の前にＩＧＢＴ６７をオンにする場合の方が長いタ
ーン・オン時間を有する。同様に、パワー半導体素子６
０は、ＩＧＢＴ６７，２８を同時にオフにする場合と比
較して、ＩＧＢＴ２８の前にＩＧＢＴ６７をオフにする
場合の方が長いターン・オフ時間を有する。
【００２５】第１段６４の抵抗７１，７２は、ＩＧＢＴ
６７のターン・オン時間を延長する。入力端子８２とＩ
ＧＢＴ６７のゲートとの間の抵抗は、入力端子８１とＩ
ＧＢＴ６７のゲートとの間の抵抗よりも大きいので、Ｉ
ＧＢＴ６７のターン・オン時間は、入力端子８１を介し
てＩＧＢＴ６７をオンにする場合に比較して、入力端子
８２を介してＩＧＢＴ６７をオンにする場合の方が長く
なる。ダイオード７３は、ＩＧＢＴ６７のターン・オフ
時間を短縮するために用いられる。ＩＧＢＴ６７は、入
力端子８１または入力端子８２のいずれかによってオフ
にする。したがって、ＩＧＢＴ６７のターン・オフ時間
は、入力端子８１を介してＩＧＢＴ６７をオフにする場
合と比較して、入力端子８２を介してＩＧＢＴ６７をオ
フにする場合の方が長くなる。ダイオード７４，７６お
よびダイオード７７，７８は、それぞれ、入力端子８
１，８２に大きな過剰電圧が現れるのを防止する。
６７のターン・オン時間を延長する。入力端子８２とＩ
ＧＢＴ６７のゲートとの間の抵抗は、入力端子８１とＩ
ＧＢＴ６７のゲートとの間の抵抗よりも大きいので、Ｉ
ＧＢＴ６７のターン・オン時間は、入力端子８１を介し
てＩＧＢＴ６７をオンにする場合に比較して、入力端子
８２を介してＩＧＢＴ６７をオンにする場合の方が長く
なる。ダイオード７３は、ＩＧＢＴ６７のターン・オフ
時間を短縮するために用いられる。ＩＧＢＴ６７は、入
力端子８１または入力端子８２のいずれかによってオフ
にする。したがって、ＩＧＢＴ６７のターン・オフ時間
は、入力端子８１を介してＩＧＢＴ６７をオフにする場
合と比較して、入力端子８２を介してＩＧＢＴ６７をオ
フにする場合の方が長くなる。ダイオード７４，７６お
よびダイオード７７，７８は、それぞれ、入力端子８
１，８２に大きな過剰電圧が現れるのを防止する。
【００２６】以上の説明から、パワー半導体素子および
このパワー半導体素子のターン・オン時間およびターン
・オフ時間を変更する方法が提供されたことが認められ
よう。本発明の利点は、点火システムに用いて、変圧器
の二次コイルにおけるオーバーシュート電圧を減少させ
ることにより、「スパーク・オン・メーク」のような問
題を防止することが可能な点にある。更に、本発明は、
牽引制御システムにおいてスパークを防止するためにも
使用可能である。本発明の他の利点として、標準的な半
導体処理技法を用いて製造可能であることがあげられ
る。
このパワー半導体素子のターン・オン時間およびターン
・オフ時間を変更する方法が提供されたことが認められ
よう。本発明の利点は、点火システムに用いて、変圧器
の二次コイルにおけるオーバーシュート電圧を減少させ
ることにより、「スパーク・オン・メーク」のような問
題を防止することが可能な点にある。更に、本発明は、
牽引制御システムにおいてスパークを防止するためにも
使用可能である。本発明の他の利点として、標準的な半
導体処理技法を用いて製造可能であることがあげられ
る。
【図１】本発明の第１実施例によるパワー半導体素子の
回路図。
回路図。
【図２】本発明の第２実施例によるパワー半導体素子の
回路図。
回路図。
【図３】本発明の第３実施例によるパワー半導体素子の
回路図。
回路図。
１０，２０，６０ パワー半導体素子 １１，１２ 入力端子 １３ 出力端子 １４，２４，６４ 第１段 １６，２６ 第２段 １７，１８，２７，２８，６７ トランジスタ １９ 誘導性負荷 ３１，３２，３３，８１，８２ 入力端子 ３４，３５，３６，３７，５１，７１，７２ 抵抗 ３８，３９，４１，４２，４３，４４，４６，４７，４
８，５２，５３，５４，５６，５７，７３，７４，７
６，７７，７８ ダイオード
８，５２，５３，５４，５６，５７，７３，７４，７
６，７７，７８ ダイオード
───────────────────────────────────────────────────── フロントページの続き (72)発明者 マジド・エスハギ アメリカ合衆国アリゾナ州フェニックス、 ウエスト・サウスフォーク・ドライブ1708
Claims (3)
- 【請求項１】パワー半導体素子（２０）であって：制御
電極，第１電流搬送電極，電源電圧を受信するように結
合された第２電流搬送電極，およびトランスコンダクタ
ンスを有する第１トランジスタ（２８）；および制御電
極，前記第１トランジスタの前記第１電流搬送電極に結
合された第１電流搬送電極，前記電源電圧を受信するよ
うに結合された第２電流搬送電極，および前記第１トラ
ンジスタ（２７）のトランスコンダクタンスよりも小さ
なトランスコンダクタンスを有する第２トランジスタ
（２７）；から成ることを特徴とするパワー半導体素子
（２０）。 - 【請求項２】パワー半導体素子（６０）であって：制御
電極，第１電流搬送電極，および電源電圧を受信するよ
うに結合された第２電流搬送電力を有する第１トランジ
スタ（２８）；制御電極，前記第１トランジスタ（２
８）の前記第１電流搬送電極に結合された第１電流搬送
電極，および前記電源電圧を受信するように結合された
第２電流搬送電極を有する第２トランジスタ（６７）；
前記第２トランジスタ（６７）の前記制御電極に結合さ
れたアノード，およびカソードを有する第１ダイオード
（７３）；前記第１ダイオード（７３）の前記カソード
に結合された第１端子，および前記第２トランジスタ
（６７）の前記制御電極に結合された第２端子を有する
第１抵抗（７１）；および第１端子，および前記第１ダ
イオード（７３）の前記カソードに結合された第２端子
を有する第２抵抗（７２）；から成ることを特徴とする
パワー半導体素子（６０）。 - 【請求項３】パワー半導体素子（２０）のターン・オン
時間および前記パワー半導体素子（２０）のターン・オ
フ時間を変更する方法であって：第１段（２４）および
第２段（２６）を有するパワー半導体素子（２０）を用
意する段階；前記パワー半導体素子（２０）の前記第２
段（２６）をオンにする前に、前記パワー半導体素子
（２０）の前記第１段（２４）をオンにすることによ
り、前記パワー半導体素子の前記ターン・オン時間を延
長する段階；および前記パワー半導体素子（２０）の前
記第２段（２６）をオフにする前に前記パワー半導体素
子の前記第１段（２４）をオフにすることにより、前記
パワー半導体素子（２０）の前記ターン・オフ時間を延
長する段階；から成ることを特徴とする方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US2081598A | 1998-02-09 | 1998-02-09 | |
| US020815 | 1998-02-09 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11289245A true JPH11289245A (ja) | 1999-10-19 |
Family
ID=21800741
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11027120A Pending JPH11289245A (ja) | 1998-02-09 | 1999-02-04 | パワ―半導体素子および方法 |
Country Status (2)
| Country | Link |
|---|---|
| EP (1) | EP0935290A3 (ja) |
| JP (1) | JPH11289245A (ja) |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4234805A (en) * | 1978-03-15 | 1980-11-18 | Evc, Inc. | Circuit and method for paralleling power transistors |
| DE2948645A1 (de) * | 1979-12-04 | 1981-06-11 | Robert Bosch Gmbh, 7000 Stuttgart | Zuendanlage fuer eine brennkraftmaschine |
| DE3325044C2 (de) * | 1983-07-12 | 1986-10-23 | Robert Bosch Gmbh, 7000 Stuttgart | Stromregler für einen elektromagnetischen Verbraucher in Verbindung mit Brennkraftmaschinen |
| US4579096A (en) * | 1983-12-08 | 1986-04-01 | Toyota Jidosha Kabushiki Kaisha | Diesel fuel injection pump with electromagnetic fuel spilling valve having pilot valve providing high responsiveness |
| US5401987A (en) * | 1993-12-01 | 1995-03-28 | Imp, Inc. | Self-cascoding CMOS device |
| US5587682A (en) * | 1995-03-30 | 1996-12-24 | Sgs-Thomson Microelectronics S.R.L. | Four-quadrant biCMOS analog multiplier |
-
1999
- 1999-01-28 EP EP99101852A patent/EP0935290A3/en not_active Withdrawn
- 1999-02-04 JP JP11027120A patent/JPH11289245A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| EP0935290A3 (en) | 2000-12-06 |
| EP0935290A2 (en) | 1999-08-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8766702B2 (en) | Power semiconductor device having plurality of switching elements connected in parallel | |
| US4366522A (en) | Self-snubbing bipolar/field effect (biofet) switching circuits and method | |
| US7830196B2 (en) | Semiconductor device alleviating or preventing surge voltage | |
| JP5861787B2 (ja) | 半導体素子の駆動装置、半導体装置 | |
| US10475909B2 (en) | Electric assembly including a bipolar switching device and a wide bandgap transistor | |
| US7368972B2 (en) | Power transistor control device | |
| US4360744A (en) | Semiconductor switching circuits | |
| IL95438A (en) | Switching circuit | |
| EP0181148B1 (en) | Semiconductor device | |
| US7701279B2 (en) | Driving circuit for an emitter-switching configuration | |
| JP2007215389A (ja) | パワー半導体素子とこれを用いた半導体回路 | |
| JP2001352748A (ja) | 半導体スイッチング素子のゲート駆動回路 | |
| JPH0680761B2 (ja) | 半導体デバイス | |
| JPWO2001022584A1 (ja) | 電力半導体素子の過電流制限回路 | |
| JP2017051049A (ja) | 半導体素子の駆動装置 | |
| US6856520B2 (en) | Double sided IGBT phase leg architecture and clocking method for reduced turn on loss | |
| US5945868A (en) | Power semiconductor device and method for increasing turn-on time of the power semiconductor device | |
| JP7047898B2 (ja) | スイッチング装置及びスイッチング装置の制御方法 | |
| CN216016708U (zh) | 智能功率模块驱动电路、智能功率模块及家电设备 | |
| GB2053606A (en) | Improvements in and relating to semiconductor switching circuits | |
| JPH07288456A (ja) | 半導体装置の過電圧クランプ回路 | |
| JP3602011B2 (ja) | 制御回路 | |
| JP2000197343A (ja) | 半導体素子のゲート制御方法 | |
| US20020167826A1 (en) | Method for turning off an insulated gate bipolar transistor and apparatus for carrying out the method | |
| JPH10209832A (ja) | 半導体スイッチ回路 |