JPH11295332A - Speed detector - Google Patents

Speed detector

Info

Publication number
JPH11295332A
JPH11295332A JP10114397A JP11439798A JPH11295332A JP H11295332 A JPH11295332 A JP H11295332A JP 10114397 A JP10114397 A JP 10114397A JP 11439798 A JP11439798 A JP 11439798A JP H11295332 A JPH11295332 A JP H11295332A
Authority
JP
Japan
Prior art keywords
speed
input
pulse
counter
detecting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10114397A
Other languages
Japanese (ja)
Inventor
Shigeo Minegishi
茂夫 峯岸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyo Electric Manufacturing Ltd
Original Assignee
Toyo Electric Manufacturing Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyo Electric Manufacturing Ltd filed Critical Toyo Electric Manufacturing Ltd
Priority to JP10114397A priority Critical patent/JPH11295332A/en
Publication of JPH11295332A publication Critical patent/JPH11295332A/en
Pending legal-status Critical Current

Links

Landscapes

  • Electric Propulsion And Braking For Vehicles (AREA)
  • Control Of Electric Motors In General (AREA)
  • Transmission And Conversion Of Sensor Element Output (AREA)

Abstract

(57)【要約】 【課題】鉄道車両用の電動機に取り付けられたPGから
のパルスの検出から速度を検出する装置において、PG
の製造上の誤差に影響されない速度検出装置を提供する
ことにある。 【解決手段】鉄道車両用の電動機に取り付けられた一回
転あたりN個のパルスを出力するPGからのパルスのエ
ッヂを検出する入力部(1)と、入力部(1)より入力
された信号から、PGから入力されるN個パルスのうち
の特定の一個のパルスを検出するデコーダ部(2)と、
発振器(3)から出力された基準クロックを入力し、カ
ウントするN個のカウンタ(4)と、デコーダ部から出
力される信号によりカウンタ(4)のデータをラッチ
し、ラッチしたデータを速度演算部(5)に転送するこ
とによって、基準クロック(6)のカウント数から電動
機の回転速度を演算する装置である。
(57) [Summary] An apparatus for detecting a speed by detecting a pulse from a PG attached to an electric motor for a railway vehicle is provided.
It is an object of the present invention to provide a speed detecting device which is not affected by manufacturing errors. An input unit (1) for detecting an edge of a pulse from a PG attached to a motor for a railway vehicle and outputting N pulses per rotation, and a signal input from the input unit (1). , PG, a decoder unit (2) for detecting a specific one of the N pulses input from the PG,
The reference clock output from the oscillator (3) is input, and N counters (4) for counting and counting, and the data of the counter (4) are latched by a signal output from the decoder unit, and the latched data is used as the speed calculation unit. This is a device for calculating the rotation speed of the electric motor from the count number of the reference clock (6) by transferring it to (5).

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、鉄道車両用の電動
機に取り付けられた、PG(パルス検出器)より出力さ
れるパルスをカウントすることによって、速度を検出す
る速度検出装置に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a speed detector for detecting a speed by counting pulses output from a PG (pulse detector) attached to an electric motor for a railway vehicle.

【0002】[0002]

【従来の技術】従来の速度検出装置は、電動機に取り付
けられたPGから出力されたパルスを検出し、一定時間
のサンプリング中に検出したパルスのカウント数から速
度を検出する方法や、パルスの前後の間隔を検出してそ
の時間から検出する方法を利用して、電動機の回転速度
を検出していた。
2. Description of the Related Art A conventional speed detecting device detects a pulse output from a PG attached to an electric motor and detects the speed from the number of pulses detected during sampling for a fixed time. The rotation speed of the electric motor is detected by using a method of detecting the interval of the motor and detecting from the time.

【0003】[0003]

【発明が解決しようとする課題】しかしながら、等速度
で回転しているPGから出力されるパルスは、一定間隔
で検出されるはずであるが、PGの製造上の精度誤差に
より出力されるパルス間の間隔が均一でない事がある。
その結果、サンプリング時間内に検出できるパルスのカ
ウント数が均一でない事や、パルスのエッヂの間隔が均
一に検出できない事があり、速度検出結果の精度が良く
なかった。また、電動機の速度が変化した時の速度演算
結果は、サンプリング周期毎にしか速度データが更新さ
れない従来の装置では、速度応答がよくないという問題
があった。本発明は上述した点に鑑みて創案されたもの
で、その目的とするところは、これらの欠点を解決し、
速度検出結果の精度を良くし、更に速度応答をよくした
速度検出装置を提供するものである
However, pulses output from a PG rotating at a constant speed should be detected at regular intervals. May not be uniform.
As a result, the count number of pulses that can be detected within the sampling time is not uniform, or the interval between the edges of the pulse cannot be detected uniformly, and the accuracy of the speed detection result is not good. Further, in the conventional apparatus in which the speed calculation result when the speed of the motor changes is updated only at every sampling cycle, there is a problem that the speed response is not good. The present invention has been made in view of the above points, and aims to solve these disadvantages.
An object of the present invention is to provide a speed detecting device that improves the accuracy of a speed detection result and further improves a speed response.

【0004】[0004]

【課題を解決するための手段】つまり、その目的を達成
するための手段は、鉄道車両用の電動機に取り付けられ
た、一回転あたりN個のパルスを出力するPGからのパ
ルスのエッヂを検出する入力部と、この入力部が検出し
たパルス信号から、PGから入力されるN個パルスのう
ちの特定の一個のパルスを検出するデコーダ部と、発振
器から出力された基準クロック信号を入力しカウントす
るN個のカウンタと、デコーダ部から出力されたパルス
信号のエッヂにより前記N個のカウンタのデータをラッ
チしたカウントデータを入力とする速度演算部から構成
されている。このような構成によって、デコーダ部から
の一周期のパルス信号の立ち上がりによって、N個のカ
ウンタを順次切り換えていくと共に、そのラッチしたカ
ウントデータを更新して速度演算部に転送することによ
り、速度演算部において基準クロックのカウント数から
電動機の回転速度を算出するよう構成したことを特徴と
する速度検出装置である。以下、本発明の一実施例を図
面に基づいて詳述する。
Means for achieving the object is to detect an edge of a pulse from a PG which is attached to a motor for a railway vehicle and outputs N pulses per rotation. An input unit, a decoder unit for detecting a specific one of N pulses input from the PG from the pulse signal detected by the input unit, and a reference clock signal output from the oscillator to input and count It is composed of N counters and a speed calculation unit which receives count data obtained by latching the data of the N counters by the edge of a pulse signal output from the decoder unit. With such a configuration, the N counters are sequentially switched at the rising edge of a pulse signal of one cycle from the decoder unit, and the latched count data is updated and transferred to the speed calculation unit, thereby achieving speed calculation. A speed detecting device configured to calculate a rotation speed of the electric motor from a count number of a reference clock in a section. Hereinafter, an embodiment of the present invention will be described in detail with reference to the drawings.

【0005】[0005]

【発明の実施の形態】図1は本発明の一実施例を示す構
成図であり、鉄道車両用の電動機に取り付けられた、一
回転あたりN個のパルスを出力するPGからのパルスの
エッヂを検出する入力部1を設ける。そしてこの入力部
1より入力された信号から、PGから入力されるN個パ
ルスのうちの特定の一個のパルスを検出するデコーダ部
2を設ける。他方、発振器3から出力された基準クロッ
ク信号6をカウントするカウンタ4を設ける。ここで、
このカウンタ4は複数のカウンタ1からカウンタNまで
のものを示している。そして、デコーダ部2から出力さ
れた一個のパルス信号により、カウンタ4は基準クロッ
クのデータをラッチし、ラッチしたデータを速度演算部
5に転送するよう構成したものである。
FIG. 1 is a block diagram showing an embodiment of the present invention. FIG. 1 is a block diagram showing an edge of a pulse from a PG which outputs N pulses per rotation and is attached to a motor for a railway vehicle. An input unit 1 for detection is provided. Then, a decoder unit 2 for detecting a specific one pulse out of N pulses input from the PG from the signal input from the input unit 1 is provided. On the other hand, a counter 4 for counting the reference clock signal 6 output from the oscillator 3 is provided. here,
The counter 4 includes a plurality of counters 1 to N. The counter 4 latches the data of the reference clock in response to one pulse signal output from the decoder 2 and transfers the latched data to the speed calculator 5.

【0006】次に、かような構成からなる速度検出装置
の具体例を、図2を参照しながら説明する。PGの一周
分に出力されるパルス数と同じ数だけカウンタ4には、
個別のカウンタ(カウンタ1からカウンタN)を設け
る。カウンタ4には、同じ発振器3から出力されたクロ
ックが基準クロック信号6として入力される。各カウン
タは、個々にこの基準クロック信号6をカウントする。
PGから入力されたパルス信号は、PGから入力される
N個パルスのうちの特定の一個のパルスを検出するデコ
ーダ部2によって、パルス入力毎にカウンタ1からカウ
ンタ2−−−−カウンタNへと切換えていく。デコーダ
部2からのカウンタの切り換えは、PGの一周分のパル
スを入力した時に先頭のカウンタを指定するようにす
る。
Next, a specific example of the speed detecting device having such a configuration will be described with reference to FIG. The counter 4 has the same number as the number of pulses output in one round of PG,
Separate counters (Counter 1 to Counter N) are provided. The clock output from the same oscillator 3 is input to the counter 4 as the reference clock signal 6. Each counter individually counts this reference clock signal 6.
The pulse signal input from the PG is converted from the counter 1 to the counter 2 to the counter 2 every time the pulse is input by the decoder unit 2 which detects a specific one pulse of the N pulses input from the PG. Switching. Switching of the counter from the decoder unit 2 is performed by designating the first counter when a pulse for one round of PG is input.

【0007】デコーダ部2は、カウンタの指定を切換え
る毎に、切換えられたカウンタに対して基準クロック信
号6のカウントのラッチ信号を出力する。ラッチ信号を
うけつけたカウンタ4は、カウントデータをラッチし、
ラッチしたカウントデータを速度演算部5に転送する。
カウンタ4は、速度演算部5にカウントデータを転送す
ると同時に、前のカウントデータをクリアする。よっ
て、PGからのパルスの検出がされる度に、対応したカ
ウンタがPG一周分の基準クロック6のカウント数を速
度演算部5に転送される。
[0007] Every time the designation of the counter is switched, the decoder section 2 outputs a latch signal for counting the reference clock signal 6 to the switched counter. The counter 4 receiving the latch signal latches the count data,
The latched count data is transferred to the speed calculator 5.
The counter 4 clears the previous count data while transferring the count data to the speed calculation unit 5. Therefore, every time a pulse from the PG is detected, the corresponding counter transfers the count number of the reference clock 6 for one round of the PG to the speed calculation unit 5.

【0008】今、図2において一回転あたり60パルス
を出力するPGであるとすると、PGパルスの入力信号
に対して、1番目のPGパルスの立ち上がりを検出した
時に、デコーダ部2は、ラッチ信号のラッチ信号1を出
力する。カウンタ1はラッチ信号1の入力により、斜線
部でカウンタ1をラッチし、基準クロックのデータを速
度演算部5に転送を開始する。この時、カウンタ1はこ
れまでカウントしていたカウントデータをクリアして、
再び基準クロック信号6のカウントを開始する。その
後、入力部1がPGのパルスの2番目のPGパルスの立
ち上がりを検出すると、デコ−ダ部2はラッチ信号2に
よって、カウンタ2に対して、カウンタ1の転送をスト
ップしてカウンタ2のカウントデータを速度演算部5に
転送を開始する。以降、カウンタ3からカウンタNまで
のカウントデータが速度演算部5に転送される。
Now, assuming that the PG outputs 60 pulses per rotation in FIG. 2, when the rising edge of the first PG pulse is detected with respect to the input signal of the PG pulse, the decoder unit 2 outputs the latch signal. Is output. The counter 1 latches the counter 1 in the shaded area in response to the input of the latch signal 1 and starts transferring the data of the reference clock to the speed calculation unit 5. At this time, the counter 1 clears the count data that has been counting so far,
The counting of the reference clock signal 6 is started again. Thereafter, when the input unit 1 detects the rising edge of the second PG pulse of the PG pulse, the decoder unit 2 stops the transfer of the counter 1 to the counter 2 by the latch signal 2 and counts the counter 2 The transfer of the data to the speed calculation unit 5 is started. Thereafter, the count data from the counter 3 to the counter N is transferred to the speed calculation unit 5.

【0009】その結果、各カウンタは前のカウンタに対
して、それぞれ一パルスずつずれたPGのパルスを先頭
とする、一回転分の間の基準クロック信号6をカウント
することになる。速度演算部5ではカウンタから書き込
まれた基準クロック信号6のカウント数と、基準クロッ
ク信号6の周波数から、電動機の回転速度、または電動
機の周波数を演算することが出来る。
As a result, each counter counts the reference clock signal 6 for one rotation starting from the pulse of the PG shifted by one pulse from the previous counter. The speed calculation unit 5 can calculate the rotation speed of the motor or the frequency of the motor from the count number of the reference clock signal 6 written from the counter and the frequency of the reference clock signal 6.

【0010】[0010]

【発明の効果】以上説明したように本発明によれば、P
Gから入力されるN個パルスの内の特定の一個のパルス
の一周回転する間のカウンタデータを取り込むので、P
Gの製作上によるパルス波形の誤差による速度データへ
の影響がなくなる。また、PGのパルス一つ毎にカウン
タを設けることによって、一回転あたりN回のパルスを
出力するPGに対して使用する場合には、電動機の一回
転あたりN個分の速度演算データが、速度演算部に更新
される。よって、従来方法の一定時間のサンプリングに
よる速度検出とは違い、サンプリング時間に影響されず
に速度データを随時更新される。
As described above, according to the present invention, P
Since the counter data during one rotation of a specific one of the N pulses input from G is taken in,
There is no influence on speed data due to pulse waveform errors due to the fabrication of G. In addition, by providing a counter for each pulse of the PG, when used for a PG that outputs N pulses per rotation, the speed calculation data for N rotations per rotation of the electric motor is represented by the speed Updated by the arithmetic unit. Therefore, unlike the speed detection by sampling for a fixed time in the conventional method, the speed data is updated at any time without being affected by the sampling time.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施例を示す構成図である。FIG. 1 is a configuration diagram showing one embodiment of the present invention.

【図2】本発明のタイミングチャート図である。FIG. 2 is a timing chart of the present invention.

【符号の説明】[Explanation of symbols]

1 入力部 2 デコーダ部 3 発振器 4 カウンタ 5 速度演算部 6 基準クロック DESCRIPTION OF SYMBOLS 1 Input part 2 Decoder part 3 Oscillator 4 Counter 5 Speed calculation part 6 Reference clock

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 鉄道車両用の電動機に取り付けられた、
一回転あたりN個のパルスを出力するPGからのパルス
のエッヂを検出する入力部と、この入力部が検出したパ
ルス信号から、PGから入力されるN個パルスのうちの
特定の一個のパルスを検出するデコーダ部と、発振器か
ら出力された基準クロック信号を入力しカウントするN
個のカウンタと、デコーダ部から出力されたパルス信号
のエッヂにより前記N個のカウンタのデータをラッチし
たカウントデータを入力とする速度演算部から構成さ
れ、デコーダ部からの一周期のパルス信号の立ち上がり
によって、N個のカウンタを順次切り換えていくと共
に、そのラッチしたカウントデータを更新して速度演算
部に転送することにより、速度演算部において基準クロ
ックのカウント数から電動機の回転速度を算出するよう
構成したことを特徴とする速度検出装置。
Claims: 1. An electric motor for a railway vehicle,
An input unit for detecting the edge of a pulse from a PG that outputs N pulses per rotation, and a specific one of the N pulses input from the PG from a pulse signal detected by the input unit. A decoder unit for detecting, and a reference clock signal output from the oscillator, input and counted.
And a speed calculation unit which receives count data obtained by latching the data of the N counters by the edge of the pulse signal output from the decoder unit, and the rising edge of a pulse signal of one cycle from the decoder unit In this manner, the N counters are sequentially switched, and the latched count data is updated and transferred to the speed calculation unit, whereby the speed calculation unit calculates the rotation speed of the electric motor from the count number of the reference clock. A speed detecting device characterized by the following.
JP10114397A 1998-04-10 1998-04-10 Speed detector Pending JPH11295332A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10114397A JPH11295332A (en) 1998-04-10 1998-04-10 Speed detector

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10114397A JPH11295332A (en) 1998-04-10 1998-04-10 Speed detector

Publications (1)

Publication Number Publication Date
JPH11295332A true JPH11295332A (en) 1999-10-29

Family

ID=14636666

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10114397A Pending JPH11295332A (en) 1998-04-10 1998-04-10 Speed detector

Country Status (1)

Country Link
JP (1) JPH11295332A (en)

Similar Documents

Publication Publication Date Title
US4050747A (en) Digital wheel speed circuit arranged to compensate for dimensional irregularities of sensor rotor member
JPH08211165A (en) Pulse duration measuring device
JPH061279B2 (en) Digital speed detector
JPH04346069A (en) Speed signal generating circuit
JPS59214921A (en) Pulse frequency detector
JPH01124773A (en) frequency measurement device
KR19990043005A (en) Motor speed detection device using incremental encoder
JP3903607B2 (en) Pulse count method in pulse input circuit
JPS6255110B2 (en)
JP3031970B2 (en) Filter circuit
JPH049266B2 (en)
JP2827446B2 (en) Motor speed detection method
JPH05332788A (en) Data processing device for rotary encoder
JPH0121436Y2 (en)
JPH0621026Y2 (en) Signal waveform display device
JPS59214920A (en) Pulse frequency calculation method
JPH0933579A (en) Frequency measuring circuit
JPH07209316A (en) Digital AC servo device
JP3152327B2 (en) Speed change detection device
JPS6233392Y2 (en)
JPH05340975A (en) Frequency measuring device
JP2961199B2 (en) Pulse train input processor
Karnal et al. A novel automatically synchronized ramp A/D converter
JPH0726973B2 (en) Speed detector
JPH0863339A (en) Digital integration circuit