JPH11296144A

JPH11296144A - 液晶表示装置の駆動回路

Info

Publication number: JPH11296144A
Application number: JP9583798A
Authority: JP
Inventors: Kenichi Nakabayashi; 謙一中林; Hiroshi Murakami; 浩村上
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1998-04-08
Filing date: 1998-04-08
Publication date: 1999-10-29

Abstract

(57)【要約】【課題】本発明は、より一層の多階調化に寄与して高
品位な画質を実現することができ、かつ、駆動回路の素
子数を削減し、製造歩留まりの高い有益な技術の提供を
することを課題とする。【解決手段】本実施例のデジタルドライバは、高電圧
側の基準電圧Ｖhiに一端側が並列に接続されたスイッチ
ドキャパシタＳＣ１、ＳＣ２、ＳＣ３と、低電圧側の基
準電圧Ｖloに一端側が接続され、他端側がスイッチドキ
ャパシタＳＣ１、ＳＣ２、ＳＣ３に共通に接続されたフ
ィードバック抵抗Ｒfと、ディジタル階調制御信号Ｄ
１、Ｄ２、Ｄ３によりスイッチ制御され、スイッチドキ
ャパシタＳＣ１、ＳＣ２、ＳＣ３に、スイッチドキャパ
シタ制御信号Ｓ１、Ｓ２、Ｓ３を印加するＭＯＳスイッ
チＳＷ１、ＳＷ２、ＳＷ３と、を有して構成される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、液晶表示部と周辺
回路部とを同一の基板上に集積した、いわゆる、周辺回
路一体型パネルに適用され、ディジタル入力信号に応じ
た明暗階調を表示する液晶表示装置の駆動回路に関す
る。

【０００２】

【従来の技術】一般に、２枚のガラス基板の間に挟み込
まれた液晶に所定の電圧を印加し、液晶の配向、すなわ
ち光の透過率を変えて所望の表示階調を得る液晶表示装
置においては、アナログ入力信号をそのまま増幅して液
晶電圧に使用する「アナログ方式」と、ディジタル入力
信号をデコードし、そのデコード結果に応じて装置内部
で生成した階調電圧を選択的に使用する「ディジタル方
式」とに大別され、特に、後者のディジタル方式は、高
画質が要求される用途の主流を占めている。

【０００３】また、近年の液晶表示装置の製造技術の進
歩により、液晶表示部と駆動回路等を含む周辺回路とを
同一のポリシリコンの基板上に集積した周辺回路一体型
パネルが実用化されている。図８は周辺回路一体型パネ
ルの概略構成図であり、基板１４上に形成された液晶表
示パネル１２の周辺にディジタルドライバ（データドラ
イバともいう）１０やゲートドライバ１１等の周辺回路
が一体的に形成されている。なお、１３は、周辺回路を
制御するための制御回路である。

【０００４】このような表示パネルに適用される階調電
圧発生回路の構成図を図９に示す。図９は、８種類（種
類は便宜例）の階調電圧Ｖ１〜Ｖ８を発生するための
階調電圧発生回路であって、３ビットのディジタル入力
信号Ｂ１〜Ｂ３の論理の組み合わせに応じて８個の出
力Ｄ１〜Ｄ８の一つをアクティブにするデコーダ２１
と、このデコーダ２１のアクティブ出力によって一つが
オンにされる８個のスイッチ要素２２〜２９と、高電位
側電源Ｖhiと低電位側電源Ｖloとの間に直列に接続され
た９個の抵抗要素３１〜３９とを備え、Ｖhi−Ｖloの間
の電位差を９個の抵抗要素３１〜３９で分圧して８種類
の階調電圧Ｖ１〜Ｖ８を生成し、そのうちの一つの電
圧をディジタル入力信号Ｂ１〜Ｂ３の論理の組み合わ
せに応じて選択し、液晶電圧Ｖout として、図示を略し
た液晶パネルのデータバスラインに出力している。

【０００５】すなわち、駆動回路に用いられるディジタ
ルドライバは、表示パネルの階調数に応じた数のディジ
タル信号及び液晶に印加するための電圧を有し、前者の
ディジタル信号をデコードして、階調選択信号を生成
し、選択スイッチをＯＮ／ＯＦＦさせることにより、液
晶に印加する表示電圧を選択していた。このような回路
構成を採用した場合、ディジタル信号をデコードするデ
コード部を構成する素子数が、階調数が増加するに伴っ
て増大する問題を有している。

【０００６】そこで、このような問題を解決する方法と
して、特願平８−１２５２２３号等により知られている
ように、ディジタルドライバに採用される電圧セレクタ
部の構成を抵抗分割する方法を用いることにより、素子
数の減少を図ることが知られている。その具体例を図１
０、図１１に示す。ここで、ディジタルドライバは、図
１０に示すように、液晶パネルの表示駆動において、１
水平走査周期の間、画素クロックに同期したタイミング
で所定ビットのディジタル表示信号を所定のタイミング
で出力するラッチ部１６と、ラッチ部１６から出力され
たディジタルデータＢ１〜Ｂ４に応じて８種類の階調
電圧の一つを選択し、液晶表示パネル１２のデータ・バ
スライン１６ａ１６ｂ、…に印加する電圧セレクタ部
１５ａ１５ｂ、…とを備えている。

【０００７】そして、電圧セレクタ部１５ａ１５ｂ
は、図１１（ａ）に示すように、Ｌ／Ｗを異ならせた第
１〜第３のＭＯＳトランジスタ４１〜４３のドレインを
ＶＤＤに接続し、各ゲートに３ビットのディジタル入力
信号Ｂ１〜Ｂ３をそれぞれ与えると共に、各ソースを
抵抗要素４４を介してＶＳＳに接続して構成される。こ
こで、ＷはＭＯＳトランジスタのチャネル幅、Ｌはチャ
ネル長であり、Ｌ／Ｗに所定の重み付けを設定すること
により、図９に示した階調電圧選択回路と同等の機能が
実現される。

【０００８】また、別の構成として、図１１（ｂ）に示
すように、抵抗成分の重み付けを上述したトランジスタ
サイズＬ／Ｗによるのではなく、均一なＭＯＳトランジ
スタ５１〜５３を形成し、その接続個数により重み付け
をするものも知られている。

【０００９】

【発明が解決しようとする課題】上述したような周辺回
路一体型パネルにおいては、同一基板上に液晶表示パネ
ル部（液晶表示部）とディジタルドライバ（周辺回路
部）とを集積して搭載しているため、両者を単体で構成
する場合に比較して、より高い歩留まりを必要とすると
いう製造管理上の問題を有している。

【００１０】また、階調電圧の数（種類）と階調電圧発
生回路の規模は比例関係にあり、より一層の多階調表示
を実現するためには、回路規模が増大し、かつ、コスト
アップや歩留まりの低下を招くため、部品点数が少なく
簡素な構成の階調電圧発生回路が求められている。特
に、上述した従来技術に係る電圧セレクタにおいては、
ＭＯＳトランジスタのサイズあるいは接続個数に重みを
付けることにより、抵抗分割された駆動電圧から所定の
制御電圧を選択、出力する構成を有していたため、製造
プロセスの複雑化、集積度の低下を招くという問題を有
していた。

【００１１】さらに、製造プロセスによる素子特性のば
らつきが生じやすく、表示階調の劣化を招き、高品質な
表示を阻害する問題も有している。そこで、本発明は、
上述した問題点を解決し、より一層の多階調化に寄与し
て高品位な画質を実現することができ、かつ、駆動回路
の素子数を削減し、製造歩留まりの高い有益な技術の提
供を目的とする。

【００１２】

【課題を解決するための手段】上記目的達成のため、請
求項１に記載の発明は、多結晶シリコン上に液晶表示パ
ネル部と、該液晶表示パネル部を表示駆動する周辺回路
とが一体的に形成され、該周辺回路に設けられたディジ
タルドライバにより、所定の表示電圧を選択的に出力
し、前記液晶表示パネル部を所定の階調数で表示駆動す
る周辺回路一体型の液晶表示装置の駆動回路において、
前記ディジタルドライバは、少なくとも２つの基準電圧
電源と、該基準電圧電源間に接続された少なくとも１個
以上のスイッチドキャパシタと、前記スイッチドキャパ
シタの各々に対応して設けられ、前記階調制御信号に基
づいて前記スイッチドキャパシタの動作を選択的に制御
する選択制御手段と、を有する電圧セレクタ部を具備
し、前記階調制御信号に基づいて選択された前記スイッ
チドキャパシタにより、前記基準電圧電源から供給され
る電圧を抵抗分割し、該分割された電圧を前記表示電圧
として出力することを特徴としている。

【００１３】また、請求項２に記載の発明は、請求項１
記載の高周波回路装置において、前記スイッチドキャパ
シタは、前記２個以上の基準電源電圧間に直列に接続さ
れた第１のトランジスタ及び第２のトランジスタと、該
第１及び第２のトランジスタの接続点に接続された容量
素子と、前記第２のトランジスタと前記基準電圧電源と
の接続点に設けられた出力端子と、を有し、前記第１の
トランジスタのゲートには、前記選択制御手段を介して
所定のスイッチドキャパシタ制御信号が直接印加され、
前記第２のトランジスタのゲートには、前記スイッチド
キャパシタ制御信号の反転信号が印加されていることを
特徴としている。

【００１４】また、請求項３記載の発明は、請求項２記
載の液晶表示装置の駆動回路において、前記電圧セレク
タ部は、複数の前記スイッチドキャパシタを有し、前記
選択制御手段を介して該複数のスイッチドキャパシタの
各々に印加される前記スイッチドキャパシタ制御信号の
周波数を、相互に重み付けしたことを特徴としている。

【００１５】また、請求項４記載の発明は、請求項３記
載の液晶表示装置の駆動回路において、前記スイッチド
キャパシタ制御信号の周波数は、相互に前記重み付けを
保持しつつ、前記液晶表示パネル部の表示駆動における
１水平走査周期内で可変に設定されることを特徴として
いる。さらに、請求項５記載の発明は、請求項２記載の
液晶表示装置の駆動回路において、前記電圧セレクタ部
は、複数の前記スイッチドキャパシタを有し、前記スイ
ッチドキャパシタに設けられた前記容量素子の容量を、
相互に重み付けをしたことを特徴としている。

【００１６】そして、請求項６記載の発明は、請求項
２、３、４又は５記載の液晶表示装置の駆動回路におい
て、前記スイッチドキャパシタに設けられた前記第１及
び第２のトランジスタが、マルチゲートトランジスタで
あることを特徴としている。すなわち、本発明の液晶表
示装置の駆動回路は、ディジタルドライバの電圧セレク
タ部に、直列接続された２個のＭＯＳトランジスタと、
ＭＯＳトランジスタ相互の接続点に接続された容量成分
（容量素子）と、一方のＭＯＳトランジスタに制御信号
の反転信号を印加するインバータと、から構成されるス
イッチドキャパシタを有し、このスイッチドキャパシタ
により実現される抵抗を用いて基準電圧電源から供給さ
れる電圧を任意に抵抗分割し、表示電圧として選択、出
力する方法として、第１に、スイッチドキャパシタの動
作を制御するスイッチドキャパシタ制御信号の周波数に
重み付けをする、第２に、スイッチドキャパシタに設け
られた容量成分に重み付けをすることを特徴としてい
る。

【００１７】そのため、このような本発明の構成によれ
ば、高画質の液晶表示を実現するために階調数が増大し
た場合においても、スイッチドキャパシタへの制御信号
の周波数、あるいは、スイッチドキャパシタに設けられ
た容量素子に重みを付ける、という方法により、素子数
の増加を招くことがなく、かつ、少ない素子数で所望の
表示電圧を選択、出力することができるため、製造プロ
セス上、歩留まりが高く、小型で高品質な画像表示が得
られる液晶表示装置を提供することができる。

【００１８】

【発明の実施の形態】まず、本発明の基本構成につい
て、図１、図２を参照して説明する。図１は、８階調の
ディジタルドライバを示すものであって、階調制御信号
として３ビットのディジタル信号が入力された場合を示
す。図１において、Ｖhiは高電圧側の基準電圧、Ｖloは
低電圧側の基準電圧であって、この基準電圧Ｖhi、Ｖlo
間には、並列に配置されたスイッチドキャパシタＳＣ
１、ＳＣ２、ＳＣ３と、共通のフィードバック抵抗Ｒf
とが直列に接続されている。

【００１９】また、スイッチドキャパシタＳＣ１、ＳＣ
２、ＳＣ３の各々の動作は、ディジタル階調制御信号Ｄ
１、Ｄ２、Ｄ３によりスイッチ制御されるＭＯＳスイッ
チＳＷ１、ＳＷ２、ＳＷ３を介して印加されるスイッチ
ドキャパシタ制御信号Ｓ１、Ｓ２、Ｓ３により制御され
る。すなわち、階調制御信号Ｄ１によりＭＯＳスイッチ
ＳＷ１がＯＮすると、スイッチドキャパシタ制御信号Ｓ
１がスイッチドキャパシタＳＣ１に印加され、スイッチ
ドキャパシタＳＣ１により実現される抵抗Ｒ１とフィー
ドバック抵抗Ｒfとにより基準電圧Ｖhi−Ｖloが抵抗分
割され、表示電圧Ｖoutとして出力される。

【００２０】同様に、階調制御信号Ｄ２によりＭＯＳス
イッチＳＷ２がＯＮすると、スイッチドキャパシタ制御
信号Ｓ２がスイッチドキャパシタＳＣ２に印加され、ス
イッチドキャパシタＳＣ２により実現される抵抗Ｒ２と
フィードバック抵抗Ｒfとにより基準電圧Ｖhi−Ｖloが
抵抗分割され、表示電圧Ｖoutとして出力される。さら
に、階調制御信号Ｄ３によりＭＯＳスイッチＳＷ３がＯ
Ｎすると、スイッチドキャパシタ制御信号Ｓ３がスイッ
チドキャパシタＳＣ３に印加され、スイッチドキャパシ
タＳＣ３により実現される抵抗Ｒ３とフィードバック抵
抗Ｒfとにより基準電圧Ｖhi−Ｖloが抵抗分割され、表
示電圧Ｖoutとして出力される。

【００２１】次に、スイッチドキャパシタの回路構成例
について、図２を参照して説明する。図２に示すよう
に、スイッチドキャパシタＳＣ１、ＳＣ２、ＳＣ３は、
直列に接続されたＭＯＳトランジスタＴｒａ、Ｔｒｂ
と、これらのＭＯＳトランジスタＴｒａ、Ｔｒｂの接続
点Ｎと接地電位との間に設けられた容量素子Ｃと、ＭＯ
ＳトランジスタＴｒａのゲートに印加されるスイッチド
キャパシタ制御信号の反転信号をＭＯＳトランジスタＴ
ｒｂのゲートに印加するインバータと、を有して構成さ
れている。

【００２２】そして、スイッチドキャパシタ制御信号Ｓ
として、所定のパルス信号が印加されると、ＭＯＳトラ
ンジスタＴｒａ及びＴｒｂが相補的にスイッチ動作し、
図３に示すように、スイッチドキャパシタ制御信号Ｓが
Ｈレベルの時、ＭＯＳトランジスタＴｒａがＯＮ、Ｔｒ
ｂがＯＦＦとなり、接続点Ｎの容量素子Ｃに電荷が蓄積
される。

【００２３】次いで、スイッチドキャパシタ制御信号Ｓ
がＬレベルになると、ＭＯＳトランジスタＴｒａがＯＦ
Ｆ、ＴｒｂがＯＮとなり、容量素子Ｃに蓄積された電荷
がＭＯＳトランジスタＴｒｂを介して放出される。この
とき、表示電圧Ｖoutとして出力される電圧は、ＭＯＳ
トランジスタＴｒｂの導通抵抗とスイッチドキャパシタ
に直列に接続されたフィードバック抵抗Ｒfとの抵抗分
割により基準電圧Ｖhi−Ｖloが分割された電圧となる。

【００２４】したがって、スイッチドキャパシタにより
実現される抵抗値を制御することにより、基準電圧の抵
抗分割で決まる表示電圧を任意に設定することができ、
かつ、このようなスイッチドキャパシタを複数設けるこ
とにより、所望の階調表示（階調数）に応じた表示電圧
を選択、出力することができる。ところで、一般にスイ
ッチドキャパシタにより実現される抵抗Ｒsは、スイッ
チドキャパシタ制御信号Ｓの周波数をｆs、容量素子Ｃ
の容量値をｃsとすると、次のように表される。

【００２５】Ｒs＝1／（ｃs×fｓ）・・・（１）そのため、図１に示した電圧セレクタ部において、８階
調に対応する表示電圧を出力するためには、スイッチド
キャパシタにより実現される抵抗をそれぞれＲ１、Ｒ
２、Ｒ３とすると、次に示すような条件を満たすように
抵抗Ｒ１、Ｒ２、Ｒ３を設定（重み付け）すればよいこ
とになる。

【００２６】Ｒ１＜Ｒ２・・・（２）Ｒ１＋Ｒ２＜Ｒ３以上のことに基づいて、本発明は、スイッチドキャパシ
タ制御信号Ｓの周波数、あるいは、スイッチドキャパシ
タに設けられた容量素子Ｃに所定の重み付けをすること
により、階調制御信号（ディジタル信号）に応じて、ス
イッチドキャパシタにより実現される抵抗値に、例えば
上述した条件を設定することができ、所望の階調数に応
じた表示電圧を生成、出力することができるようにした
ことを特徴とする。

【００２７】（実施例）次の本発明に係る液晶表示装置
の駆動回路の第１の実施例について、図１及び図４を参
照して説明する。本実施例は、図1に示した回路構成に
おいて、図４に示すように、スイッチドキャパシタＳＣ
１、ＳＣ２、ＳＣ３の動作を制御し、実現される抵抗Ｒ
１、Ｒ２、Ｒ３を選択するスイッチドキャパシタ制御信
号Ｓ１、Ｓ２、Ｓ３の周波数ｆ１、ｆ２、ｆ３に所定の
重み付けを施し、（１）式に示された抵抗Ｒsを段階的
に設定したことを特徴としている。

【００２８】例えば、８階調の表示電圧の生成を実現す
る場合、スイッチドキャパシタＳＣ１、ＳＣ２、ＳＣ３
により実現される抵抗Ｒ１、Ｒ２、Ｒ３は上述した
（２）式の条件を満たしている必要があるため、スイッ
チドキャパシタ制御信号Ｓ１、Ｓ２、Ｓ３の各周波数ｆ
１、ｆ２、ｆ３は、次の条件を満たすように重み付けを
行う。

【００２９】ｆ１＞ｆ２・・・（３）ｆ３＜ｆ１×ｆ２／（ｆ１＋ｆ２）図４においては、このような条件を満たすように、周波
数ｆ１、ｆ２、ｆ３が、次のように重み付けがされてい
る。

【００３０】ｆ２＝ｆ１／２・・・（４）ｆ３＝ｆ１／４したがって、このように周波数ｆ１、ｆ２、ｆ３に適当
な重み付けを行うことにより、スイッチドキャパシタＳ
Ｃ１、ＳＣ２、ＳＣ３により実現される抵抗値Ｒ１、Ｒ
２、Ｒ３を異なる抵抗値に設定することができ、フイー
ドバック抵抗Rとの抵抗分割により階調制御信号Ｄ１、
Ｄ２、Ｄ３に応じた表示電圧Ｖoutが生成され、出力さ
れる。

【００３１】ここで、スイッチドキャパシタ制御信号Ｓ
１、Ｓ２、Ｓ３は電圧セレクタ部（駆動回路）の外部か
ら供給することができるため、所望の階調数を実現する
ように、周波数ｆ１、ｆ２、ｆ３の重み付けを適宜設定
することにより、スイッチドキャパシタＳＣ１、ＳＣ
２、ＳＣ３により実現される抵抗値Ｒ１、Ｒ２、Ｒ３を
任意の重み付けとすることができるため、スイッチドキ
ャパシタＳＣ１、ＳＣ２、ＳＣ３を含めた電圧セレクタ
部の素子を均一な大きさで構成することができ、素子相
互の製造ばらつきを抑制することができるとともに、基
板上での集積度を向上させることができる。

【００３２】次に、本発明に係る液晶表示装置の駆動回
路の第２の実施例について、図５を参照して説明する。
本実施例は、図1に示した回路構成において、図５に示
すように、スイッチドキャパシタＳＣ１、ＳＣ２、ＳＣ
３の各々に設けられた容量素子Ｃ１、Ｃ２、Ｃ３の容量
値ｃ１、ｃ２、ｃ３に所定の重み付けを施し、（１）式
に示された抵抗Ｒsを段階的に設定したことを特徴とし
ている。

【００３３】具体的には、図５に示すように、ＭＯＳト
ランジスタＴＲ１ａ、Ｔｒ１ｂ、インバータＩＮＶ１、
容量素子Ｃ１から構成されるスイッチドキャパシタＳＣ
１とから構成されるスイッチドキャパシタＳＣ１と、Ｍ
ＯＳトランジスタＴＲ２ａ、Ｔｒ２ｂ、インバータＩＮ
Ｖ２、容量素子Ｃ２から構成されるスイッチドキャパシ
タＳＣ２と、ＭＯＳトランジスタＴＲ３ａ、Ｔｒ３ｂ、
インバータＩＮＶ３、容量素子Ｃ３から構成されるスイ
ッチドキャパシタＳＣ３と、が高電圧側の基準電圧Ｖhi
と一端が定電圧側の基準電圧Ｖlo間に並列に接続された
ている。

【００３４】そして、各スイッチドキャパシタＳＣ１、
ＳＣ２、ＳＣ３に設けられた容量素子Ｃ１、Ｃ２、Ｃ３
は、スイッチドキャパシタＳＣ１、ＳＣ２、ＳＣ３によ
り実現される抵抗Ｒ１、Ｒ２、Ｒ３が上述した（２）式
の条件を満たすように、各々の容量値ｃ１、ｃ２、ｃ３
が、次の条件を満たすように重み付けされている。ｃ１＞ｃ２・・・（５）ｃ３＜ｃ１×ｃ２／（ｃ１＋ｃ２）したがって、このように容量値ｃ１、ｃ２、ｃ３に適当
な重み付けを行うことにより、スイッチドキャパシタＳ
Ｃ１、ＳＣ２、ＳＣ３により実現される抵抗値Ｒ１、Ｒ
２、Ｒ３を異なる抵抗値に設定することができ、フイー
ドバック抵抗Rとの抵抗分割により階調制御信号Ｄ１、
Ｄ２、Ｄ３に応じた表示電圧Ｖoutが生成され、出力さ
れる。

【００３５】ここで、容量素子Ｃ１、Ｃ２、Ｃ３の容量
値ｃ１、ｃ２、ｃ３を適宜設定することにより、スイッ
チドキャパシタＳＣ１、ＳＣ２、ＳＣ３により実現され
る抵抗値Ｒ１、Ｒ２、Ｒ３に重み付けすることができ、
かつ、スイッチドキャパシタ制御信号Ｓを１種類用意す
るだけで良いため、所望の階調数を実現するための表示
電圧Ｖoutを簡易な制御方法で生成、出力することがで
きる。

【００３６】次に、本発明に係る液晶表示装置の駆動回
路の第３の実施例について、図６を参照して説明する。
本実施例は、上述した第１の実施例において、重み付け
がされた各スイッチドキヤパシタ制御信号Ｓ１、Ｓ２、
Ｓ３の周波数ｆ１、ｆ２、ｆ３の相互の比を一定に保持
したまま、第６図に示すように、液晶表示の１水平走査
周期（１Ｈ）内で各周波数を切り換え設定（可変）のし
たことを特徴としている。

【００３７】具体的には、液晶の表示駆動方法として周
知の線順次駆動により液晶パネル部の１水平走査ライン
毎に表示電圧が印加される周期（１水平走査周期）のう
ち、液晶表示素子への充電が行われる書き込み期間にお
いては、スイッチドキヤパシタ制御信号Ｓ１、Ｓ２、Ｓ
３に、図４に示したものと略同等の周波数ｆ１、ｆ２、
ｆ３が設定される。

【００３８】そして、書き込み期間後に液晶表示素子へ
の充電状態を保持する保持期間においては、スイッチド
キヤパシタ制御信号Ｓ１、Ｓ２、Ｓ３に書き込み期間よ
りも遅い周波数ｆ１´、ｆ２´、ｆ３´が設定される。
ここで、書き込み期間における周波数ｆ１、ｆ２、ｆ
３、及び、保持期間における周波数ｆ１´、ｆ２´、ｆ
３´は、相互に上述した（３）式の関係が保持されるよ
うに周波数に重み付けがされる。

【００３９】したがって、液晶表示素子への書き込み終
了後には、スイッチドキャパシタＳＣ１、ＳＣ２、ＳＣ
３の動作を制御するスイッチドキャパシタ制御信号Ｓ
１、Ｓ２、Ｓ３の周波数ｆ１、ｆ２、ｆ３は、相互の比
を保持したまま遅く（小さく）なるように切り換えられ
るため、上述した（１）式により、スイッチドキャパシ
タＳＣ１、ＳＣ２、ＳＣ３により実現される抵抗Ｒ１、
Ｒ２、Ｒ３が大きくなり、流下する電流値（貫通電流の
電流値）が抑制され、消費電力の低減を図ることができ
る。

【００４０】次に、本発明に係る液晶表示装置の駆動回
路の第４の実施例について、図７を参照して説明する。
本実施例は、スイッチドキャパシタＳＣ１、ＳＣ２、Ｓ
Ｃ３を構成するＭＯＳトランジスタＴｒａ、Ｔｒｂとし
て、図７に示すように、マルチゲートトランジスタを適
用したことを特徴としている。

【００４１】具体的には、図７に示すように、ゲート電
極が複数（図では２個）設けられたＭＯＳトランジスタ
をスイッチドキャパシタＳＣ１、ＳＣ２、ＳＣ３のＭＯ
Ｓトランジスタ、すなわちスイッチ部に適用する。一般
に、マルチゲートトランジスタは、ＯＦＦ状態における
貫通電流を極めて小さく抑制することができるため、こ
のようなトランジスタをスイッチドキャパシタＳＣ１、
ＳＣ２、ＳＣ３に適用することにより、スイッチ部のＯ
ＦＦ電流が抑制されるため、スイッチ部における貫通電
流が低減され、低消費電力化を図ることができる。な
お、マルチゲートトランジスタの代わりにＭＯＳトラン
ジスタを複数個接続した構成であっても同等の効果が得
られることは言うまでもない。

【００４２】なお、上述した実施例においては、８階調
の表示電圧を生成、出力する場合のみを説明したが、本
願発明はこれに限定されるものではないことはいうまで
もない。また、上述した実施例においては、フィードバ
ック抵抗Ｒとして個別の構成の抵抗素子を示したが、本
発明はこれに限定されるものではなく、フィードバック
抵抗Ｒを他のスイッチドキャパシタと同等の構成により
構成としても良いことはいうまでもない。

【００４３】

【発明の効果】以上説明したように、本発明に係る液晶
表示装置の駆動回路によれば、周辺回路一体型パネルの
駆動に用いるディジタルドライバで歩留まりが高く、小
型かつ高画質の表示が得られる駆動回路を提供すること
ができる。

【図面の簡単な説明】

【図１】本発明に係る液晶表示装置の基本構成図であ
る。

【図２】本発明に適用されるスイッチドキャパシタの回
路構成例を示す図である。

【図３】スイッチドキャパシタの動作を示す波形図であ
る。

【図４】本発明に係る液晶表示装置の駆動回路の第１の
実施例を示す波形図である。

【図５】本発明に係る液晶表示装置の駆動回路の第２の
実施例を示す回路構成図である。

【図６】本発明に係る液晶表示装置の駆動回路の第３の
実施例を示す波形図である。

【図７】本発明に係る液晶表示装置の駆動回路の第４の
実施例を示すトランジスタの平面図である。

【図８】周辺回路一体型パネルの概略構成図である。

【図９】従来技術に係る階調電圧発生回路を示す概略構
成図である。

【図１０】ディジタルドライバの概略構成図である。

【図１１】電圧セレクタ部の回路構成例を示す図であ
る。

【符号の説明】

ＳＣ１、ＳＣ２、ＳＣ３スイッチドキャパシタＳ１、Ｓ２、Ｓ３スイッチドキャパシタ制御
信号Ｄ１、Ｄ２、Ｄ３階調制御信号Ｒフィードバック抵抗ＴＲａ、ＴＲｂＭＯＳトランジスタＶout 表示電圧

Claims

【特許請求の範囲】

【請求項１】多結晶シリコン上に液晶表示パネル部と、
該液晶表示パネル部を表示駆動する周辺回路とが一体的
に形成され、該周辺回路に設けられたデジタルドライバ
により、所定の表示電圧を選択的に出力し、前記液晶表
示パネル部を所定の階調数で表示駆動する周辺回路一体
型の液晶表示装置の駆動回路において、前記デジタルドライバは、少なくとも２つの基準電圧電
源と、該基準電圧電源間に接続された少なくとも１個以
上のスイッチドキャパシタと、前記スイッチドキャパシ
タの各々に対応して設けられ、前記階調制御信号に基づ
いて前記スイッチドキャパシタの動作を選択的に制御す
る選択制御手段と、を有する電圧セレクタ部を具備し、前記階調制御信号に基づいて選択された前記スイッチド
キャパシタにより、前記基準電圧電源から供給される電
圧を抵抗分割し、該分割された電圧を前記表示電圧とし
て出力することを特徴とする液晶表示装置の駆動回路。
【請求項２】前記スイッチドキャパシタは、前記２個以
上の基準電源電圧間に直列に接続された第１のトランジ
スタ及び第２のトランジスタと、該第１及び第２のトラ
ンジスタの接続点に接続された容量素子と、前記第２の
トランジスタと前記基準電圧電源との接続点に設けられ
た出力端子と、を有し、前記第１のトランジスタのゲートには、前記選択制御手
段を介して所定のスイッチドキャパシタ制御信号が直接
印加され、前記第２のトランジスタのゲートには、前記
スイッチドキャパシタ制御信号の反転信号が印加されて
いることを特徴とする請求項１記載の液晶表示装置の駆
動回路。
【請求項３】前記電圧セレクタ部は、複数の前記スイッ
チドキャパシタを有し、前記選択制御手段を介して該複数のスイッチドキャパシ
タの各々に印加される前記スイッチドキャパシタ制御信
号の周波数を、相互に重み付けしたことを特徴とする請
求項２記載の液晶表示装置の駆動回路。
【請求項４】前記スイッチドキャパシタ制御信号の周波
数は、相互に前記重み付けを保持しつつ、前記液晶表示
パネル部の表示駆動における１水平走査周期内で可変に
設定されることを特徴とする請求項３記載の液晶表示装
置の駆動回路。
【請求項５】前記電圧セレクタ部は、複数の前記スイッ
チドキャパシタを有し、前記スイッチドキャパシタに設けられた前記容量素子の
容量を、相互に重み付けをしたことを特徴とする請求項
２記載の液晶表示装置の駆動回路。
【請求項６】前記スイッチドキャパシタに設けられた前
記第１及び第２のトランジスタが、マルチゲートトラン
ジスタであることを特徴とする請求項２、３、４又は５
記載の液晶表示装置の駆動回路。