JPH11296253A - バッテリ・バックアップ・クロックを駆動する方法及び装置 - Google Patents
バッテリ・バックアップ・クロックを駆動する方法及び装置Info
- Publication number
- JPH11296253A JPH11296253A JP11035319A JP3531999A JPH11296253A JP H11296253 A JPH11296253 A JP H11296253A JP 11035319 A JP11035319 A JP 11035319A JP 3531999 A JP3531999 A JP 3531999A JP H11296253 A JPH11296253 A JP H11296253A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- frequency
- oscillator
- circuit
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/06—Clock generators producing several clock signals
-
- G—PHYSICS
- G04—HOROLOGY
- G04G—ELECTRONIC TIME-PIECES
- G04G19/00—Electric power supply circuits specially adapted for use in electronic time-pieces
- G04G19/10—Arrangements for supplying back-up power
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/14—Time supervision arrangements, e.g. real time clock
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Power Sources (AREA)
- Electric Clocks (AREA)
Abstract
(57)【要約】
【課題】 コンピュータ・システムがパワーダウンされ
る間に、バッテリ・バックアップ・クロックを駆動する
方法及びシステムを提供することである。 【解決手段】 本発明は補助電源ＶＡＵＸを使用し、マ
イクロプロセッサ・バス発振器にパワー供給する。マイ
クロプロセッサ・バス発振器は、通常、高周波且つ高精
度の発振器である。マイクロプロセッサ・バス発振器
は、コンピュータ・システムがパワーダウンされる間、
動作し続けるが、壁に取り付けられたコンセントに接続
される。従って、これはバッテリ・バックアップ・クロ
ック入力を駆動するための、正確な時間基準を合成する
ために使用され得る。マイクロコントローラ、ＰＡＬま
たは他のこうした回路が、マイクロプロセッサ・バス発
振器からの高周波信号を、バッテリ・バックアップ・ク
ロックにとって好適な周波数に変換するために使用され
る。
る間に、バッテリ・バックアップ・クロックを駆動する
方法及びシステムを提供することである。 【解決手段】 本発明は補助電源ＶＡＵＸを使用し、マ
イクロプロセッサ・バス発振器にパワー供給する。マイ
クロプロセッサ・バス発振器は、通常、高周波且つ高精
度の発振器である。マイクロプロセッサ・バス発振器
は、コンピュータ・システムがパワーダウンされる間、
動作し続けるが、壁に取り付けられたコンセントに接続
される。従って、これはバッテリ・バックアップ・クロ
ック入力を駆動するための、正確な時間基準を合成する
ために使用され得る。マイクロコントローラ、ＰＡＬま
たは他のこうした回路が、マイクロプロセッサ・バス発
振器からの高周波信号を、バッテリ・バックアップ・ク
ロックにとって好適な周波数に変換するために使用され
る。
Description
【０００１】
【発明の属する技術分野】本発明はコンピュータ・シス
テムにおける計算時間に関して、特に、システムがパワ
ーダウンすなわち、電源が切られている間に、バッテリ
・バックアップ・クロックを駆動する方法及び装置に関
する。
テムにおける計算時間に関して、特に、システムがパワ
ーダウンすなわち、電源が切られている間に、バッテリ
・バックアップ・クロックを駆動する方法及び装置に関
する。
【０００２】
【従来の技術】多くのコンピュータ・システムでは、マ
イクロプロセッサにより内部的に実時間が計算される。
高度に正確なマイクロプロセッサ・バス発振器が、クロ
ック源として作用する。例えば、１４．３ＭＨｚの発振
器がクロック源として作用する場合、１秒につき１４３
０００００刻み（すなわちサイクル）を生成する。クロ
ック刻みは高速カウンタ（すなわち減分器）またはシス
テム・リアル・タイム・クロック（ＲＴＣ）内で累積さ
れる。実時間が減分器の値及び既知の発振周波数の関数
として計算される。例えば、減分器が時刻１に３百万刻
みの値を有し、時刻２に２百万刻みの値を有する場合、
時刻１と時刻２の間に、０．０６９９秒（＝（３百万−
２百万）／１４．３百万）が経過したと判断される。マ
イクロプロセッサ・バス発振器の周波数は、所与の温度
及び電圧範囲に渡り指定される。このことは、マイクロ
プロセッサ・バス発振器の周波数が、所与の温度及び電
圧範囲に渡り指定範囲内に留まることを意味する。
イクロプロセッサにより内部的に実時間が計算される。
高度に正確なマイクロプロセッサ・バス発振器が、クロ
ック源として作用する。例えば、１４．３ＭＨｚの発振
器がクロック源として作用する場合、１秒につき１４３
０００００刻み（すなわちサイクル）を生成する。クロ
ック刻みは高速カウンタ（すなわち減分器）またはシス
テム・リアル・タイム・クロック（ＲＴＣ）内で累積さ
れる。実時間が減分器の値及び既知の発振周波数の関数
として計算される。例えば、減分器が時刻１に３百万刻
みの値を有し、時刻２に２百万刻みの値を有する場合、
時刻１と時刻２の間に、０．０６９９秒（＝（３百万−
２百万）／１４．３百万）が経過したと判断される。マ
イクロプロセッサ・バス発振器の周波数は、所与の温度
及び電圧範囲に渡り指定される。このことは、マイクロ
プロセッサ・バス発振器の周波数が、所与の温度及び電
圧範囲に渡り指定範囲内に留まることを意味する。
【０００３】コンピュータ・システムがパワーダウンさ
れるとき、システムＲＴＣ値がバッテリ・バックアップ
ＲＴＣに保管されなければならない。バッテリ・バック
アップＲＴＣは低消費電力回路であり、通常、３２７６
８Ｈｚ（３２ＫＨｚ）の時間基準で動作する。コンピュ
ータ・システムがパワーダウンされる間、時間が計算さ
れ、バッテリ・バックアップＲＴＣに保管される。しか
しながら、バッテリ・バックアップＲＴＣは、システム
ＲＴＣほど正確ではない。これはバッテリ・バックアッ
プＲＴＣを駆動する３２ＫＨｚの発振器の周波数が、温
度の関数として多大に変化するからである。典型的な誤
差マージンは−０．０４ｘ（デルタＴ）ｘ（デルタＴ）
であり、ここでデルタＴは２５℃の公称温度からの偏差
である。従って、３２ＫＨｚの発振器が逆放物線関数に
従う温度係数を有し、温度が２５℃から変化するほど、
バッテリ・バックアップＲＴＣがゆっくり動作する。
れるとき、システムＲＴＣ値がバッテリ・バックアップ
ＲＴＣに保管されなければならない。バッテリ・バック
アップＲＴＣは低消費電力回路であり、通常、３２７６
８Ｈｚ（３２ＫＨｚ）の時間基準で動作する。コンピュ
ータ・システムがパワーダウンされる間、時間が計算さ
れ、バッテリ・バックアップＲＴＣに保管される。しか
しながら、バッテリ・バックアップＲＴＣは、システム
ＲＴＣほど正確ではない。これはバッテリ・バックアッ
プＲＴＣを駆動する３２ＫＨｚの発振器の周波数が、温
度の関数として多大に変化するからである。典型的な誤
差マージンは−０．０４ｘ（デルタＴ）ｘ（デルタＴ）
であり、ここでデルタＴは２５℃の公称温度からの偏差
である。従って、３２ＫＨｚの発振器が逆放物線関数に
従う温度係数を有し、温度が２５℃から変化するほど、
バッテリ・バックアップＲＴＣがゆっくり動作する。
【０００４】パワーがコンピュータに回復されると、バ
ッテリ・バックアップＲＴＣがシステムＲＴＣにコピー
され、マイクロプロセッサの減分器が再度実時間を追跡
する。しかしながら、コンピュータがパワーオンすると
き、コンピュータがパワーオフの間に累積された誤差
が、システムＲＴＣにより継承される。この問題を扱う
従来の方法は、システムがパワーダウンされるとき、温
度補正された３２ＫＨｚの発振器を用いて、バッテリ・
バックアップ・クロックを駆動する。しかしながら、温
度補正された発振器は高価であり、通常、バッテリ動作
には適さない。
ッテリ・バックアップＲＴＣがシステムＲＴＣにコピー
され、マイクロプロセッサの減分器が再度実時間を追跡
する。しかしながら、コンピュータがパワーオンすると
き、コンピュータがパワーオフの間に累積された誤差
が、システムＲＴＣにより継承される。この問題を扱う
従来の方法は、システムがパワーダウンされるとき、温
度補正された３２ＫＨｚの発振器を用いて、バッテリ・
バックアップ・クロックを駆動する。しかしながら、温
度補正された発振器は高価であり、通常、バッテリ動作
には適さない。
【０００５】
【発明が解決しようとする課題】従って、コンピュータ
・システムがパワーダウンされる間に、バッテリ・バッ
クアップＲＴＣを駆動する安価な方法及び装置を有する
ことが望まれる。また、システムがパワーダウンされる
間に、バッテリ・バックアップ・クロックにより正確な
計時を保証し、システムがパワーオンされるとき、シス
テムＲＴＣにより継承されるタイミング誤差を最小化す
ることが望まれる。
・システムがパワーダウンされる間に、バッテリ・バッ
クアップＲＴＣを駆動する安価な方法及び装置を有する
ことが望まれる。また、システムがパワーダウンされる
間に、バッテリ・バックアップ・クロックにより正確な
計時を保証し、システムがパワーオンされるとき、シス
テムＲＴＣにより継承されるタイミング誤差を最小化す
ることが望まれる。
【０００６】
【課題を解決するための手段】従って、本発明は、コン
ピュータ・システムがパワーダウンされる間に、バッテ
リ・バックアップ・クロックを駆動する方法及びシステ
ムを提供する。本発明は補助電源ＶＡＵＸを用いて、マ
イクロプロセッサ・バス発振器にパワー供給する。マイ
クロプロセッサ・バス発振器は、通常、高周波且つ高精
度の発振器である。マイクロプロセッサ・バス発振器
は、コンピュータ・システムがパワーダウンされる間動
作し続けるが、壁に取り付けられたコンセントに接続さ
れる。従って、これはバッテリ・バックアップ・クロッ
ク入力を駆動するための、正確な時間基準を合成するた
めに使用され得る。マイクロコントローラ、ＰＡＬまた
は他のこうした回路が、マイクロプロセッサ・バス発振
器からの高周波信号を、バッテリ・バックアップ・クロ
ックにとって好適な周波数に変換するために使用され
る。
ピュータ・システムがパワーダウンされる間に、バッテ
リ・バックアップ・クロックを駆動する方法及びシステ
ムを提供する。本発明は補助電源ＶＡＵＸを用いて、マ
イクロプロセッサ・バス発振器にパワー供給する。マイ
クロプロセッサ・バス発振器は、通常、高周波且つ高精
度の発振器である。マイクロプロセッサ・バス発振器
は、コンピュータ・システムがパワーダウンされる間動
作し続けるが、壁に取り付けられたコンセントに接続さ
れる。従って、これはバッテリ・バックアップ・クロッ
ク入力を駆動するための、正確な時間基準を合成するた
めに使用され得る。マイクロコントローラ、ＰＡＬまた
は他のこうした回路が、マイクロプロセッサ・バス発振
器からの高周波信号を、バッテリ・バックアップ・クロ
ックにとって好適な周波数に変換するために使用され
る。
【０００７】本発明の１つの利点は、単一の発振器が通
常動作の計時のために使用されることである。システム
が移動されたり、または主パワーが故障の時だけ、バッ
テリ・バックアップ水晶発振器が計時のために使用され
る。本発明の別の利点は、システムがオフされ、再度オ
ンされることによるタイミング誤差が最小化されること
である。
常動作の計時のために使用されることである。システム
が移動されたり、または主パワーが故障の時だけ、バッ
テリ・バックアップ水晶発振器が計時のために使用され
る。本発明の別の利点は、システムがオフされ、再度オ
ンされることによるタイミング誤差が最小化されること
である。
【０００８】
【発明の実施の形態】多くのコンピュータ・システムが
通常、ＶＡＵＸと呼ばれる補助電源を有し、これは壁に
取り付けられた主コンセントに接続され、コンピュータ
・システムがオフされる間、システムにパワーを供給し
続ける。補助電源はしばしば、パワー管理ユニットまた
は保守プロセッサにパワー供給するために使用される。
本発明はＶＡＵＸを用いて、マイクロプロセッサ・バス
発振器にパワー供給し、発振器は従って、コンピュータ
・システムがコンセントに接続される間、動作し続け
る。マイクロプロセッサ・バス発振器は通常、高周波且
つ高精度の発振器である。従って、これはバッテリ・バ
ックアップ・クロック入力を駆動するための、正確な時
間基準を合成するために使用され得る。本発明の１つの
利点は、単一の発振器が通常動作の計時のために使用さ
れることである。システムが移動されたり、または主パ
ワーが故障の時だけ、バッテリ・バックアップ水晶発振
器が計時のために使用される。コンピュータ・システム
がパワーダウンされるとき、実時間値（すなわち日付及
び時刻）がバックアップ・クロックにコピーされる。コ
ンピュータ・システムがパワーアップされるとき、シス
テム初期化の一部として、実時間値がバックアップ・ク
ロックからマイクロプロセッサのリアル・タイム・クロ
ックにコピーされる。
通常、ＶＡＵＸと呼ばれる補助電源を有し、これは壁に
取り付けられた主コンセントに接続され、コンピュータ
・システムがオフされる間、システムにパワーを供給し
続ける。補助電源はしばしば、パワー管理ユニットまた
は保守プロセッサにパワー供給するために使用される。
本発明はＶＡＵＸを用いて、マイクロプロセッサ・バス
発振器にパワー供給し、発振器は従って、コンピュータ
・システムがコンセントに接続される間、動作し続け
る。マイクロプロセッサ・バス発振器は通常、高周波且
つ高精度の発振器である。従って、これはバッテリ・バ
ックアップ・クロック入力を駆動するための、正確な時
間基準を合成するために使用され得る。本発明の１つの
利点は、単一の発振器が通常動作の計時のために使用さ
れることである。システムが移動されたり、または主パ
ワーが故障の時だけ、バッテリ・バックアップ水晶発振
器が計時のために使用される。コンピュータ・システム
がパワーダウンされるとき、実時間値（すなわち日付及
び時刻）がバックアップ・クロックにコピーされる。コ
ンピュータ・システムがパワーアップされるとき、シス
テム初期化の一部として、実時間値がバックアップ・ク
ロックからマイクロプロセッサのリアル・タイム・クロ
ックにコピーされる。
【０００９】図１を参照しながら、本発明の実施例につ
いて述べることにする。図１に示されるように、ＶＡＵ
Ｘ１０が、高周波且つ高精度のマイクロプロセッサ・バ
ス発振器１２にパワー供給するために使用される。図示
の実施例では、発振器１２が１４．３ＭＨｚの発振器で
あり、その周波数はその動作温度及び電圧範囲に渡り、
±１０ｐｐｍ（parts per million）として指定され
る。発振器１２はマイクロプロセッサＲＴＣを駆動す
る。図１に示されるように、発振器１２からの信号１３
がバッファ１４に入力される。"パワー良好（Power goo
d）"信号１６は、電源出力が安定であり、指定範囲内に
あることを示す、電源（図示せず）からの標識である。
バッファ１４からの信号１８は、フェーズ・ロックド・
ループ（ＰＬＬ）・マイクロプロセッサ・クロック発生
器２０に入力される。クロック信号２２がマイクロプロ
セッサ２６内の減分器２４に入力され、これがシステム
がパワーアップされるとき、クロック刻みを累積し、実
時間すなわち日付及び時刻を計算する。
いて述べることにする。図１に示されるように、ＶＡＵ
Ｘ１０が、高周波且つ高精度のマイクロプロセッサ・バ
ス発振器１２にパワー供給するために使用される。図示
の実施例では、発振器１２が１４．３ＭＨｚの発振器で
あり、その周波数はその動作温度及び電圧範囲に渡り、
±１０ｐｐｍ（parts per million）として指定され
る。発振器１２はマイクロプロセッサＲＴＣを駆動す
る。図１に示されるように、発振器１２からの信号１３
がバッファ１４に入力される。"パワー良好（Power goo
d）"信号１６は、電源出力が安定であり、指定範囲内に
あることを示す、電源（図示せず）からの標識である。
バッファ１４からの信号１８は、フェーズ・ロックド・
ループ（ＰＬＬ）・マイクロプロセッサ・クロック発生
器２０に入力される。クロック信号２２がマイクロプロ
セッサ２６内の減分器２４に入力され、これがシステム
がパワーアップされるとき、クロック刻みを累積し、実
時間すなわち日付及び時刻を計算する。
【００１０】発振器１２からの信号１３は、回路７５０
にも入力される。図示の実施例では、回路７５０はマイ
クロコントローラであり、アセンブリ言語を用いてプロ
グラムされる。当業者であれば、回路７５０の論理を実
現するために、任意の数の回路が使用され得ることが理
解できよう。回路７５０は、発振器１２からの１４．３
ＭＨｚ入力を使用し、３２ＫＨｚ時間基準３２７６８＿
Ａを合成する。ここで３２ＫＨｚ時間基準３２７６８＿
Ａは、時間平均として３２ＫＨｚであればよい。例え
ば、図示の実施例では、３２７６８＿Ａのある瞬間の周
波数は３２ＫＨｚよりも大きかったり、または小さかっ
たりするが、１秒間隔においては、平均周波数は３２Ｋ
Ｈｚに近づく。図示の実施例では、回路７５０が特定の
期間、一連の命令（大抵は"ノー・オペランド"（すなわ
ちｎｏｐ）命令）を実行することにより、発振器１２か
らの１４．３ＭＨｚ入力を、３２７６８＿Ａの３２ＫＨ
ｚ出力に変換する。命令は１４．３ＭＨｚの周波数で実
行される。適切な時点において（すなわち指定サイクル
数が経過した後）、３２７６８＿Ａがパルス出力される
（すなわち、ハイからロウに、またはその逆に切り替わ
る）。従って、３２ＫＨｚ周波数が生成され、マルチプ
レクサ３０に入力される。或いは、異なるタイミング・
ループを呼び出すことにより、複数の入力周波数が適応
化され、一定の３２ＫＨｚ出力を生成してもよい。
にも入力される。図示の実施例では、回路７５０はマイ
クロコントローラであり、アセンブリ言語を用いてプロ
グラムされる。当業者であれば、回路７５０の論理を実
現するために、任意の数の回路が使用され得ることが理
解できよう。回路７５０は、発振器１２からの１４．３
ＭＨｚ入力を使用し、３２ＫＨｚ時間基準３２７６８＿
Ａを合成する。ここで３２ＫＨｚ時間基準３２７６８＿
Ａは、時間平均として３２ＫＨｚであればよい。例え
ば、図示の実施例では、３２７６８＿Ａのある瞬間の周
波数は３２ＫＨｚよりも大きかったり、または小さかっ
たりするが、１秒間隔においては、平均周波数は３２Ｋ
Ｈｚに近づく。図示の実施例では、回路７５０が特定の
期間、一連の命令（大抵は"ノー・オペランド"（すなわ
ちｎｏｐ）命令）を実行することにより、発振器１２か
らの１４．３ＭＨｚ入力を、３２７６８＿Ａの３２ＫＨ
ｚ出力に変換する。命令は１４．３ＭＨｚの周波数で実
行される。適切な時点において（すなわち指定サイクル
数が経過した後）、３２７６８＿Ａがパルス出力される
（すなわち、ハイからロウに、またはその逆に切り替わ
る）。従って、３２ＫＨｚ周波数が生成され、マルチプ
レクサ３０に入力される。或いは、異なるタイミング・
ループを呼び出すことにより、複数の入力周波数が適応
化され、一定の３２ＫＨｚ出力を生成してもよい。
【００１１】３２ＫＨｚ発振器３２はまた、入力信号３
４をマルチプレクサ３０に供給する。ここで発振器３２
は入力ＮＶＲＡＭＶcc３６により示されるように、バッ
テリ（図示せず）によりパワー供給される。回路７５０
は、ＶＡＵＸ１０が使用可能か否かを判断するためにオ
ン／オフ回路３８をモニタし、信号４２をマルチプレク
サ３０に送る。信号４２は回路７５０から出力され、３
２７６８＿Ａまたは入力信号３４のいずれが、バッテリ
・バックアップ・クロック回路３０８を駆動するために
使用されるかを決定する。回路３０８はバッテリ（Ｖba
t及びＶcc）によりパワー供給され、従ってＶＡＵＸ１
０が使用可能でないときも動作し続ける。電界効果トラ
ンジスタ（ＦＥＴ）入力比較器４４は、マルチプレクサ
３０を３２７６８＿Ａと発振器３２からの信号３４との
間で、同期式に切り替えるために、回路７５０が３２Ｋ
Ｈｚ発振器３２をモニタすることを可能にする。システ
ムがプラグを抜かれるか、主パワーが故障すると、オン
／オフ回路３８がＶＡＵＸ１０がしきい値電圧以下に低
下したことを検出し、回路７５０は発振器３２が３２Ｋ
Ｈｚ信号を提供すべきであると判断する。その結果、発
振器３２が動作周波数を制御することを可能にする。
４をマルチプレクサ３０に供給する。ここで発振器３２
は入力ＮＶＲＡＭＶcc３６により示されるように、バッ
テリ（図示せず）によりパワー供給される。回路７５０
は、ＶＡＵＸ１０が使用可能か否かを判断するためにオ
ン／オフ回路３８をモニタし、信号４２をマルチプレク
サ３０に送る。信号４２は回路７５０から出力され、３
２７６８＿Ａまたは入力信号３４のいずれが、バッテリ
・バックアップ・クロック回路３０８を駆動するために
使用されるかを決定する。回路３０８はバッテリ（Ｖba
t及びＶcc）によりパワー供給され、従ってＶＡＵＸ１
０が使用可能でないときも動作し続ける。電界効果トラ
ンジスタ（ＦＥＴ）入力比較器４４は、マルチプレクサ
３０を３２７６８＿Ａと発振器３２からの信号３４との
間で、同期式に切り替えるために、回路７５０が３２Ｋ
Ｈｚ発振器３２をモニタすることを可能にする。システ
ムがプラグを抜かれるか、主パワーが故障すると、オン
／オフ回路３８がＶＡＵＸ１０がしきい値電圧以下に低
下したことを検出し、回路７５０は発振器３２が３２Ｋ
Ｈｚ信号を提供すべきであると判断する。その結果、発
振器３２が動作周波数を制御することを可能にする。
【００１２】システムが再度プラグ挿入されるか、主パ
ワーが回復されると、バッテリ・バックアップＲＴＣ３
０８が、再度３２７６８＿Ａを時間基準として使用す
る。オン／オフ・スイッチ３８がしきい値電圧より高い
ＶＡＵＸ１０を検出すると、回路７５０が再度３２７６
８＿Ａが使用され得ることを判断する。回路７５０は比
較器４４により出力される同期信号５４をモニタするこ
とにより、マルチプレクサ３０を同期式に切り替える。
同期信号５４がロウであると判定されると、回路７５０
は３２７６８＿Ａサイクルを信号３２７６８＿Ａのロウ
状態から開始し、マルチプレクサ３０を切り替え、信号
３２７６８＿Ａを選択する。
ワーが回復されると、バッテリ・バックアップＲＴＣ３
０８が、再度３２７６８＿Ａを時間基準として使用す
る。オン／オフ・スイッチ３８がしきい値電圧より高い
ＶＡＵＸ１０を検出すると、回路７５０が再度３２７６
８＿Ａが使用され得ることを判断する。回路７５０は比
較器４４により出力される同期信号５４をモニタするこ
とにより、マルチプレクサ３０を同期式に切り替える。
同期信号５４がロウであると判定されると、回路７５０
は３２７６８＿Ａサイクルを信号３２７６８＿Ａのロウ
状態から開始し、マルチプレクサ３０を切り替え、信号
３２７６８＿Ａを選択する。
【００１３】図２を参照すると、本発明の別の実施例が
示される。図２に示されるように、ＶＡＵＸ１０が１
４．３ＭＨｚの発振器１２にパワー供給し、これが図１
に関連して前述したように、マイクロプロセッサ・クロ
ック発生器２０を駆動する。発振器１２からの信号１３
は、ＰＡＬ（プログラマブル・アレイ論理）８５０にも
入力される。ＰＡＬ８５０は、１４．３ＭＨｚ入力周波
数を３２ＫＨｚ出力周波数３２７６８＿Ａに変換するよ
うにプログラムされる。スイッチ４６がオン／オフ回路
４８により制御され、ＶＡＵＸの遷移の間に、３２７６
８＿Ａ信号を分離するために使用される。スイッチ５０
は、一旦ＶＡＵＸ１０が安定化すると、３２７６８＿Ａ
信号をバッテリ・バックアップ・クロック回路３０８に
接続するために使用される。
示される。図２に示されるように、ＶＡＵＸ１０が１
４．３ＭＨｚの発振器１２にパワー供給し、これが図１
に関連して前述したように、マイクロプロセッサ・クロ
ック発生器２０を駆動する。発振器１２からの信号１３
は、ＰＡＬ（プログラマブル・アレイ論理）８５０にも
入力される。ＰＡＬ８５０は、１４．３ＭＨｚ入力周波
数を３２ＫＨｚ出力周波数３２７６８＿Ａに変換するよ
うにプログラムされる。スイッチ４６がオン／オフ回路
４８により制御され、ＶＡＵＸの遷移の間に、３２７６
８＿Ａ信号を分離するために使用される。スイッチ５０
は、一旦ＶＡＵＸ１０が安定化すると、３２７６８＿Ａ
信号をバッテリ・バックアップ・クロック回路３０８に
接続するために使用される。
【００１４】システムがプラグを抜かれるか、主パワー
が故障すると、オン／オフ回路４８がＶＡＵＸ１０がし
きい値電圧以下に低下したことを検出し、スイッチ４６
を開く。これによりクリスタル５２が動作周波数を制御
する。図示の実施例では、クリスタル５２は３２ＫＨｚ
のクリスタルである。発振器（図示せず）が回路３０８
内に統合され、クリスタル５２により駆動される。クリ
スタル５２により駆動される発振器の周波数と３２７６
８＿Ａとは近いが、正確に同一ではない。発振器はその
周波数が共振周波数になるまで微調整をする。換言する
と、スイッチ４６及びスイッチ５０の両方が閉じられる
と、信号３２７６８＿Ａが回路３０８のＸ１入力を駆動
する。スイッチ４６またはスイッチ５０のいずれか（ま
たは両方）が開かれる場合、回路３０８内の発振器はク
リスタル５２のクリスタル周波数に順応する。
が故障すると、オン／オフ回路４８がＶＡＵＸ１０がし
きい値電圧以下に低下したことを検出し、スイッチ４６
を開く。これによりクリスタル５２が動作周波数を制御
する。図示の実施例では、クリスタル５２は３２ＫＨｚ
のクリスタルである。発振器（図示せず）が回路３０８
内に統合され、クリスタル５２により駆動される。クリ
スタル５２により駆動される発振器の周波数と３２７６
８＿Ａとは近いが、正確に同一ではない。発振器はその
周波数が共振周波数になるまで微調整をする。換言する
と、スイッチ４６及びスイッチ５０の両方が閉じられる
と、信号３２７６８＿Ａが回路３０８のＸ１入力を駆動
する。スイッチ４６またはスイッチ５０のいずれか（ま
たは両方）が開かれる場合、回路３０８内の発振器はク
リスタル５２のクリスタル周波数に順応する。
【００１５】システムが再度プラグ挿入されるか、主パ
ワーが回復されると、バッテリ・バックアップＲＴＣ３
０８が再度３２７６８＿Ａを時間基準として使用する。
ＰＡＬ８５０は、比較器４４からの出力信号５４をモニ
タする論理回路を含む。ＶＡＵＸ１０が使用可能になる
と、クリスタル５２への同期接続が形成される。比較器
４４はＰＡＬ８５０が同期信号５４をモニタすることを
可能にする。同期信号５４がロウであると判定される
と、ＰＡＬ８５０は３２７６８＿Ａサイクルを信号３２
７６８＿Ａのロウ状態から開始し、スイッチ５０を閉じ
る。一旦３２７６８＿Ａ信号がＲＴＣ回路３０８の入力
Ｘ１に接続されると、ＲＴＣ回路は３２７６８＿Ａ信号
を時間基準として用いて、再度動作を開始する。
ワーが回復されると、バッテリ・バックアップＲＴＣ３
０８が再度３２７６８＿Ａを時間基準として使用する。
ＰＡＬ８５０は、比較器４４からの出力信号５４をモニ
タする論理回路を含む。ＶＡＵＸ１０が使用可能になる
と、クリスタル５２への同期接続が形成される。比較器
４４はＰＡＬ８５０が同期信号５４をモニタすることを
可能にする。同期信号５４がロウであると判定される
と、ＰＡＬ８５０は３２７６８＿Ａサイクルを信号３２
７６８＿Ａのロウ状態から開始し、スイッチ５０を閉じ
る。一旦３２７６８＿Ａ信号がＲＴＣ回路３０８の入力
Ｘ１に接続されると、ＲＴＣ回路は３２７６８＿Ａ信号
を時間基準として用いて、再度動作を開始する。
【００１６】まとめとして、本発明の構成に関して以下
の事項を開示する。
の事項を開示する。
【００１７】（１）コンピュータ・システムにおいて経
過時間を計算する方法であって、コンピュータ・システ
ムがパワーダウンされるときに、動作状態を維持する電
力源からパワーを受け取る第１の発振器により生成さ
れ、第１の周波数を有する第１の信号を、プロセッサ・
クロックに提供するステップと、前記第１の信号を第２
の周波数を有する第２の信号に変換するステップと、前
記第２の信号をバックアップ・クロックに提供するステ
ップとを含む、方法。 （２）前記電力源が使用不能であることが検出されると
き、第２の発振器により生成され、前記第２の周波数に
実質的に等価な第３の周波数を有する第３の信号を、前
記バックアップ・クロックに提供するステップを含む、
前記（１）記載の方法。 （３）前記第２の発振器がバッテリによりパワー供給さ
れる、前記（２）記載の方法。 （４）前記第３の信号をバックアップ・クロックに提供
するステップが、前記電力源が使用不能であることが検
出されるとき、前記第２の信号から前記第３の信号に遷
移するステップを含む、前記（２）記載の方法。 （５）前記電力源が使用可能であることが検出されると
き、前記第３の信号から前記第２の信号に遷移するステ
ップを含む、前記（４）記載の方法。 （６）コンピュータ・システムにおいて経過時間を計算
する方法であって、プロセッサ、第１の発振器、及び周
波数変換器に主電源によりパワー供給するステップと、
前記第１の発振器により、第１の周波数を有する第１の
信号を生成するステップと、前記プロセッサがパワーア
ップされる間、前記プロセッサにより日付及び時刻を生
成するステップと、前記第１の信号に応答して、前記周
波数変換器により第２の周波数を有する第２の信号を生
成するステップと、バックアップ電源により、第２の発
振器及びバックアップ・クロックにパワー供給するステ
ップと、前記第２の発振器により、前記第２の周波数に
実質的に等価な第３の周波数を有する第３の信号を生成
するステップと、前記コンピュータ・システムがパワー
ダウンされ、前記主電源が使用可能なとき、前記第２の
信号に応答して、前記バックアップ・クロックにより日
付及び時刻を生成するステップと、前記コンピュータ・
システムがパワーダウンされ、前記主電源が使用可能で
ないとき、前記第３の信号に応答して、前記バックアッ
プ・クロックにより日付及び時刻を生成するステップと
を含む、方法。 （７）コンピュータ・システムにおいて経過時間を計算
する回路であって、前記コンピュータ・システムがパワ
ーダウンされるとき、動作状態を維持する電力源と、前
記電力源によりパワー供給され、第１の周波数で動作す
る第１の発振器と、前記第１の発振器からの第１の信号
により駆動される第１のクロックと、前記第１の信号を
第２の周波数を有する第２の信号に変換する手段と、前
記第２の信号により駆動されるバックアップ・クロック
とを含む、回路。 （８）バッテリによりパワー供給され、前記第２の周波
数に実質的に等価な第３の周波数で動作する第２の発振
器を含む、前記（７）記載の回路。 （９）前記電力源が使用不能であることを判断する手段
と、前記第２の発振器により生成される第３の信号によ
り、前記バックアップ・クロックを駆動する手段とを含
む、前記（８）記載の回路。 （１０）前記第３の信号によりバックアップ・クロック
を駆動する手段が、前記第２の信号から前記第３の信号
に遷移する手段を含む、前記（９）記載の回路。 （１１）前記電力源が使用可能であることを判断する手
段と、前記第３の信号から前記第２の信号に遷移して、
前記バックアップ・クロックを駆動する手段とを含む、
前記（１０）記載の回路。 （１２）前記第１の信号から前記第２の信号に変換する
手段がマイクロコントローラを含む、前記（７）記載の
回路。 （１３）前記第１の信号から前記第２の信号に変換する
手段がプログラマブル・アレイ論理回路を含む、前記
（７）記載の回路。 （１４）主電源によりパワー供給されるプロセッサと、
第１の発振器と、周波数変換器とを含むコンピュータ・
システムにおいて、経過時間を計算する回路であって、
前記第１の発振器により、第１の周波数を有する第１の
信号を生成する手段と、前記プロセッサがパワーアップ
される間、前記プロセッサにより日付及び時刻を生成す
る手段と、前記第１の信号に応答して、前記周波数変換
器により第２の周波数を有する第２の信号を生成する手
段と、バックアップ電源により、第２の発振器及びバッ
クアップ・クロックにパワー供給する手段と、前記第２
の発振器により、前記第２の周波数に実質的に等価な第
３の周波数を有する第３の信号を生成する手段と、前記
コンピュータ・システムがパワーダウンされ、前記主電
源が使用可能なとき、前記第２の信号に応答して、前記
バックアップ・クロックにより日付及び時刻を生成する
手段と、前記コンピュータ・システムがパワーダウンさ
れ、前記主電源が使用可能でないとき、前記第３の信号
に応答して、前記バックアップ・クロックにより日付及
び時刻を生成する手段とを含む、回路。
過時間を計算する方法であって、コンピュータ・システ
ムがパワーダウンされるときに、動作状態を維持する電
力源からパワーを受け取る第１の発振器により生成さ
れ、第１の周波数を有する第１の信号を、プロセッサ・
クロックに提供するステップと、前記第１の信号を第２
の周波数を有する第２の信号に変換するステップと、前
記第２の信号をバックアップ・クロックに提供するステ
ップとを含む、方法。 （２）前記電力源が使用不能であることが検出されると
き、第２の発振器により生成され、前記第２の周波数に
実質的に等価な第３の周波数を有する第３の信号を、前
記バックアップ・クロックに提供するステップを含む、
前記（１）記載の方法。 （３）前記第２の発振器がバッテリによりパワー供給さ
れる、前記（２）記載の方法。 （４）前記第３の信号をバックアップ・クロックに提供
するステップが、前記電力源が使用不能であることが検
出されるとき、前記第２の信号から前記第３の信号に遷
移するステップを含む、前記（２）記載の方法。 （５）前記電力源が使用可能であることが検出されると
き、前記第３の信号から前記第２の信号に遷移するステ
ップを含む、前記（４）記載の方法。 （６）コンピュータ・システムにおいて経過時間を計算
する方法であって、プロセッサ、第１の発振器、及び周
波数変換器に主電源によりパワー供給するステップと、
前記第１の発振器により、第１の周波数を有する第１の
信号を生成するステップと、前記プロセッサがパワーア
ップされる間、前記プロセッサにより日付及び時刻を生
成するステップと、前記第１の信号に応答して、前記周
波数変換器により第２の周波数を有する第２の信号を生
成するステップと、バックアップ電源により、第２の発
振器及びバックアップ・クロックにパワー供給するステ
ップと、前記第２の発振器により、前記第２の周波数に
実質的に等価な第３の周波数を有する第３の信号を生成
するステップと、前記コンピュータ・システムがパワー
ダウンされ、前記主電源が使用可能なとき、前記第２の
信号に応答して、前記バックアップ・クロックにより日
付及び時刻を生成するステップと、前記コンピュータ・
システムがパワーダウンされ、前記主電源が使用可能で
ないとき、前記第３の信号に応答して、前記バックアッ
プ・クロックにより日付及び時刻を生成するステップと
を含む、方法。 （７）コンピュータ・システムにおいて経過時間を計算
する回路であって、前記コンピュータ・システムがパワ
ーダウンされるとき、動作状態を維持する電力源と、前
記電力源によりパワー供給され、第１の周波数で動作す
る第１の発振器と、前記第１の発振器からの第１の信号
により駆動される第１のクロックと、前記第１の信号を
第２の周波数を有する第２の信号に変換する手段と、前
記第２の信号により駆動されるバックアップ・クロック
とを含む、回路。 （８）バッテリによりパワー供給され、前記第２の周波
数に実質的に等価な第３の周波数で動作する第２の発振
器を含む、前記（７）記載の回路。 （９）前記電力源が使用不能であることを判断する手段
と、前記第２の発振器により生成される第３の信号によ
り、前記バックアップ・クロックを駆動する手段とを含
む、前記（８）記載の回路。 （１０）前記第３の信号によりバックアップ・クロック
を駆動する手段が、前記第２の信号から前記第３の信号
に遷移する手段を含む、前記（９）記載の回路。 （１１）前記電力源が使用可能であることを判断する手
段と、前記第３の信号から前記第２の信号に遷移して、
前記バックアップ・クロックを駆動する手段とを含む、
前記（１０）記載の回路。 （１２）前記第１の信号から前記第２の信号に変換する
手段がマイクロコントローラを含む、前記（７）記載の
回路。 （１３）前記第１の信号から前記第２の信号に変換する
手段がプログラマブル・アレイ論理回路を含む、前記
（７）記載の回路。 （１４）主電源によりパワー供給されるプロセッサと、
第１の発振器と、周波数変換器とを含むコンピュータ・
システムにおいて、経過時間を計算する回路であって、
前記第１の発振器により、第１の周波数を有する第１の
信号を生成する手段と、前記プロセッサがパワーアップ
される間、前記プロセッサにより日付及び時刻を生成す
る手段と、前記第１の信号に応答して、前記周波数変換
器により第２の周波数を有する第２の信号を生成する手
段と、バックアップ電源により、第２の発振器及びバッ
クアップ・クロックにパワー供給する手段と、前記第２
の発振器により、前記第２の周波数に実質的に等価な第
３の周波数を有する第３の信号を生成する手段と、前記
コンピュータ・システムがパワーダウンされ、前記主電
源が使用可能なとき、前記第２の信号に応答して、前記
バックアップ・クロックにより日付及び時刻を生成する
手段と、前記コンピュータ・システムがパワーダウンさ
れ、前記主電源が使用可能でないとき、前記第３の信号
に応答して、前記バックアップ・クロックにより日付及
び時刻を生成する手段とを含む、回路。
【図１】本発明の教示に従うマスタ／スレーブ時間基準
回路の実施例の回路図である。
回路の実施例の回路図である。
【図２】マスタ／スレーブ時間基準回路の別の実施例の
回路図である。
回路図である。
１０ ＶＡＵＸ １４ バッファ ２０ ＰＬＬマイクロプロセッサ・クロック発生器 ２４ 減分器 ２６ マイクロプロセッサ ３０ マルチプレクサ ３２ ３２ＫＨｚ発振器 ３８、４８ オン／オフ回路 ４４ 比較器 ４６、５０ スイッチ ３０８ バッテリ・バックアップ・クロック回路（ＲＴ
Ｃ） ７５０ マイクロコントローラ ８５０ ＰＡＬ
Ｃ） ７５０ マイクロコントローラ ８５０ ＰＡＬ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ロバート・クリストファー・ディクソン アメリカ合衆国78750、テキサス州オース ティン、ナンバー237、ストーンホロー・ ドライブ 11915 (72)発明者 クォン・フー・ファン アメリカ合衆国78750、テキサス州オース ティン、レイクウッド・ドライブ 7896
Claims (14)
- 【請求項１】コンピュータ・システムにおいて経過時間
を計算する方法であって、 コンピュータ・システムがパワーダウンされるときに、
動作状態を維持する電力源からパワーを受け取る第１の
発振器により生成され、第１の周波数を有する第１の信
号を、プロセッサ・クロックに提供するステップと、 前記第１の信号を第２の周波数を有する第２の信号に変
換するステップと、 前記第２の信号をバックアップ・クロックに提供するス
テップとを含む、方法。 - 【請求項２】前記電力源が使用不能であることが検出さ
れるとき、第２の発振器により生成され、前記第２の周
波数に実質的に等価な第３の周波数を有する第３の信号
を、前記バックアップ・クロックに提供するステップを
含む、請求項１記載の方法。 - 【請求項３】前記第２の発振器がバッテリによりパワー
供給される、請求項２記載の方法。 - 【請求項４】前記第３の信号をバックアップ・クロック
に提供するステップが、前記電力源が使用不能であるこ
とが検出されるとき、前記第２の信号から前記第３の信
号に遷移するステップを含む、請求項２記載の方法。 - 【請求項５】前記電力源が使用可能であることが検出さ
れるとき、前記第３の信号から前記第２の信号に遷移す
るステップを含む、請求項４記載の方法。 - 【請求項６】コンピュータ・システムにおいて経過時間
を計算する方法であって、 プロセッサ、第１の発振器、及び周波数変換器に主電源
によりパワー供給するステップと、 前記第１の発振器により、第１の周波数を有する第１の
信号を生成するステップと、 前記プロセッサがパワーアップされる間、前記プロセッ
サにより日付及び時刻を生成するステップと、 前記第１の信号に応答して、前記周波数変換器により第
２の周波数を有する第２の信号を生成するステップと、 バックアップ電源により、第２の発振器及びバックアッ
プ・クロックにパワー供給するステップと、 前記第２の発振器により、前記第２の周波数に実質的に
等価な第３の周波数を有する第３の信号を生成するステ
ップと、 前記コンピュータ・システムがパワーダウンされ、前記
主電源が使用可能なとき、前記第２の信号に応答して、
前記バックアップ・クロックにより日付及び時刻を生成
するステップと、 前記コンピュータ・システムがパワーダウンされ、前記
主電源が使用可能でないとき、前記第３の信号に応答し
て、前記バックアップ・クロックにより日付及び時刻を
生成するステップとを含む、方法。 - 【請求項７】コンピュータ・システムにおいて経過時間
を計算する回路であって、 前記コンピュータ・システムがパワーダウンされると
き、動作状態を維持する電力源と、 前記電力源によりパワー供給され、第１の周波数で動作
する第１の発振器と、 前記第１の発振器からの第１の信号により駆動される第
１のクロックと、 前記第１の信号を第２の周波数を有する第２の信号に変
換する手段と、 前記第２の信号により駆動されるバックアップ・クロッ
クとを含む、回路。 - 【請求項８】バッテリによりパワー供給され、前記第２
の周波数に実質的に等価な第３の周波数で動作する第２
の発振器を含む、請求項７記載の回路。 - 【請求項９】前記電力源が使用不能であることを判断す
る手段と、 前記第２の発振器により生成される第３の信号により、
前記バックアップ・クロックを駆動する手段とを含む、
請求項８記載の回路。 - 【請求項１０】前記第３の信号によりバックアップ・ク
ロックを駆動する手段が、前記第２の信号から前記第３
の信号に遷移する手段を含む、請求項９記載の回路。 - 【請求項１１】前記電力源が使用可能であることを判断
する手段と、 前記第３の信号から前記第２の信号に遷移して、前記バ
ックアップ・クロックを駆動する手段とを含む、請求項
１０記載の回路。 - 【請求項１２】前記第１の信号から前記第２の信号に変
換する手段がマイクロコントローラを含む、請求項７記
載の回路。 - 【請求項１３】前記第１の信号から前記第２の信号に変
換する手段がプログラマブル・アレイ論理回路を含む、
請求項７記載の回路。 - 【請求項１４】主電源によりパワー供給されるプロセッ
サと、第１の発振器と、周波数変換器とを含むコンピュ
ータ・システムにおいて、経過時間を計算する回路であ
って、 前記第１の発振器により、第１の周波数を有する第１の
信号を生成する手段と、 前記プロセッサがパワーアップされる間、前記プロセッ
サにより日付及び時刻を生成する手段と、 前記第１の信号に応答して、前記周波数変換器により第
２の周波数を有する第２の信号を生成する手段と、 バックアップ電源により、第２の発振器及びバックアッ
プ・クロックにパワー供給する手段と、 前記第２の発振器により、前記第２の周波数に実質的に
等価な第３の周波数を有する第３の信号を生成する手段
と、 前記コンピュータ・システムがパワーダウンされ、前記
主電源が使用可能なとき、前記第２の信号に応答して、
前記バックアップ・クロックにより日付及び時刻を生成
する手段と、 前記コンピュータ・システムがパワーダウンされ、前記
主電源が使用可能でないとき、前記第３の信号に応答し
て、前記バックアップ・クロックにより日付及び時刻を
生成する手段とを含む、回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/040,430 US6069850A (en) | 1998-03-18 | 1998-03-18 | Method and apparatus for driving a battery-backed up clock while a system is powered-down |
| US09/040430 | 1998-03-18 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11296253A true JPH11296253A (ja) | 1999-10-29 |
| JP3427924B2 JP3427924B2 (ja) | 2003-07-22 |
Family
ID=21910948
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03531999A Expired - Fee Related JP3427924B2 (ja) | 1998-03-18 | 1999-02-15 | バッテリ・バックアップ・クロックを駆動する方法、回路及び装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6069850A (ja) |
| JP (1) | JP3427924B2 (ja) |
| KR (1) | KR100335860B1 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19944053C2 (de) * | 1999-09-14 | 2001-08-02 | Infineon Technologies Ag | Vorrichtung und Verfahren zur Stromversorgung von Rechner-Zusatzgeräten über das Bussystem des Rechners |
| US6958953B2 (en) * | 2003-05-13 | 2005-10-25 | International Business Machines Corporation | Real time clock circuit having an internal clock generator |
| US8171336B2 (en) * | 2008-06-27 | 2012-05-01 | Freescale Semiconductor, Inc. | Method for protecting a secured real time clock module and a device having protection capabilities |
| US8954778B2 (en) | 2011-06-30 | 2015-02-10 | Nxp B.V. | Electronic timekeeping circuit and a method for operating timekeeping circuit |
| CN109729235B (zh) * | 2019-01-03 | 2021-05-14 | 威创集团股份有限公司 | 一种视频处理器中的时钟备份电路及视频处理器 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2246487C2 (de) * | 1972-09-22 | 1974-10-24 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Schwingungserzeuger für insbesondere sehr kurze elektromagnetische Wellen |
| JPS56168833A (en) * | 1980-06-02 | 1981-12-25 | Mitsubishi Heavy Ind Ltd | Oxygen absorbent from two-component gas of oxygen and nitrogen and its using method |
| JPS58113889A (ja) * | 1981-12-28 | 1983-07-06 | Matsushita Electric Ind Co Ltd | タイマ−装置 |
| US4575848A (en) * | 1984-02-01 | 1986-03-11 | Westinghouse Electric Corp. | Methods and apparatus for correcting a software clock from an accurate clock |
| US4582434A (en) * | 1984-04-23 | 1986-04-15 | Heath Company | Time corrected, continuously updated clock |
| JPS61195388A (ja) * | 1985-02-26 | 1986-08-29 | Mitsubishi Electric Corp | 時計装置 |
| US4667328A (en) * | 1985-04-29 | 1987-05-19 | Mieczyslaw Mirowski | Clocking circuit with back-up clock source |
| JPS62189520A (ja) * | 1986-02-14 | 1987-08-19 | Nec Corp | マイクロコンピユ−タの時計カウント方式 |
| JPH03131795A (ja) * | 1989-10-18 | 1991-06-05 | Matsushita Electric Ind Co Ltd | バックアップ機能付き時計回路 |
| US5381542A (en) * | 1991-07-29 | 1995-01-10 | Unisys Corporation | System for switching between a plurality of clock sources upon detection of phase alignment thereof and disabling all other clock sources |
| US5142247A (en) * | 1991-08-06 | 1992-08-25 | Compaq Computer Corporation | Multiple frequency phase-locked loop clock generator with stable transitions between frequencies |
| DE4336239A1 (de) * | 1993-10-23 | 1995-04-27 | Sel Alcatel Ag | Schaltungsanordnung für einen Taktgenerator |
| US5568064A (en) * | 1995-01-23 | 1996-10-22 | International Business Machines Corporation | Bidirectional transmission line driver/receiver |
| US5623234A (en) * | 1996-03-04 | 1997-04-22 | Motorola | Clock system |
-
1998
- 1998-03-18 US US09/040,430 patent/US6069850A/en not_active Expired - Fee Related
-
1999
- 1999-02-15 JP JP03531999A patent/JP3427924B2/ja not_active Expired - Fee Related
- 1999-02-18 KR KR1019990005459A patent/KR100335860B1/ko not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990077438A (ko) | 1999-10-25 |
| KR100335860B1 (ko) | 2002-05-09 |
| JP3427924B2 (ja) | 2003-07-22 |
| US6069850A (en) | 2000-05-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5848281A (en) | Method and apparatus for powder management in a multifunction controller with an embedded microprocessor | |
| US4244043A (en) | Frequency division system | |
| JPH11184554A (ja) | クロック制御タイプ情報処理装置 | |
| WO2006068817A2 (en) | Method and apparatus for on-demand power management | |
| KR960702640A (ko) | 장치에서 전력 제어를 위한 방법 및 기구(method and apparatus for power control in devices) | |
| JP2008524744A (ja) | オンデマンド電力管理の方法及び機器 | |
| JPH0659769A (ja) | ディジタルコンピュータのクロック生成回路および方法 | |
| KR20110110283A (ko) | 마스터 및 슬레이브 할당을 제거하는 독자적인 다중 장치 이벤트 동기화 및 시컨싱 기술 | |
| US6356128B2 (en) | Method and circuitry for supplying clock to internal circuit | |
| JP3427924B2 (ja) | バッテリ・バックアップ・クロックを駆動する方法、回路及び装置 | |
| JPH0450629B2 (ja) | ||
| US4857868A (en) | Data driven clock generator | |
| JP3107013B2 (ja) | Ｐｌｌ回路のデッドロック防止回路及びその方法 | |
| WO2008139275A1 (en) | System and method for secure real time clocks | |
| JP2002196845A (ja) | マイクロコンピュータの制御方法 | |
| TWI896254B (zh) | 電源功率控制電路、控制方法、射頻電源及電源系統 | |
| JP4491083B2 (ja) | モータ制御装置およびその同期方法 | |
| JP2002091606A (ja) | クロック信号供給装置およびその制御方法 | |
| US20030167416A1 (en) | Information processing device | |
| US6760798B1 (en) | Interface mechanism and method for interfacing a real-time clock with a data processing circuit | |
| JPH06259164A (ja) | クロック信号生成集積回路 | |
| JP2835224B2 (ja) | クロック切り替え制御装置 | |
| JP3905649B2 (ja) | 計時装置 | |
| JP4583587B2 (ja) | 電源投入制御システム及び電源投入制御方法 | |
| JP5056886B2 (ja) | クロック信号生成装置及び電子装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees | ||
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |