JPH11296391A - 半導体記憶装置 - Google Patents

Abstract

(57)【要約】 【課題】 コマンドの誤認識を回避でき、簡単な回路に
よりメモリの誤動作を防止きる半導体記憶装置を実現す
る。 【解決手段】 複数ビットを持つコマンドデータにおい
て、２ビット以上にビット変化が生じない場合に他のコ
マンドデータに誤認識されないようにコマンドデータを
予め設定し、外部制御回路から所望の動作に応じて生成
されたコマンドデータを受けて、当該コマンドデータを
コマンドレジスタに一旦保持し、コマンドエラー検出回
路に出力する。コマンドエラー検出回路は入力されたデ
ータコードが予め設定されたコマンドデータの何れかに
該当するか否かによってコマンドエラーの有無を検出
し、コマンドエラーがない場合にコマンドデコーダによ
り所定の制御信号を発生し、メモリセルアレイおよびそ
の周辺回路に出力し、コマンドエラーが検出された場合
に、コマンド待ち状態にする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、外部から入力され
たコマンドデータに応じて、所定の動作を行う半導体記
憶装置に関するものである。

【０００２】

【従来の技術】半導体記憶装置、例えば、フラッシュメ
モリは、通常外部から入力されたコマンドデータに応じ
て、当該コマンドデータにより指示された動作を行う。
コマンドデータは、例えば、外部制御回路により出力さ
れる。コマンドデータはコマンド端子を介して並列に入
力され、半導体記憶装置の内部に設けられたコマンドバ
ッファまたはコマンドレジスタなどにより一時保持さ
れ、その後保持されたコマンドデータは、コマンドデコ
ーダなどによりデコードされ、それに応じて生成した制
御信号がそれぞれ所定の回路に出力される。

【０００３】図７は、コマンドデータ処理回路の一構成
例を示すブロック図である。図示のように、コマンド端
子から、例えば、Ｃ１，Ｃ２，…，ＣＭのＭビットのコ
マンドデータがコマンドレジスタ５０に入力され、コマ
ンドレジスタ５０により一時保持される。コマンドレジ
スタ５０に保持されたコマンドデータがコマンドデータ
６２に送られる。

【０００４】コマンドデコーダ６２は、入力されたコマ
ンドデータに基づきデコード処理し、コマンドデータの
指示動作を行わせるための制御信号を生成し、メモリセ
ルアレイおよびその周辺回路、例えば、ローデコーダ、
カラムデコーダおよびセンスアンプなどに出力する。こ
のように、半導体記憶装置は、外部から入力されたコマ
ンドデータに応じて、当該コマンドデータにより指示さ
れた書き込み、読み出しまたは消去などの動作を行うこ
とができる。

【０００５】

【発明が解決しようとする課題】ところで、上述した従
来の半導体記憶装置において、外部制御回路により生成
したコマンドデータがデータバスなどの転送線路を経由
してコマンドレジスタの入力端子に転送される。転送線
路において、ノイズなどの影響でコマンドデータを構成
する複数ビットのデータのうち、一つ若しくは一つ以上
のビットが変化してしまうことがある。図８に示すコマ
ンドデータ例において、例えば、シリアルデータ入力を
指示するコマンドデータは８０Ｈ（ここで、Ｈは１６進
を示す）である。これを２進数で“１０００００００”
と表記できる。外部制御回路から転送線路を介してコマ
ンドレジスタに転送される途中、ノイズなどの影響で、
例えば、最上位一ビットが変化すると、コマンドデータ
が“００００００００”、即ち００Ｈに化けてしまう。
同図に示すように、００Ｈはリードモード（１）を指示
するコマンドデータであるため、メモリ側では受け取っ
たコマンドデータ００Ｈに応じて、本来外部制御回路が
予定していたシリアルデータ入力とは異なる動作が実行
される。

【０００６】このようにノイズなどの影響により複数ビ
ットを持つコマンドデータのビット変化が生じた場合
に、コマンドデコーダは識別不能なコードとなってしま
い、または、本来のコマンドデータと異なる別のコマン
ドデータとして認識される。このビット変化により、半
導体記憶装置において本来のコマンドデータにより指示
された動作とは異なる動作が実行される、いわゆる誤動
作が発生し、予定した結果が得られず、場合によってメ
モリの記憶データが破壊されるおそれがある。

【０００７】本発明は、かかる事情に鑑みてなされたも
のであり、その目的は、ノイズなどの影響でコマンドデ
ータにビットエラーが生じた場合に、他のコマンドに誤
認識されることを回避でき、これによって誤動作の発生
を防止でき、誤動作防止回路の構成を簡略化できる半導
体記憶装置を提供することにある。

【０００８】

【課題を解決するための手段】上記目的を達成するた
め、本発明の半導体記憶装置は、外部から入力されたＭ
（Ｍは２以上の整数）ビットのコマンドデータに応じ
て、当該コマンドデータにより指示された動作を行う半
導体記憶装置であって、上記Ｍビットのコマンドデータ
を受けて、受けたコマンドデータを識別可能か否かを検
出するコマンド検出回路と、上記コマンド検出回路によ
る検出の結果、受けたコマンドデータが識別可能な場合
に、当該コマンドデータにより指示された動作を行わせ
る制御回路とを有し、上記Ｍビットのコマンドデータ
は、上位Ｌ（Ｌ＜Ｍ）ビットと下位Ｎ（Ｎ＝Ｍ−Ｌ）ビ
ットの２部分からなり、全部でｐ種類（ｐ＜２^M ）の異
なる動作を指示するｐ個のコマンドデータを有し、各コ
マンドデータの上位Ｌビットがすべて異なり、且つ各コ
マンドデータの下位Ｎビットがすべて異なる。

【０００９】また、本発明の半導体記憶装置は、外部か
ら入力されたＭ（Ｍは２以上の整数）ビットのコマンド
データに応じて、当該コマンドデータにより指示された
動作を行う半導体記憶装置であって、上記Ｍビットのコ
マンドデータを受けて、受けたコマンドデータを識別可
能か否かを検出するコマンド検出回路と、上記コマンド
検出回路による検出の結果、受けたコマンドデータが識
別可能な場合に、当該コマンドデータにより指示された
動作を行わせる制御回路とを有し、上記Ｍビットのコマ
ンドデータは、上位Ｌ（２≦Ｌ＜Ｍ）ビットと下位Ｎ
（Ｎ＝Ｍ−Ｌ）ビットの２部分からなり、全部でｐ種類
（ｐ＜２^M ）の異なる動作を指示するｐ個のコマンドデ
ータを有し、各コマンドデータの上記上位Ｌビットのデ
ータは、少なくとも２ビットのデータが変化しない場合
に他のコマンドデータとは一致しないように設定されて
いる。

【００１０】また、本発明の半導体記憶装置は、外部か
ら入力されたＭ（Ｍは２以上の整数）ビットのコマンド
データに応じて、当該コマンドデータにより指示された
動作を行う半導体記憶装置であって、上記Ｍビットのコ
マンドデータを受けて、受けたコマンドデータを識別可
能か否かを検出するコマンド検出回路と、上記コマンド
検出回路による検出の結果、受けたコマンドデータが識
別可能な場合に、当該コマンドデータにより指示された
動作を行わせる制御回路とを有し、上記Ｍビットのコマ
ンドデータは、下位Ｎ（２≦Ｎ＜Ｍ）ビットと上位Ｌ
（Ｌ＝Ｍ−Ｎ）ビットの２部分からなり、全部でｐ種類
（ｐ＜２^M ）の異なる動作を指示するｐ個のコマンドデ
ータを有し、各コマンドデータの上記下位Ｎビットのデ
ータは、少なくとも２ビットのデータが変化しない場合
に他のコマンドデータとは一致しないように設定されて
いる。

【００１１】また、本発明の半導体記憶装置は、外部か
ら入力されたＭ（Ｍは２以上の整数）ビットのコマンド
データに応じて、当該コマンドデータにより指示された
動作を行う半導体記憶装置であって、上記Ｍビットのコ
マンドデータを受けて、受けたコマンドデータを識別可
能か否かを検出するコマンド検出回路と、上記コマンド
検出回路による検出の結果、受けたコマンドデータが識
別可能な場合に、当該コマンドデータにより指示された
動作を行わせる制御回路とを有し、上記Ｍビットのコマ
ンドデータは、全部でｐ種類（ｐ＜２^M ）の異なる動作
を指示するｐ個のコマンドデータを有し、各コマンドデ
ータは、少なくとも２ビットのデータが変化しない場合
に他のコマンドデータとは一致しないように設定されて
いる。

【００１２】さらに、本発明では、好適には上記制御回
路は、受けたコマンドデータをデコードし、当該デコー
ド結果に応じて上記コマンドデータにより指示された動
作を行わせる制御信号を生成するコマンドデコーダを有
し、上記コマンドデータを保持するコマンドバッファを
有する。また、上記Ｍビットのコマンドデータは、上記
外部制御回路から、直列または並列に上記コマンドバッ
ファに転送される。

【００１３】本発明によれば、半導体記憶装置は外部制
御回路からのコマンドデータに応じて、それにより指示
された動作が実行される。コマンドデータは、少なくと
も２ビット以上のビット変化がなければ、他のコマンド
データにならないように設定される。例えば、Ｍビット
のコマンドデータにおいて、上位Ｌビットと下位Ｎビッ
トがそれぞれ異なるように設定された複数（例えば、ｐ
個、ここでｐ＜２^M ）のデータコードをコマンドデータ
として使用することにより、上位ビットまたは下位ビッ
トの何れかにのみビット変化が生じた場合に、コマンド
データは、他のコマンドデータにならないので、コマン
ド検出回路などによりエラーの発生が検出でき、コマン
ドデータの誤認識が回避され、これによって半導体記憶
装置の誤動作を防止できる。

【００１４】また、Ｍビットのコマンドデータの上位Ｌ
ビットまたは下位Ｎビットの何れかにおいて、少なくと
も２ビットのビット変化が生じない場合に、他のコマン
ドデータに誤認識されないようにコマンドが設定され
る。これにより、外部制御回路から半導体記憶装置まで
のコマンドデータ転送線上にノイズなどの影響でコマン
ドデータのビット変化が生じた場合、当該ビットデータ
の変化を検出することができ、これによって半導体記憶
装置の誤動作を防ぐことが可能である。また、誤動作を
防止するための回路を簡略化できる。

【００１５】

【発明の実施の形態】図１は本発明に係る半導体記憶装
置の一実施形態を示す回路図である。図示のように、本
実施形態の半導体記憶装置は、入出力コントロール回路
１０、動作ロジックコントロール回路２０、ステータス
レジスタ３０、アドレスレジスタ４０、コマンドレジス
タ５０、制御回路６０、ローアドレスバッファ７０、ロ
ーアドレスデコーダ８０、メモリセルアレイ９０、高電
圧発生回路１００、Ｒ／Ｂ（Ｒｅａｄｙ／Ｂｕｓｙ）回
路１１０、カラムバッファ１２０、カラムデコーダ１３
０、カラムレジスタ１４０およびセンスアンプ１５０に
より構成されている。

【００１６】本実施形態の半導体記憶装置において、外
部制御回路からのコマンドデータは、入出力コントロー
ル制御回路１０の制御に基づきコマンドレジスタ５０に
入力され、コマンドレジスタ５０により一旦保持され
る。保持されたコマンドデータが制御回路６０に転送さ
れ、制御回路６０には例えば、コマンドデコーダが備え
られ、コマンドデコーダにより入力されたコマンドデー
タがデコードされ、それに応じた制御信号が生成され、
それぞれの機能回路、例えば、ローデアドレスコーダ８
０、カラムデコーダ１３０およびセンスアンプ１５０に
送られる。

【００１７】以下、図１に示す半導体記憶装置の各機能
回路の構成および機能について簡単に説明する。入出力
コントロール回路１０は、アドレス、データ、コマンド
データおよびメモリの状態を示すステータス信号の入力
および出力動作を制御する。例えば、入出力コントロー
ル回路１０の制御に基づき、コマンド入力端子からコマ
ンドデータが入力され、コマンドレジスタ５０に一旦保
持される。コマンドレジスタ５０に保持されたコマンド
データが制御回路６０に送られ、制御回路６０に備えら
れたコマンドデコーダによりデコードされ、それに応じ
た制御信号が生成される。また、入出力コントロール回
路１０の制御に基づき、アドレス入力端子を介してロー
アドレスおよびカラムアドレスが入力され、アドレスレ
ジスタ４０を介してそれぞれローアドレスバッファ７０
およびカラムバッファ１２０に入力される。さらに、書
き込みおよび読み出しのとき書き込みデータを外部から
データレジスタ１４０に入力したり、読み出しデータを
データレジスタ１４０から外部に出力したりするそれぞ
れの動作は、入出力コントロール回路１０の制御に基づ
き行われる。

【００１８】動作ロジックコントロール回路２０は、外
部からの動作制御信号に応じて、入出力コントロール回
路１０を制御する。外部からの動作制御信号として、チ
ップイネーブル信号／ＣＥ、コマンドラッチイネーブル
信号ＣＬＥ、アドレスラッチイネーブル信号ＡＬＥ、書
き込みイネーブル信号／ＷＥ、読み出しイネーブル信号
／ＲＥおよび書き込み禁止信号／ＷＰがある。

【００１９】ステータスレジスタ３０は、制御回路６０
により出力された動作状態を示すステータス信号を保持
して、当該ステータス信号を入出力コントロール回路１
０の制御に基づき外部に出力する。アドレスレジスタ４
０は、入出力コントロール回路１０の制御に基づき入力
されたローアドレスおよびカラムアドレスを保持し、保
持されたローアドレスをローアドレスバッファ７０に出
力し、カラムアドレスをカラムバッファ１２０に出力す
る。

【００２０】コマンドレジスタ５０は、入出力コントロ
ール回路１０の制御に基づき入力されたコマンドを保持
し、保持されたコマンドを制御回路６０に出力する。制
御回路６０は、上述したように、コマンドデコーダが備
えており、当該コマンドデコーダによりコマンドレジス
タ５０から入力されたコマンドデータがデコードされ、
デコード結果に応じてステータスレジスタ３０、カラム
デコーダ１３０、データレジスタ１４０およびセンスア
ンプ１５０の動作を制御する制御信号が生成される。さ
らに、制御回路６０は、Ｒ／Ｂ回路１１０および高電圧
発生回路１００にそれぞれ制御信号を出力する。

【００２１】ローアドレスバッファ７０は、アドレスレ
ジスタ４０からのローアドレスを保持し、ローアドレス
デコーダ８０に出力する。ローアドレスデコーダ８０
は、入力されたローアドレスに応じて、メモリセルアレ
イ９０の複数のワード線のうち指定されたワード線を選
択し、それに活性化電圧を印加する。なお、選択ワード
線に印加される活性化電圧は、例えば、高電圧発生回路
１００により発生された電圧である。

【００２２】メモリセルアレイ９０は、行列状に配置さ
れている複数のメモリセルにより構成され、各行のメモ
リセルが同じワード線に接続され、各列のメモリセルが
同じビット線に接続されいる。さらに、ワード線は、ロ
ーアドレスデコーダ８０に接続され、ビット線はセンス
アンプ１５０に接続されている。

【００２３】カラムバッファ１２０は、アドレスレジス
タ４０からのカラムアドレスを保持し、カラムデコーダ
１３０に出力する。カラムデコーダ１３０は、入力され
たカラムアドレスに応じて、複数のビット線から指定さ
れたビット線を選択する。

【００２４】データレジスタ１４０は、書き込みのとき
入力された書き込みデータを保持し、センスアンプ１５
０に入力する。読み出しのときセンスアンプ１５０によ
り読み出されたデータを保持し、保持されたデータを外
部に出力する。

【００２５】センスアンプ１５０は、読み出しのとき選
択されたビット線の電位に応じて、選択メモリセルの記
憶データを読み出し、データレジスタ１４０に出力し、
書き込みのときデータレジスタ１４０に保持されている
書き込みデータに応じて選択されたビット線の電位を設
定し、選択メモリセルに書き込みデータを書き込む。

【００２６】このように構成されている半導体記憶装置
において、外部から入力されたコマンドデータが一旦コ
マンドレジスタ５０に保持されたあと、制御回路６０に
送られる。制御回路６０では、コマンドデータがデコー
ドされ、コマンドデータにより指示された動作を制御す
るための制御信号が生成され、それぞれ所定の機能回路
に出力される。このため、例えば、メモリを管理する外
部制御回路は、コマンドデータを通じて半導体記憶装置
に所定の動作を実行させ、データの書き込み、読み出し
または消去などを実現できる。

【００２７】図２は、コマンドデータ処理回路の構成を
示すブロック図である。以下、図２を参照しつつ、本実
施形態の半導体記憶装置におけるコマンドデータの流れ
について説明する。コマンド端子を介して外部から入力
されたＭビットのコマンドデータＣ１，Ｃ２，…，ＣＭ
がコマンドレジスタ５０に入力され、コマンドレジスタ
５０により保持される。そして、コマンドレジスタ５０
に保持されたコマンドデータがコマンドエラー検出回路
５２に送られる。

【００２８】コマンドエラー検出回路５２は、例えば、
コマンドデコーダ６４とともに図１に示す制御回路６０
に備えられている。コマンドエラー検出回路５２は、コ
マンドレジスタ５０から送られてきたコマンドデータを
判断し、エラーが検出されない場合にコマンドデータが
コマンドデコーダ６４に転送し、エラーが検出された場
合に、コマンドエラー発生の旨を制御回路６０に通知す
るための信号Ｓ_ERR を出力する。制御回路６０は、コマ
ンドエラー発生の通知を受けたとき、外部制御回路に対
してコマンド再送を求める信号を出力するなどの処理を
行う。

【００２９】コマンドデータにエラーが検出されていな
い場合に、コマンドデコーダ６４はコマンドデータをデ
コードし、それに応じた制御信号を発生し、メモリセル
アレイおよびその周辺回路に出力する。

【００３０】以下、外部制御回路から出力されるコマン
ドデータの構成およびコマンドエラー検出回路５２にお
けるコマンドエラー検出動作について説明する。ここ
で、外部制御回路からのコマンドデータを８ビットとす
る。本実施形態は８ビットのコマンドデータの設定方法
を決めることにより、コマンドデータ転送中にノイズな
どの影響によりビット変化が生じた場合それを検出可能
にし、コマンドの誤認識による半導体記憶装置の誤動作
を防止する。

【００３１】図３は、コマンドデータの一例を示してい
る。ここで、８ビットのコマンドデータは、上位４ビッ
トと下位４ビットに分割され、すべてのコマンドデータ
の上位４ビットと下位４ビットが異なるように設定す
る。これによって、例えば、コマンドデータ“００Ｈ”
の上位４ビットの内一ビットのみがノイズなどの影響に
より変化して“１０Ｈ”、即ち２進数の“０００１００
００”に変化した場合に、コマンドデータ“１Ｆ”に誤
認識されることなく、誤動作の発生が防げる。

【００３２】図４は、コマンドデータの他の例を示して
いる。本例においては、８ビットのコマンドデータにお
いて、上位４ビットのうち、少なくとも２ビットが変化
しない場合に他のコマンドデータと一致しないように、
コマンドデータが設定される。例えば、コマンドデータ
“０ＸＨ”（Ｘは任意の４ビットの２進データ、即ち、
１６進データ０〜ＦＨの何れかと仮定する）の上位４ビ
ットにおいて一ビットのみビット変化が生じて、“１Ｘ
Ｈ”に変化した場合、コード“１ＸＨ”は他のコマンド
データの何れにも該当しないので、一ビットのみのビッ
ト変化ではコマンドの誤認識が生じることなく、誤動作
を発生を防止できる。

【００３３】図５は、図４に示すコマンドデータ例とほ
ぼ同様な考えに基づき、設定されたコマンドデータの一
例を示している。図示のように、８ビットのコマンドデ
ータにおいて、下位の４ビットのうち少なくとも２ビッ
トが変化しない場合に他のコマンドデータと一致しない
ように、コマンドデータが設定される。例えば、コマン
ドデータ“Ｘ０Ｈ”の下位４ビットにおいて一ビットの
み変化して、コード“Ｘ１Ｈ”に変化した場合、コード
“Ｘ１Ｈ”は他のコマンドデータの何れにも該当しない
ので、一ビットのみのビット変化ではコマンドの誤認識
が生じることなく、誤動作の発生を防止できる。

【００３４】図６は、８ビットのコマンドデータを全体
としてビット変化を考慮した場合にコマンドデータの一
例を示している。即ち、８ビットのコマンドデータにお
いて、少なくとも２ビットが変化しない場合に他のコマ
ンドデータと一致しないように、コマンドデータが設定
される。例えば、コマンドデータ“００Ｈ”の下位４ビ
ットにおいて一ビットのみ変化して、コード“０１Ｈ”
に変化した場合、コード“０１Ｈ”は他のコマンドデー
タの何れにも該当しないので、一ビットのみのビット変
化ではコマンドの誤認識が生じることなく、誤動作の発
生を防止できる。

【００３５】本実施形態において、図３〜図６の何れか
の設定方法により予め複数のコマンドデータを設定し、
設定されたコマンドデータを用いて、半導体記憶装置の
種々の動作を制御する。例えば、外部制御回路が所望の
動作を半導体記憶装置に実行させる場合に、上記所望の
動作を指示するコマンドデータを生成し、半導体記憶装
置に出力する。半導体記憶装置においては、例えば、図
２に示すコマンド処理回路により入力されたコマンドデ
ータが処理される。即ち、入力されたコマンドデータが
まずコマンドレジスタに一時保持され、保持されたデー
タがコマンドエラー検出回路に転送される。コマンドエ
ラー検出回路は、入力されたコマンドデータが予め設定
された複数のコマンドデータの何れかに該当するか否か
を判断し、入力コマンドデータが設定された複数のコマ
ンドデータの何れかと一致した場合、当該コマンドデー
タがコマンドデータに出力される。コマンドデコーダ６
４により入力されたコマンドデータをデコードし、デコ
ードした結果当該コマンドデータにより指示した動作を
実行するための制御信号を生成し、メモリセルアレイお
よびその周辺回路２００に出力する。

【００３６】一方、コマンドエラー検出回路において入
力されたコマンドデータが予め設定された複数のコマン
ドデータの何れにも該当しないと判断した場合に、即ち
入力コマンドデータが識別できない場合に、コマンドデ
ータ転送中にエラーが生じたと判断し、図２に示すよう
にエラー信号Ｓ_ERR が出力される。この場合半導体記憶
装置は、例えば、再びコマンド待ちの状態になり、外部
制御回路から再送されてくるコマンドデータを待って、
次のコマンドデータを受けてそれにより指示された動作
状態に移行する。

【００３７】なお、以上の説明において８ビットのコマ
ンドデータを例として説明していたが、本発明はこれに
限定されることなく、他の複数ビットのコードをコマン
ドデータとして使用できることはいうまでもない。ま
た、以上の説明においては、８ビットのコマンドデータ
を上位４ビットと下位４ビットに分けてコマンドデータ
の設定方法を考慮したが、本発明はこれにも限定され
ず、例えば、上位３ビット、下位５ビットに分けてコマ
ンドデータの設定方法を考えることも可能である。さら
に、以上の説明においては、コマンドデータに少なくと
も２ビット以上のデータ変化がなければ、コマンドの誤
認識が生じないようにコマンドデータを設定したが、同
様の概念に基づき、例えば、３ビット以上のビット変化
がなければ、コマンドの誤認識が生じないようにコマン
ドデータを設定し、或いは４位ビット以上のビット変化
がなければ、コマンドの誤認識が生じないようにコマン
ドデータを設定すれば、さらにノイズなどの影響に強い
コマンドデータが得られることはいうまでもない。

【００３８】以上説明したように、本実施形態によれ
ば、複数ビットを持つコマンドデータにおいて、２ビッ
ト以上にビット変化が生じない場合に他のコマンドデー
タに誤認識されないようにコマンドデータを予め設定
し、外部制御回路は所望の動作に応じてコマンドデータ
を生成し、半導体記憶装置に転送する。半導体記憶装置
において入力されたコマンドデータをコマンドレジスタ
に一旦保持し、コマンドエラー検出回路に出力する。コ
マンドエラー検出回路は入力されたデータコードが予め
設定されたコマンドデータの何れかに該当するか否かに
よってコマンドエラーの有無を判断し、コマンドエラー
がない場合にコマンドデコーダにより所定の制御信号を
発生し、メモリセルアレイおよびその周辺回路に出力
し、コマンドエラーが検出した場合に、コマンド待ち状
態にする。これによって、コマンドデータ転送中にノイ
ズなどの影響でビット変化が生じても、コマンドの誤認
識がなく、それによるメモリの誤動作を防止でき、且つ
簡単な回路により誤動作防止機能を実現できる。

【００３９】

【発明の効果】以上説明したように、本発明の半導体記
憶装置によれば、コマンドデータの誤認識を回避でき、
メモリおよびその周辺回路の誤動作を防止でき、且つ簡
単な回路構成により誤動作防止の目的を達成できる利点
がある。

【図面の簡単な説明】

【図１】本発明に係る半導体記憶装置の一実施形態を示
す回路図である。

【図２】コマンド処理回路の構成を示すブロック図であ
る。

【図３】コマンドデータの一例であり、上位４ビットと
下位４ビットが異なるコマンドデータの設定例を示す図
である。

【図４】コマンドデータの他の例であり、上位４ビット
において２ビット以上のデータ変化がなければ誤認識さ
れないコマンドデータの設定例を示す図である。

【図５】コマンドデータの他の例であり、下位４ビット
において２ビット以上のデータ変化がなければ誤認識さ
れないコマンドデータの設定例を示す図である。

【図６】コマンドデータの他の設定例であり、８ビット
のコマンドデータにおいて２ビット以上のデータ変化が
なければ誤認識が生じないコマンドデータの設定例を示
す図である。

【図７】一般的に使用されているコマンド処理回路の構
成例を示す図である。

【図８】従来のコマンドデータの一例を示す図である。

【符号の説明】

１０…入出力コントロール回路、２０…動作ロジックコ
ントロール回路、３０…ステータスレジスタ、４０…ア
ドレスレジスタ、５０…コマンドレジスタ、５２…コマ
ンドエラー検出回路、６０…制御回路、６２，６４…コ
マンドデコーダ、７０…ローアドレスバッファ、８０…
ローアドレスデコーダ、９０…メモリセルアレイ、１０
０…高電圧発生回路、１０１，１０２…発振回路、１０
３，１０４…チャージポンプ、１０５…電圧変換回路、
１０６，１０７…昇圧制御回路、１１０…Ｒ／Ｂ回路、
１２０…カラムバッファ、１３０…カラムデコーダ、１
４０…カラムレジスタ、１５０…センスアンプ。

Claims (16)

【特許請求の範囲】
1. 【請求項１】外部から入力されたＭ（Ｍは２以上の整
   数）ビットのコマンドデータに応じて、当該コマンドデ
   ータにより指示された動作を行う半導体記憶装置であっ
   て、 上記Ｍビットのコマンドデータを受けて、受けたコマン
   ドデータが識別可能か否かを検出するコマンド検出回路
   と、 上記コマンド検出回路による検出の結果、受けたコマン
   ドデータが識別可能な場合に、当該コマンドデータによ
   り指示された動作を行わせる制御回路とを有し、 上記Ｍビットのコマンドデータは、上位Ｌ（Ｌ＜Ｍ）ビ
   ットと下位Ｎ（Ｎ＝Ｍ−Ｌ）ビットの２部分からなり、
   全部でｐ種類（ｐ＜２^M ）の異なる動作を指示するｐ個
   のコマンドデータを有し、各コマンドデータの上位Ｌビ
   ットがすべて異なり、且つ各コマンドデータの下位Ｎビ
   ットがすべて異なる半導体記憶装置。
2. 【請求項２】上記制御回路は、受けたコマンドデータを
   デコードし、当該デコード結果に応じて動作指示用の制
   御信号を生成するコマンドデコーダを有する請求項１記
   載の半導体記憶装置。
3. 【請求項３】上記コマンドデータを保持するコマンドバ
   ッファを有する請求項１記載の半導体記憶装置。
4. 【請求項４】上記Ｍビットのコマンドデータは、上記外
   部制御回路から並列に上記コマンドバッファに転送され
   る請求項３記載の半導体記憶装置。
5. 【請求項５】外部から入力されたＭ（Ｍは２以上の整
   数）ビットのコマンドデータに応じて、当該コマンドデ
   ータにより指示された動作を行う半導体記憶装置であっ
   て、 上記Ｍビットのコマンドデータを受けて、受けたコマン
   ドデータが識別可能かどうかを検出するコマンド検出回
   路と、 上記コマンド検出回路による検出の結果、受けたコマン
   ドデータが識別可能な場合に、当該コマンドデータによ
   り指示された動作を行わせる制御回路とを有し、 上記Ｍビットのコマンドデータは、上位Ｌ（２≦Ｌ＜
   Ｍ）ビットと下位Ｎ（Ｎ＝Ｍ−Ｌ）ビットの２部分から
   なり、全部でｐ種類（ｐ＜２^M ）の異なる動作を指示す
   るｐ個のコマンドデータを有し、各コマンドデータの上
   記上位Ｌビットのデータは、少なくとも２ビットのデー
   タが変化しない場合に他のコマンドデータとは一致しな
   いように設定されている半導体記憶装置。
6. 【請求項６】上記制御回路は、受けたコマンドデータを
   デコードし、当該デコード結果に応じて動作指示用の制
   御信号を生成するコマンドデコーダを有する請求項５記
   載の半導体記憶装置。
7. 【請求項７】上記コマンドデータを保持するコマンドバ
   ッファを有する請求項５記載の半導体記憶装置。
8. 【請求項８】上記Ｍビットのコマンドデータは、上記外
   部制御回路から並列に上記コマンドバッファに転送され
   る請求項７記載の半導体記憶装置。
9. 【請求項９】外部から入力されたＭ（Ｍは２以上の整
   数）ビットのコマンドデータに応じて、当該コマンドデ
   ータにより指示された動作を行う半導体記憶装置であっ
   て、 上記Ｍビットのコマンドデータを受けて、受けたコマン
   ドデータが識別可能か否かを検出するコマンド検出回路
   と、 上記コマンド検出回路による検出の結果、受けたコマン
   ドデータが識別可能な場合に、当該コマンドデータによ
   り指示された動作を行わせる制御回路とを有し、 上記Ｍビットのコマンドデータは、下位Ｎ（２≦Ｎ＜
   Ｍ）ビットと上位（Ｌ＝Ｍ−Ｎ）ビットの２部分からな
   り、全部でｐ種類（ｐ＜２^M ）の異なる動作を指示する
   ｐ個のコマンドデータを有し、各コマンドデータの上記
   下位Ｎビットのデータは、少なくとも２ビットのデータ
   が変化しない場合に他のコマンドデータとは一致しない
   ように設定されている半導体記憶装置。
10. 【請求項１０】上記制御回路は、受けたコマンドデータ
    をデコードし、当該デコード結果に応じて動作指示用の
    制御信号を生成するコマンドデコーダを有する請求項９
    記載の半導体記憶装置。
11. 【請求項１１】上記コマンドデータを保持するコマンド
    バッファを有する請求項９記載の半導体記憶装置。
12. 【請求項１２】上記Ｍビットのコマンドデータは、上記
    外部制御回路から並列に上記コマンドバッファに転送さ
    れる請求項１１記載の半導体記憶装置。
13. 【請求項１３】外部から入力されたＭ（Ｍは２以上の整
    数）ビットのコマンドデータに応じて、当該コマンドデ
    ータにより指示された動作を行う半導体記憶装置であっ
    て、 上記Ｍビットのコマンドデータを受けて、受けたコマン
    ドデータが識別可能か否かを検出するコマンド検出回路
    と、 上記コマンド検出回路による検出の結果、受けたコマン
    ドデータが識別可能な場合に、当該コマンドデータによ
    り指示された動作を行わせる制御回路とを有し、 上記Ｍビットのコマンドデータは、全部でｐ種類（ｐ＜
    ２^M ）の異なる動作を指示するｐ個のコマンドデータを
    有し、各コマンドデータは、少なくとも２ビットのデー
    タが変化しない場合に他のコマンドデータとは一致しな
    いように設定されている半導体記憶装置。
14. 【請求項１４】上記制御回路は、受けたコマンドデータ
    をデコードし、当該デコード結果に応じて動作指示用の
    制御信号を生成するコマンドデコーダを有する請求項１
    ３記載の半導体記憶装置。
15. 【請求項１５】上記コマンドデータを保持するコマンド
    バッファを有する請求項１３記載の半導体記憶装置。
16. 【請求項１６】上記Ｍビットのコマンドデータは、上記
    外部制御回路から並列に上記コマンドバッファに転送さ
    れる請求項１５記載の半導体記憶装置。