JPH11296472A - 表示制御回路 - Google Patents
表示制御回路Info
- Publication number
- JPH11296472A JPH11296472A JP10110228A JP11022898A JPH11296472A JP H11296472 A JPH11296472 A JP H11296472A JP 10110228 A JP10110228 A JP 10110228A JP 11022898 A JP11022898 A JP 11022898A JP H11296472 A JPH11296472 A JP H11296472A
- Authority
- JP
- Japan
- Prior art keywords
- display
- transfer
- data
- signal
- bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Bus Control (AREA)
- Mobile Radio Communication Systems (AREA)
Abstract
(57)【要約】
【課題】 液晶などの表示パネルに情報を周期的（例え
ば点滅）表示する際のソフトウェアの関与を極力少なく
し、コンピュータの電力消費を抑える。 【解決手段】 周期表示用のデータを記憶する記憶手段
と所定の表示手段に前記データをＤＭＡ転送する転送手
段とを備え、所定の周期に対応する周期信号に同期させ
て前記転送手段のＤＭＡ転送を繰り返すように構成す
る。ＣＰＵの関与を受けることなく、周期信号の周期に
応じた表示（例えば、点滅表示）を行うことができ、Ｃ
ＰＵの電力消費を抑えることができる。
ば点滅）表示する際のソフトウェアの関与を極力少なく
し、コンピュータの電力消費を抑える。 【解決手段】 周期表示用のデータを記憶する記憶手段
と所定の表示手段に前記データをＤＭＡ転送する転送手
段とを備え、所定の周期に対応する周期信号に同期させ
て前記転送手段のＤＭＡ転送を繰り返すように構成す
る。ＣＰＵの関与を受けることなく、周期信号の周期に
応じた表示（例えば、点滅表示）を行うことができ、Ｃ
ＰＵの電力消費を抑えることができる。
Description
【０００１】
【発明の属する技術分野】本発明は、表示制御回路に関
し、特に、バッテリ駆動の携帯型電子機器に搭載され
た、液晶などの表示パネルに、文字、記号またはグラフ
ィック若しくはこれらの組み合わせからなる情報を周期
的に繰り返し表示する表示制御回路に関する。
し、特に、バッテリ駆動の携帯型電子機器に搭載され
た、液晶などの表示パネルに、文字、記号またはグラフ
ィック若しくはこれらの組み合わせからなる情報を周期
的に繰り返し表示する表示制御回路に関する。
【０００２】
【従来の技術】一般に、基地局からの電波を受信してメ
ッセージや情報を表示するページャ等（図５参照）で
は、受信待機状態を利用者に知らせるため、及び利便性
を向上する（時計としても利用できるようにする）た
め、表示パネル１に現在日時を表示しているが、この表
示は「年月日」と「時分」までであり、「秒」の表示は
時分の区切り記号であるコロン（：）の点滅に代えてい
るものが多い。また、バッテリ駆動の携帯型電子機器全
般に言えることであるが、バッテリ残量の警告をグラフ
ィック（バッテリをイメージする絵など）の点滅で行っ
ているものも多い。なお、図５において、２は受信表示
ランプ、３、４はキースイッチであり、特に限定しない
が、キースイッチ３は表示パネル１の上のカーソルを上
下左右に動かすためのカーソルキー、キースイッチ４は
カーソル位置のオブジェクト（文字、記号またはグラフ
ィック若しくはその組み合わせ）を選択するためのセッ
トキーである。
ッセージや情報を表示するページャ等（図５参照）で
は、受信待機状態を利用者に知らせるため、及び利便性
を向上する（時計としても利用できるようにする）た
め、表示パネル１に現在日時を表示しているが、この表
示は「年月日」と「時分」までであり、「秒」の表示は
時分の区切り記号であるコロン（：）の点滅に代えてい
るものが多い。また、バッテリ駆動の携帯型電子機器全
般に言えることであるが、バッテリ残量の警告をグラフ
ィック（バッテリをイメージする絵など）の点滅で行っ
ているものも多い。なお、図５において、２は受信表示
ランプ、３、４はキースイッチであり、特に限定しない
が、キースイッチ３は表示パネル１の上のカーソルを上
下左右に動かすためのカーソルキー、キースイッチ４は
カーソル位置のオブジェクト（文字、記号またはグラフ
ィック若しくはその組み合わせ）を選択するためのセッ
トキーである。
【０００３】ところで、ページャを始めとする携帯型電
子機器の表示パネルには、電力消費が少なく、且つ、薄
型・軽量で、しかも価格的にも手頃なＬＣＤ（liquid c
rystal display：液晶ディスプレイ）が使われている。
ＬＣＤは、アクティブマトリクスや単純マトリクスなど
様々な種類に分かれるが、パネル内に多数の縦配線（列
配線とも言う）と横配線（行配線とも言う）を埋め込
み、列と行の交点に位置する液晶（画素と言う）の配向
（液晶分子の並び方）を配線間の電界で制御し、表示電
圧に応じた階調を得ると言う点で同一原理である。
子機器の表示パネルには、電力消費が少なく、且つ、薄
型・軽量で、しかも価格的にも手頃なＬＣＤ（liquid c
rystal display：液晶ディスプレイ）が使われている。
ＬＣＤは、アクティブマトリクスや単純マトリクスなど
様々な種類に分かれるが、パネル内に多数の縦配線（列
配線とも言う）と横配線（行配線とも言う）を埋め込
み、列と行の交点に位置する液晶（画素と言う）の配向
（液晶分子の並び方）を配線間の電界で制御し、表示電
圧に応じた階調を得ると言う点で同一原理である。
【０００４】ＬＣＤの画素数は、上記縦横配線の本数で
決まる。例えば、モノクロＬＣＤの場合、画素数は縦横
配線の積で与えられ、縦配線をＮ本、横配線をＭ本とす
れば、画素数はＮ×Ｍになる。なお、カラーＬＣＤの場
合は、縦配線が３倍（赤、青、緑の各信号用）になる。
以下、説明の簡単化のため、モノクロＬＣＤに統一して
説明する。
決まる。例えば、モノクロＬＣＤの場合、画素数は縦横
配線の積で与えられ、縦配線をＮ本、横配線をＭ本とす
れば、画素数はＮ×Ｍになる。なお、カラーＬＣＤの場
合は、縦配線が３倍（赤、青、緑の各信号用）になる。
以下、説明の簡単化のため、モノクロＬＣＤに統一して
説明する。
【０００５】ＬＣＤに表示する情報は、一度、メモリに
展開された後、ＬＣＤコントローラを介してＬＣＤに与
えられる。メモリのアドレスとＬＣＤの交点座標とは一
対一に対応しており、例えば、メモリの任意アドレスを
Ａとすると、このアドレスＡの内容を書き換えることに
よって、そのアドレスＡに対応するＬＣＤの座標の表示
階調が変化するようになっている。ＬＣＤコントローラ
は、メモリからの情報をアナログの表示電圧に変換する
とともに、一行分の表示電圧をＮ本の縦配線に同時に与
え、且つ、所定の選択電圧をＭ本の横配線に線順次で与
えるものである。以上、概説のとおり、ＬＣＤの表示に
は、メモリ制御やＬＣＤの駆動タイミング制御を欠かせ
ないが、かかる制御は、一般にコンピュータで容易に実
現できるため、特殊な用途を除き、コンピュータに組み
込まれたプログラムでソフト的に行っている。
展開された後、ＬＣＤコントローラを介してＬＣＤに与
えられる。メモリのアドレスとＬＣＤの交点座標とは一
対一に対応しており、例えば、メモリの任意アドレスを
Ａとすると、このアドレスＡの内容を書き換えることに
よって、そのアドレスＡに対応するＬＣＤの座標の表示
階調が変化するようになっている。ＬＣＤコントローラ
は、メモリからの情報をアナログの表示電圧に変換する
とともに、一行分の表示電圧をＮ本の縦配線に同時に与
え、且つ、所定の選択電圧をＭ本の横配線に線順次で与
えるものである。以上、概説のとおり、ＬＣＤの表示に
は、メモリ制御やＬＣＤの駆動タイミング制御を欠かせ
ないが、かかる制御は、一般にコンピュータで容易に実
現できるため、特殊な用途を除き、コンピュータに組み
込まれたプログラムでソフト的に行っている。
【０００６】
【発明が解決しようとする課題】しかしながら、上記従
来の技術は、バッテリ寿命の観点で見た場合、不都合が
あり、改善の余地がある。すなわち、冒頭で述べた、秒
の点滅やバッテリ切れ警告の点滅などもＬＣＤの表示更
新に他ならず、かかる点滅の際もコンピュータは（通常
の処理に比べて負荷は小さいものの）動作をし続けるか
らであり、その動作に少なからず電力を消費するからで
ある。しかも、昨今の携帯型電子機器には、できるだけ
長時間の使用に耐えることが求められているからであ
る。
来の技術は、バッテリ寿命の観点で見た場合、不都合が
あり、改善の余地がある。すなわち、冒頭で述べた、秒
の点滅やバッテリ切れ警告の点滅などもＬＣＤの表示更
新に他ならず、かかる点滅の際もコンピュータは（通常
の処理に比べて負荷は小さいものの）動作をし続けるか
らであり、その動作に少なからず電力を消費するからで
ある。しかも、昨今の携帯型電子機器には、できるだけ
長時間の使用に耐えることが求められているからであ
る。
【０００７】そこで本発明は、バッテリ駆動の携帯型電
子機器に搭載された、液晶などの表示パネルに、文字、
記号またはグラフィック若しくはこれらの組み合わせか
らなる情報を周期的に表示する際のソフトウェアの関与
を極力少なくし、以ってコンピュータの電力消費を抑え
ることを目的とする。
子機器に搭載された、液晶などの表示パネルに、文字、
記号またはグラフィック若しくはこれらの組み合わせか
らなる情報を周期的に表示する際のソフトウェアの関与
を極力少なくし、以ってコンピュータの電力消費を抑え
ることを目的とする。
【０００８】
【課題を解決するための手段】請求項１に係る発明は、
周期的表示用のデータを記憶する記憶手段と、所定の表
示手段に前記データをＤＭＡ転送する転送手段と、を備
え、所定の周期に対応する周期信号に同期させて、前記
転送手段のＤＭＡ転送を繰り返すことを特徴とする。
周期的表示用のデータを記憶する記憶手段と、所定の表
示手段に前記データをＤＭＡ転送する転送手段と、を備
え、所定の周期に対応する周期信号に同期させて、前記
転送手段のＤＭＡ転送を繰り返すことを特徴とする。
【０００９】請求項２に係る発明は、請求項１に係る発
明において、前記転送手段と表示手段との間を接続可能
な第２のバスを備え、前記ＤＭＡ転送中は、該第２のバ
スを介して転送動作を行うことを特徴とする。請求項３
に係る発明は、請求項１に係る発明において、前記ＤＭ
Ａ転送を行う待機動作中は低速クロック信号を選択する
一方、待機動作以外の通常動作の開始を示す割り込み信
号の発生時には高速クロック信号を選択し、該選択した
クロック信号で前記転送手段を含むシステムの動作周波
数を規定するクロック選択手段を備えたことを特徴とす
る。
明において、前記転送手段と表示手段との間を接続可能
な第２のバスを備え、前記ＤＭＡ転送中は、該第２のバ
スを介して転送動作を行うことを特徴とする。請求項３
に係る発明は、請求項１に係る発明において、前記ＤＭ
Ａ転送を行う待機動作中は低速クロック信号を選択する
一方、待機動作以外の通常動作の開始を示す割り込み信
号の発生時には高速クロック信号を選択し、該選択した
クロック信号で前記転送手段を含むシステムの動作周波
数を規定するクロック選択手段を備えたことを特徴とす
る。
【００１０】
【発明の実施の形態】以下、本発明の実施の形態を、ペ
ージャに搭載した表示制御回路を例にして、図面を参照
しながら説明する。図１は、ページャのブロック図であ
り、ページャ１０は、アンテナ１１で受けた高周波の信
号を次段回路で処理しやすい形に変換して出力する受信
部１２と、受信部１２で変換された信号を当該ページャ
の通信方式（例えば、ＰＯＣＳＡＧ方式やＦＬＥＸ−Ｔ
Ｄ方式など）に従って復調するデコード部１３と、復調
後の信号に基づいて着信音の報知制御や同信号に含まれ
る情報（メッセージなど）の表示制御を行う他、着信待
機動作中の日時表示制御などを行うワンチップマイクロ
コンピュータ（ワンチップマイコンとも言う。以下、マ
イコンと略す）１４と、メッセージや日時情報などを表
示するＬＣＤ１５と、を備えている。なお、１６は着信
音などを発生する報知部、１７は各種キースイッチを含
む操作部、１８はマイコン１４の動作に必要なソフトウ
ェアやデータを格納するインストラクションメモリ部
（一般にＲＯＭ：read only memoryで構成）、１９は以
上の各部に電源を供給するバッテリである。
ージャに搭載した表示制御回路を例にして、図面を参照
しながら説明する。図１は、ページャのブロック図であ
り、ページャ１０は、アンテナ１１で受けた高周波の信
号を次段回路で処理しやすい形に変換して出力する受信
部１２と、受信部１２で変換された信号を当該ページャ
の通信方式（例えば、ＰＯＣＳＡＧ方式やＦＬＥＸ−Ｔ
Ｄ方式など）に従って復調するデコード部１３と、復調
後の信号に基づいて着信音の報知制御や同信号に含まれ
る情報（メッセージなど）の表示制御を行う他、着信待
機動作中の日時表示制御などを行うワンチップマイクロ
コンピュータ（ワンチップマイコンとも言う。以下、マ
イコンと略す）１４と、メッセージや日時情報などを表
示するＬＣＤ１５と、を備えている。なお、１６は着信
音などを発生する報知部、１７は各種キースイッチを含
む操作部、１８はマイコン１４の動作に必要なソフトウ
ェアやデータを格納するインストラクションメモリ部
（一般にＲＯＭ：read only memoryで構成）、１９は以
上の各部に電源を供給するバッテリである。
【００１１】図２は、マイコン１４の内部構成図であ
る。この図において、２０はクロック選択手段としての
クロックコントローラ、２１は同じくクロック選択手段
としてのアンドゲート、２２はＣＰＵ（central proces
sing unit）、２３は転送手段としてのＤＭＡＣ（direc
t memory access controller）、２４はタイマ、２５は
記憶手段としてのＲＡＭ（random access memory）、２
６はアドレスデコーダ、２７はバスセレクタ、２８は表
示手段としてのＬＣＤコントローラである。
る。この図において、２０はクロック選択手段としての
クロックコントローラ、２１は同じくクロック選択手段
としてのアンドゲート、２２はＣＰＵ（central proces
sing unit）、２３は転送手段としてのＤＭＡＣ（direc
t memory access controller）、２４はタイマ、２５は
記憶手段としてのＲＡＭ（random access memory）、２
６はアドレスデコーダ、２７はバスセレクタ、２８は表
示手段としてのＬＣＤコントローラである。
【００１２】これら各部の機能は、概ね、以下のとおり
である。 （１）クロックコントローラ２０ 図示を略したクロック発生源からの高低二種類の外部ク
ロック信号（以下、高い方を第１外部クロック信号ＣＫ
＿Ｈ、低い方を第２外部クロック信号ＣＫ＿Ｌという）
を取り込み、後述の制御信号Ｓａに従って何れか一方を
選択し、内部クロック信号ＣＬＫとしてＣＰＵ２２やＤ
ＭＡＣ２３に出力するものである。ここでは、Ｓａがハ
イレベルのときにＣＫ＿Ｈを選択し、Ｓａがローレベル
のときにＣＫ＿Ｌを選択するものとする。すなわち、Ｃ
ＬＫは、ＳａがハイレベルのときにＣＫ＿Ｈとなり、ロ
ーレベルのときにＣＫ＿Ｌとなるが、次に説明するよう
に、Ｓａはマイコン１４に外部割込みが掛からない限り
ローレベルを維持するため、マイコン１４の動作待機中
はＣＬＫがＣＫ＿Ｌとなる結果、ＣＰＵ２２やＤＭＡＣ
２３の動作周波数（ＣＬＫ）が下がってマイコン１４が
省電力モードになる。
である。 （１）クロックコントローラ２０ 図示を略したクロック発生源からの高低二種類の外部ク
ロック信号（以下、高い方を第１外部クロック信号ＣＫ
＿Ｈ、低い方を第２外部クロック信号ＣＫ＿Ｌという）
を取り込み、後述の制御信号Ｓａに従って何れか一方を
選択し、内部クロック信号ＣＬＫとしてＣＰＵ２２やＤ
ＭＡＣ２３に出力するものである。ここでは、Ｓａがハ
イレベルのときにＣＫ＿Ｈを選択し、Ｓａがローレベル
のときにＣＫ＿Ｌを選択するものとする。すなわち、Ｃ
ＬＫは、ＳａがハイレベルのときにＣＫ＿Ｈとなり、ロ
ーレベルのときにＣＫ＿Ｌとなるが、次に説明するよう
に、Ｓａはマイコン１４に外部割込みが掛からない限り
ローレベルを維持するため、マイコン１４の動作待機中
はＣＬＫがＣＫ＿Ｌとなる結果、ＣＰＵ２２やＤＭＡＣ
２３の動作周波数（ＣＬＫ）が下がってマイコン１４が
省電力モードになる。
【００１３】（２）アンドゲート２１ ＤＭＡＣ２３のリクエスト信号ＲＥＱと、マイコン１４
の外部からの割込み信号ＩＮＴの論理に応じて制御信号
Ｓａの論理を決定するものであり、ＲＥＱとＩＮＴが共
にハイレベルのときにＳａをハイレベルにし、それ以外
のときにＳａをローレベル（マイコン１４の省電力モー
ド）にするものである。
の外部からの割込み信号ＩＮＴの論理に応じて制御信号
Ｓａの論理を決定するものであり、ＲＥＱとＩＮＴが共
にハイレベルのときにＳａをハイレベルにし、それ以外
のときにＳａをローレベル（マイコン１４の省電力モー
ド）にするものである。
【００１４】（３）ＣＰＵ２２ 広義のＣＰＵは、演算、制御、記憶、入出力の四要素を
含むが、図示のＣＰＵ２２は、そのうちの、特に「演
算」と「制御」の二要素を含むものであり、例えば、周
辺ＬＳＩやＲＯＭ、ＲＡＭなどと組み合わせて所望のシ
ステムを構成する、いわゆるＣＰＵコア（core based C
PU）に類するものである。図示のＣＰＵ２２には、様々
な制御信号線が接続されており、そのうちのいくつかを
代表的に説明すれば、ＤＭＡＣ２３からのバスリクエス
ト信号ＲＥＱを入力するための制御信号線３０、ＤＭＡ
Ｃにアクノリッジ信号ＡＣＫを出力するための制御信号
線３１、ＲＡＭ２５にリードイネーブル信号ＲＤを出力
するための制御信号線３２、アドレスデコーダ２６にラ
イトイネーブル信号ＷＲを出力するための制御信号線３
３などである。また、ＣＰＵ２２には、データバス３４
や第１アドレスバス３５も接続されており、ＣＰＵ２２
は、データバス３４を介してＲＡＭ２５からデータ（命
令やオペランドを含む）を取り込み、所要の演算を行っ
た後、ＲＡＭ２５のデータを更新し、または、新たに格
納し、若しくは、第１アドレスバス３５を介して所要の
入出力機器（ここでは、ＬＣＤコントローラ２８）をア
クセスし、当該入出力機器にデータを出力するという、
一連の手続き（図１のインストラクションメモリ部１８
に格納されたプログラムに基づくソフト的な処理）を実
行する。
含むが、図示のＣＰＵ２２は、そのうちの、特に「演
算」と「制御」の二要素を含むものであり、例えば、周
辺ＬＳＩやＲＯＭ、ＲＡＭなどと組み合わせて所望のシ
ステムを構成する、いわゆるＣＰＵコア（core based C
PU）に類するものである。図示のＣＰＵ２２には、様々
な制御信号線が接続されており、そのうちのいくつかを
代表的に説明すれば、ＤＭＡＣ２３からのバスリクエス
ト信号ＲＥＱを入力するための制御信号線３０、ＤＭＡ
Ｃにアクノリッジ信号ＡＣＫを出力するための制御信号
線３１、ＲＡＭ２５にリードイネーブル信号ＲＤを出力
するための制御信号線３２、アドレスデコーダ２６にラ
イトイネーブル信号ＷＲを出力するための制御信号線３
３などである。また、ＣＰＵ２２には、データバス３４
や第１アドレスバス３５も接続されており、ＣＰＵ２２
は、データバス３４を介してＲＡＭ２５からデータ（命
令やオペランドを含む）を取り込み、所要の演算を行っ
た後、ＲＡＭ２５のデータを更新し、または、新たに格
納し、若しくは、第１アドレスバス３５を介して所要の
入出力機器（ここでは、ＬＣＤコントローラ２８）をア
クセスし、当該入出力機器にデータを出力するという、
一連の手続き（図１のインストラクションメモリ部１８
に格納されたプログラムに基づくソフト的な処理）を実
行する。
【００１５】（４）ＤＭＡＣ２３ ＣＰＵ２２を介さずに、メモリ−メモリ間、または、メ
モリ−入出力機器間のデータ転送を行う、いわゆるダイ
レクトメモリアクセス（ＤＭＡ）の実行を制御するもの
である。ＤＭＡを行うときは、ＲＥＱをハイレベルにし
てＣＰＵ２２にデータバス３４や第１アドレスバス３５
の使用権を要求し、ＣＰＵ２２からの使用許可（ＡＣＫ
アクティブ）に応答して、データ転送に必要なソースア
ドレスやディスティネーションアドレスを生成したう
え、ソースの読み出しサイクルとディスティネーション
の書込みサイクルを駆動制御する。ここで、本実施の形
態のＤＭＡＣ２３からは、上記第１アドレスバス３５と
は別の第２アドレスバス３６（第２のバス）が取り出さ
れており、この第２アドレスバス３６は、秒点滅動作中
にＬＣＤコントローラ２８に対して表示用のアドレスデ
ータを出力するものである。
モリ−入出力機器間のデータ転送を行う、いわゆるダイ
レクトメモリアクセス（ＤＭＡ）の実行を制御するもの
である。ＤＭＡを行うときは、ＲＥＱをハイレベルにし
てＣＰＵ２２にデータバス３４や第１アドレスバス３５
の使用権を要求し、ＣＰＵ２２からの使用許可（ＡＣＫ
アクティブ）に応答して、データ転送に必要なソースア
ドレスやディスティネーションアドレスを生成したう
え、ソースの読み出しサイクルとディスティネーション
の書込みサイクルを駆動制御する。ここで、本実施の形
態のＤＭＡＣ２３からは、上記第１アドレスバス３５と
は別の第２アドレスバス３６（第２のバス）が取り出さ
れており、この第２アドレスバス３６は、秒点滅動作中
にＬＣＤコントローラ２８に対して表示用のアドレスデ
ータを出力するものである。
【００１６】（５）タイマ２４ 日時表示の秒点滅用の周期信号ＴＩＭを発生するもので
ある。秒点滅は、正確に１秒ごとに行う必要があるた
め、ＴＩＭの周期もそれに合わせなければならない。 （６）ＲＡＭ２５ ＣＰＵ２２の処理操作に必要な作業空間を与えるととも
に、同処理操作に必要な様々なデータを格納するもので
ある。データには、特に秒点滅用のものが含まれてお
り、その概念的なメモリマップは、図４のように示され
る。図４において、アドレスｎから始まる領域３７は、
秒点滅の表示用データ---例えば、白バックに黒色のコ
ロン（：）---を格納する領域であり、アドレスｍから
始まる領域３８は、非表示用データ---全面白色---を格
納する領域である。ＴＩＭの１周期の前半で領域３７の
データが読み出され、後半で領域３８のデータが読み出
される。
ある。秒点滅は、正確に１秒ごとに行う必要があるた
め、ＴＩＭの周期もそれに合わせなければならない。 （６）ＲＡＭ２５ ＣＰＵ２２の処理操作に必要な作業空間を与えるととも
に、同処理操作に必要な様々なデータを格納するもので
ある。データには、特に秒点滅用のものが含まれてお
り、その概念的なメモリマップは、図４のように示され
る。図４において、アドレスｎから始まる領域３７は、
秒点滅の表示用データ---例えば、白バックに黒色のコ
ロン（：）---を格納する領域であり、アドレスｍから
始まる領域３８は、非表示用データ---全面白色---を格
納する領域である。ＴＩＭの１周期の前半で領域３７の
データが読み出され、後半で領域３８のデータが読み出
される。
【００１７】（７）アドレスデコーダ２６ アドレスバス３５に所定のアドレス（ＬＣＤコントロー
ラ２８に割り当てられたアドレス）が出力されたとき、
このアドレスを検出し、チップセレクト信号ＣＳやライ
トイネーブル信号ＷＲなどをアクティブにして、ＲＡＭ
２５からＬＣＤコントローラ２８へのデータ転送を可能
にするものである。 （８）バスセレクタ２７ ＬＣＤコントローラ２８につながるアドレスバス３９
を、上記第１アドレスバス３５と第２アドレスバス３６
のいずれか一方に切り換えるものであり、切り換えは、
ＤＭＡＣ２３からの切り換え信号ＳＥＬに従って行われ
る。
ラ２８に割り当てられたアドレス）が出力されたとき、
このアドレスを検出し、チップセレクト信号ＣＳやライ
トイネーブル信号ＷＲなどをアクティブにして、ＲＡＭ
２５からＬＣＤコントローラ２８へのデータ転送を可能
にするものである。 （８）バスセレクタ２７ ＬＣＤコントローラ２８につながるアドレスバス３９
を、上記第１アドレスバス３５と第２アドレスバス３６
のいずれか一方に切り換えるものであり、切り換えは、
ＤＭＡＣ２３からの切り換え信号ＳＥＬに従って行われ
る。
【００１８】（９）ＬＣＤコントローラ２８ ＬＣＤ１５の表示を制御する部分であり、表示位置の指
定は、アドレスバス３９を介して取り込んだアドレスに
基づいて行い、表示内容は、データバス３４を介して取
り込んだデータに基づいて行うものである。
定は、アドレスバス３９を介して取り込んだアドレスに
基づいて行い、表示内容は、データバス３４を介して取
り込んだデータに基づいて行うものである。
【００１９】図３は、ＤＭＡＣ２３の要部ブロック図で
ある。この図において、４０はＲＥＱ発生回路、４１は
ＡＣＫ入力回路、４２はアドレスカウンタ、４３はタイ
ミングコントローラ、４４はデコーダ、４５はダウンカ
ウンタ、４６はオアゲート、４７はアンドゲートであ
る。ＴＩＭの入力によってＲＥＱがアクティブになり、
このＲＥＱに応答してＣＰＵ２２からＡＣＫが返される
と、ＡＣＫ入力回路４１の出力（以下、スタート信号）
をハイレベルにし、図示を略した切り換え信号ＳＥＬを
出力する。この切り換え信号ＳＥＬは、ＣＰＵ２２から
のアドレスバス３５、データバス３４及びＲＤ、ＷＲを
遮断するためのものである。通常は、ＣＰＵ２２が直接
出力する信号は自らハイインピーダンスになるので外部
に切り換え回路は必要ないが、アドレスデコーダ２６が
発生するＣＳやＷＲは、ＤＭＡＣ２３が発生する信号と
切り換えなければならないからである。
ある。この図において、４０はＲＥＱ発生回路、４１は
ＡＣＫ入力回路、４２はアドレスカウンタ、４３はタイ
ミングコントローラ、４４はデコーダ、４５はダウンカ
ウンタ、４６はオアゲート、４７はアンドゲートであ
る。ＴＩＭの入力によってＲＥＱがアクティブになり、
このＲＥＱに応答してＣＰＵ２２からＡＣＫが返される
と、ＡＣＫ入力回路４１の出力（以下、スタート信号）
をハイレベルにし、図示を略した切り換え信号ＳＥＬを
出力する。この切り換え信号ＳＥＬは、ＣＰＵ２２から
のアドレスバス３５、データバス３４及びＲＤ、ＷＲを
遮断するためのものである。通常は、ＣＰＵ２２が直接
出力する信号は自らハイインピーダンスになるので外部
に切り換え回路は必要ないが、アドレスデコーダ２６が
発生するＣＳやＷＲは、ＤＭＡＣ２３が発生する信号と
切り換えなければならないからである。
【００２０】スタート信号によってアドレスカウンタ４
２がインクリメントを開始すると、インクリメントに合
わせて、ＲＡＭ２５へのＲＤ、ＣＳ及びＬＣＤドライバ
ー２８へのＲＤ、ＣＳを発生するとともに、デコーダ４
４は、ＲＡＭ２５からのデータをデータバス３４を介し
て順次に取り込みながら、ダウンカウンタ４５へ転送バ
イト数やＬＣＤコントローラ２８への転送アドレスをセ
ットする。ダウンカウンタ４５が０になるバイトでは、
ＲＡＭ２５からＬＣＤコントローラ２８への転送は行わ
ず、ダウンカウンタ４５に次の転送バイト数などをセッ
トし、再度転送を繰り返す。転送の終了は、デコーダ４
４が所定のデータ（例えば、００Ｈ）を取り込んだとき
であり、この場合は、ＲＥＱを解除してＣＰＵ２２に制
御を戻す。
２がインクリメントを開始すると、インクリメントに合
わせて、ＲＡＭ２５へのＲＤ、ＣＳ及びＬＣＤドライバ
ー２８へのＲＤ、ＣＳを発生するとともに、デコーダ４
４は、ＲＡＭ２５からのデータをデータバス３４を介し
て順次に取り込みながら、ダウンカウンタ４５へ転送バ
イト数やＬＣＤコントローラ２８への転送アドレスをセ
ットする。ダウンカウンタ４５が０になるバイトでは、
ＲＡＭ２５からＬＣＤコントローラ２８への転送は行わ
ず、ダウンカウンタ４５に次の転送バイト数などをセッ
トし、再度転送を繰り返す。転送の終了は、デコーダ４
４が所定のデータ（例えば、００Ｈ）を取り込んだとき
であり、この場合は、ＲＥＱを解除してＣＰＵ２２に制
御を戻す。
【００２１】ここで、本実施の形態における特徴的な事
項は、第１アドレスバス３５とは別にＬＣＤコントロー
ラ２８のみに用いる第２アドレスバス３６を備え、この
第２アドレスバス３６を介して、ＤＭＡ転送中のＬＣＤ
ドライバー２８へのアドレス出力を行うようにした点、
すなわち、ＴＩＭに同期させてデータバス３４の使用権
（バス権）を獲得し、バス権獲得中にデータバス３４と
第２アドレスバス３６とを用いてＬＣＤドライバー２８
の制御を行う点にあり、これにより、ＣＰＵ２２のソフ
ト的な関与を受けることなく、したがって、ＣＰＵ２２
の電力消費を抑えつつ、ＬＣＤ１５の秒点滅表示を行う
ことができるのである。
項は、第１アドレスバス３５とは別にＬＣＤコントロー
ラ２８のみに用いる第２アドレスバス３６を備え、この
第２アドレスバス３６を介して、ＤＭＡ転送中のＬＣＤ
ドライバー２８へのアドレス出力を行うようにした点、
すなわち、ＴＩＭに同期させてデータバス３４の使用権
（バス権）を獲得し、バス権獲得中にデータバス３４と
第２アドレスバス３６とを用いてＬＣＤドライバー２８
の制御を行う点にあり、これにより、ＣＰＵ２２のソフ
ト的な関与を受けることなく、したがって、ＣＰＵ２２
の電力消費を抑えつつ、ＬＣＤ１５の秒点滅表示を行う
ことができるのである。
【００２２】しかも、本実施の形態における自動点滅表
示は専らハード的に行われるうえ、自動点滅表示中は、
ＲＡＭ２５とＬＣＤコントローラ２８に専用のアドレス
バス（第１及び第２アドレスバス３５、３６）を振り分
けるので、転送バッファなどを必要とせず、瞬時に点滅
用のデータを転送できる。その結果、実質的にマイコン
１４の動作デューティを小さくでき、この点においても
省電力性の改善効果が得られる。
示は専らハード的に行われるうえ、自動点滅表示中は、
ＲＡＭ２５とＬＣＤコントローラ２８に専用のアドレス
バス（第１及び第２アドレスバス３５、３６）を振り分
けるので、転送バッファなどを必要とせず、瞬時に点滅
用のデータを転送できる。その結果、実質的にマイコン
１４の動作デューティを小さくでき、この点においても
省電力性の改善効果が得られる。
【００２３】なお、自動点滅表示制御中（待機動作中）
は、省電力の観点からマイコン１４の動作周波数はでき
るだけ低くすべきであり、本実施の形態においても、待
機動作中は低速クロック信号ＣＫ＿Ｌを使用している
が、通常動作に移行する場合は、可能な限り速やかに高
速クロック信号ＣＫ＿Ｈに切り換えなければならない。
図２におけるアンドゲート２１とクロックコントローラ
２０は、そのためのものである。すなわち、信号の受信
イベントや何らかのキーイベントが発生した場合は、こ
のイベントの割込みを受けて、クロックコントローラ２
０で高速クロック信号ＣＫ＿Ｈに切り換えるというもの
である。また、上記実施の形態では、自動点滅表示を例
にとって説明したが、これに限定されることなく、周期
同期的に表示するものをＣＰＵの制御でなくＤＭＡの制
御で行うものについて種々適用可能である。例えば、部
分的なアニメーション（複数の画像を繰り返し表示する
もの）等に適用することができる。
は、省電力の観点からマイコン１４の動作周波数はでき
るだけ低くすべきであり、本実施の形態においても、待
機動作中は低速クロック信号ＣＫ＿Ｌを使用している
が、通常動作に移行する場合は、可能な限り速やかに高
速クロック信号ＣＫ＿Ｈに切り換えなければならない。
図２におけるアンドゲート２１とクロックコントローラ
２０は、そのためのものである。すなわち、信号の受信
イベントや何らかのキーイベントが発生した場合は、こ
のイベントの割込みを受けて、クロックコントローラ２
０で高速クロック信号ＣＫ＿Ｈに切り換えるというもの
である。また、上記実施の形態では、自動点滅表示を例
にとって説明したが、これに限定されることなく、周期
同期的に表示するものをＣＰＵの制御でなくＤＭＡの制
御で行うものについて種々適用可能である。例えば、部
分的なアニメーション（複数の画像を繰り返し表示する
もの）等に適用することができる。
【００２４】
【発明の効果】請求項１に係る発明によれば、周期的表
示用のデータを記憶する記憶手段と、所定の表示手段に
前記データをＤＭＡ転送する転送手段と、を備え、所定
の周期に対応する周期信号に同期させて、前記転送手段
のＤＭＡ転送を繰り返すようにしたので、ＣＰＵの関与
を受けることなく、周期信号の周期に応じた表示を行う
ことができ、ＣＰＵの電力消費を抑えることができる。
示用のデータを記憶する記憶手段と、所定の表示手段に
前記データをＤＭＡ転送する転送手段と、を備え、所定
の周期に対応する周期信号に同期させて、前記転送手段
のＤＭＡ転送を繰り返すようにしたので、ＣＰＵの関与
を受けることなく、周期信号の周期に応じた表示を行う
ことができ、ＣＰＵの電力消費を抑えることができる。
【００２５】請求項２に係る発明によれば、前記転送手
段と表示手段との間を接続可能な第２のバスを備え、前
記ＤＭＡ転送中は、該第２のバスを介して転送動作を行
うようにしたので、記憶手段をアクセスする際のバス競
合を回避でき、ＤＭＡ転送の高速化を図ることができ
る。したがって、システムの動作デューティを小さくで
き、この点においても省電力効果を得ることができる。
請求項３に係る発明によれば、前記ＤＭＡ転送を行う待
機動作中は低速クロック信号を選択する一方、待機動作
以外の通常動作の開始を示す割り込み信号の発生時には
高速クロック信号を選択し、該選択したクロック信号で
前記転送手段を含むシステムの動作周波数を規定するク
ロック選択手段を備えたので、通常動作に移行する際
は、直ちに高速クロックに切り換えてシステムの動作速
度を向上でき、使い勝手の悪化を防止できる。
段と表示手段との間を接続可能な第２のバスを備え、前
記ＤＭＡ転送中は、該第２のバスを介して転送動作を行
うようにしたので、記憶手段をアクセスする際のバス競
合を回避でき、ＤＭＡ転送の高速化を図ることができ
る。したがって、システムの動作デューティを小さくで
き、この点においても省電力効果を得ることができる。
請求項３に係る発明によれば、前記ＤＭＡ転送を行う待
機動作中は低速クロック信号を選択する一方、待機動作
以外の通常動作の開始を示す割り込み信号の発生時には
高速クロック信号を選択し、該選択したクロック信号で
前記転送手段を含むシステムの動作周波数を規定するク
ロック選択手段を備えたので、通常動作に移行する際
は、直ちに高速クロックに切り換えてシステムの動作速
度を向上でき、使い勝手の悪化を防止できる。
【図１】実施の形態の全体構成図である。
【図２】マイコンのブロック図である。
【図３】ＤＭＡＣのブロック図である。
【図４】メモリマップ図である。
【図５】ページャの外観図である。
ＴＩＭ 周期信号 ２０ クロックコントローラ（クロック選択手段） ２１ アンドゲート（クロック選択手段） ２３ ＤＭＡＣ（転送手段） ２５ ＲＡＭ（記憶手段） ２９ ＬＣＤコントローラ（表示手段） ３６ 第２アドレスバス（第２のバス）
Claims (3)
- 【請求項１】 周期的表示用のデータを記憶する記憶手
段と、所定の表示手段に前記データをＤＭＡ転送する転
送手段と、を備え、所定の周期に対応する周期信号に同
期させて、前記転送手段のＤＭＡ転送を繰り返すことを
特徴とする表示制御回路。 - 【請求項２】 前記転送手段と表示手段との間を接続可
能な第２のバスを備え、前記ＤＭＡ転送中は、該第２の
バスを介して転送動作を行うことを特徴とする請求項１
記載の表示制御回路。 - 【請求項３】 前記ＤＭＡ転送を行う待機動作中は低速
クロック信号を選択する一方、待機動作以外の通常動作
の開始を示す割り込み信号の発生時には高速クロック信
号を選択し、該選択したクロック信号で前記転送手段を
含むシステムの動作周波数を規定するクロック選択手段
を備えたことを特徴とする請求項１記載の表示制御回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10110228A JPH11296472A (ja) | 1998-04-06 | 1998-04-06 | 表示制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10110228A JPH11296472A (ja) | 1998-04-06 | 1998-04-06 | 表示制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11296472A true JPH11296472A (ja) | 1999-10-29 |
Family
ID=14530351
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10110228A Pending JPH11296472A (ja) | 1998-04-06 | 1998-04-06 | 表示制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11296472A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006236059A (ja) * | 2005-02-25 | 2006-09-07 | Casio Comput Co Ltd | データ転送装置及び撮像装置 |
| JP2006293800A (ja) * | 2005-04-13 | 2006-10-26 | Sony Corp | 情報処理装置、および情報処理方法 |
| US8619089B2 (en) | 2006-10-25 | 2013-12-31 | Seiko Epson Corporation | Data transfer circuit and semiconductor integrated circuit equipped with data transfer circuit |
-
1998
- 1998-04-06 JP JP10110228A patent/JPH11296472A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006236059A (ja) * | 2005-02-25 | 2006-09-07 | Casio Comput Co Ltd | データ転送装置及び撮像装置 |
| JP2006293800A (ja) * | 2005-04-13 | 2006-10-26 | Sony Corp | 情報処理装置、および情報処理方法 |
| US8412864B2 (en) | 2005-04-13 | 2013-04-02 | Sony Corporation | Information processing apparatus and information processing method |
| US8619089B2 (en) | 2006-10-25 | 2013-12-31 | Seiko Epson Corporation | Data transfer circuit and semiconductor integrated circuit equipped with data transfer circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FI115801B (fi) | Näytön ohjaaminen | |
| TWI418975B (zh) | 混合圖形顯示電源管理的裝置與系統及其非暫態機器可讀取媒體 | |
| JP4843144B2 (ja) | 集積デバイスを低電力状態からパワーアップする方法および装置 | |
| KR101125606B1 (ko) | 표시 패널 구동장치 | |
| US5475402A (en) | Display control apparatus and method | |
| US20090231323A1 (en) | Timing controller and method for reducing liquid crystal display operating current | |
| US20070285428A1 (en) | Self-refreshing display controller for a display device in a computational unit | |
| US7116322B2 (en) | Display apparatus and controlling method thereof | |
| JPH11507736A (ja) | コンピュータ・システムのパワーダウンモード | |
| KR100890841B1 (ko) | 컴퓨터 유닛의 디스플레이 장치용 셀프 리프레싱디스플레이 컨트롤러 | |
| CN105590575A (zh) | 显示驱动芯片及包括其的电子装置 | |
| CN112331146A (zh) | 显示面板的驱动芯片及控制方法、显示面板 | |
| US20050280623A1 (en) | Display control device and mobile electronic apparatus | |
| JP3919877B2 (ja) | 表示制御回路及び画像表示装置並びにそれを備えた電子機器 | |
| JPH07175445A (ja) | メモリ内蔵液晶ドライバと液晶ディスプレイ | |
| JPH06186942A (ja) | 表示装置 | |
| JPH11296472A (ja) | 表示制御回路 | |
| JPH08278769A (ja) | マイクロコンピュータ | |
| JP2000357075A (ja) | 電子機器 | |
| WO2007112021A2 (en) | Self-refreshing display controller for a display device in a computational unit | |
| JP2003058117A (ja) | 表示装置、電子機器および表示制御方法 | |
| JP2000020112A (ja) | 表示器 | |
| US6995779B1 (en) | Driving device for a display | |
| JP2000181416A (ja) | 表示制御装置および方法 | |
| CN110299117B (zh) | 液晶控制电路、电子表以及液晶控制方法 |